「compensation gate」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The power supply Ec is connected to a gate of the field effect transistor FET via the coil L in the distortion compensation section 10.例文帳に追加

歪補償部１０は、電界効果トランジスタＦＥＴのゲートにコイルＬを介して電源Ｅ_cを接続する。 - 特許庁

To provide a compensation circuit which is capable of compensating a gate leak current without increasing a circuit size.例文帳に追加

回路規模を増大させること無くゲートリーク電流を補償することが可能な補償回路を提供する。 - 特許庁

The current mirror circuit composing the gate leak compensation circuit has a node that receives the reference current.例文帳に追加

ここで、そのゲートリーク補償回路を構成するカレントミラー回路は、参照電流を受けるノードを有している。 - 特許庁

The gate leak compensation circuit comprises a current mirror circuit which responds to a reference current fed from a power source to generate a plurality of constant currents, and a current compensation circuit which generates compensation currents for compensating gate leak currents from a plurality of transistors composing the current mirror circuit.例文帳に追加

電流源から供給される参照電流に応答して、複数の定電流を生成するカレントミラー回路と、そのカレントミラー回路を構成する複数のトランジスタのゲートリーク電流を補償するための補償電流を生成する電流補償回路とを備えるゲートリーク補償回路を構成する。 - 特許庁

A signal, on which the temperature compensation control signal and the external voltage frequency control signal are superposed, is inputted to the gate terminal.例文帳に追加

またゲート端子には、温度補償制御信号と外部電圧周波数制御信号を重畳した信号を入力する。 - 特許庁

The lower part of a pixel electrode 11 is bonded with a parasitic capacitance compensation pattern 2, which is provided near the gate wire 3 via a contact hole 23 formed on the gate insulating film 6.例文帳に追加

画素電極１１の下辺部は、ゲート線３の近傍に設けられた寄生容量補償用パターン２２に、ゲート絶縁膜６に形成されたコンタクトホール２３を介して接続されている。 - 特許庁

The liquid crystal display device includes a liquid crystal panel, a gate driving unit 44, a clock generator 46, and a temperature compensation unit 50.例文帳に追加

本発明の液晶表示装置は液晶パネルと、ゲート駆動ユニット４４と、クロック発生器４６と、温度補償ユニット５０とを含む。 - 特許庁

To provide a CMOS active inductor capable of improving convergence in the potential of a source or a gate of a gyrator and performing temperature compensation of Q.例文帳に追加

ジャイレータのソースやゲートの電位の収束性を向上させ、かつ、Ｑの温度補償が可能なＣＭＯＳアクティブインダクタを提供する。 - 特許庁

The current control system 8 outputs a gate signal to the inverter 7 so as to obtain the torque current command value to which the torque ripple compensation value is included.例文帳に追加

電流制御系８では、トルクリプル補償値が加味されたトルク電流指令値になるようにインバータにゲート信号を出力する。 - 特許庁

In the pixel circuit of an organic EL display device, a gate of compensation transistor M2 constituted with a diode is connected to the gate of the driving transistor M1 in order to compensate the threshold voltage of the driving transistor.例文帳に追加

有機ＥＬ表示装置の画素回路において，駆動トランジスタのしきい電圧を補償するために駆動トランジスタＭ１のゲートには，ダイオード構成された補償トランジスタＭ２のゲートが接続されている。 - 特許庁

In a photoetching process step for forming gate wiring having a first compensation pattern, data wiring to define a pixel region formed to intersect with the gate wiring and the source/drain electrode, the capacitor electrode having the second compensation pattern formed on the prescribed region of the gate wiring is inclusively constituted.例文帳に追加

本発明は、第１補償パターンを有するゲート配線と、前記ゲート配線と交差されるように形成されて画素領域を定義するデータ配線と、ソース／ドレイン電極形成のためのフォトエッチング工程時、絶縁膜を間に置き、前記ゲート配線の所定領域上に形成され第２補償パターンを有するキャパシタ電極を包含して構成される。 - 特許庁

The variable attenuator includes: a MOSFET 12 having a gate, a drain, a source, and a body; an attenuation control circuit 14; and a temperature compensation circuit 21.例文帳に追加

可変減衰器は、ゲート、ドレイン、ソース、ボディを有するＭＯＳＦＥＴ１２と、減衰量制御回路１４と、温度補償回路２１とを備える。 - 特許庁

The transistor Tr3 that is turned into an on state during an initializing period and a compensation period is disposed between the gate and drain of a driving transistor Tdr.例文帳に追加

駆動トランジスタＴdrのゲートとドレインの間には初期化期間及び補償期間においてオン状態となるトランジスタＴr3が設けられている。 - 特許庁

The output circuit provides short-circuiting between the gate and the source of each of the first and second transistors during a switching period, and charges/discharges the first phase compensation capacitance and the second phase compensation capacitance to a predetermined potential.例文帳に追加

出力回路は、切り替え期間に第１、第２トランジスタの各々のゲートとソース間を短絡すると共に、第１位相補償容量及び前記第２位相補償容量を所定の電位へ充放電する。 - 特許庁

When a gate signal is applied to the gate line, a delayed gate signal is applied to the gate electrode of the delay compensation TFT 20, the source electrode and the drain electrode of the TFT 20 are electrically connected, and then Vdc is applied to the source electrode.例文帳に追加

ゲートライン端部にダイオード１０と遅延補償薄膜トランジスタ２０と補償電圧伝達ライン４０とを設け、ゲート信号をゲートラインに印加したとき、遅延補償薄膜トランジスタ２０のゲート電極に遅延ゲート信号が印加され、薄膜トランジスタ２０のソース電極とドレーン電極とが導通してソース電極にＶｄｃが印加される。 - 特許庁

A current flowing through the compensation current generation transistor Q1 is turned back at a current mirror circuit 11, and is injected into a gate of the transistor Q10 to be compensated.例文帳に追加

補償電流生成用トランジスタＱ１に流れる電流は、カレントミラー回路１１で折り返されて、補償対象トランジスタ１０のゲートへ注入される。 - 特許庁

To prevent generation of through-current because of a potential change in a gate of an output transistor by a potential change in an output terminal through a phase compensation capacitor.例文帳に追加

出力端子の電位の変動が位相補償キャパシタを介して出力トランジスタのゲートの電位を変動させることによる貫通電流の発生を防ぐ。 - 特許庁

The compensation means is provided with at least one operational amplifier (A_in, 11, 21) connected between a gate electrode and a source electrode of the modulator.例文帳に追加

この補償手段は変調器のゲート電極およびソース電極間に接続されている少なくとも１つの演算増幅器（Ａ_ｉｎ，１１，２１）を有している。 - 特許庁

A second NBTI compensation transistor 40 includes a source electrode, a drain electrode, and a gate electrode coupled to second logic responsive to the second data signal.例文帳に追加

第２ＮＢＴＩ補償トランジスタ４０は、ソース電極、ドレイン電極、および第２データ信号に応答する第２論理に接続されたゲート電極を備える。 - 特許庁

A first NBTI compensation transistor 38 includes a source electrode, a drain electrode, and a gate electrode coupled to first logic responsive to the first data signal.例文帳に追加

第１ＮＢＴＩ補償トランジスタ３８は、ソース電極、ドレイン電極、および第１データ信号に応答する第１論理に接続されたゲート電極を備える。 - 特許庁

The potentials 201, 202 of gate wiring for modulating those of pixel electrodes are modulated by a compensation voltage value in capacitance coupling driving according to source signals.例文帳に追加

画素電極の電位を変調するゲート配線の電位２０１，２０２をソース信号に応じて、容量結合駆動における補償電圧の大きさを変調する。 - 特許庁

A circuit comprising each of the gate lines GL1 to GLn and elements such as a TFT, a pixel capacitor and a compensation capacitor, directly or indirectly connected to the gate line, has electric characteristics in terms of a distributed constant.例文帳に追加

ゲートラインＧＬ１〜ＧＬｎのそれぞれと、そこに直接的にまたは間接的に接続されたＴＦＴ、画素容量、補償容量などの素子から構成される回路は分布定数的な電気的特定を有している。 - 特許庁

The temperature compensation unit 50 is electrically connected to the gate driving unit 44 and the clock generator 46 and controls the output of the clock generator 46 based on temperature changes to compensate for the driving signals of the gate driving unit 44.例文帳に追加

温度補償ユニット５０はゲート駆動ユニット４４及びクロック発生器４６に電気接続され、温度変化に基づいてクロック発生器４６の出力を調整して、ゲート駆動ユニット４４の駆動信号を補償する。 - 特許庁

In this case, the lower part of the pixel electrode 11 is made not to extend from the parasitic capacitance compensation pattern 22 surface toward the gate wire 3 side, even if the alignment deviation between the pixel electrode 11 and the gate wire 3 is generated.例文帳に追加

この場合、画素電極１１の下辺部は、該画素電極１１とゲート線３との間にアライメントずれが生じても、寄生容量補償用パターン２２上からゲート線３側に突出しないようになっている。 - 特許庁

To make modulation potential arbitrarily variable with a command of a liquid crystal controller in scanning gate wiring in the case compensation potential applied to the gate wiring of a liquid crystal panel of a capacitively coupled driving type is modulated.例文帳に追加

容量結合駆動方式の液晶パネルのゲート配線に印加される補正電位を変調する場合、ゲート配線の走査中に液晶コントローラの指令により変調電位を任意に変更可能にすること。 - 特許庁

To put it concretely, one of two inputs included in a first amplitude compensation circuit 110 is electrically connected to a gate electrode of a transistor 106 and electrically connected also to an output of a second amplitude compensation circuit 120.例文帳に追加

具体的には、第１の振幅補償回路１１０の有する二つの入力部のうち一つを、トランジスタ１０６のゲート電極と電気的に接続させ、且つ第２の振幅補償回路１２０の出力部とも電気的に接続させる。 - 特許庁

Invalid electric power compensation action of a T-seat inverter 7 is controlled by a second inverter invalid electric power control means comprising a T-seat side invalid electric power compensation calculation means 12 and a T-seat inverter gate control means 14 as follows.例文帳に追加

Ｔ座側無効電力補償用算出手段１２及びＴ座インバータゲート制御手段１４からなる第２のインバータ無効電力制御手段によってＴ座インバータ７の無効電力補償動作を以下のように制御する。 - 特許庁

A memory cell 50 is equipped with an N-channel MOS transistor 52 as a transfer gate, a capacitor 54 accumulating a charge corresponding to memory information, and a charge compensation circuit 56.例文帳に追加

メモリセル５０は、トランスファゲートであるＮチャネルＭＯＳトランジスタ５２と、記憶情報に対応した電荷を蓄電するキャパシタ５４と、電荷補填回路５６とを備える。 - 特許庁

Then, a voltage compensation circuit 110 amplifies the voltage amplitude of the digital video signal or converts the amplitude, and applies the result to the gate electrode of a TFT 102 for driving.例文帳に追加

このとき、電圧補償回路１１０はデジタル映像信号の電圧振幅を増幅もしくは振幅変換し、駆動用ＴＦＴ１０２のゲート電極に印加する。 - 特許庁

A voltage lower than the forward voltage of the temperature compensation diode 10 by the electromotive force of a cell 8 is applied between the gate and source of the JFET 2.例文帳に追加

そして、ＪＦＥＴ２のゲート−ソース間には、電池８の起電力分だけ、温度補償用ダイオード１０の順方向電圧よりも低い電圧が印加される。 - 特許庁

Also, since the gate bias circuit 20 is provided with just two pieces of resistors, constitution is simple and a resistance value for obtaining a large compensation effect is easily set.例文帳に追加

しかもゲートバイアス回路２０は抵抗を２個有するだけなので、構成が簡易であるとともに、大きな補償効果を得るための抵抗値の設定が容易である。 - 特許庁

To provide class AB power amplifier employing an ultra-low voltage CMOS for applications with small load impedance, which utilizes gate-source parasitic capacitance of a device for the compensation capacitance.例文帳に追加

補償容量としてそのデバイスのゲート・ソース寄生容量を利用して負荷インピーダンスが低いアプリケーション用の超低電圧ＣＭＯＳのＡＢ電力増幅器を得る。 - 特許庁

A memory cell 50 is equipped with a N-channel MOS transistor 52 that is a transfer gate, a capacitor 54 taking a charge corresponding to memory information, and a charge compensation circuit 56.例文帳に追加

メモリセル５０は、トランスファゲートであるＮチャネルＭＯＳトランジスタ５２と、記憶情報に対応した電荷を蓄電するキャパシタ５４と、電荷補填回路５６とを備える。 - 特許庁

This semiconductor device is provided with a circuit 6 for phase compensation which uses an MOS capacitance of a structure, having an insulating film between a gate electrode formed on a semiconductor substrate and a diffusion layer, wherein the circuit for phase compensation consists of first and second MOS capacitances 14, 15.例文帳に追加

半導体基板上に形成されたゲート電極と拡散層間に絶縁膜を有する構造のＭＯＳ容量を用いた位相補償用回路６を備え、位相補償用回路は第１および第２のＭＯＳ容量１４、１５により構成される。 - 特許庁

In a compensation period PCP, while a reference potential VREF1 is supplied to the gate of the drive transistor TDR, a compensation operation to make a voltage between both ends of the holding capacitor C1 gradually come close to the threshold voltage VTH of the drive transistor TDR is carried out for a time length t1.例文帳に追加

補償期間ＰCPにおいては、駆動トランジスタＴDRのゲートに基準電位ＶREF1を供給しながら保持容量Ｃ1の両端間の電圧を駆動トランジスタＴDRの閾値電圧ＶTHに漸近させる補償動作を時間長ｔ1にわたって実行させる。 - 特許庁

In this picture display device, a compensation voltage for modulating a voltage to be applied to a liquid crystal display element is made to be one kind by designing optimally parasitic capacitances of the liquid crystal element and this compensation voltage is changed for every gate line and, at the same time, the potential of a common electrode is changed also.例文帳に追加

液晶表示素子の寄生容量を最適設計することで液晶表示素子に印加する電圧を変調するための補償電圧を１種類とし、その補償電圧をゲート線ごとに変化させると同時に共通電極電位も変化させる。 - 特許庁

A parasitic capacitance compensation part 21, extended from a source electrode 12, is overlapped on a gate wire 3 via an insulating film 6 and the overlapped area is made not to vary, even if alignment deviation between the gate electrode 2 and the source electrode 12 is generated.例文帳に追加

ソース電極１２から延出された寄生容量補償部２１はゲート線３上にゲート絶縁膜６を介して重ね合わされ、且つ、その重なり面積はゲート電極２とソース電極１２との間にアライメントずれが生じても変化しないようになっている。 - 特許庁

The comparator compares first input signals for which the first amplification signals are inputted through the first offset compensation capacitor and second input signals for which the second amplification signals are inputted through the second offset compensation capacitor, and outputs signals corresponding to a comparison result to a gate control circuit 20.例文帳に追加

比較器は、第１増幅信号が第１オフセット補償キャパシタを介して入力される第１入力信号と第２増幅信号が第２オフセット補償キャパシタを介して入力される第２入力信号との比較をし、比較結果に応じた信号をゲート制御回路２０へ出力する。 - 特許庁

The gate line drive unit 35 has a dynamic type shift register 100, drive circuits 102, 104, and a leakage current compensation circuit 106 that are composed of the same-conductivity-type field effect transistor.例文帳に追加

ゲート線駆動ユニット３５は、同一導電型の電界効果トランジスタで構成された、ダイナミック型のシフトレジスタ１００、駆動回路１０２，１０４およびリーク電流補償回路１０６を有する。 - 特許庁

The side distribution tail 48 is reduced at the halo injection part using a self-aligned gate compensated injection part, so that the distribution tail is not overlapped thus eliminating short channel Vt roll-off.例文帳に追加

自己整合ゲート補償注入部（compensation implant）４７を使用して、ハロー注入部の側部分布テール４８を減少させ、分布テールがオーバーラップしないようすることにより短チャネルＶｔロールオフを解消している。 - 特許庁

A compensation circuit 370 includes an operational amplifier 250, a second NFET 240, a third NFET 371 having a gate connected to an output of the amplifier, and an execution resistance 381.例文帳に追加

補償回路３７０は、演算増幅器２５０と、増幅器の出力に結合されたゲートを有する第２のＮＦＥＴ２４０、第３のＮＦＥＴ３７１、及び実行抵抗３８１から構成される。 - 特許庁

The pixel circuit 2 has a transistor Tr5 for compensation, operates in a compensation period set prior to a sampling period, energizes a capacity part Cs2, shields energization after resetting potential held by the capacity part Cs2 and detects potential difference which appears between a source S and a gate G of the drive transistor Tr2.例文帳に追加

画素回路２は補正用トランジスタＴｒ５を備えており、サンプリング期間に先行して設定された補正期間に動作し、容量部Ｃｓ２に通電して容量部Ｃｓ２が保持していた電位をリセットした後通電を遮断しドライブトランジスタＴｒ２のソースＳとゲートＧ間に現れる電位差を検出する。 - 特許庁

The pixel circuit 2 has a transistor Tr5 for compensation, operates in a compensation period set prior to a sampling period, energizes capacity parts Cs1, Cs2, shields energization after resetting potential held by the capacity parts and detects potential difference which appears between a source S and a gate G of the drive transistor Tr2.例文帳に追加

画素回路２は補正用トランジスタＴｒ５を備えており、サンプリング期間に先行して設定された補正期間に動作し、容量部Ｃｓ１，Ｃｓ２に通電して容量部が保持していた電位をリセットした後通電を遮断しドライブトランジスタＴｒ２のソースＳとゲートＧ間に現れる電位差を検出する。 - 特許庁

This shift register includes a plurality of stages of a flip-flop circuit each of which includes a clocked inverter, the clocked inverter includes a first transistor and a second transistor which are connected in series, a first compensation circuit including a third transistor and a fourth transistor which are connected in series, and a second compensation circuit including a fifth transistor and a transmission gate.例文帳に追加

シフトレジスタは、クロックドインバータを用いたフリップフロップ回路を複数段有し、クロックドインバータは直列に接続された第１及び第２のトランジスタと、直列に接続された第３及び第４のトランジスタを有する第１の補償回路と、第５のトランジスタ及びトランスミッションゲートを有する第２の補償回路とを有する。 - 特許庁

When a current higher than or equal to a predetermined value is supplied from the power source 2 through the peripheral circuit 6 and the grounding unit 8, the compensation transistor unit 5 is short-circuited between the gate terminal and the source terminal of the switching transistor element F.例文帳に追加

補償トランジスタユニット５は、周辺回路６と接地ユニット８を介して電源２から所定値以上の電流が供給された場合、スイッチング用トランジスタ素子Ｆのゲート端子とソース端子との間をショートする。 - 特許庁