「common configuration of the transistor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The high-frequency amplifier circuit has a two-stage amplification configuration of a common-emitter amplifier circuit using a transistor Tr1 as a first stage and a common-emitter circuit using darlington-connected transistors Tr2, Tr3 as a second stage.例文帳に追加

高周波増幅回路は、１段目にトランジスタＴｒ１を用いたエミッタ接地増幅回路、２段目にダーリントン接続のトランジスタＴｒ２、Ｔｒ３を用いたエミッタ接地回路の２段増幅の構成となっている。 - 特許庁

Current mirror transistors are inserted in series into at least one of paired transistors included in a plurality of push-pull configuration output stages, a common transistor is provided for forming a current mirror circuit with each of these current mirror transistors, and a value of mirror current flowing in the common transistor is set by a mirror current setting circuit.例文帳に追加

複数のプッシュプル構成の出力段に含まれる一対のトランジスタの少なくとも１つに直列にカレントミラー用トランジスタを挿入し、これらのカレントミラー用トランジスタの各々とカレントミラー回路を形成する共通トランジスタを設けて、共通トランジスタを流れるミラー電流値をミラー電流設定回路によって設定する。 - 特許庁

In this configuration, the second connection electrode and luminescent part are prevented from coming into contact with each other by additionally forming a dummy pixel in the outer section of the thin-film transistor array part, i.e. outside the part where the common electrode is formed.例文帳に追加

前述した構成で、第2連結電極と前記発光部の接触を防止するために、前記薄膜トランジスタアレー部の外廓、即ち共通電極が形成された外側にダミー画素を追加して形成する。 - 特許庁

The high speed signal transmission system of this invention adopts a device structure for automatically pumping up and pumping down a transistor carrier and creates the configuration wherein a genetic algorithm circuit to feed back received information for waveform adjustment at a transmission side is inserted, a wire lead out from a transistor is used for a transmission line, and a common power supply of the circuit is excluded.例文帳に追加

本発明の高速信号伝送システムは、トランジスタキャリアのポンプアップ、ポンプダウンを自動的に行うデバイス構造、受信情報をフィードバックし、送信側で波形調整する遺伝的アルゴリズム回路の挿入、トランジスタから出て行く配線の伝送線路化、回路のコモン電源を排除した構成を作る。 - 特許庁

To provide a manufacturing method for preventing the deformation of a pattern in an STI region patterning process concerning a nonvolatile semiconductor integrated circuit device with a configuration where a plurality of transistor cells having a common gate are arranged like an array.例文帳に追加

共通ゲートを有する複数のトランジスタセルをアレー状に配置する構成を持つ不揮発性半導体集積回路装置において、ＳＴＩ領域のパターニング工程でのパターンの変形を防ぐ製造方法を提供する。 - 特許庁