| 意味 | 例文 (110件) |
evaluation chipの部分一致の例文一覧と使い方
該当件数 : 110件
To provide a technique which can realize reduction of a chip area, prevent contact troubles between a pad and evaluation equipment in an inspection process and readily manufacture a means for electrically connecting a surface side conductor to a rear pad in an integrated circuit formation process.例文帳に追加
チップ面積の縮小を図り、また、検査工程におけるパッドと評価機器との接触不具合を防止し、さらに、集積回路形成過程において表面側導電体を裏面パッドに電気的に接続する手段を容易に作成可能な技術を提供する。 - 特許庁
In order to reflect a circuit characteristic of a product chip as an evaluation equation Z, items such as an N/P drain current ratio, a time constant, or the series resistance of a wiring and a contact as a function of two kinds or more of electric characteristic data, are further added to the electric characteristic data.例文帳に追加
製品チップの回路特性を反映するために、評価式Ｚとして、電気特性データの他に、２種類以上の電気特性データの関数である、Ｎ／Ｐドレイン電流比や時定数、配線とコンタクトの直列抵抗の項目を追加している。 - 特許庁
To conduct selection, extraction, and evaluation of cells having specific characteristics, without producing physical nor chemical effects on the cells, when the cells are subjected to separation/fractionation on a disposable chip given at a low cost and then transported to a following process at a high speed.例文帳に追加
特異な特性を有する細胞を選別して抽出し、細胞を評価するために、使い捨て可能な安価なチップ上で細胞分離・分取し、更に後続の工程に細胞を高速に輸送する際、細胞に物理的、化学的影響を与えず行う。 - 特許庁
To provide a high-performance chip-type electronic component, with which durability to mechanical stress, such as bending or pulling and further to thermal stress, is improved and improvement in the flexible strength of a significant evaluation item is attained, and which is improved in the stability and reliability of electric characteristics.例文帳に追加
曲げや引っ張り等の機械的応力やさらに熱応力に対する耐久性が高く、重要な評価項目であるたわみ強度の向上を図り、電気特性の安定性と信頼性に優れた高性能のチップ型電子部品を提供することを目的とするものである。 - 特許庁
The shot magnification etc., of an exposure system 21 is corrected by measuring the superimposing accuracy between the lower-layer pattern and an upper-layer pattern in a chip area, by measuring the patterns by using an evaluation device 11 utilizing a substrate current signal induced when an electron beam is projected upon an overlay mark.例文帳に追加
重ね合わせマークに電子ビームを照射したときに誘起される基板電流信号を利用した評価装置１１を用いて、チップエリアの下層パターンと上層パターンを測定することで重ね合わせ精度を測定し、露光装置２１のショット倍率等を補正する。 - 特許庁
To enhance working efficiency when a probe is changed, reduce a cost required for evaluation of an electric characteristic, reduce a storage space, and allow a changed probe core to be easily set in a proper condition, in the characteristic measuring probe for measuring an electric characteristic of a semiconductor chip.例文帳に追加
半導体チップの電気特性を測定する特性測定用プローブにおいて、探針交換時の作業効率を高め、電気特性評価に必要なコストを低減させ、保管スペースを低減させ、容易に、交換するプローブコアを適切な状態に設置することを可能にする。 - 特許庁
With this constitution, the development of the microcomputer 2 as a single unit is made unnecessary since the microcomputer 2 is possible to be cut out from the evaluation chip, and it becomes possible to use as an emulator module by drawing the internal signal of the microcomputer 2 using a glass substrate 11.例文帳に追加
この構成により、エバリエーションチップ１からマイクロコンピュータ２を切り出すことができるため、マイクロコンピュータ２単体の開発を不要とすることができ、かつガラス基板１１を用いてマイクロコンピュータ２の内部信号を引き出すことでエミュレータモジュールとして使用可能となる。 - 特許庁
The power source intermittent disconnection management part, which is not stored in a ROM part of the emulation memory together with software of debugging object and operates independently, operates the emulation memory and the evaluation chip to generate the pseudo event, thereby realizing the pseudo power source intermittent disconnection.例文帳に追加
エバリュエーションチップと、エミュレーションメモリと、電源瞬断管理部と、ホストシステムとを備え、デバッグ対象ソフトウェアと共にエミュレーションメモリのＲＯＭ部に格納されず、独立して動作する前記電源瞬断管理部が前記エミュレーションメモリと前記エバリュエーションチップの操作し、擬似事象を発生させることにより擬似電源瞬断を実現する。 - 特許庁
The semiconductor device is provided with a plurality of pads 21, for bump connection, which are formed mainly of aluminum on a semiconductor chip with a formed semiconductor element and to which bumps 7 connected to a package substrate are connected and pads 22, for test, which are connected to them so as to correspond to them and which are installed to perform an electric measurement and evaluation in a wafer states.例文帳に追加
半導体素子が形成された半導体チップ上に主としてアルミニウムにより形成され、パッケージ基板に接続するためのバンプ7 が接続された複数のバンプ接続用パッド21、および、これらに各対応して連なり、ウエハ状態で電気的測定評価を行うために設けられたテスト用パッド22とを具備する。 - 特許庁
When a mask is manufactured by drawing one or a plurality of the original patterns of a chip on a mask sheet, the number of the original patterns to be drawn is determined so as to decrease the production cost of the chips manufactured by transferring the original pattern with respect to the CoO (cost of ownership) as the evaluation scale.例文帳に追加
１枚のマスク上に同一チップの原版パターンを一つまたは複数描画して該マスクを製造する際に、原版パターンを転写して製造されるチップの製造コストがＣｏＯ（Ｃｏｓｔ ｏｆ Ｏｗｎｅｒｓｈｉｐ）を評価尺度として低くなるように、描画する原版パターンの数を決定する。 - 特許庁
| 意味 | 例文 (110件) |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|