Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
「evaluation chip」に関連した英語例文の一覧と使い方 - Weblio英語例文検索
[go: Go Back, main page]

1153万例文収録!

「evaluation chip」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > evaluation chipの意味・解説 > evaluation chipに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

evaluation chipの部分一致の例文一覧と使い方

該当件数 : 110



例文

EVALUATION CHIP例文帳に追加

エバリュエーションチップ - 特許庁

CHIP FOR EVALUATION TEST例文帳に追加

評価テスト用チップ - 特許庁

TRANSPORTER EVALUATION CHIP例文帳に追加

トランスポータ評価用チップ - 特許庁

MOUNTING PRECISION EVALUATION CHIP例文帳に追加

実装精度評価用チップ - 特許庁

例文

SUBSTRATE FOR SEMICONDUCTOR CHIP EVALUATION例文帳に追加

半導体チップ評価用基板 - 特許庁


例文

SEMICONDUCTOR CHIP AND EVALUATION METHOD例文帳に追加

半導体チップ及び評価方法 - 特許庁

PROBE EVALUATION METHOD AND CHIP SET FOR PROBE EVALUATION例文帳に追加

探針評価方法及び探針評価用チップセット - 特許庁

EVALUATION METHOD FOR CHIP ELECTRONIC PARTS例文帳に追加

チップ状電子部品の評価方法 - 特許庁

MICROCOMPUTER AND FUNCTIONAL EVALUATION CHIP例文帳に追加

マイクロコンピュータ及び機能評価用チップ - 特許庁

例文

SEMICONDUCTOR CHIP FOR EVALUATION, EVALUATION SYSTEM, AND EVALUATION METHOD FOR HEAT RADIATING MATERIAL例文帳に追加

評価用半導体チップ、評価システムおよび放熱材料評価方法 - 特許庁

例文

SEMICONDUCTOR CHIP EVALUATION DEVICE, WIRE EXTRACTION METHOD FROM SEMICONDUCTOR CHIP, AND EVALUATION METHOD OF SEMICONDUCTOR CHIP例文帳に追加

半導体チップ評価装置、半導体チップからの配線引き出し方法および半導体チップの評価方法 - 特許庁

EVALUATION METHOD FOR BISMUTH-SUBSTITUTED RARE-EARTH IRON GARNET MEMBRANE CHIP例文帳に追加

Bi置換希土類鉄ガーネット膜チップの評価方法 - 特許庁

DEVELOPMENT/EVALUATION BOARD CIRCUIT FOR IC CARD CHIP, SOFTWARE DEVELOPING METHOD USING THE SAME AND METHOD OF TRIAL CHIP EVALUATION例文帳に追加

ICカード用チップの開発・評価用ボード回路およびそれを用いたソフトウェア開発方法と試作チップの評価方法 - 特許庁

EVALUATION METHOD FOR MOUNT PAD OF SEMICONDUCTOR CHIP AND DEVICE THEREOF例文帳に追加

半導体チップ実装用パッド部の評価方法及びその装置 - 特許庁

EVALUATION ELEMENT FOR NON-VOLATILE MEMORY CELL, SEMICONDUCTOR CHIP CONTAINING THE SAME, WAFER, AND METHOD FOR MANUFACTURING THE CELL AND CHIP例文帳に追加

不揮発性メモリセル用の評価素子及びこれを含む半導体チップ、ウェハ、及び、これらの製造方法 - 特許庁

SYSTEM AND METHOD FOR TOLERANCE EVALUATION OF CHIP AND IMPROVEMENT IN YIELD例文帳に追加

チップの許容度を評価して歩留まりを向上させるシステム及び方法 - 特許庁

Thereby, an evaluation chip and a substrate chip are made of the same mask pattern and the connection reliability can be evaluated.例文帳に追加

これにより、評価チップと基板チップとを同一のマスクパターンから作製して接続信頼性を評価できる。 - 特許庁

To constitute to make interrupt priority of an evaluation chip optionally changeable.例文帳に追加

エバリュエーションチップの割込み優先順位を任意に変更可能な構成にする。 - 特許庁

WAFER FOR EVALUATING PACKAGE OF SEMI-CONDUCTOR CIRCUIT, AND CHIP EVALUATION DEVICE USING THE SAME例文帳に追加

半導体回路のパッケージ評価用ウエーハ及びそれを用いたチップ評価装置 - 特許庁

An emulation device 1 is provided with an evaluation chip 2, a flash memory 3 and an emulation RAM 4.例文帳に追加

エミュレーション装置1は、エバチップ2と、フラッシュメモリ3とエミュレーションRAM4を備える。 - 特許庁

EVALUATION METHOD OF ALLOY JUNCTION SECTION IN PACKAGING STRUCTURE OF SEMICONDUCTOR CHIP, AND PACKAGING METHOD OF SEMICONDUCTOR CHIP USING THE SAME例文帳に追加

半導体チップの実装構造における合金接合部の評価方法およびこれを用いた半導体チップの実装方法 - 特許庁

OUTLET FOR MEASUREMENT OF ELECTRIC CHARACTERISTIC OF SEMICONDUCTOR CHIP AND EVALUATION METHOD FOR ELECTRIC CHARACTERISTIC OF SEMICONDUCTOR DEVICE例文帳に追加

半導体チップの電気特性測定用ソケット、及び半導体装置の電気特性評価方法 - 特許庁

Software is developed by using the development/evaluation board circuit and the trial chip is evaluated.例文帳に追加

上記開発・評価用ボード回路を用いて、ソフトウェアを開発し、試作チップの評価を行う。 - 特許庁

An A/D conversion function in an evaluation chip 10 is emulated by both an A/D converter 2A in the CPU chip 1A and an A/D converter 2B in the peripheral chip 1B.例文帳に追加

エバリュエーションチップ10におけるA/D変換の機能は、CPUチップ1A内のA/D変換器2Aおよび周辺チップ1B内のA/D変換器2Bの双方がエミュレートする。 - 特許庁

CHIP-ON-FILM PACKAGE HAVING TEST PAD FOR ELECTRICAL CHARACTERISTIC EVALUATION AND METHOD FOR FORMING THE SAME例文帳に追加

電気的特性評価のためのテストパッドを有するチップオンフィルムパッケージ及びチップオンフィルムパッケージ形成方法 - 特許庁

RESISTANCE MEASURING ELEMENT AND METHOD OF MEASURING CONTACT RESISTANCE, AND SEMICONDUCTOR DEVICE CHIP AND EVALUATION METHOD THEREOF例文帳に追加

抵抗測定素子およびコンタクト抵抗の測定方法、並びに半導体素子チップおよびその評価方法 - 特許庁

To provide a semiconductor chip for evaluation by which heat resistance of a semiconductor device may be easily evaluated.例文帳に追加

半導体装置の熱抵抗を容易に評価することができる評価用半導体チップを提供する。 - 特許庁

Subsequently, the chip array region is separated from the evaluation region, and the chip array region is segmented into a plurality of ONU (Optical Network Unit) chips each including the grating coupler.例文帳に追加

次に、チップ列領域と評価用領域とを分離するとともに、チップ列領域を、それぞれグレーティングカプラを含む、複数のONUチップに個片化する。 - 特許庁

An evaluation element 501 is disposed on an evaluation cell formed in a chip region in each shot region of a semiconductor wafer, and a gate 505 which is an adjusting resistor is connected to the evaluation element 501.例文帳に追加

半導体ウェハの各ショット領域に形成されたチップ領域内に形成された評価セルには、評価素子501が配置され、評価素子501には、調整抵抗であるゲート505が接続されている。 - 特許庁

To provide a chip for a semiconductor integrated circuit capable of miniaturizing a target system, and surely realizing evaluation, and reducing the load of a user at the time of evaluation.例文帳に追加

ターゲットシステムの小型化を可能にし、確実に評価が行え、評価時のユーザの負担を軽減することができる半導体集積回路用チップを提供する。 - 特許庁

To provide a compact and thin chip-type crystal oscillator, capable of performing characteristic evaluation as a crystal vibrator.例文帳に追加

水晶振動子としての特性評価が可能で、小型化、薄型化も実現できるチップ型水晶発振器を提供する。 - 特許庁

Then, on the manufacturing line of the semiconductor device, a plurality of evaluation elements (transistors or the like, for instance) are formed within at least one chip region of a wafer using the mask for the evaluation, and a wafer for the evaluation is formed (step S2).例文帳に追加

次に、半導体装置の製造ラインにおいて、この評価用マスクを用いてウエハの少なくとも1つのチップ領域内に複数の評価素子(例えば、トランジスタなど)を形成し、評価用ウエハを形成する(ステップS2)。 - 特許庁

To avoid deterioration of contact property and evaluation instability caused by contact in a plurality of times of a probe needle with a pad when performing inspection measurement in a plurality of times for evaluation of a chip (integrated circuit), and to protect effectively a wafer under evaluation.例文帳に追加

チップ(集積回路)の評価のための複数回検査測定の際のプローブ針のパッドへの複数回接触によるコンタクト性の悪化、評価不安定性を回避し、また、評価中のウエハを効果的に保護すること。 - 特許庁

To provide a probe evaluation method capable of simply measuring a depth when a contact type probe pierces an object to be measured, and to provide a chip set used for the probe evaluation method.例文帳に追加

接触式の探針が測定対象を突き刺す深さを簡便に測定することができる探針評価方法及び当該探針評価方法に用いられるチップセットを提供する。 - 特許庁

The evaluating device inspects and evaluates operating characteristics of the integrated circuit chip on the basis of the generated signal for evaluation and the received signal.例文帳に追加

評価装置は、発生した評価用信号と受けた信号とに基づき、集積回路チップの動作特性を検査評価する。 - 特許庁

To provide a semiconductor chip evaluation device capable of evaluating reliability easily and inexpensively without using an interposer.例文帳に追加

インターポーザを用いることなく安価で容易に信頼性評価を実施することができる半導体チップ評価装置を提供する。 - 特許庁

To shorten an evaluation time of a fatigue characteristic without increasing chip size of a semiconductor memory having ferroelectric capacitors.例文帳に追加

強誘電体キャパシタを有する半導体メモリのチップサイズを増加させることなく、疲労特性の評価時間を短縮する。 - 特許庁

EVALUATION METHOD FOR HIGH-BREAKDOWN-VOLTAGE SEMICONDUCTOR CHIP, HIGH-BREAKDOWN-VOLTAGE ELECTRONIC APPARATUS BOARD AND ITS MANUFACTURE AS WELL AS HIGH- BREAKDOWN-VOLTAGE SEMICONDUCTOR DEVICE例文帳に追加

高耐圧半導体チップの評価方法、高耐圧電子機器基板およびその製造方法、および高耐圧半導体装置 - 特許庁

Total evaluation and transmission electronic circuits are stored in the semiconductor chip in a form of small and compact current measuring module.例文帳に追加

半導体チップには全体評価および伝送電子回路が小さくコンパクトな電流測定モジュールの形で収容されている。 - 特許庁

The metal powder used for manufacturing the external electrode of the chip component is provided by applying the evaluation method.例文帳に追加

そして、この評価方法を適用することにより得られるチップ部品の外部電極製造用の金属粉を得るものである。 - 特許庁

To provide an evaluation method for evaluating the wettability of solder to an electrode terminal at a chip electronic parts, according to a criterion based on behavior of the chip electronic parts in packaging.例文帳に追加

チップ状電子部品の電極端子に対するはんだの濡れ性を、チップ状電子部品の実装時における挙動に則した基準で評価できる評価方法を提供する。 - 特許庁

This evaluation method is used to evaluate misalignment of a bonding which is carried out to bond an integrated circuit chip to a board (multi-chip module, dissimilar integrated circuit chip or the like) in a flip-chip connection manner, where the resistance of a fine wire resistor is evaluated, and an alignment accuracy is obtained resting on a change in resistance.例文帳に追加

本発明では、集積回路チップと基板(マルチチップモジュール、異種の集積回路チップなど)をフリップチップ接続した際のアライメントずれを評価する方法として、細線抵抗の抵抗値を評価することにより、その抵抗値の変化から、アライメント精度を求める。 - 特許庁

The data are compared with the data of an information file 110, and the set information of the basic mode selection register group of an evaluation chip is selected, and the host I/F part 108 is operated again, and the data are set in a basic mode selection register group 112 of an evaluation chip 107.例文帳に追加

このデータを情報ファイル110のデータと比較しエバリューションチップの基本モード選択レジスタ群の設定情報を選び出し、再びホストI/F部108を操作し、エバリューションチップ107の基本モード選択レジスタ群112にデータを設定する。 - 特許庁

A transfer mold is performed in the molding step to seal an LED chip, and in the cutting step, a light-emitting diode for evaluation is taken out.例文帳に追加

モールド工程で、トランスファーモールドによる成形を行ってLEDチップを封止し、切断工程で、評価用の発光ダイオードを取り出す。 - 特許庁

To provide a mounting precision evaluation chip whose reflectivity in visible light is 90% or higher, with good mechanical characteristic.例文帳に追加

可視光における反射率が90%以上と高く、かつ、良好な機械的特性も備えた実装精度評価用チップを提供する。 - 特許庁

To execute the evaluation test of a polarization property and the fatigue test in a ferroelectric capacitor and also to reduce the chip size.例文帳に追加

強誘電体キャパシタの分極特性の評価試験および疲労試験を実行することができかつチップサイズを縮小化する。 - 特許庁

Dummy wiring 13 is arranged around a chip 11 at the outermost circumference of the chip 11, and is used for the process monitoring, or for the evaluation of reliability of wiring and contacts.例文帳に追加

チップ11の最外周にこのチップ11を囲ってダミー配線13が配置されており、このダミー配線13がプロセスモニタ用または配線及びコンタクトの信頼性評価用として用いられる。 - 特許庁

A method for evaluating the TEG chip 31 comprises the steps of providing chip-inserting parts 42 to a characteristics evaluation socket 41 and concave-shaped electrodes 44, arranged corresponding to bump electrodes 33 of a specific TEG pattern on the TEG chip 31, and inserting and pulling the TEG chip 31 to and from the socket 41.例文帳に追加

特性評価用ソケット41にチップ嵌め込み部42を設けるとともに、TEGチップ31上の特定のTEGパターンのバンプ電極33に対応して配置された凹状電極44を設け、特性評価用ソケット41にTEGチップ31を抜き差しすることにより、TEGチップ31の評価を行う。 - 特許庁

A flip chip mounting evaluating TEG chip 1 having locations as a wiring width and a wiring interval of a minimum pitch part of a semiconductor chip in which the wiring connecting electrodes 2 with each other is an object of evaluation is combined with a TEG substrate 4 forming a wiring electrode 5 opposing to the electrode 2 of the TEG chip 1.例文帳に追加

電極2同士をつなぐ配線が評価対象となる半導体チップの最小ピッチ部の配線幅、配線間隔となる箇所を持つフリップチップ実装評価用TEGチップ1と、TEGチップ1の電極2と相対する配線電極5を形成したTEG基板4を組み合わせた。 - 特許庁

例文

To minimize increase of the excessive chip area under the condition where an evaluation pad also increases with a bonding pad in a high-speed DRAM or the like.例文帳に追加

高速DRAMなどにおいてボンディングパッドと共に評価パッドも増加する状況の下、余計なチップ面積の増大を最小限に抑える。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2025 GRAS Group, Inc.RSS