「function tester」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A compressed-data generation means 20 has a function which compresses a test pattern to be given to this LSI tester 100 and which generates compresses data 30.例文帳に追加

ＬＳＩテスタに与えるテストパターンの圧縮データを生成する圧縮データ生成手段と、前記圧縮データに基づきＬＳＩのテストを行うＬＳＩテスタとを含むＬＳＩテストシステムである。 - 特許庁

This method contains the estimation of a load test voltage of a battery as a function of a dynamic parameter of the measured battery, open circuit voltage, a load resistance value of a load tester, and the temperature of the battery.例文帳に追加

この方法は、測定したバッテリの動的パラメータ、開放電圧、負荷テスタの負荷抵抗値、およびバッテリの温度の関数として、バッテリの負荷テスト電圧を推定することを含む。 - 特許庁

To provide an IC tester predicting beforehand a hardware function necessary during execution of a test program, and switching one by one its current-sending state or its small power-consumption state.例文帳に追加

テストプログラム実行中に必要なハードウェア機能を事前に予知してその通電状態または低消費電力状態を逐一切り替えることを可能とするＩＣテスタを実現する。 - 特許庁

To provide a test circuit and test method for semiconductor devices capable of function tests and d-c tests and enable an LSI tester with a few of pins to test.例文帳に追加

機能試験と直流試験を行うことができるとともに、少ないピン数のＬＳＩテスタで試験することができる半導体装置のテスト回路及びテスト方法の提供を目的とする。 - 特許庁

To provide an LSI test device which can reduce periods necessary for an LSI test by reducing the frequency for setting test timing information contained in a function pattern, in an LSI tester.例文帳に追加

ファンクションパターンに含まれるテストタイミング情報をＬＳＩテスタに設定する回数を減らして、ＬＳＩのテストに要する時間を削減することが可能なＬＳＩテスト装置を提供すること。 - 特許庁

A waved signal Ei corresponding to the acceleration applied to a sample from a function generator 1 is integrated twice by an integration means 2 to be converted into a displacement dimension signal, which is inputted into a subtracter 5 through a filter part 3 having a transfer function having a characteristic reverse to that of the transfer function of a tester part 10.例文帳に追加

関数発生器１からの試料に印加する加速度に対応する波形信号Ｅｉは、積分手段２により２回積分されて変位次元の信号に変換され、試験機部１０の伝達関数と逆特性の伝達関数を有するフィルタ部３を介して減算器５に入力される。 - 特許庁

The interface circuits 2a-2d are provided, corresponding to each of a plurality of function blocks 1a-1d, and a test pattern for measuring a power supply current can be set in all the function blocks 1a-1d from an LSI tester through a single input/output terminal.例文帳に追加

複数の機能ブロック１ａ〜１ｄのそれぞれに対応してインターフェース回路２ａ〜２ｄを設け、ＬＳＩテスタから１つの入出力端子を介して全ての機能ブロック１ａ〜１ｄに電源電流を測定するためのテストパターンを設定できるようにした。 - 特許庁

In this diagnostic device 10 for the LSI tester, a pattern data is passed through pipe line regulation circuits 23, 27 that are various kinds of function circuits, and a timing generator 28, a clock number counter 1 stops a system clock at timing when the pattern data is held in flip-flops 23a, 27a, 28a in insides thereof, and stops the whole of the LSI tester 20.例文帳に追加

ＬＳＩテスタの診断装置１０は、パターンデータが各種の機能回路であるパイプライン調整回路２３，２７、タイミングジェネレータ２８を通過し、これらの内部のフリップフロップ２３ａ，２７ａ，２８ａにパターンデータが保持されたタイミングで、クロック数カウンタ１がシステムクロックを停止させ、ＬＳＩテスタ２０の全体を停止させる。 - 特許庁

To provide a static electricity tester added with the function of displaying a discharge current waveform so that a place where electro-static discharge current is propagated can be determined as soon as electro-static discharge test is performed.例文帳に追加

静電気放電の試験の実施と同時に、静電気放電電流の伝播箇所が特定できるように、放電電流波形を表示する機能を付加した静電気試験装置を提供する。 - 特許庁

By giving a test function to the alarm device like this, the test can be executed automatically inside the dwelling unit without executing the test by an inspector by connecting an external tester from the outside of the dwelling unit.例文帳に追加

このように、警報装置に試験機能を持たせることにより、点検員が住戸外から外部試験器を接続して試験を行うことなく、住戸内で自動的に試験を実施することができる。 - 特許庁

To provide an on-chip test circuit which can output the measurement result of internal delay time of an access time or the like of a semiconductor memory apparatus to the outside and does not require a test function having high performance for the external tester.例文帳に追加

半導体記憶装置のアクセスタイム等の内部遅延時間を測定して当該結果を外部に出力可能で、外部テスタに対し高性能なテスト機能を要求しないオンチップテスト回路を提供する。 - 特許庁

In the test board for the semiconductor tester, signal wiring suitable for each method for a DC test and a function test is used and the signal wiring is switched, in response to a test method by providing a switching circuit.例文帳に追加

半導体テスター用テストボードにおいて、DCテストとファンクションテストのそれぞれの手法に適した信号配線を用い、切り替え回路を備えることにより、テスト手法に応じ信号配線の切り替えを行う。 - 特許庁

To provide a pre-charge control signal generating circuit having a pre-charge function of non-synchronism which can perform a required test without being restricted by performance of a memory tester, and a semiconductor memory using this circuit.例文帳に追加

メモリテスタ装備の性能に制限されないで必要なテスト動作を行うことができる非同期のプリチャージ機能を有するプリチャージ制御信号生成回路及びこれを用いた半導体メモリ装置を提供する。 - 特許庁

Two clock signals generated by a tester are formed in an input/ output buffer arrangement area 3 through input/output pads 5b, 5c, and sent to a function buffer 7b having an input/output buffer and a clock synthesizing circuit.例文帳に追加

テスタから発生する２つのクロック信号は、入出力パッド５ｂ、５ｃを介して、入出力バッファ配置エリア３に形成され、入出力バッファとクロック合成回路を有する機能バッファ７ｂに送られる。 - 特許庁

For shortening the waiting time from voltage impression to the measurement of a current, a function of detecting a current converging state is provided in a DC measurement unit, and consequently, a minimum test time in the machine number by means of the same kind of tester can be realized.例文帳に追加

電圧を印加してから電流測定までの待ち時間を電流の収束具合を検出する機能をDC測定ユニットに負荷し、同一機種のテスターのその号機における最短のテストタイムを実現する。 - 特許庁

To provide a semiconductor testing apparatus that reduces the number of unusable tester pins even when a pin multiplex function is used, and also reduces the number of processes for creating data necessary for generation of a test signal.例文帳に追加

ピンマルチプレクス機能を用いる場合であっても使用不可となるテスタピンの数を減らすことができ、且つ試験信号の生成に必要なデータ作成の作業工数を低減することができる半導体試験装置を提供する。 - 特許庁

To provide a sequence monitor for semiconductor testing device which has the function of accurately and easily indicating the transition variations of power on/power off, in a specified plurality of tester pins by a unit of pin group.例文帳に追加

半導体試験装置が備えるシーケンスモニタ機能において、所定の複数テスタピンをピングループ単位として的確容易にパワーオン／パワーオフの遷移ばらつきを表示する機能を備える半導体試験装置のシーケンスモニタを提供する。 - 特許庁

To provide a device hardly influenced by a noise or the like, capable of executing a high-speed test of a semiconductor device, concerning an external test auxiliary device suitable for improvement of measuring performance of a tester or for extension of its function.例文帳に追加

本発明はテスタの測定性能の向上やその機能の拡張を図る上で好適な外部試験補助装置に関し、ノイズ等の影響を受けにくく、かつ、半導体装置の高速試験を可能とする装置を実現することを目的とする。 - 特許庁

A connector base for an interface panel used with an automatic tester includes a pin number indicated on each of connector pins of the connector base and a color coded part in which the connector pins are grouped according to function and that are color-coded for each group.例文帳に追加

本発明は、自動試験器に用いるインターフェースパネルのコネクタベースにおいて、コネクタベースの各コネクタピンに表示されるピン番号と、前記各コネクタピンを機能別に区画し、区画毎に色分けされた色分け部とを具備することを特徴とするものである。 - 特許庁

To provide a material tester having a function of superimposing and displaying plural test data on the same screen by a graph, which is capable of surely reading desired data among plural superposed and displayed data without an error.例文帳に追加

同一画面上に複数の試験データを重ねてグラフ表示する機能を備えた材料試験機において、重ね表示された複数の試験データの中から、所望のものを間違いなく確実に読み取ることのできる材料試験機を提供する。 - 特許庁

In the verification circuit 14, a function which allows an expected-value comparison of the memory cell data MD to be performed is added, and the expected-value comparison which has to be conventionally performed with a tester from the outside can be simultaneously completed inside the device during data readout.例文帳に追加

ベリファイ回路１４内にはメモリセルデータＭＤの期待値比較を行なえる機能が追加されており、従来なら外部からテスターで行なわなければならなかった期待値比較を、内部でデータ読出し中に同時に完了させることができる。 - 特許庁

A system for performing the function test of the microcomputer by impressing a test signal by a tester to the microcomputer and detecting its expected value is provided with a test synchronizing signal generation circuit 1 generating the timing of detecting an input signal asynchronously inputted to the reference clock of the microcomputer as a test synchronizing signal, and the test synchronizing signal by the circuit 1 is supplied to the tester.例文帳に追加

マイクロコンピュータにテスタによるテスト信号を印加し、その期待値を検出することによりマイクロコンピュータのファンクションテストを行うものにおいて、マイクロコンピュータの基準クロックに対して非同期に入る入力信号を検出するタイミングをテスト同期信号として発生するテスト同期信号発生回路１を設け、テスト同期信号発生回路１によるテスト同期信号を前記テスタに供給する。 - 特許庁

To provide an on-chip test interface being integrated and always enabled which is used for verifying a function of high speed incorporated memory such as a synchronous dynamic random access memory(SDRAM) enabling performing a test with an existing tester having comparatively low operation speed (therefore, low cost), or the like.例文帳に追加

既存の比較的低速度の、（よって低コストの）テスタでテストを行なうことを可能にする、シンクロナスダイナミックランダムアクセスメモリ（「ＳＤＲＡＭ」）などの高速組込みメモリの機能を検証するために用いる、統合され常に可能化されたオンチップテストインターフェイスを提供する。 - 特許庁

To provide an in-circuit tester having a contact resistance measuring function which measures its contact resistance with respect to a measuring object, and measures an electrical property of the measuring object as it is, when the contact resistance with respect to the measuring object is judged normal by that measurement.例文帳に追加

測定対象物との接触抵抗を測定でき、そのことによって、測定対象物との接触抵抗が正常の場合には、そのまま測定対象物の電気的特性の測定を行うことができる接触抵抗を測定することができるインサーキットテスタを提供する。 - 特許庁

A test pattern generated in a function tester 11 is supplied to the good and defective semiconductor integrated circuits, and hot electron is emitted from the failure position of the semiconductor integrated circuit in the operating state, and detected as the emission image by an emission analytic device 12.例文帳に追加

ファンクションテスタ１１で発生されるテストパターンが良品及び不良品の半導体集積回路に供給され、動作状態の半導体集積回路の故障している箇所からホットエレクトロンが放出され、エミッション解析装置１２によって発光像として検出される。 - 特許庁

This device test data display displays a plurality of data measured by an IC tester as a plurality of waveforms, computes the plurality of displayed waveforms to be displayed as another waveforms, and includes a computation expression display area for function-computing the plurality of waveforms.例文帳に追加

ＩＣテスタで測定した複数のデータを複数の波形として表示し、表示した複数の波形を演算して別の波形として表示するデバイステストデータ表示装置において、この表示装置に前記複数の波形の関数演算を行うための演算式表示エリアを設けた。 - 特許庁

The medium for predictably cleaning the contact elements and support hardware of a tester interface, such as a probe card or a test socket, while it is still in manual, semi-automated, and automated handling device and the electrical test equipment are disclosed so that the function and performance of the individual die or IC package may be electrically evaluated.例文帳に追加

個々のダイ又はＩＣパッケージの機能及び性能を電気的に評価することができるように、手動、半自動、及び自動取扱装置にまだある間にプローブカード及び試験ソケットのような試験器インタフェースの接触要素及び支持ハードウエアを予測可能に清浄化するための媒体及び電気試験器具を開示する。 - 特許庁

To provide a carbon dioxide absorbent having good carbon dioxide absorption capability, capable of suppressing fine powdering to the minimum, and prevented from dropping through mesh holes and punching holes of the bottom part of a canister of an anesthesia apparatus or a carbon dioxide absorbent container of a pulmonary function tester and a method of manufacturing the carbon dioxide absorbent.例文帳に追加

二酸化炭素吸収能力が良好で、微粉化を最小限に抑えることができ、麻酔器のキャニスターや肺機能検査機の二酸化炭素吸収剤容器等の底部の網穴やパンチング穴からこぼれ落ちることのない二酸化炭素吸収剤、及びその製造方法を提供する。 - 特許庁

When shmoo plot measurement, function data log measurement and fail bit map measurement are performed, part of a command included in a device test program, which is to be transferred to the thermostatic bath part 20 or tester part 20, is skipped (not transferred) according to the information stored in a shmoo condition table storage part 13 (or a structure corresponding thereto).例文帳に追加

但し、シュムプロット測定、ファンクションデータログ測定、及びフェイルビットマップ測定を行う場合には、シュム条件テーブル記憶部１３（又はこれに相応する構成）に記憶された情報に応じて、デバイステストプログラムに含まれ、恒温槽部２０又はテスタ部３０に転送する命令の一部をスキップする（転送しない）。 - 特許庁

To provide a semiconductor integrated circuit device having a test function capable of testing process operations by use of a various-purpose logic tester when testing the semiconductor integrated circuit device in a semiconductor integrated circuit device for processing a data signal while inputting a data signal in response to a high-speed clock.例文帳に追加

本発明は、高速のクロックに対応したデータ信号が入力されるとともに該データ信号を処理する半導体集積回路装置において、該半導体集積回路装置をテストする際に汎用のロジックテスタを使用してその処理動作のテストを行うことが可能なテスト機能を有する半導体集積回路装置を提供することを目的とする。 - 特許庁

The semiconductor tester having a termination function for terminating a DUT output signal outputted from an IC pin in a device to be tested has a load current reducing means for reducing a load current flowing to a terminating resistor corresponding to the current drive capacity of the output end of DUT to a prescribed value.例文帳に追加

被試験デバイスのＩＣピンから出力されるＤＵＴ出力信号を所定の終端抵抗で終端する終端機能を備える半導体試験装置において、ＤＵＴの出力端の電流駆動能力に対応して終端抵抗に流れる負荷電流を所定に低減する負荷電流低減手段を備える、半導体試験装置。 - 特許庁

To provide a reversible heat discoloring recording material wherein that can reveal perpetually heat discoloring function even by repetitive use and a formed image is high and distinct in resolution and excellent in practicability, and to provide a reversible heat discoloring display body of a high commodity property wherein the recording material and a heating and/or a thermal shock tester are assembled.例文帳に追加

繰り返しの使用によっても熱変色機能を永続して発現させることができると共に、形成される像は解像度が高く明瞭なものであり、実用性に優れた可逆熱変色性記録材と、前記記録材と加熱及び／又は冷熱装置を組み合わせた商品性の高い可逆熱変色性表示体を提供する。 - 特許庁

To provide corrosion resistance to strong acid and strong alkali measurement liquids and wear resistance to a suspension of hard particles, such as an abrasive and to secure highly reliable measurement performance as utilizing both the function of a metal liquid tester as an inertial mass body in an oscillatory-type liquid testing device and the advantage of obtaining highly reliable oscillatory coupling.例文帳に追加

振動形形検液装置における金属製検液子の慣性質量体としての機能並びに溶接等により高信頼の振動結合が得られる利点を享受しながら、強酸や強アルカリの測定液に対する耐食性、並びに研磨材等の硬質粒子の懸濁液に対する耐摩耗性を付与し、高信頼の測定性能を保証する。 - 特許庁

The LSI tester 8 compares the total current measured by the current measurement circuit 4 with the normal value of the total current of every operation block measured by the current measurement circuit 4, for the acceptable sample which is previously confirmed that having the same function with the DUT 1, in place of the DUT 1.例文帳に追加

ＬＳＩテスタ８は、この電流測定回路４で測定された電流量の総和を、前記所定の動作パターン信号の入力で正常に動作することが予め確認されているＤＵＴ１と同一機能を持った良品サンプルをＤＵＴ１の代わりにして、電流測定回路４で測定された動作ブロックごとの電流量の総和の正常値と比較する。 - 特許庁