「gate transition」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Gate widths of these transistors T1 and T2 are 38 micrometers and 4 micrometers, respectively, Consequently, the time for the voltage transition of the bus lines when driving at the logic 'L' level voltage takes longer time rather than when driving at the logic 'H' level voltage.例文帳に追加

これらトランジスタＴ１及びＴ２のゲート幅は、それぞれ「３８μｍ」と「４μｍ」であり、これにより、論理「Ｌ」レベルの電位にて駆動する場合の方が、論理「Ｈ」レベルの電位にて駆動する場合よりもバス配線の電位遷移にかかる時間が増大する。 - 特許庁

The circuit also includes a transmission gate (TG) or a pass transistor connecting the virtual ground node to the virtual supply node to enable charge recycling between the first circuit block and the second circuit block during transition by the circuit between an active mode and a sleep mode.例文帳に追加

本回路は、仮想的なグランドノードを仮想的なサプライノードに接続し、アクティブモード及びスリープモード間での当該回路の遷移中に、第１回路ブロック及び第２回路ブロック間で電荷の再利用を可能にするトランスミッションゲート(TG)又はパストランジスタも含む。 - 特許庁

Meanwhile, a pulse signal is output for a fixed period according to state transition of a LED control signal for controlling lighting-up and lights-out of the LED with a second transistor, and an AND operation of the pulse signal and the reset signal is carried out by an AND gate.例文帳に追加

一方、第２のトランジスタによりＬＥＤの点灯と消灯を制御するためのＬＥＤ制御信号の状態遷移に従って、一定期間、パルス信号を出力し、ＡＮＤゲートによりパルス信号とリセット信号とのＡＮＤ演算を行なう。 - 特許庁

The charge injection spin transistor comprises a perovskite Mn oxide layer 12 having a source electrode 13, a drain electrode 14, and further a structure having a gate electrode 16 on the layer 12 via an insulating layer 15 to induce the charge alignment phase transition.例文帳に追加

ペロブスカイト型Ｍｎ酸化物層１２にソース電極１３、ドレイン電極１４を設け、さらに上記電荷整列相転移を誘起させるために上記ペロブスカイト型Ｍｎ酸化物層１２上に絶縁層１５を介してゲート電極１６を有する構造とする。 - 特許庁

A heat treatment process is introduced for making the surface of a silicon wafer coarse before forming a titanium film 12' for silicide, a crystal core is increased by making coarse the outermost layers of a gate electrode 17 and a source/drain region 15, and the phase transition of the formed titanium film 12' is made easy to occur.例文帳に追加

シリサイド用チタン膜１２’を形成する前に、シリコン基板の表面を粗面化させる熱処理工程を導入し、ゲート電極１７及びソース／ドレイン領域１５の表層を粗面化することによって結晶核を増加させ、形成したチタン膜１２’の相転移を起こしやすくする。 - 特許庁

A switching section 18 connects an N-type bulk (back gate of a switch Q12) of the semiconductor element to the output terminal 111 in the state that a determination result of a determining section 16 represents the adjusting mode, and connects it to the supply terminal 110 in the state that the determination result of the determining section 16 represents the normal mode or the transition mode.例文帳に追加

切替部１８は、半導体素子のＮ型バルク（スイッチＱ１２のバックゲート）を判別部１６の判別結果が調整モードであれば出力端子１１１に接続し、判別部１６の判別結果が通常モードまたは移行モードであれば電源端子１１０に接続する。 - 特許庁

A control part 200 determines the θset so that the effective value of the fundamental wave component of a load voltage detected by a voltage detecting part VM converges to a prescribed value, and determines timing of transition of each gate signal based on the θset value to supply the signal to each Magnetic Energy Recovery Switch.例文帳に追加

制御部２００は、電圧検出部ＶＭが検出した負荷電圧の基本波成分の実効値が所定値へと収束するようにθｓｅｔを決定し、このθｓｅｔの値に基づいて各ゲート信号の遷移のタイミングを決定し、各ＭＥＲＳに供給する。 - 特許庁

To realize, in hybrid circuit integration using inter-subband transition elements and a silicon wire, improvement of the efficiency of coupling with a silicon wire and an increase in phase modulation effect owing to elongation of the optical path, resulting in achievement of high performance features including an improved S/N ratio of optical gate switches and reduced energy consumption for operation.例文帳に追加

サブバンド間遷移素子とシリコン細線によるハイブリット集積化において、シリコン細線との結合効率の向上、及び光路長増大による位相変調効果の増大を実現させ、光ゲートスイッチのＳＮ比改善と低エネルギー動作化等の高性能化を実現する。 - 特許庁

To provide a rainfall estimation method that is used to determine the transition of rainfall for approximately one hour at the nearest place in a narrow region, for example, when the gate of a power dam is controlled, has high space-time resolution, and can reduce time required for estimation.例文帳に追加

電力ダムのゲート制御を行う場合のように、狭い地域内における直近の１時間程度の雨量の推移を知りたい場合に使用する降雨量予測方法として、時空間解像度が高く、予測に要する時間を大幅に短縮できるものを提供する。 - 特許庁

N channel MOS TRs are newly added to the conventional level shift circuit so as to always bring the gate potential for the N channel MOS TRs in cross connection a Vtn or over when it is turned on, independently of the capability of the MOS TRs so as to permit state transition even when P channel MOS TRs with an extremely high capacity are not employed.例文帳に追加

レベルシフト回路にNチャネル型MOSトランジスタを新たに追加することにより、たすきがけになるNチャネル型MOSトランジスタがONになる際のゲート電位をMOSトランジスタの能力に関係なく、必ずVtn以上にすることにより、Pチャネル型MOSトランジスタを極端に大きくしなくても、状態を遷移することができる。 - 特許庁

A polyimide film which has glass transition temperature of ≥300°C or favorably of ≥350°C, favorably whose linear expansion coefficient at 50°C to 300°C is -5 ppm to +15 ppm, and also favorably which has a large current ignitionability of which the performance standard degree is 3 or lower is used at an insulating layer 5 between a cathode 3 and gate electrode 2.例文帳に追加

ガラス転移温度が３００℃以上、好ましくは３５０℃以上であり、さらに好ましくは５０℃〜３００℃の線膨張係数が−５〜＋１５ｐｐｍであり、なおさらに好ましくは大電流アーク着火性が性能水準等級３以下であるポリイミドフィルムをカソード３／ゲート電極２間の絶縁層５に用いる。 - 特許庁

Opposite excess signals are supplied through each capacitor to each gate of the TR 66 and TR 42 according to the transition of the signal A1 and the complementary signal A2, and temporary current change is generated, and the charging and discharging of the capacitative load of each output node of the first circuit and the second circuit is quickened so that an output through- rate can be improved.例文帳に追加

信号Ａ_１、相補信号Ａ_２の遷移に応じてＴＲ６６、ＴＲ４２の各ゲートに各コンデンサを経て相反する過度信号が供給され、一時的電流変化を生じ第１回路、第２回路の各出力ノードの容量性負荷の充放電を高速化して出力スルーレートを改善する。 - 特許庁

To provide a reliable method and a device which enable design-keeping transition from an existing non-fin design structure to a functionally identical structure based on a technology of a double-gate fin-base field-effect transistor FinFET in a metal-oxide semiconductor MOS, a device of a complementary metal-oxide semiconductor CMOS, and designing chips of the semiconductors.例文帳に追加

金属酸化物半導体（ＭＯＳ）、相補型金属酸化物半導体（ＣＭＯＳ）のデバイス、並びにそれらのチップ設計に於いて、既存の非フィン設計構造からＦｉｎＦＥＴ（ダブル・ゲート・フィン・ベース電界トランジスタ）技術に基づく機能的に同一の構造に設計を維持したまま移行する事ができる信頼できる方法及び装置の提供。 - 特許庁

The nonvolatile semiconductor memory element comprises a tunnel insulating film formed on a semiconductor substrate, an electric charge trap layer which is formed on the tunnel insulating film and includes a dielectric film of which a transition metal is doped, a blocking insulating film formed on the electric charge trap layer, and a gate electrode formed on the blocking insulating film.例文帳に追加

半導体基板上に形成されたトンネル絶縁膜と、トンネル絶縁膜上に形成され、遷移金属がドーピングされた誘電膜を含む電荷トラップ層と、電荷トラップ層上に形成されたブロッキング絶縁膜と、ブロッキング絶縁膜上に形成されたゲート電極と、を備えることを特徴とする不揮発性半導体メモリ素子である。 - 特許庁

An output of the inverter circuit train is supplied to the latch circuit 4 to latch the output by a pulse signal from an address transition detection circuit, and is also supplied to one of the input terminals of the NOR circuit 5; the output of the latch circuit 4 is supplied to the other input terminal of the NOR circuit 5; and the output of the NOR circuit 5 is supplied to the gate of the transistor 6.例文帳に追加

インバータ回路列の出力をラッチ回路４に供給し、アドレス遷移検知回路からのパルス信号によりラッチすると共に、ＮＯＲ回路５の一方の入力端子に供給し、ラッチ回路４の出力をＮＯＲ回路５の他方の入力端子に供給してＮＯＲ回路５の出力をトランジスタ６のゲートに供給する。 - 特許庁

The high speed interface power management system includes a clock control state machine 112 carrying out state transition on the basis of a state signal outputted from circuits 105-109 divided by the transfer rate and the communication protocol, and gate circuits 113-118 carrying out supply stoppage of a clock when a control signal outputted from the clock control state machine 112 is received.例文帳に追加

高速インターフェースパワーマネージメント装置は転送速度および通信プロトコルにより分割された回路１０５〜１０９により出力される状態信号を基に状態を遷移するクロック制御ステートマシン１１２と、クロック制御ステートマシン１１２により出力される制御信号を受け、クロックの供給停止を行うゲート回路１１３〜１１８を含む。 - 特許庁

The method for manufacturing a semiconductor device comprises a process for forming a first SiO_2 film on a silicon substrate 1, a process for forming a high-permittivity insulating film containing a transition metal on the first SiO_2 film, a process for forming a second SiO_2 film on the high-permittivity insulating film, and a process for forming a gate electrode on the second SiO_2 film.例文帳に追加

シリコン基板１の上に第１のＳｉＯ_２膜を形成する工程と、この第１のＳｉＯ_２膜の上に、遷移金属を含む高誘電率絶縁膜を形成する工程と、この高誘電率絶縁膜の上に第２のＳｉＯ_２膜を形成する工程と、この第２のＳｉＯ_２膜の上にゲート電極を形成する工程とを有する。 - 特許庁