「gate transition」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

PASS GATE CIRCUIT WITH STABLE OPERATION IN TRANSITION PHASE OF INPUT SIGNAL, SELF-REFRESH CIRCUIT INCLUDING THE PASS GATE CIRCUIT, AND METHOD OF CONTROLLING THE PASS GATE CIRCUIT例文帳に追加

入力信号のトランジション区間で安定的に動作するパスゲート回路、これを備えるセルフリフレッシュ回路、及びパスゲート回路の制御方法 - 特許庁

To provide a pass gate circuit capable of operating stably in a transition phase of an input signal, a self-refresh circuit including the pass gate circuit, and a method of controlling the pass gate circuit.例文帳に追加

入力信号のトランジション区間で安定的に動作するパスゲート回路とこれを備えるセルフリフレッシュ回路及びパスゲート回路の制御方法を提供する。 - 特許庁

The intensity of the ferromagnetism of the transition-element-doped titanium dioxide layer 12 varies according to absence or presence of application of a gate voltage to the gate electrode 14.例文帳に追加

ゲート電極１４へのゲート電圧印加の有無に応じて、遷移元素ドープ二酸化チタン層１２の強磁性の強さが変化する。 - 特許庁

This timer circuit 11 has an input gate 21 detecting the transition of a pseudo word line signal SWL and a delay element 22 delaying the transition of an output voltage is incorporated in the input gate 21.例文帳に追加

タイマ回路１１は、疑似ワード線信号ＳＷＬの遷移を検出する入力ゲート２１を有し、入力ゲート２１には出力電圧の遷移を遅延させる遅延要素２２が組み込まれる。 - 特許庁

To eliminate insufficiency of transition of a pixel voltage due to the time constant of a gate line in black insertion driving.例文帳に追加

黒挿入駆動においてゲート線の時定数による画素電圧の遷移不足を解消する。 - 特許庁

The pass gate circuit, the self-refresh circuit including the same and the control method of the pass gate circuit are capable of operating stably in the transition phase of the input signal.例文帳に追加

前記パスゲート回路とこれを備えるセルフリフレッシュ回路及びパスゲート回路の制御方法は入力信号のトランジション区間で安定的に動作しうる。 - 特許庁

The transition from the selection state to the non-selection state of the selection gate line of the gate line (GLO-GLn) arranged in correspondence to a pixel row of a display panel (1) is detected by a transition detecting circuit (2).例文帳に追加

表示パネル（１）の画素行に対応して配置されるゲート線（ＧＬ０−ＧＬｎ）において選択ゲート線の選択状態から非選択状態への遷移を非活性遷移検出回路（２）により検出する。 - 特許庁

A gate line inactive transition detection circuit 90 detects the inactivation of each of a plurality of gate lines GL, and activates a detection signal GOFF for a fixed period at the timing.例文帳に追加

ゲート線非活性遷移検出回路９０は、複数のゲート線ＧＬのそれぞれの非活性化を検出し、そのタイミングで検出信号ＧＯＦＦを一定期間活性化させる。 - 特許庁

To provide a field-effect transistor whose gate has a small transition current or a leakage current and which has a stable pinch-off voltage.例文帳に追加

ゲートの遷移電流や漏れ電流が小さく、ピンチオフ電圧が安定な電界効果トランジスタを提供すること。 - 特許庁

A capacitive element (C1 or C2) dulls a gate voltage waveform of the output transistor (P1 or N1) for driving the load CL at the time of starting transition.例文帳に追加

遷移開始時に駆動する出力トランジスタ（Ｐ１又はＮ１）のゲート電圧波形を容量素子（Ｃ１又はＣ２）により鈍らす。 - 特許庁

The gate-drain capacitance includes at least one maximum value in a given threshold or planar transition in a given reverse voltage.例文帳に追加

ゲート−ドレイン容量は、所定の閾値における少なくとも１つの極大値、または所定の逆電圧における平坦様の推移を含む。 - 特許庁

A transistor gate dielectric structure includes an oxide layer formed on a substrate, a superjacent nitride layer, and an interposed transition layer.例文帳に追加

トランジスタ・ゲート誘電体構造は、基板上に形成された酸化層、上位窒化層およびこれらの層の間に挟まれた遷移層を含む。 - 特許庁

A CMOS semiconductor device comprises: a high-k gate dielectric with a theoretical metal:oxygen stoichiometry; an NMOS metal gate electrode containing an aluminide with a composition represented by M_xAl_y, where M is a transition metal, disposed on the high-k gate dielectric; and a PMOS metal gate electrode not containing an aluminide disposed on the high-k gate dielectric.例文帳に追加

理論的な金属：酸素化学量論比を有する高kゲート誘電体、前記高ｋゲート誘電体の上部に設置された、Mを遷移金属として、組成がM_xAl_yで表されるアルミナイドを含むNMOS金属ゲート電極、および前記高ｋゲート誘電体の上部に設置された、アルミナイドを含まないPMOS金属ゲート電極、を有するCMOS半導体デバイス。 - 特許庁

To provide a field effect transistor wherein a breakdown voltage is high, a threshold voltage is stable and a transition current for a gate electrode is small.例文帳に追加

ブレイクダウン電圧が高く、閾値電圧が安定で、かつゲート電極についての遷移電流が小さい電界効果トランジスタを提供すること。 - 特許庁

A comparator circuit 23 is used in the timer circuit 11 in order to generate a sense amplifier activating signal SAE by detecting the transition of the output node ND of the input gate 21.例文帳に追加

入力ゲート２１の出力ノードＮＤの遷移を検出して、センスアンプ活性化信号ＳＡＥを発生するために、比較回路２３が用いられる。 - 特許庁

A sense amplifier A1-1 is provided with current mirror circuits 3, 5, a NOR gate 7, inverters 9, 11, and a read-out data transition detecting circuit 13.例文帳に追加

センスアンプＡ１−１は，カレントミラー回路３，５，ＮＯＲゲート７，インバータ９，１１，および読み出しデータ遷移検出回路１３を備えるものである。 - 特許庁

An AND gate block 9 and the number of edges counter block 10 associate partial periods being generated by dividing a reference period of the clock signal into a plurality of periods with the transition points, and generates a first histogram indicating a frequency of the transition points for each of the partial periods.例文帳に追加

ＡＮＤゲートブロック９およびエッジ数カウンタブロック１０は、クロック信号の基準期間を複数に分割した部分期間と変化点とを対応させ、部分期間毎の変化点の頻度を示す第１のヒストグラムを生成する。 - 特許庁

If a switching control signal V(SW) causes voltage transition, capacity is coupled via a capacitor C1 and a voltage shifted in level, according to a voltage transition quantity of the switching control signal V(SW)is induced at a gate terminal G1.例文帳に追加

スイッチング制御信号Ｖ（ＳＷ）が電圧遷移すると、コンデンサＣ１を介して容量結合されてゲート端子Ｇ１にスイッチング制御信号Ｖ（ＳＷ）の電圧遷移量に応じてレベルシフトした電圧が誘起される。 - 特許庁

An NOT gate is realized by the interaction of two (1/2)-spin inner products and a 1-bit addition gate under the consideration of advancing is realize by the generation of a two level system and the interaction of the coupling of an annihilation operator and the state transition operator of a three level system.例文帳に追加

２つの(1/2)-スピン内積の相互作用により否定ゲートを、二順位系の生成、消滅演算子と三順位系の状態遷移演算子の結合による相互作用により、繰り上げを考慮した1-bit加算ゲートを実現する。 - 特許庁

To reduce a gate current in driving and stabilize transition response characteristics of a transistor in a semiconductor device including the normally-off-type transistor using a nitride semiconductor.例文帳に追加

窒化物半導体を用いたノーマリオフ型のトランジスタを備えた半導体装置において、駆動時のゲート電流を低減しつつ、トランジスタの過渡応答特性を安定させる。 - 特許庁

A control circuit 14 performs control for turning on the transfer gate 11 in a normal state, detecting a level transition in the input signal of the signal input terminal B and driving off the transfer gate 11 for a prescribed time before the lapse of a time required for the input signal to reciprocate on the transmission line 12 after transfer through the transfer gate 11.例文帳に追加

コントロール回路１４は、転送ゲート１１を定常状態でオンとし、信号入力端子Ｂの入力信号のレベル遷移を検出してその入力信号が転送ゲート１１を転送された後伝送線路１２を往復する時間の経過前に、転送ゲート１１を所定時間オフ駆動する制御を行う。 - 特許庁

To set an optimal gate voltage level of a charge transfer transistor in a step-up circuit equipped with a reset circuit for drawing out the gate voltage level of the charge transfer transistor when the output voltage from the step-up circuit is altered due to transition of the operation mode.例文帳に追加

動作モードの遷移等に伴う昇圧回路の出力電圧の変更時に、電荷転送トランジスタのゲート電圧を引抜くリセット回路を備える昇圧回路において、最適な電荷転送トランジスタのゲート電圧レベルの設定を実現する。 - 特許庁

A back gate of at least one of the third and fourth MOS transistors is coupled to the output to provide a lower V_T at the beginning of a transition without creating excessive undershoot or overshoot.例文帳に追加

第３及び第４のＭＯＳトランジスタの少なくとも１つのバックゲートが、出力に結合され、過度のアンダーシュート又はオーバーシュートを創ることなく遷移の初期においてＶ_Tを低下させる。 - 特許庁

To provide a liquid crystal display device capable of performing state transition of liquid crystal without requiring a gate driver with high voltage resistance, and to provide a method of driving the liquid crystal display device.例文帳に追加

高耐圧のゲートドライバを必要とすることなく、液晶の状態転移を行うことができる液晶表示装置及び液晶表示装置の駆動方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit for decreasing useless transition of an internal node when a switching transistor attached gate circuit in a selective multi-threshold (SMT) circuit is restored to an operating state and an excessive current instantaneously flowing by simultaneous switching of the switching transistor attached gate circuits.例文帳に追加

選択的マルチスレッショルド（ＳＭＴ）回路におけるスイッチ付きゲート回路の動作状態復帰の際の、内部ノードの無駄な遷移や、スイッチ付きゲート回路の同時スイッチングにより瞬時に流れる過大な電流を低減する半導体集積回路を提供する。 - 特許庁

In the semiconductor device to be calculated for service life, a current decreasing period between the start of application of a constant voltage to between the gate electrode and semiconductor substrate and the transition of a decrease in current flowing in the gate insulation film to an increase therein is obtained (S118).例文帳に追加

寿命算出用の半導体装置について、「ゲート電極と半導体基板間への定電圧の印加開始時からゲート絶縁膜に流れる電流が減少傾向から増加傾向に転じるまでの電流減少期間」を求める（Ｓ１１８）。 - 特許庁

The read-out data transition detecting circuit 13 is provided with a NOR gate 15, and outputs a transition detecting signal/DT1-1 of a logical low level to a node n/DT1 when either of the read-out data/RD1 or the read out data RD1 is a logical high level.例文帳に追加

読み出しデータ遷移検出回路１３は，ＮＯＲゲート１５を備えており，読み出しデータ／ＲＤ１または読み出しデータＲＤ１のいずれかが論理的高レベルのとき，ノードｎ／ＤＴ１に対して，論理的低レベルの遷移検出信号／ＤＴ１−１を出力する。 - 特許庁

The ferromagnetic semiconductor element includes a substrate 11, a titanium dioxide layer 15 provided on the substrate 11, a transition-element-doped titanium dioxide layer 12 provided on the titanium dioxide layer 15, an electrolyte 13 provided on the transition-element-doped titanium dioxide layer 12, and a gate electrode 14 provided to contact with the electrolyte 13.例文帳に追加

基板１１と、基板１１上に設けた二酸化チタン層１５と、二酸化チタン層１５上に設けた遷移元素ドープ二酸化チタン層１２と、遷移元素ドープ二酸化チタン層１２上に設けた電解液１３と、電解液１３と接触するよう設けたゲート電極１４と、を含む。 - 特許庁

Since Kick signals KICK0 to KICK2 output from the NAND gate ND1 and the NOR gate NR1 are transited to a high level in accordance with transition from No.7 to No. 8 of a column address coladd, the boosting system B0 is activated in addition to the boosting system B1.例文帳に追加

コラムアドレスｃｏｌａｄｄの７番地から８番地への遷移に応じて、ナンドゲートＮＤ１およびノアゲートＮＲ１から出力されるキック信号ＫＩＣＫ０およびＫＩＣＫ１がハイレベルへ遷移するため、昇圧系統Ｂ１に加えて、昇圧系統Ｂ０が活性化される。 - 特許庁

A double-input AND gate g104 controlled by a scan enable signal wire n103, for performing a role of interrupting transition of an output signal of g101 is inserted between an output terminal Q of a scan flip-flop g101 with an input switching gate and a logic output signal wire n102.例文帳に追加

入力切替ゲート付きスキャンフリップフロップｇ１０１の出力端子Ｑとロジック出力信号線ｎ１０２の間に、スキャンイネーブル信号線ｎ１０３によって制御され、ｇ１０１の出力信号の遷移を遮断する役割を果たす２入力ＡＮＤゲートｇ１０４が挿入されている。 - 特許庁

The composition of oxygen that is introduced into the gate insulating film is controlled to satisfy (X)m(Y)1-m(N)n(O)q(m, n) as a function of the composition n of nitrogen and the composition m of the transition metal, and the gate insulating film comprising a metal oxide including nitrogen is formed on the semiconductor substrate.例文帳に追加

ゲート絶縁膜中に導入する酸素の組成を、窒素の組成ｎおよび遷移金属の組成ｍの関数として、 （Ｘ）m（Ｙ）1-m（Ｎ）n（Ｏ）q(m,n)を満たすように制御し、半導体基板上に、窒素を含む金属酸化物から成るゲート絶縁膜を形成する。 - 特許庁

The period length measuring device comprising the pseudo random number generation part 22 and a period length measurement part of the state transition analysis part 23 with FPGAs (field programmable gate arrays), can measure the period length at high speed.例文帳に追加

さらに、周期長計測装置として、疑似乱数発生部２２及び状態遷移解析部２３の周期長計測部をＦＰＧＡで構成することにより周期長を高速に計測できる。 - 特許庁

Additionally, the concentration of silicon in the High-k film 13 is larger than the concentration of the transition metal and aluminum near the interface with the SiO_2 film 12 and near the interface with a gate electrode 7.例文帳に追加

また、Ｈｉｇｈ−ｋ膜１３中のシリコンの濃度は、ＳｉＯ_２膜１２との界面近傍およびゲート電極７との界面近傍で、遷移金属およびアルミニウムの濃度よりも大きい。 - 特許庁

To provide a high purity nickel or nickel alloy sputtering target in which the advantages of nickel silicide (NiSi) by a salicide process are made the most of, and simultaneously, the cause of its phase transition into an NiSi_2 phase is investigated, and the phase transition can effectively be suppressed, and which is particularly useful as a gate electrode material, and to provide a production method therefor.例文帳に追加

ゲート電極材料としてサリサイドプロセスによるニッケルシリサイド（ＮｉＳｉ）の利点を生かすと同時に、ＮｉＳｉ_２相に相転移させる原因を究明し、これを効果的に抑制できる、特にゲート電極材料として有用な高純度ニッケル又はニッケル合金スパッタリングターゲット及びその製造方法を提供する。 - 特許庁

A terminal circuit 13 is provided in another terminal D of the transmission line 12 and ringing is suppressed by applying a high potential VH and a low potential VL to the transmission line 12 respectively after the transition of the input signal from a low level to a high level and while the transfer gate 11 is off after the transition from the high level to the low level.例文帳に追加

伝送線路１２の他端Ｄには、終端回路１３が設けられ、入力信号の低レベルから高レベルへの遷移後、及び高レベルから低レベルへの遷移後の転送ゲート１１がオフの期間にそれぞれ、伝送線路１２に高電位ＶＨ及び低電位ＶＬを与えて、リンギングを抑制する。 - 特許庁

In transition from the selection period to the non-selection period, an inverter in asymmetrical structure is used to smoothly lower the gate pulse GP and then the written image signal Vsig is deterred from having a voltage shift ΔV.例文帳に追加

選択期間から非選択期間に移行する際、非対称構造のインバータを用いてゲートパルスＧＰを滑らかに立ち下げる事により書き込まれた画像信号Ｖｓｉｇの電圧シフトΔＶを抑制する。 - 特許庁

The pass gate control unit outputs the switching control signal, and in response to an internal control signal, determines the existence of a transition in the input signal, and enables or disables the switching control signal according to the determination.例文帳に追加

前記パスゲート制御部は、スイッチング制御信号を出力し、内部制御信号に応答して入力信号でトランジションの存在を判断し、その判断結果によってスイッチング制御信号をイネーブル／ディセーブルさせる。 - 特許庁

In the gate level characteristic calculation of a design stage of a semiconductor integrated circuit, delay effective capacitance Cdelay, transition effective capacitance Cslew and effective resistance Cjk are stored in a library 1 in advance.例文帳に追加

半導体集積回路の設計段階のゲートレベル特性算出では、遅延実効容量Ｃｄｅｌａｙ、遷移実効容量Ｃｓｌｅｗ、及び実効抵抗Ｃｊｋがライブラリー１に予め格納されている。 - 特許庁

The gate voltage V(GE) converted in level, according to the transition of the switching control signal V(SW) input without dedicated power supply required is output to a positive side and a negative side in a self-matching manner.例文帳に追加

専用の電源を必要とすることなく入力されたスイッチング制御信号Ｖ（ＳＷ）の遷移に応じて自己整合的に正側および負側にレベル変換されたゲート電圧Ｖ（ＧＥ）が出力される。 - 特許庁

In this case, the molding cycle is shortened by applying dwelling to the resin in a state in which a surface temperature of the resin filled in the cavity is held at a temperature of a glass transition point or higher until at least a gate is sealed.例文帳に追加

少なくともゲートがシールするまでの間、キャビティに充填された樹脂の表面温度をガラス転移点以上の温度に保った状態で樹脂に保圧を加えることにより、成形サイクルを短縮する。 - 特許庁

In an internal-combustion engine including an exhaust turbo supercharger and an external EGR device, the back pressure is enhanced to promote the reflux of an EGR gas by not fully closing but leaving a waste gate valve open on usual time, opening an EGR valve in the transition period of acceleration, and throttling the waste gate valve.例文帳に追加

排気ターボ過給機及び外部ＥＧＲ装置を備える内燃機関にあって、平時にウェイストゲート弁を全閉せずに開いておき、加速する過渡期にＥＧＲ弁を開弁するとともに、ウェイストゲート弁の開度を絞る操作を行うことで背圧を高め、ＥＧＲガスの還流を促進するようにした。 - 特許庁

The circuit has a transmission gate or pass transistor which connects the virtual ground node to the virtual power supply node and makes possible charge recycling between a first circuit block in a first row and a second circuit block in a second row during transition from an active mode to a sleep mode or/and transition from the sleep mode to the active mode.例文帳に追加

回路は、仮想グラウンドノードを仮想電源ノードに接続し、アクティブモードからスリープモードへの移行、またはスリープモードからアクティブモードへの移行、またはその両方の移行の時に、第１の行の第１の回路ブロックと第２の行の第２の回路ブロックとの間のチャージリサイクリングを可能とするトランスミッションゲートまたはパストランジスタを有する。 - 特許庁

To provide a power amplifier and an MMIC therewith which can suppress a rapid drop in drain current just after a transition of power applied to a gate of an amplifying transistor from a high level to a low level.例文帳に追加

本発明は、増幅用トランジスタのゲートに印加される電力が高電力から低電力に遷移した直後のドレイン電流の急減を抑制できる電力増幅器とそれを用いたＭＭＩＣを提供することを目的とする。 - 特許庁

To avoid unnecessary power consumption by actively removing hazard occurrence even when an input signal to a combinational logic circuit composed of a multi-stage logic gate such a Galois field inverse element calculating circuit has an excessive transition.例文帳に追加

ガロア体逆元計算回路などの多段論理ゲートで構成される組合せ論理回路への入力信号に過渡的な遷移が発生する場合でも、ハザードの発生を能動的に除去し、無駄な電力消費を回避する。 - 特許庁

In particular, the control part includes bias circuits 24, 25 which superpose a bias voltage changing continuously in each frame on the video signal and supplies them to the gate of the driving transistor element and sets the ratio of the conduction period and the non-conduction period of the driving transistor element by the transition of a gate-to-source voltage with respect to the threshold voltage of the driving transistor element.例文帳に追加

特に、この制御部は各フレーム期間において連続的に変化するバイアス電圧を映像信号に重畳して駆動トランジスタ素子のゲートに供給し、この駆動トランジスタ素子のスレッショルド電圧に対するゲート・ソース間電圧の遷移により駆動トランジスタ素子の導通期間および非導通期間の比率を設定するバイアス回路２５，２４を含む。 - 特許庁