「line selection」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

A scanning line driving circuit 15 sends scanning signals V to the scanning lines corresponding to the pixel selection address ay among scanning lines Y1,..., Ym.例文帳に追加

走査線駆動回路１５では、走査線Ｙ１，…，Ｙｍのうちの画素選択用アドレスａｙに対応する走査線に走査信号Ｖが送出される。 - 特許庁

In a selection circuit 60, the word-line activation signal is generated, based on an inputted read- command signal RE and a write-command signal WE.例文帳に追加

選択回路６０では、入力されるリード指令信号ＲＥ及びライト指令信号ＷＥに基づいてワード線活性化信号が生成される。 - 特許庁

Each time the predetermined number of frames are transmitted before the lapse of a term specified in the transmission authority after the selection of the transmission line, the transmission line to be used for transmitting the frame to the receiver station 103 is selected based on the acquired transmission line characteristic information of a non-selected transmission line and newly acquired transmission line characteristic information of a selected transmission line.例文帳に追加

伝送路を選択してから送信権で規定されている期間が経過するまでの間において、予め定めら得た数のフレームを送信する毎に、選択しなかった伝送路の既に取得している伝送路特性情報と選択した伝送路について新たに取得した伝送路特性情報とに基づいて受信局１０３にフレームを送信するために用いる伝送路を選択する。 - 特許庁

A control circuit has a pre-decoder circuit transmitting the pre-decode signal to the word driver part, a Y system address selection drive circuit transmitting a selection signal to the bit line selecting circuit, and a timing generating circuit forming the timing signal and the pre-charge signal.例文帳に追加

制御回路は、ワードドライバ部にプリデコード信号を伝えるプリデーコーダ回路、ビット線選択回路に選択信号を伝えるＹ系アドレス選択駆動回路、及びタイミング信号とプリチャージ信号を形成するタイミング生成回路を有する。 - 特許庁

Selection of a management period 33 on the time axis in the graph is received, and selection of the body weight values 31, measured in timing corresponding to the beginning day and ending day of the management period 33, is also received, and then they are connected by a straight line.例文帳に追加

グラフ中の時間軸上の管理期間３３の選択を受け付け、その管理期間３３の開始日と終了日の対応するタイミングの体重測定値３１の選択を受け付けて、グラフ上で直線で結ぶ。 - 特許庁

When the MOS transistor 12 is made conductive by the scan pulse of the driving scanner 11, a voltage signal from a first power source VDD is supplied as a pixel selection signal from the pixel selection signal line 15 to the image pickup pixel 14.例文帳に追加

駆動スキャナ１１の走査パルスによってＭＯＳトランジスタ１２が導通することにより、第１電源ＶＤＤからの電圧信号が画素選択信号として画素選択信号線１５より撮像画素１４に供給される。 - 特許庁

When the write-in mask information signal has contents that a present write-in operation is to be masked, the writing of data in memory cells 30 in the memory circuit is stopped by invalidating a column selection signal line with the column selection circuit element 42.例文帳に追加

書込みマスク情報信号が現在の書込み動作をマスクすべきであるという内容の時、カラム選択回路要素によってカラム選択信号ラインを無効とし、データのメモリ回路内のメモリセルへの書込みを阻止する。 - 特許庁

Upon reading the memory cells MC12 and MC19, a read voltage Vread is applied to the local bit lines LBLd1 and LBLd5 selected by bit line selection transistors TRd1 and TRd5, 0 V is applied to first local bit lines LBLs0 and LBLs2 selected by first selection transistors TRs0 and TRs2.例文帳に追加

メモリセルMC12、MC19の読み出しを行うとき、ビット線選択トランジスタTRd1、TRd5によって選択されたローカルビット線LBLd1、LBLd5に読出し電圧Vreadを印加し、第１の選択トランジスタTRs0、TRs2によって選択された第１のローカルビット線LBLs0、LBLs2に0vを印加する。 - 特許庁

A memory controller 110 is connected to each memory device 130 via a communication route 50 for transmitting a column chip selection signal to the memory device 130, and via a communication route 60 for transmitting a line chip selection signal to the memory device 130.例文帳に追加

メモリコントローラ１１０は、列チップ選択信号をメモリデバイス１３０に送信するための通信経路５０と、行チップ選択信号をメモリデバイス１３０に送信するための通信経路６０とを介して各メモリデバイスに接続される。 - 特許庁

One end of a bit line BL of a selection column is coupled electrically to a corresponding current feedback wiring RL by write-column selecting gates WCSGo and WCSGe turned on selectively in accordance with a column selection result.例文帳に追加

選択列のビット線ＢＬは、列選択結果に応じて選択的にオンするライトコラム選択ゲートＷＣＳＧｏおよびＷＣＳＧｅによって、対応する電流帰還配線ＲＬと一端同士を電気的に結合される。 - 特許庁

Also, a semiconductor device to which a selection signal is supplied relatively earlier among n pieces of the semiconductor devices in the data line groups has superior off current characteristics as compared to the other semiconductor devices to which selection signals are supplied later.例文帳に追加

また、データ線群におけるｎ個の半導体素子のうち、選択信号が相対的に先に供給される一の半導体素子は、選択信号が後に供給される他の半導体素子と比べてオフ電流特性に優れる。 - 特許庁

The display control method is constituted so that a period from display of the pixels by the selection timing to deletion of the display of the pixels by the deletion timing becomes shorter in comparison with a period from the start to the end of the selection timing for an optional line.例文帳に追加

選択タイミングの始めから終わりまでの期間に比べて、任意のラインについて、選択タイミングにより画素が表示されてから、消去タイミングにより画素の表示が消去されるまでの期間の方が短くなるようにする。 - 特許庁

An in-block line selection means 19 selects one pixel row with a single block or selects a plurality of pixel rows within a single, block at the same time, in response to the selection signal and a signal for setting the number of lines.例文帳に追加

ブロック内ライン選択手段１９は、上記選択信号と選択するラインの数を設定するための信号とに応じて１ブロック内で１画素行を選択、もしくは１ブロック内で複数画素行を同時に選択する。 - 特許庁

When the E system selection signal is circulated through the E system transmission line and the changeover of the clock path operating system of the network synchronization devices 112, 114 is terminated, self-running is stopped and the clock path active system is switched to the E system transmission line.例文帳に追加

Ｅ系選択信号がＥ系伝送路を一巡して網同期装置１１２、１１４のクロックパス運用系の切り替えが終了すると、自走を停止して、クロックパス運用系をＥ系伝送路に切り替える。 - 特許庁

When the brightness data are written, a 2nd selection line SL20 becomes high, and a 3rd transistor Tr20 is turned on, and an initializing data made to flow in a 2nd data line DL11 are written to a 4th transistor Tr.例文帳に追加

その輝度データの書込のときに、第２の選択線ＳＬ２０がハイになり、第３のトランジスタＴｒ２０がオンされ、第２のデータ線ＤＬ１１に流れた初期化用データが第４のトランジスタＴｒに書き込まれる。 - 特許庁

The driving circuit is equipped with a first and a second data latch circuits 5 and 6 serving as a line memory for storing image data of one line from the frame memory 10, a decode circuit 7, a gradation voltage selection circuit 8, and an output circuit 9.例文帳に追加

フレームメモリ１０から１ライン分の画像データを記憶するラインメモリとしての第１及び第２のデータラッチ回路５，６と、デコード回路７と階調電圧選択回路８と出力回路９を設ける。 - 特許庁

To provide a communication line automatic selection method, a system, etc. which automatically selects an optimum line in accordance with a user's preference such as the quality, the charge, etc. of communication lines for a mobile telephone.例文帳に追加

移動携帯電話において、通信回線の品質や通話料など、利用者の好みに応じて最適な回線を自動的に選択することができる通信回線自動選択方法とシステムなどを提供すること。 - 特許庁

To eliminate malfunction at the time of read-out caused by a coupling noise from a non-selection bit line being adjacent to a selected bit line without increasing chip area and an operation cycle time with respect to a semiconductor memory.例文帳に追加

半導体メモリ装置において、チップ面積及び動作サイクル時間を増大することなく、選択したビット線に隣接する非選択のビット線からのカップリングノイズによる読み出し時の誤動作を解消する。 - 特許庁

The MCS selection part 180 selects an MCS based on an estimated value of radio line quality estimated by the line quality estimation part 170 and the required transmission rate of the transmitted data information from the application part 110.例文帳に追加

ＭＣＳ選択部１８０は、回線品質推定部１７０によって推定された無線回線品質推定値とアプリケーション部１１０から通知された伝送データの所要伝送レートとに基づいてＭＣＳを選択する。 - 特許庁

The selection transistor is opened to a line group for reading, while the control gates of all lines are low potential, and the current for each reading column leading through said line group is measured and stored.例文帳に追加

読み出すために、行グループの選択トランジスタが開かれる一方で、すべての行のコントロールゲートは低電位であり、行グループを通って流れる読み出されるべき各列の電流は、測定および格納される。 - 特許庁

In the stack, U shape pillars 30 are arranged, penetrating selection gate electrodes SGb, SGs and the control gate electrodes CG1-CG4 with one ends connected to a source line SL and the other ends connected to a bit line BL.例文帳に追加

また、積層体内に、選択ゲート電極ＳＧｂ、ＳＧｓ、制御ゲート電極ＣＧ１〜ＣＧ４を貫き、一端がソース線ＳＬに接続され、他端がビット線ＢＬに接続されたＵ字ピラー３０を設ける。 - 特許庁

Each of the detection elements is equipped with a row selection element T2 for controlling an output of a signal from a relevant capacitance detection element to an output line OL based on a signal from a row line RL.例文帳に追加

各静電容量検出素子には、行線ＲＬからの信号に基づいて当該静電容量検出素子の信号の出力線ＯＬへの出力を制御する行選択素子Ｔ２を備えている。 - 特許庁

A background region selection unit 136 selects a plurality of background area pixels from the pixels positioned substantially perpendicular to the line determined by the straight line determination unit 135 using the target pixel as reference.例文帳に追加

背景領域選択部１３６は、注目画素を基準として、直線判定部１３６が判定した直線に対して略垂直な方向に位置する画素のなかから、複数の背景領域画素を選択する。 - 特許庁

The semiconductor memory device comprises a memory cell array on which a memory cell MC is disposed and a control circuit 104 for applying a voltage to a bit line 4 and a word line 3 so that a predetermined potential difference is given to the selection memory cell MC.例文帳に追加

半導体記憶装置は、メモリセルＭＣが配置されたメモリセルアレイと、選択メモリセルＭＣに所定の電位差がかかるよう、ビット線４及びワード線３に電圧を印加する制御回路１０４とを備える。 - 特許庁

A word line WL1 is set to word line selection voltage for program (1 V), a control gate CG [i+1] is set to control gate voltage for program (5.5 V), and a control gate CG [i] is set to override voltage (2.5 V).例文帳に追加

ワード線ＷＬ１をプログラム用ワード線選択電圧（１Ｖ）に設定し、コントロールゲートＣＧ［ｉ＋１］をプログラム用コントロールゲート電圧（５．５Ｖ）に設定し、コントロールゲートＣＧ［ｉ］をオーバライド電圧（２．５Ｖ）に設定する。 - 特許庁

Qualities of the signals after the two transmission line distortion compensation are detected in a signal quality detection circuit 21-5, and the signal after the transmission line distortion compensation with better quality is selected by a selection circuit 21-1.例文帳に追加

２つの伝送路歪み補償後の信号の品質が信号品質検出回路２１−５において検出され、品質のよい方の伝送路歪み補償後の信号が選択回路２１−１により選択される。 - 特許庁

The extension telephone set has line keys for temporarily displaying an incoming call or sets a key selection priority at the time of temporarily displaying an incoming call in a plurality of line keys belonging to the extension telephone set itself.例文帳に追加

内線電話機は、着信を臨時に表示させるための回線キーを有したり、あるいは、自己が有する複数の回線キーに対し、着信を臨時に表示させる際のキー選択優先順位を設定する。 - 特許庁

To provide a liquid crystal driving method and the like capable of suppressing deterioration of image quality even when there is variation of a bias potential in a case where a liquid crystal panel is driven by n-line inversion driving by means of a multi-line selection driving method.例文帳に追加

同時選択駆動法でｎライン反転駆動により液晶パネルを駆動する場合に、バイアス電位のずれがあっても画質の劣化を抑えることができる液晶駆動方法等を提供する。 - 特許庁

A pattern selection part 20 constantly selects one pattern in a prescribed line/column, defines it as a synchronizing signal, selects the pattern according to additional information except the prescribed line/column and embeds the pattern in input image data by a pattern superposing part 21.例文帳に追加

パターン選択部２０は、所定行・列に一方のパターンを常に選択して同期信号とし、それ以外では付加情報に従ってパターンを選択し、パターン重畳部２１で入力画像データにパターンを埋め込む。 - 特許庁

The invention relates to the push-push voltage controlled oscillator circuit provided with: a differential transistor pair; an LC resonance circuit 10 connected between the differential transistor pair; and a frequency selection circuit 30, wherein the frequency selection circuit 30 includes a transmission line 300, and a second harmonic wave signal with respect to a source oscillation frequency is output from a ground line 32 of the transmission line 300.例文帳に追加

差動トランジスタ対と差動トランジスタ対の間に接続されたＬＣ共振回路１０と周波数選択回路３０を備えたプッシュ・プッシュ電圧制御発振回路であって、前記周波数選択回路３０は伝送線路３００を備え、源発振周波数に対する２倍高調波信号を前記伝送線路３００のグランドライン３２から出力する。 - 特許庁

In the call apparatus adaptor connected to a public line and an IP network, a public line signal transmission reception means 1,100 receives speech information and a telephone number from a telephone set 10, a connection destination discrimination means 200 acquires an IP address corresponding to the telephone number, generates path selection information and gives the path selection information to a line connection changeover means 100.例文帳に追加

公衆回線とＩＰネットワークとを接続した通話装置アダプタは、公衆回線信号送受信手段１１００が電話機１０より通話情報と電話番号を入力し、接続先判定手段２００が上記電話番号に対応するＩＰアドレスを取得し、経路選択情報を生成して、経路選択情報を回線接続切換手段1００に渡す。 - 特許庁

The failure detection circuit 22 is connected to the other end side of the word line WL to detect the voltage Vwg2 of the word line WL supplied with the reading selection voltage Vread or the reading non-selection voltage GND by comparing the voltage with a plurality of reference voltages Vref1 and Vref2.例文帳に追加

不良検出回路２２は、前記ワード線ＷＬの他端側に接続され、前記読出し選択電圧Ｖｒｅａｄ又は前記読出し非選択電圧ＧＮＤを供給された前記ワード線ＷＬの電圧Ｖｗｇ２を複数の基準電圧Ｖｒｅｆ１、Ｖｒｅｆ２との比較により検出する。 - 特許庁

Moreover, the scanning line driving circuit 2000 and a data line driving circuit 9300 perform respectively the driving of scanning lines and data lines based on the same selection voltage by transferring information (pattern data signals PD0, PD1, a carrier signal, a field identification signal and the like) of a selection voltage pattern to be used each other.例文帳に追加

さらに、走査線駆動回路２２００とデータ線駆動回路９３００とは互いに、使用する選択電圧パターンの情報（パターンデータ信号ＰＤ０，ＰＤ１、キャリー信号、フィールド識別信号など）の授受を行い、それぞれ、同じ選択電圧パターンに基づく走査線およびデータ線の駆動を行う。 - 特許庁

An input/output section I/Oia of each section Sj (j=1,..., k) of a cell array Ar1 is connected to an output selection control circuit 2i through an output signal line SL2i-1, and an input/output section I/Oib is connected to the output selection control circuit 2i through the 2ith output signal line SL2i.例文帳に追加

セルアレイＡ_ｒ１の各セクション部Ｓ_ｊ（ｊ＝１，…，ｋ）の入出力部Ｉ／Ｏ_ｉａは第２ｉ−１の出力信号線ＳＬ_２ｉ−１を介して出力選択制御回路２_ｉに接続され、入出力部Ｉ／Ｏ_ｉｂは第２ｉの出力信号線ＳＬ_２ｉを介して出力選択制御回路２_ｉに接続される。 - 特許庁

The nonvolatile semiconductor storage device having a plurality of NAND strings, wherein each of the NAND strings comprises: a memory cell block to which a plurality of nonvolatile memory cells are serially connected; a first selection gate transistor connected to a data transfer line contact; and a second selection gate transistor connected to a source line contact.例文帳に追加

複数のＮＡＮＤストリングを有する不揮発性半導体記憶装置であって、ＮＡＮＤストリングの各々は複数の不揮発性メモリセルが直列に接続されたメモリセルブロックとデータ転送線コンタクトに接続された第１の選択ゲートトランジスタとソース線コンタクトに接続された第２の選択ゲートトランジスタとを具備する。 - 特許庁

In this non-volatile semiconductor memory, a row decoder 120 controls independently plural row selection line groups 121, 122, the device can control a peak value of an erasure current and can reduce current consumption by applying negative voltage 101 generated by a step-down circuit 160 to each row selection line group 121, 122 shifting a time.例文帳に追加

この不揮発性半導体記憶装置は、ロウデコーダ１２０が複数の行選択線群１２１,１２２を独立して制御し、降圧回路１６０が発生する負電圧１０１を各行選択線群１２１,１２２に対して時間をずらして加えることによって、消去電流のピークを抑制でき、消費電流を削減できる。 - 特許庁

The vertical drive circuit YD in particular sets a selection pattern, in which the selection period for writing the picture signal with respect to the pixel PX of each line does not coincide with the selection period for writing the non-picture signal to the pixel PX of the other lines, based on enable signals OE1-OE3 provided from the controller 5.例文帳に追加

特に、垂直駆動回路ＹＤは各行の画素ＰＸに対する映像信号書込用の選択期間と他の行の画素ＰＸに対する非映像信号書込用の選択期間とを重複させない選択パターンをコントローラ５から供給されるイネーブル信号ＯＥ１〜ＯＥ３に基いて設定する。 - 特許庁

In the allocation circuit 1c, a write circuit part 10 is formed for each bit line to output parity bits D9-D12 in write data WD to a bit line in which a defective memory cell is not formed but a normal memory cell is formed, based on bit line selection information SL which shows whether it is a bit line in which the defective memory cell is formed in the memory cell on the bit line.例文帳に追加

割付回路１ｃには、各ビット線について、ビット線上のメモリセルに不良メモリセルが形成されたビット線か否かを示すビット線選択情報ＳＬに基づいて、ライトデータＷＤ中のパリティビットＤ９〜Ｄ１２を、不良メモリセルが形成されていない正常なメモリセルが形成されているビット線に出力する書込回路部１０を設けた。 - 特許庁

A bit line corresponding to a selected memory cell is connected between write current control line of both sides of the corresponding memory block by turning on transistor switches 102, 103 in response to activation of a column selection line CSL shared between memory blocks, and a data write current flows.例文帳に追加

メモリブロック間で共有されるコラム選択線ＣＳＬの活性化に応答してトランジスタスイッチ１０２，１０３がオンすることによって、選択メモリセルに対応するビット線は、対応のメモリブロックの両側の書込電流制御線の間に接続されて、データ書込電流が流される。 - 特許庁

Further, corresponding to a sub-digit line SDL, by disposing a latch circuit 92 for holding the active state of the common word line CWL, it is possible to transmit a row selection signal during data write through the common word line CWL, thereby reducing a metal wiring layer.例文帳に追加

さらに、サブディジット線ＳＤＬに対応して、杭打ちワード線ＣＷＬの活性状態を保持するラッチ回路９２を設けることによって、杭打ちワード線ＣＷＬを介してデータ書込時の行選択信号を伝送することができ、金属配線層を削減できる。 - 特許庁

Morphology processing (44) for line segment element detection which accompanies operator's scanning is executed to a picked-up image, and an extraction object area selection processing (46) extracts even a part which continues from a part having a high contrast ratio in the growing direction of a line segment and has a low contrast ratio as one line segment.例文帳に追加

撮像画像に対し、オペレータの走査を伴う、線分要素検出のためのモルフォロジー処理（４４）を実施し、抽出対象領域選択処理（４６）により、コントラスト比の高い部分から線分の成長方向に連続するコントラスト比の低い部分も、１つの線分として、抽出する。 - 特許庁

Input schedulers 12-1 to 12-N select one output line by each input line when the input lines are superimposed by the former selection result, so as to output cancel information to the output scheduler corresponding to the output line which is not selected due to the superimposition.例文帳に追加

入力スケジューラ部１２−１、・・・、１２−Ｎは前記の選択結果で入力回線が重複した場合に出力回線を入力回線毎に１つ選択し、重複のため選択されなかった出力回線に対応する出力スケジューラ部にキャンセル情報を出力する。 - 特許庁

The common electrode 108 in a certain i-th line applies either one of low voltage and high voltage in a second period out of a temporally forward first period and a temporally backward second period of a period of applying selection voltage to a scanning line in the i-th line.例文帳に追加

ここで、あるｉ行目のコモン電極１０８は、ｉ行目の走査線に選択電圧を印加する期間の時間的に前方寄りの第１期間と後方寄りの第２期間とのうち、第２期間において低位電圧または高位電圧のいずれか一方を印加する。 - 特許庁

When programming is performed in the nonvolatile memory device in which at least one or more pulses are applied successively to a selection word line, pre-charge voltage is applied to an even bit line and an odd bit line so that pre-charge voltage and boost voltage being higher than this pre-charge voltage are charged alternately.例文帳に追加

少なくとも１つ以上のパルスを選択ワードラインに順次に印加する不揮発性メモリ装置におけるプログラムの際に、プリチャージ電圧及びこのプリチャージ電圧より高いブースト電圧が交代して充電されるように偶数ビットライン及び奇数ビットラインに第プリチャージ電圧を印加する。 - 特許庁

When a selection operating means 317 selects symbols displayed on the display screen, the line state of the communication line correcting to each of the symbols is displayed in detail on the basis of information about the line state stored in the maintaining 324.例文帳に追加

選択操作手段３１７により表示画面に表示されているシンボルが選択されたときに、回線状態記憶保持手段３２４に記憶されている回線状態の情報に基づいて、シンボルのそれぞれに対応する通信用回線の回線状態を詳細表示する。 - 特許庁