「line selection」に関連した英語例文の一覧と使い方(13ページ目) - Weblio英語例文検索

Thus, pre-charging is carried out in response to deactivation of the column selection line CSLj and terminated in response to the activation.例文帳に追加

したがって、コラム選択線ＣＳＬｊの非活性化に応答してプリチャージが実行され、活性化に応答してプリチャージが終了する。 - 特許庁

In the going-out-place area, selection of the objective apparatus, connection with the Internet line, and access to the objective apparatus are performed automatically.例文帳に追加

外出先エリアの場合には、対象機器の選択、インターネット回線への接続および対象機器へのアクセスが自動的に行われる。 - 特許庁

In addition, signal charges accumulated in the photodiode PD flow to a column selection line W1 via the first transistor T1 which is turned on.例文帳に追加

また、オンした第１トランジスタＴ１を介してフォト・ダイオードＰＤに蓄積された信号電荷が行選択線Ｗ１に流れる。 - 特許庁

After that, the drain side select-gate line SGD is set to VSG3, 0 V is transferred to only a channel of a selection memory cell (time t4).例文帳に追加

この後、ドレイン側セレクトゲート線ＳＧＤが、ＶＳＧ３に設定され、選択メモリセルのチャネルのみに０Ｖが転送される（時刻ｔ４）。 - 特許庁

The row selection switch is provided to an input side of the amplifier, and switches between conduction and nonconduction between the vertical signal line and the amplifier.例文帳に追加

また、行選択スイッチは、増幅器の入力側に設けられ、垂直信号線と増幅器との間の導通／非導通を切り換える。 - 特許庁

The 'L' level is transmitted to the wiring 13A of the polysilicon layer, and the potential of the disconnected word line is coerced to the potential at the non- selection time.例文帳に追加

その”Ｌ”レベルがポリシリコン層の配線１３Ａに伝達され、断線したワード線の電位は非選択時の電位に強制される。 - 特許庁

An A/D converter 2 performs A/D conversion of image data read by a line sensor 1, and a pixel selection circuit 9 rearranges a pixel order of the image data.例文帳に追加

ラインセンサ1で読み取った画像データをA/D変換器2でA/D変換し、画素選択回路9で画像データの画素順を並び変える。 - 特許庁

The character information plane including the color information of a character line drawing is generated by a multilayer separation part 6 in accordance with generated secondary selection data.例文帳に追加

そして生成した２次選択データに従って、多層分離部６で文字線画の色情報を含む文字情報プレーンを生成する。 - 特許庁

To provide a device for assisting a user so that acquisition and selection of information on an apparatus constituting a production line are easily performed.例文帳に追加

生産ラインを構成する装置の情報取得や選択を容易に行えるようユーザーを補助するための装置を提供する。 - 特許庁

The scanning line driving circuit 200 includes a scanning control signal generating circuit 210, a selection output circuit 220, and a scanning driving circuit 230.例文帳に追加

走査ライン駆動回路２００は、走査制御信号生成回路２１０、選択出力回路２２０、走査駆動回路２３０を含む。 - 特許庁

The multiplexer 105 selects one instruction corresponding to the selected thread, on the basis of a selection line from thread picker logic 110.例文帳に追加

マルチプレクサ１０５は、スレッドピッカーロジック１１０からの選択ラインに基づいて、選択されたスレッドに対応する命令の１つを選択する。 - 特許庁

The memory cell unit can be applied for an AND type and a divided bit line NOR type as well, and the number of the selection gate lines may be plural.例文帳に追加

メモリセルユニットは、ＡＮＤ型或いは分割ビットラインＮＯＲ型にも適用でき、また選択ゲート線は複数本であってもよい。 - 特許庁

A control circuit performs writing operation to memory cells of one page along a selection word line by applying a write pulse voltage to the selection word line, and then performs verification reading operation to confirm whether the data writing to the memory cells of the one page is completed.例文帳に追加

制御回路は、選択ワード線に書き込みパルス電圧を印加することにより選択ワード線に沿った１ページのメモリセルに対する書き込み動作を実行した後、１ページのメモリセルに対するデータ書き込みが完了したか否かを確認するベリファイ読み出し動作を実行する。 - 特許庁

The application period is adjusted so that the application period of the selection pulse may be longer by delaying application finish timing of the selection pulse according as a distance from a signal line-driving circuit 24 in an extending direction of a signal line DTL to each pixel 11 gets longer.例文帳に追加

また、信号線ＤＴＬの延在方向に沿った信号線駆動回路２４から各画素１１までの距離が大きくなるのに応じて、選択パルスの印加終了タイミングが遅くなることによって選択パルスの印加期間が長くなるように、印加期間の調整を行う。 - 特許庁

A gate electrode of each e-Fuse element 11 is connected to a data line 13 through a first selection transistor 12 to be used only at the programming and also being connected to a data line 15 through a second selection transistor 14 to be used at the programming and sensing.例文帳に追加

各ｅ−Ｆｕｓｅ素子１１のゲート電極は、プログラム時にだけ使用される第１の選択トランジスタ１２を介してデータ線１３に接続されるとともに、プログラム時とセンス時とで使用される第２の選択トランジスタ１４を介してデータ線１５に接続されている。 - 特許庁

Respective transistor is constituted of normal enhancement transistors, as a low voltage being approximately power source voltage is applied to a selection word line and the prescribed selection signal line at the time of read- out, the time delay for generating boosting voltage can be omitted and a high speed read-out can be realized.例文帳に追加

それぞれの選択トランジスタは通常のエンハンスメント型トランジスタで構成され、読み出しのとき選択ワード線及び所定の選択信号線に電源電圧程度の低電圧を印加するので、昇圧電圧を発生するための時間遅延を省き、読み出しの高速化を実現できる。 - 特許庁

The selection circuit part receives the reset signal and the data signa, and outputs the reset signal to the data line during a reset period in response to a selection signal, and outputs the data signal having a lower voltage level ΔV2 than the reset signal ΔV1 to the data line during a data write period.例文帳に追加

選択回路部は、リセット信号及びデータ信号を入力として持って、選択信号に応じて、リセット区間の間に、リセット信号をデータ線に出力し、データの書込み区間の間に、前記リセット信号△Ｖ１よりも低いレベル△Ｖ２を持ったデータ信号を出力する。 - 特許庁

The scan driver includes: a shift register 100 having a plurality of flip-flops arranged in series; an odd line selection unit 120 having a plurality of NAND gates 121, 123 and 125; and an even line selection unit 140 having a plurality of NAND gates 142, 144 and 146.例文帳に追加

本発明のスキャンドライバは、複数のフリップフロップが直列に配列されたシフトレジスタ１００と、複数のＮＡＮＤゲート１２１、１２３、１２５から構成される奇数ライン選択部１２０と、複数のＮＡＮＤゲート１４２、１４４、１４６から構成される偶数ライン選択部１４０とを備える。 - 特許庁

An analog video signal 20A of the size corresponding to a mode is output to a signal line drive circuit 23 at a prescribed timing, and an erasure selection signal or a light emission selection signal are output to a power line drive circuit 25 at a prescribed timing (S7 and S8).例文帳に追加

次に、モードに対応した大きさのアナログの映像信号２０Ａが所定のタイミングで信号線駆動回路２３に出力されると共に、消去選択信号または発光選択信号が所定のタイミングで電源線駆動回路２５に出力される（Ｓ７，Ｓ８）。 - 特許庁

A data current is passed from a power source line PVDD via a selection TFT 20 to a data line DL by setting control lines ES and WS at an LL level and turning a write TFT 22 and a selection TFT 20 on and turning a control TFT 30 off in the off state of a capacitance TFT 26.例文帳に追加

制御ラインＥＳ、ＷＳをＬレベルとして容量ＴＦＴ２６をオフの状態で、書き込みＴＦＴ２２、選択ＴＦＴ２０をオン、制御ＴＦＴ３０をオフして、電源ラインＰＶＤＤから駆動ＴＦＴ２４、選択ＴＦＴ２０を介し、データラインＤＬにデータ電流を流す。 - 特許庁

A memory cell array of a NAND type flash memory is divided into a first cell array and a second cell array, at reading, first voltage is applied to a non-selection word line of the first cell array, second voltage being lower than the first voltage is applied to a non-selection word line of the second cell array.例文帳に追加

NAND型のフラッシュメモリのメモリセルアレイを，第１のセルアレイと第２のセルアレイとに分割し，リード時において，第１のセルアレイの非選択ワード線には第１の電圧を印加し，第２のセルアレイの非選択ワード線には第１の電圧より低い第２の電圧を印加することを特徴とする。 - 特許庁

A pixel includes: a transistor 5 which is turned on and off with a selection signal of a selection line; a static memory (including two driving transistors 2 and 4) connected to a data line 9 through the transistor 5; and light emitting elements 1 and 3 whose light emission is controlled according to the storage state of the static memory.例文帳に追加

画素は、前記選択ラインの選択信号によってオンオフされるトランジスタ５と、このトランジスタ５を介し、前記データライン９に接続されるスタティックメモリ（２つの駆動トランジスタ２，４を含むメモリ）と、このスタティックメモリの記憶状態に応じて発光が制御される発光素子１，３と、含む。 - 特許庁

The non-selection word line bias circuit 9A applies the prescribed voltage to a non-selection memory transistor whose drain region is connected electrically to a drain region of the selected memory transistor through a nonvolatile word line in the direction where voltage between a drain and a gate is relaxed in injecting electron charges.例文帳に追加

非選択ワード線バイアス回路９Ａは、電荷注入時に、そのドレイン領域が、選択されたメモリトランジスタのドレイン領域と電気的に接続されている非選択のメモリトランジスタに対し、ドレインとゲート間の電圧を緩和する向きに、所定の電圧を非選択のワード線を介して印加する。 - 特許庁

In the signal reading circuit of the semiconductor image pickup apparatus, each of vertical bus lines 121 to 124 are connected to an output line 13 via each of horizontal selection first switches Tr161 to 164 and connected to a dummy line 14 via each of horizontal selection second switches Tr171 to 174.例文帳に追加

半導体撮像装置の信号読み出し回路では、各垂直バスライン１２１〜１２４が、水平選択第一スイッチＴｒ１６１〜１６４をそれぞれ介して出力ライン１３に接続され、かつ水平選択第二スイッチＴｒ１７１〜１７４をそれぞれ介してダミーライン１４に接続されている。 - 特許庁

When the operation request is inputted in a buffer, a line number included in the buffer is inputted in an address selection register 42 fixedly wired to an address decoder 44 allocated to the data memory and to specify an address of a line corresponding to a line number.例文帳に追加

バッファに演算要求を入力すると、データメモリに割り当てられていて、行番号に対応する行のアドレスを指定するアドレス復号器４４に固定配線されたアドレス選択レジスタ４２に、バッファに含まれた行番号が入力される。 - 特許庁

When the data is written, write current is supplied to a selection digit line (DL) by a digit line drive circuit (2), and magnetization direction of a free layer of a memory cell, coupled with the digit line by a current induction magnetic field, is set in the direction opposite to a fixed layer.例文帳に追加

データ書込時、デジット線ドライブ回路（２）により、選択デジット線（ＤＬ）に書込電流を供給し、その電流誘起磁界により、デジット線に結合されるメモリセルの自由層の磁化方向を、固定層と反対の方向に設定する。 - 特許庁

In the case of the selection as above, the surrounding length in the scanning line direction of the dot 75 is "6", equal to the surrounding length in the scanning line direction of a dot 74, but the standard deviation σ in the surrounding length in the scanning line direction of the dot 75 is smaller than that of the dot 74.例文帳に追加

このように選択した場合、ドット７４とドット７５では走査線方向の周囲長は値「６」と同一であるが、走査線方向の周囲長の標準偏差σは、ドット７４に比較してドット７５の方が小さくなる。 - 特許庁

In this memory, the gate of an n-channel transistor 21 is connected to the word line of the side of an output of each word line driver 4 and the source of the n-channel transistor 21 is connected to the gate of the replica transistor 23 which is connected to a dummy bit line 25 via a switching element 22 for selection.例文帳に追加

各ワード線ドライバ４の出力側のワード線２０にｎ-chトランジスタ２１のゲートが接続され、ダミービット線２５に接続のレプリカトランジスタ２３のゲートにｎ-chトランジスタ２１のソースが選択用スイッチング素子２２を介して接続されている。 - 特許庁

Thus, as no large resistance is generated between the bit line and the subbit line by a selection transistor, a high speed is achieved for charging/discharging the bit line, and a low power supply voltage operation is performed without being affected by a substrate bias effect.例文帳に追加

これにより、ビット線と副ビット線の間に選択用のトランジスタによる大きな抵抗を生じないためビット線への充放電の高速化が可能となり、また基板バイアス効果の影響を受けることなく、低電源電圧動作も可能となる。 - 特許庁

A common electrode 5 (or a pixel electrode 4) is formed so as to completely cover a gate buss line 1 and a gate electrode 7 existing at the lower part of the electrode 5 to shield an unwanted electric field which is to be radiated from the gate buss line 1 by impressing of a selection signal on the gate line 1.例文帳に追加

共通電極５（または画素電極４）を、その下方にあるゲートバスライン１とゲート電極７を完全に覆うように形成し、選択信号の印加によってゲートバスライン１から放射される不要な電界をシールドする。 - 特許庁

Then, the drive portion is controlled by a timing generating circuit 150 so that a read-out line under present selection is changed to other arbitrary read-out line and read-out is resumed from the changed read-out line, whenever the drive portion reads a constant number of lines.例文帳に追加

そして、駆動部が一定ライン数読み出す毎に、現在選択中の読み出しラインを、他の任意の読み出しラインに変更し、変更した読み出しラインから読み出しを再開するように、タイミング発生回路１５０によって駆動部を制御する。 - 特許庁

An auxiliary capacity line Csi is provided in conformation to each line of a pixel circuit, and a specific voltage for enhancing an effective voltage to be applied to a liquid crystal element is applied to the auxiliary capacity line Csi in a part of a non-selection period of scanning lines Gi.例文帳に追加

画素回路の各行に対応して補助容量線Ｃｓｉを設け、走査線Ｇｉの非選択期間の一部において、液晶素子に印加される実効電圧を高くするための特定電圧を補助容量線Ｃｓｉに与える。 - 特許庁

In the nonvolatile memory device including multiple memory blocks, the multiple memory blocks are configured to share the source selection transistor for being applied with the voltage via the source selection line for every two memory blocks.例文帳に追加

複数のメモリブロックを含んでなる不揮発性メモリ装置において、複数のメモリブロックは、２つのメモリブロックごとに、ソース選択ラインを介して電圧の印加を受けるソース選択トランジスタを共有して構成される。 - 特許庁

To provide a data communication equipment which can easily transmit a selection signal other than a destination telephone number in the case of transmitting the selection signal for data communication after connection to a telephone line.例文帳に追加

電話回線に接続してデータ通信を行うための選択信号の送出を行うに際し、宛先の電話番号以外の選択信号の送出を容易に行うことが可能なデータ通信装置を提供する。 - 特許庁

To provide an electrooptical device, an electrooptical device control program, and a scanning line selection order determining method which are suitably applied to display an image by using selection processing for scanning lines by a non-sequential scanning system.例文帳に追加

非順次走査方式による走査線の選択処理を用いて画像を表示するのに好適な電気光学装置、電気光学装置制御プログラム及び走査線選択順番決定方法を提供する。 - 特許庁

The anode (e) of a thyristor U for selection is connected to the N gate electrodes (d) of the n pieces of thyristors S for switch, and the N gate electrode (f) of the thyristor U for selection is connected to a common select signal transmission line CSL.例文帳に追加

前記ｎ個のスイッチ用サイリスタＳのＮゲート電極ｄには選択用サイリスタＵのアノードｅが接続され、選択用サイリスタＵのＮゲート電極ｆは共通のセレクト信号伝送路ＣＳＬに接続される。 - 特許庁

The connecting position of the amplification transistor 126 and the selection transistor 124 is inverse to the conventional position, the selection transistor 124 is provided on the side of the driving power source and the amplification transistor 126 is provided on the side of the vertical signal line 112.例文帳に追加

増幅トランジスタ１２６と選択トランジスタ１２４の接続位置が従来と逆に駆動電源側に選択トランジスタ１２４が設けられ、垂直信号線１１２側に増幅トランジスタ１２６が設けられている。 - 特許庁

A range-finding point selection method suitable for bringing the subject to be caught as a main subject by the observer into focus is selected out of two range-finding point selection methods on the basis of the reliability of line-of-sight information.例文帳に追加

視線情報の信頼性に基づいて、２つの測距点選択方法の中から、観察者が主被写体として捉えようとしている被写体にピントを合わせるのに適した測距点選択方法の選択する。 - 特許庁

The nonvolatile semiconductor memory device is provided with an auxiliary current source (10) in parallel to a selection memory cell (MC), current change for a sense amplifier (16) of a reading circuit (6) is accelerated, and a rise in a bit line potential to which the selection memory cell is connected is suppressed.例文帳に追加

選択メモリセル（ＭＣ）と並列に補助電流源（１０）を設け、読出回路（６）のセンスアンプ（１６）に対する電流変化を加速し、かつ選択メモリセルが接続するビット線電位の上昇を抑制する。 - 特許庁

A first multiple power source voltage generation circuit 8 outputs two different voltage levels B and C to a voltage selection circuit 9, and the voltage selection circuit 9 output either voltage to a power source line of a frequency divider circuit 5.例文帳に追加

第１の複数電源電圧発生回路８は、２つの異なる電圧レベルＢ，Ｃを電圧選択回路９に出力し、電圧選択回路９は分周回路５の電源線へいずれかの電圧を出力する。 - 特許庁

Gate pulse selection circuit 27 consist of plural switch circuits, and these switch circuits are turned on by the selection signal to electrically connect wiring where gate pulse signals GP1 to GP192 pass, and a gate bus line.例文帳に追加

ゲートパルス選択回路２７は、複数のスイッチ回路により構成されており、選択信号によりこれらのスイッチ回路がオンとなって、ゲートパルス信号GP1 〜GP192 が通る配線とゲートバスラインとの間を電気的に接続する。 - 特許庁

This device is provided with gate electrodes of selection transistors SD1, SS1 connected to both ends of memory cells MC1-MC16, and transfer transistors MN1-0, MN1-7 between selection gate line driving circuits 13-1, 14-1 and the SD1, SS1.例文帳に追加

メモリセルＭＣ１〜ＭＣ１６の両端に接続された選択トランジスタＳＤ１、ＳＳ１のゲート電極と、選択ゲート線駆動回路１３-１、１４-１との間に転送トランジスタＭＮ１-０、ＭＮ１-１７が設けられる。 - 特許庁

A visual line direction detection part 15 detects a direction of the selected camera as the visual line direction when one of the cameras is selected by the detection camera selection part 14, and detects the visual line direction based on the images imaged by the selected cameras when multiple cameras are selected by the detection camera selection part 14.例文帳に追加

そして、視線方向検出部１５は、検出用カメラ選択部１４により１つの前記カメラが選択された場合には、選択された当該カメラの方向を視線方向として検出し、検出用カメラ選択部１４により複数のカメラが選択された場合には、選択された当該カメラが撮像した画像を基に視線方向を検出する。 - 特許庁

A line selection circuit 114 for selecting horizontal and vertical lines is provided on a prior AE sensor, and a line read to a later stage circuit is selected with the line selection circuit 114 to alter an effective picture element area, by applying temporal filtering to a SYNC pulse 113 for transmitting pulse timing of a photographing signal to the later stage circuit.例文帳に追加

従来のＡＥセンサに水平および垂直ライン選択用のライン選択回路１１４を設け、このライン選択回路１１４によって撮像信号のパルスタイミングを後段の回路に伝えるＳＹＮＣパルス１１３に時間的なフィルタをかけることにより、後段の回路に読み出すラインを選択して有効画素領域の変更を行う。 - 特許庁

The confounding transmission line comprises a 1st confounding transmission line 19 that connects the 1st main control function section 8 to a subordinate device 3 via the 2nd main system selection function section 12 and a 2nd confounding transmission line 16 that connects the 2nd main control function section 11 to a 2nd subordinate device 6 via the 1st main system selection function section 9.例文帳に追加

その交絡伝送路は、第１主制御機能部８を第２主系選択機能部１２を介して第１従属装置３に接続する第１交絡伝送路１９と、第２主制御機能部１１を第１主系選択機能部９を介して第２従属装置６に接続する第２交絡伝送路１６とから形成されている。 - 特許庁