CMIsとは 意味・読み方・使い方

To enhance the performance of a semiconductor device having a CMIS (Complementary Metal Insulator) FET and also to reduce the number of manufacturing steps.例文帳に追加

ＣＭＩＳＦＥＴを有する半導体装置の性能を向上させるとともに、製造工程数を低減する。 - 特許庁

To provide a semiconductor device having a CMIS transistor, capable of reducing both the threshold voltage of a p-channel transistor and an n-channel transistor.例文帳に追加

ｐチャネルトランジスタ及びｎチャネルトランジスタの閾値電圧を共に低減できるＣＭＩＳトランジスタを有する半導体装置を提供する。 - 特許庁

A test-performing and comparing part 23 repeats performing of a CMIS service via a test data transmission/reception part 22 according to a test procedure file 11.例文帳に追加

テスト実行比較部２３はテスト手順ファイル１１にしたがって、テストデータ送受信部２２を介してＣＭＩＳサービスを繰り返し実行させる。 - 特許庁

To realize a CMIS type semiconductor nonvolatile storage circuit by using only a fundamental structure circuit which is generally used in a logic LSI according to CMOS process.例文帳に追加

ＣＭＯＳプロセスによるロジックＬＳＩにおいて一般に用いられる基本的構成回路のみを用いてＣＭＩＳ型半導体不揮発記憶回路を実現する。 - 特許庁

To provide a CMIS device having a gate electrode in which gate depletion does not take place at low resistance, operation is stabilized at high temperatures and work function is controlled.例文帳に追加

低抵抗でゲート空乏化が起こらず、高温において安定であるとともに、仕事関数が制御されたゲート電極を有するＣＭＩＳデバイスを提供する。 - 特許庁

To improve performance characteristics of an n-channel field-effect transistor using a strained silicon technique without degrading performance characteristics of a p-channel field-effect transistor, in a CMIS device.例文帳に追加

ＣＭＩＳデバイスにおいて、ｐチャネル型電界効果トランジスタの動作特性を劣化させることなく、ひずみシリコン技術を用いたｎチャネル型電界トランジスタの動作特性を向上させる。 - 特許庁

A guard band (G1p), a guard band (G1n), and a guard band (G2) are respectively installed in the periphery of the intermediate withstand voltage pMIS (Q2p), the intermediate withstand voltage nMIS (Q2n), and the intermediate withstand voltage CMIS.例文帳に追加

中耐圧ｐＭＩＳ（Ｑ２ｐ）、中耐圧ｎＭＩＳ（Ｑ２ｎ）および中耐圧ＣＭＩＳの周囲には、それぞれガードバンド（Ｇ１ｐ）、ガードバンド（Ｇ１ｎ）およびガードバンド（Ｇ２）が設けられている。 - 特許庁

The thickness of the gate electrodes 4A, 4B of nMISQn and pMISQp, forming the CMIS circuit, is set almost equal to or a slightly larger than that of the semiconductor layer IC of the SOI substrate 1.例文帳に追加

そして、そのＣＭＩＳ回路を構成するｎＭＩＳＱｎおよびｐＭＩＳＱｐのゲート電極４Ａ，４Ｂの厚さを、ＳＯＩ基板１の半導体層１Ｃの厚さと同等または若干厚くした。 - 特許庁