Intersection arrayとは 意味・読み方・使い方

A magnetic random access memory (MRAM) (100) includes an array of magnetic memory cells (102) arranged on intersection grids (104, 106, 108).例文帳に追加

磁気ランダムアクセスメモリ(MRAM)(100)は、交点グリッド(104,106,108)上に配列された磁気メモリセル(102)のアレイを含む。 - 特許庁

The second nozzle array is disposed in a position deviated from the first nozzle array in the relative movement direction and is disposed in a position deviated from the first nozzle array in the intersection direction such that an end part of the second nozzle array is located in a center part of the first nozzle array in the intersection direction that intersects with the relative movement direction.例文帳に追加

第２ノズル列は、第１ノズル列に対して前記相対移動方向に位置をずらして配置されるとともに、相対移動方向とは交差する交差方向において該第２ノズル列の端部が第１ノズル列の中央部に位置するように、第１ノズル列に対して前記交差方向に位置をずらして配置されている。 - 特許庁

To solve the problem relating to a short-circuited SDT junction in a resistive intersection memory array.例文帳に追加

抵抗性交点メモリアレイにおいて、短絡したＳＤＴ接合に関連する問題を解決すること。 - 特許庁

A memory array is divided into a plurality of cell array blocks, a bit line BL and a word line WL are continuously provided in a cell array block 11, and a memory cell is arranged at the intersection part.例文帳に追加

メモリセルアレイは複数のセルアレイブロックに分割され、その一つのセルアレイブロック１１内ではビット線ＢＬとワード線ＷＬが連続的に配設され、その交差部にメモリセルが配置される。 - 特許庁

A magnetoresistive access memory (MRAM) cell array device which can realize a resistive intersection memory (RXPtM) device comprises a chip (i.e., substrate) in which an array of the MRAM cells is formed.例文帳に追加

抵抗性交点メモリ（RXPtM）デバイスに具現化することが可能な磁気抵抗ランダムアクセスメモリ(MRAM)セルアレイデバイスは、MRAMセルのアレイが形成されるチップ（すなわち、基板）を含む。 - 特許庁

To solve a problem relating a SDT junction having a defect in a memory array of a resistive cell intersection.例文帳に追加

抵抗性セル交差点メモリアレイにおける欠陥のあるＳＤＴ接合に関連した問題を克服すること。 - 特許庁

Memory cells including phase-change elements arranged in an intersection part of a bit line and word line are provided in a memory cell array 18.例文帳に追加

ビット線とワード線の交差部に備えられる、相変化素子を含むメモリセルをメモリセルアレイ１８内に備える。 - 特許庁

A memory cell array 10 includes memory cells MC arranged at an intersection of a word line WL and a bit line pair BL, /BL.例文帳に追加

メモリセルアレイ１０は、ワード線ＷＬとビット線対ＢＬ、／ＢＬの交差部に設けられたメモリセルＭＣを配列してなる。 - 特許庁