a Nchとは 意味・読み方・使い方

A source of the Nch-MOSFET N3 in the second switch group is connected to its back gate.例文帳に追加

第２スイッチ群のＮｃｈ−ＭＯＳＦＥＴ Ｎ３のソースとそのバックゲートを接続する。 - 特許庁

Since the depletion Nch MOS transistor DN1 is always conductive independently of its gate potential, the depletion Nch MOS transistor DN1 has a unity gain and carries out no amplification operation.例文帳に追加

デプレッション型ＮｃｈＭＯＳトランジスタＤＮ１は、ゲートの電位によらず常にオンしているので、デプレッション型ＮｃｈＭＯＳトランジスタＤＮ１は利得が１で増幅動作しない。 - 特許庁

A signal path composed of n-channel transistors M1 and M4, cascode-connected n-channel transistors (M5, M7) and (M6, M8), and p-channel transistors M11, M12 is configured as a three-stage amplifier circuit and functions as a gain path having a high gain and narrow band characteristics.例文帳に追加

NchトランジスタM1,M4→カスコード接続されたNchトランジスタ(M5,M7),(M6,M8)→PchトランジスタM11,M12からなる信号経路は３段の増幅回路として構成され、高利得で狭帯域の特性を有するゲイン・パスとして機能する。 - 特許庁

A signal path from n-channel transistors M1, M4 to cascode-connected n-channel transistors (M5, M7), (M6, M8) to p-channel transistors M31, M32 is configured as a three-stage amplifier circuit, and functions as a gain path having characteristics of a high gain and narrow band.例文帳に追加

NchトランジスタM1,M4→カスコード接続されたNchトランジスタ(M5,M7),(M6,M8)→PchトランジスタM31,M32からなる信号経路は３段の増幅回路として構成され、高利得で狭帯域の特性を有するゲイン・パスとして機能する。 - 特許庁

Here, an Nch transistor N2 is connected to the gate of the Nch transistor N1, and the gate potential of the Nch transistor N1 is increased by a current flowing to the electrostatic protection element 20 since static electricity is applied to the output terminal Out and resistance counting on the Nch transistor N2 in an on-state from the gate of the Nch transistor N1.例文帳に追加

ここで、ＮｃｈトランジスタＮ１のゲートには、ＮｃｈトランジスタＮ２が接続され、出力端子Ｏｕｔに静電気が印加されることで静電気保護素子２０に流れる電流と、ＮｃｈトランジスタＮ１のゲートからオン状態のＮｃｈトランジスタＮ２を見込んだ抵抗とによって、ＮｃｈトランジスタＮ１のゲートの電位が上昇してＮｃｈトランジスタＮ１のゲート・ドレイン間電圧を所望の値以下に制限するように構成する。 - 特許庁

A drain of the D-type Nch MOS transistor DNT1 is connected to a drain of an E-type Nch MOS transistor NT1 of a first stage amplifying circuit 1, and a gate is connected to a low potential side power (ground electric potential) VSS.例文帳に追加

Ｄ型Ｎｃｈ ＭＯＳトランジスタＤＮＴ１は、ドレインが１段目の増幅回路１のＥ型Ｎｃｈ ＭＯＳトランジスタＮＴ１のドレインに接続され、ゲートが低電位側電源（接地電位）ＶＳＳに接続される。 - 特許庁

To provide a data driver including a decoder which suppresses the number of elements, the number of wire connection between Pch and Nch, and the area.例文帳に追加

素子数、Ｐｃｈ／Ｎｃｈ間の配線接続数、面積を抑制したデコーダを備えたデータドライバ。 - 特許庁

The clamp section 3 is provided between a node N3 and a low potential side power source (ground potential) Vss and is constituted of an Nch MOS transistor NMT1 and a gate-grounded Nch MOS transistor NMT2.例文帳に追加

クランプ部３は、ノードＮ３と低電位側電源（接地電位）Ｖｓｓの間に設けられ、Ｎｃｈ ＭＯＳトランジスタＮＭＴ１及びゲート接地のＮｃｈ ＭＯＳトランジスタＮＭＴ２から構成される。 - 特許庁