entry testとは 意味・読み方・使い方

To realize a test mode entry method using key entry by continuous test mode cycle used in a conventional SDRAM/DDR-SDRAM, in a FCRAM command system.例文帳に追加

FCRAM のコマンド体系において、従来のSDRAM/DDR-SDRAM で使用されている連続したテストモードサイクルによるキーエントリを使用したテストモードエントリ方法を実現する。 - 特許庁

From this test result and records of entry into the rooms, the source of infection is specified (S15).例文帳に追加

この検査結果及び入室記録から感染源を特定する（Ｓ１５）。 - 特許庁

Therefore, as entry to the test mode is possible without using high voltage SVIH, entry to the test mode is possible even when it is incorporated in a registered DIMM.例文帳に追加

したがって、高電圧ＳＶＩＨを使用せずにテストモードにエントリすることができるので、レジスタードＤＩＭＭに組込んだ場合でもテストモードにエントリすることができる。 - 特許庁

The test-mode entry circuit 100 includes an n-bit shift register 101, a control circuit 102 and a test mode signal generation circuit 103.例文帳に追加

テストモードエントリ回路１００は、ｎビットシフトレジスタ１０１、制御回路１０２及びテストモード信号発生回路１０３を備える。 - 特許庁

The personal computer acts like an entry section that enters test items of the mobile telephone system and a control section that executes the test to automatically take care of the test items and to record the test result.例文帳に追加

パーソナルコンピュータの役割は、携帯電話システムの試験項目を入力する入力部と試験を実施する制御部によって自動的に試験項目を消化し、試験結果を記録する。 - 特許庁

When a test personnel conducts a test and a mobile terminal 11 dials a test use special number, an exchange 13 sends display and announcement to urge entry of a test personnel ID and a password to the mobile terminal 11.例文帳に追加

試験者が試験実行の際に、移動端末１１から試験用の特殊番号に発信すると、交換機１３は試験者ＩＤと暗証番号の入力を促す表示およびアナウンスを移動端末１１に行う。 - 特許庁

When the new test number appears in the database 700 as an entry, a unique identifier related to the entry is compared with index information including (1) the identifier of the sub-test and (2) the present test flow context information 300 (908).例文帳に追加

新しいテスト番号がデータベース７００内でエントリとして現われた場合、エントリに関連づけられた一意的な識別子を、（１）サブテストの識別子と（２）現在のテストフローコンテキスト情報３００とを含むインデックス情報と比較する（９０８）。 - 特許庁

This DDR SDRAM is provided with a test mode entry signal generating circuit making a test mode entry signal TMODE a 'H' level in accordance with that a first command CMDA, a second command CMDB, a test mode entry set command TMESA, a third command CMDC, and a test mode register set command TMRSA are inputted continuously synchronizing with a rise edge of a clock signal CLK.例文帳に追加

このＤＤＲ ＳＤＲＡＭは、第１コマンドＣＭＤＡ、第２コマンドＣＭＤＢ、テストモードエントリセットコマンドＴＭＥＳＡ、第３コマンドＣＭＤＣ、およびテストモードレジスタセットコマンドＴＭＲＳＡがクロック信号ＣＬＫの立上がりエッジに同期して連続的に入力されたことに応じてテストモードエントリ信号ＴＭＯＤＥを「Ｈ」レベルにするテストモードエントリー信号発生回路を備える。 - 特許庁