| 意味 | 例文 (14件) |
instruction fetch timeとは 意味・読み方・使い方
追加できません
(登録数上限)
「instruction fetch time」の部分一致の例文検索結果
該当件数 : 14件
The instruction fetch part 22 fetches the instruction A and the instruction B at one time.例文帳に追加
命令フェッチ部２２は、命令Ａおよび命令Ｂを同時にフェッチする。 - 特許庁
When a fetch packet is retrieved from memory ('an instruction memory'), an operation mode (a base instruction set or a migrant instruction set) is assigned to the whole fetch packet in accordance with the execution mode('execution mode') at the time when the request to the fetch packet is submitted to the instruction memory.例文帳に追加
取出しパケットがメモリ（「命令メモリ」）から取出されたとき、取出しパケット全体には、この取出しパケットに対する要請が命令メモリに対して出された時点に於ける実行モード（「実行モード」）に従って動作モード（ベース命令セット又はマイグラント命令セット）が割当てられる。 - 特許庁
To provide a microcomputer and a conditional branch instruction fetch control method which prevent deterioration in execution performance caused by the time loss of the microcomputer due to a branch instruction by predicting the branch instruction destination of a conditional branch instruction and controlling a next instruction code in instruction fetch operation after the branch instruction code.例文帳に追加
本発明は、条件分岐命令の分岐命令先を予測し分岐命令コード後の命令フェッチ動作で次の命令コードを制御することにより分岐命令によるマイクロコンピュータのタイムロスが引き起こす実行性能の低下を防止するマイクロコンピュータおよび条件分岐命令フェッチ制御方法を提供することを課題とする。 - 特許庁
To provide an instruction cache control system with improved cache utilization efficiency, shortened cache mishit time and accelerated instruction fetch by eliminating the necessity of insertion of an invalid operation instruction in VLIW (very long instruction word) processor.例文帳に追加
無効演算命令の挿入を不要としてキャッシュ利用効率を高め、キャッシュミスヒット時間を短縮し、命令フェッチの高速化を実現するＶＬＩＷプロセッサにおける命令キャッシュ制御システムを提案する。 - 特許庁
A delay instruction processing block 7 receives the delay instruction token in an instruction fetch part 2, and delay connecting instructions of a data flow by a performing delay time right after a delay instruction and then sends it out to a circulation pipeline 17.例文帳に追加
そして、遅延命令処理ブロック７は、上記遅延命令トークンを命令フェッチ部２で受けて、遅延命令の次に、データフローのつながる命令を、実行遅延時間だけ遅延させてから、周回パイプライン１７に送出する。 - 特許庁
By using the time for processing by thread, a fetch part decides a thread to process in the processing pipeline and fetches an instruction word.例文帳に追加
前記スレッド別処理時間を用いて、フェッチ部は前記プロセッシングパイプラインで処理するスレッドを決定して該当命令語をフェッチする。 - 特許庁
To shorten access time with instruction fetch to a main memory in condition branching instruction execution time without providing a complicated branch predicting mechanism in a CPU.例文帳に追加
本発明は、ＣＰＵに複雑な分岐予測機構を設けることなく条件分岐命令実行時間のメインメモリに対する命令フェッチに伴うアクセス時間の短縮を図るマイクロコンピュータおよびキャッシュ制御方法を提供することを課題とする。 - 特許庁
-
履歴機能過去に調べた
単語を確認! -
語彙力診断診断回数が
増える! -
マイ単語帳便利な
学習機能付き! -
マイ例文帳文章で
単語を理解! -
「instruction fetch time」の部分一致の例文検索結果
該当件数 : 14件
A plurality of servo amplifiers 130-13n fetch the absolute time instruction data from the LAN 115, and mutually execute synchronizing interpolation control according to an incorporated internal timer indicating an absolute time.例文帳に追加
複数のサーボアンプ１３０−１３ｎは、ＬＡＮ１１５から前記絶対時間指令データを取り込み内蔵する絶対時間を示す内部タイマーに従って相互間で同期補間制御を実施する。 - 特許庁
The addresses of branch instructions which were executed in the past and a history counter are recorded in a branch information RAM 13 and when a branch instruction is detected at instruction fetch time, a predicted branch-destination address is set in a program fetch counter 8 by the branch information RAM 13 and a large/small decision circuit 17.例文帳に追加
過去に実行された分岐命令のアドレスと履歴カウンタを分岐情報ＲＡＭ１３に記録し、命令フェッチ時に分岐命令を検出したときに、予測された分岐先アドレスを分岐情報ＲＡＭ１３と大小判定回路１７でプログラムフェッチカウンタ８に設定する。 - 特許庁
A RAM controller 5 allows an instruction RAM 2 to pre-fetch an instruction from an external instruction ROM in the unit of banks so that the instruction RAM 2 acts like a cache memory for the external instruction ROM as its control and also allows a CPU 3 and a hardware section 1 to share parts of banks of the instruction RAM 2 in time division as its control.例文帳に追加
ＲＡＭコントローラ５が、外部インストラクションＲＯＭからインストラクションＲＡＭ２にインストラクションをバンク単位でプリフェッチさせてインストラクションＲＡＭ２を外部インストラクションＲＯＭのキャッシュメモリとして動作させる制御を行い、且つ、インストラクションＲＡＭ２の１部バンクをＣＰＵ３およびハードウェア部１に時分割共有させる制御を行う。 - 特許庁
After the storage of instruction code to the repeat buffer 14 is completed, supply of instruction code from the repeat buffer 14 to an instruction fetch unit 18 is performed every time when the program execution is returned to the head of the repeat block by repetition of the repeat block.例文帳に追加
リピートバッファ１４への命令コードの格納を終了した後は、リピートブロックの反復により、リピートブロックの先頭にプログラム実行が戻るたびに、命令フェッチユニット１８にリピートバッファ１４から命令コードを供給する構成とされている。 - 特許庁
To make data fetch performable without waiting for data update to a master resource by the report of instruction completion even when update data whose addresses are the same on the master resource are present in a buffer at the time of performing data fetch to the master resource.例文帳に追加
マスタリソースへのデータフェッチ時に、データフェッチを行う前記マスタリソース上のアドレスが同一の更新データがバッファ内に存在した場合においても、命令完了報告による前記マスタリソースへのデータ更新を待たずにデータフェッチを行うことを可能にする。 - 特許庁
An interrupt control part 10 increases, when the interrupt retention signal is outputted by the execution part 8 at the point of time when an interrupt request occurs, the fetch address value of instruction to the interrupt processing program 20 according to the output period of the signal.例文帳に追加
割込み制御部１０は、割込み要求が発生した時点で実行部８より割込み保留信号が出力されていると、その信号の出力期間に応じて、割込み処理プログラム２０に対する命令のフェッチアドレス値を増加させる。 - 特許庁
As trace data 114 outputted from the processor 100 incorporating the cache memory 102, information on an instruction fetch value 109 and a cache hit value 110 are added to branching destination address information and outputted, thereby the trace and cache hitting ratio can be computed without losing real-time property.例文帳に追加
キャッシュメモリ１０２を内蔵したプロセッサ１００から出力されるトレースデータ１１４として、命令フェッチ値１０９及びキャッシュヒット値１１０の情報を分岐先アドレス情報に付加して出力することにより、リアルタイム性を失わずにトレース、キャッシュヒット率の算出を可能にしたものである。 - 特許庁
|
| 意味 | 例文 (14件) |
ピン留めアイコンをクリックすると単語とその意味を画面の右側に残しておくことができます。 |
|
ログイン |
Weblio会員(無料)になると
|
「instruction fetch time」のお隣キーワード |
weblioのその他のサービス
|
ログイン |
Weblio会員(無料)になると
|