JP2525359B2

JP2525359B2 - Data communication device

Info

Publication number: JP2525359B2
Application number: JP61024608A
Authority: JP
Inventors: 武弘吉田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1986-02-05
Filing date: 1986-02-05
Publication date: 1996-08-21
Anticipated expiration: 2011-08-21
Also published as: JPS62181567A

Description

【発明の詳細な説明】〔技術分野〕本発明は画像データ及び文字コードデータ等のデータ
通信を行うデータ通信装置に関するものである。Description: TECHNICAL FIELD The present invention relates to a data communication device for performing data communication of image data, character code data, and the like.

[Prior art]

従来、この種の装置、例えば画像データ通信を行うフ
アクシミリ装置の場合、通信を行う際CCITTの勧告に従
ってフアクシミリ装置間でフアクシミリ通信手順を行
う。このフアクシミリ通信手順の手順信号を行う。この
フアクシミリ通信手順の手順信号としてはトーナル信号
と伝送速度300bpsのバイナリ信号がある。CCITT勧告のG
1モードとG2モードの手順信号はトーナル信号であり、C
CITT勧告のG3モードの手順信号はバイナリ信号（300bp
s）である。このバイナリ信号の周波数は“0"が1850Hz
で、“1"が1650Hzである。一方トーナル信号の周波数は
1.5秒間の1650Hz又は1.5秒間の1850Hzである。このため
バイナリ信号の受信中にノイズが混入しバイナリ信号を
正しく受信できなかった場合にトーナル信号受信と誤認
することがあるという欠点があった。Conventionally, in the case of a device of this type, for example, a facsimile device for performing image data communication, a facsimile communication procedure is performed between the facsimile devices according to CCITT's recommendation when performing communication. The procedure signal of this facsimile communication procedure is performed. Procedure signals for this facsimile communication procedure include a tonal signal and a binary signal with a transmission rate of 300 bps. CCITT Recommendation G
The procedure signal for 1 mode and G2 mode is a tonal signal, and C
CITT recommended procedure signal for G3 mode is binary signal (300bp
s). As for the frequency of this binary signal, "0" is 1850Hz
And, "1" is 1650Hz. On the other hand, the frequency of the tonal signal is
It is 1650 Hz for 1.5 seconds or 1850 Hz for 1.5 seconds. For this reason, there is a drawback that noise may be mixed during the reception of the binary signal and the binary signal may not be correctly received, which may be erroneously recognized as the tonal signal reception.

又、通常CCITTの勧告の手順信号はトーナル信号と300
bpsのバイナリ信号であるが、特定の国においては2400b
psのバイナリ信号（高速信号）により通信手順を行う機
能を持つように義務づけされている。この2400bpsのバ
イナリ信号（高速信号）により通信手順を行おうとする
場合、2400bpsのバイナリ信号の通信手順信号としての
認識が困難であり、上述した300bpsのバイナリ信号と同
様にトーナル信号又は画信号と誤認しやすいという欠点
がある。Also, the procedure signal recommended by CCITT is usually a tonal signal and 300
bps binary signal, but 2400b in certain countries
It is obliged to have a function to perform communication procedure by ps binary signal (high speed signal). When attempting to perform a communication procedure with this 2400 bps binary signal (high speed signal), it is difficult to recognize the 2400 bps binary signal as a communication procedure signal, and it is mistaken as a tonal signal or image signal like the 300 bps binary signal described above. It has the drawback of being easy to do.

〔Purpose〕

本発明の目的は、上述従来例の問題点を除去し、夫々共通の周波数成分を含むトーナル手順信号（GI2
のトーナル信号）と、第１の伝送速度の第１のバイナリ
手順信号（2400bpsのNSF/CSI/DIS）と前記第１の伝送速
度より低速の第２の伝送速度の第２のバイナリ手順信号
（300bpsのNSF/CSI/DIS）の夫々の受信判定を行ない、
前記トーナル手順信号の受信に応じたデータ通信、前記
第１のバイナリ手順信号の受信に応じたデータ通信、又
は前記第２のバイナリ手順信号の受信に応じたデータ通
信を行なうデータ通信装置において、回線からの信号の有無を検出する第１検出手段（信号
有無検出回路40）と、前記第１のバイナリ手順信号固有の信号成分を検出す
る第２検出手段（V27ter又はV29復調器22のCD）と、前記第２のバイナリ手順信号固有の信号成分を検出す
る第３検出手段（300bps検出回路32）と、前記トーナル手順信号の受信判定処理（第５図のS138
〜S144、S156〜S162、S180〜S186、S208〜S214、S226、
S232〜S240）、前記第１のバイナリ手順信号の受信判定
処理、及び前記第２のバイナリ手順信号の受信判定処理
を前記第１、第２と第３検出手段による検出に従って選
択的に実行する制御手段（制御回路42）を有し、前記制御手段は、前記トーナル手順信号と前記第１の
バイナリ手順信号の受信判定処理の実行期間中（第５図
のS78〜S90、S94〜S114、S116〜S154、S166〜S192、S19
4〜S278）に、前記第２検出手段による検出（S122、S12
4、S126、S166、S168、S170）に応じて前記トーナル手
順信号の受信判定処理を中断（S170、S204、S226）して
前記第１のバイナリ手順信号の受信判定処理を実行し
（S194〜S240、S216〜S224、S242〜S278）、前記第３検出手段による検出（S110、S152、S190）に
応じて前記トーナル手順信号と前記第２のバイナリ手順
信号の受信判定処理に移行し（S112、S78〜S92、S194〜
S278）、かつ前記第１検出手段により回線からの信号有りと検
出される（S130、S174、S206）とき、前記トーナル手順
信号の受信判定処理を実行するようにしたものであり、又、前記制御手段は、前記トーナル手順信号の受信判
定処理を中断して前記第１のバイナリ手順信号の受信判
定処理を実行している期間中に、前記第１検出手段が所
定時間（200msのタイマT5）信号無しを検出する（S21
6、S222）と、前記トーナル手順信号と前記第１のバイ
ナリ手順信号の受信判定処理を実行する（S224、S228、
S230、S78〜S90、S94〜）ようにしたものであり、後述
する本実施例の特徴に対応するものである。The object of the present invention is to eliminate the above-mentioned problems of the conventional example, and tonal procedure signals (GI2
Signal), a first binary procedure signal of a first transmission rate (2400 bps NSF / CSI / DIS), and a second binary procedure signal of a second transmission rate lower than the first transmission rate ( Each of the 300bps NSF / CSI / DIS) reception judgment is performed,
In a data communication device that performs data communication in response to reception of the tonal procedure signal, data communication in response to reception of the first binary procedure signal, or data communication in response to reception of the second binary procedure signal, a line First detection means (signal presence / absence detection circuit 40) for detecting the presence or absence of a signal from the second detection means, and second detection means (a CD of the V27ter or V29 demodulator 22) for detecting a signal component specific to the first binary procedure signal. , Third detection means (300 bps detection circuit 32) for detecting a signal component specific to the second binary procedure signal, and reception determination processing for the tonal procedure signal (S138 in FIG. 5).
~ S144, S156 ~ S162, S180 ~ S186, S208 ~ S214, S226,
S232 to S240), control for selectively executing the reception determination processing of the first binary procedure signal and the reception determination processing of the second binary procedure signal according to the detection by the first, second and third detection means. Means (control circuit 42), wherein the control means is in the execution period of the reception determination processing of the tonal procedure signal and the first binary procedure signal (S78 to S90, S94 to S114, S116 to FIG. 5). S154, S166 to S192, S19
4 to S278), the detection by the second detection means (S122, S12)
4, S126, S166, S168, S170), the reception determination process of the tonal procedure signal is interrupted (S170, S204, S226) and the reception determination process of the first binary procedure signal is executed (S194 to S240). , S216 to S224, S242 to S278), and according to the detection (S110, S152, S190) by the third detection means, the process shifts to the reception determination process of the tonal procedure signal and the second binary procedure signal (S112, S78). ~ S92, S194 ~
S278), and when it is detected by the first detecting means that there is a signal from the line (S130, S174, S206), reception determination processing of the tonal procedure signal is executed. Means for interrupting the reception determination processing of the tonal procedure signal and executing the reception determination processing of the first binary procedure signal, the first detection means outputs a signal for a predetermined time (timer T5 of 200 ms). Detects the absence (S21
6, S222), and the reception determination processing of the tonal procedure signal and the first binary procedure signal is executed (S224, S228,
S230, S78 to S90, S94 to) and corresponds to the features of this embodiment described later.

〔Example〕

以下図面を参照して本発明の一実施例を詳細に説明す
る。An embodiment of the present invention will be described in detail below with reference to the drawings.

本実施例に於ては、CCITT勧告のG2モード,G3モードを
有するフアクシミリ装置を例に説明する。In this embodiment, a facsimile machine having CCITT recommended G2 mode and G3 mode will be described as an example.

第１図は本実施例であるフアクシミリ装置の構成を示
すブロツク図である。FIG. 1 is a block diagram showing the construction of the facsimile machine according to this embodiment.

第１図に於て、２は網制御装置NCU（Network Control
Unit）である。NCU2は電話網をデータ通信等に使用す
るため、その回線の端末に接続して、電話交換網の接続
制御を行ったり、データ通信路への切替えを行ったり、
ループの保持を行う。信号線２の電話回線である。NCU2
は、信号線42aの信号を入力し、この信号レベルが
「０」であれば電話回線を電話機側、即ち、信号線2aを
信号線2bに接続し、CML（Connect Modemto Line）をオ
フする。また、信号線42aの信号を入力し、この信号レ
ベルが「１」であれば、電話回線をフアクシミリ装置
側、即ち、信号線2aを信号線2cに接続し、CMLをオンす
る。通常の状態では電話回線は電話機側に接続されてい
る。In FIG. 1, 2 is a network control unit NCU (Network Control
Unit). Since NCU2 uses the telephone network for data communication, etc., it connects to the terminal of that line to control the connection of the telephone switching network, switch to the data communication path,
Holds the loop. It is a telephone line of the signal line 2. NCU2
Inputs the signal of the signal line 42a, and if the signal level is "0", it connects the telephone line to the telephone side, that is, the signal line 2a to the signal line 2b, and turns off the CML (Connect Modemto Line). If the signal level of the signal line 42a is "1", the telephone line is connected to the facsimile machine side, that is, the signal line 2a is connected to the signal line 2c, and the CML is turned on. In the normal state, the telephone line is connected to the telephone side.

４は、電話機である。 4 is a telephone.

６は、送信系の信号と受信系の信号を分離するハイブ
リツド回路である。即ち、信号線20aの送信信号は、信
号線2cを通り、NCU2を介して電話回線に送出される。ま
た、相手側から送られてきた信号は、NCU2を介した後、
信号線2cを通り、信号線6aに出力される。Reference numeral 6 denotes a hybrid circuit that separates a transmission system signal and a reception system signal. That is, the transmission signal of the signal line 20a passes through the signal line 2c and is sent to the telephone line through the NCU2. Also, the signal sent from the other side, after going through the NCU2,
It is output to the signal line 6a through the signal line 2c.

８は、読取回路であり、送信原稿より主走査方向１ラ
イン分の画信号を順次読み取り、白、黒の２値を表わす
信号列を作成する。CCD（電荷結合素子）等の撮像素子
と光学系で構成される。白、黒の２値化された信号列
は、信号線8aに出力される。Reference numeral 8 denotes a reading circuit, which sequentially reads image signals for one line in the main scanning direction from a transmission document and creates a signal string representing binary values of white and black. It is composed of an imaging device such as CCD (charge coupled device) and an optical system. The binarized signal sequence of white and black is output to the signal line 8a.

10は、符号化回路である。符号化回路10は、信号線8a
に出力されている２値化された信号を入力し、符号化
（MH（モデイフアイドハコマン符号化あるいはMR（モデ
フアイドリード）符号化）し、符号化したデータを信
号線10aに出力する。Reference numeral 10 is an encoding circuit. The encoding circuit 10 includes a signal line 8a
The binarized signal output to is input and encoded (MH (modulated eye Hakoman encoding or MR (modulated lead) encoding), and the encoded data is output to the signal line 10a.

12は、公知のCCITT勧告V27ter（差動位相変調）ある
いはV29（直交変調）に基づいた変調を行う変調器であ
る。変調器12は、信号線42eの信号を入力し、この信号
レベルが「１」であれば、信号線10aに出力されている
符号化された信号を入力し、変調を行い、変調データを
信号線12aに出力する。また、変調器12は、信号線42eの
信号を入力し、この信号レベルが「０」であれば、手順
信号の送出を行う。変調器12はデータの送出タイミング
を表わすクロツクを信号線12bに出力する。また、12
は、信号線14cのシリアルの手順信号を入力し、変調を
行い、変調データを信号線12aに出力する。Reference numeral 12 is a modulator that performs modulation based on the well-known CCITT recommendation V27ter (differential phase modulation) or V29 (quadrature modulation). The modulator 12 inputs the signal on the signal line 42e, and if this signal level is "1", inputs the encoded signal output to the signal line 10a, performs modulation, and outputs the modulated data. Output to line 12a. Further, the modulator 12 inputs the signal of the signal line 42e, and when the signal level is "0", it transmits the procedure signal. The modulator 12 outputs a clock representing the data transmission timing to the signal line 12b. Also, 12
Receives the serial procedure signal on the signal line 14c, modulates the signal, and outputs the modulated data to the signal line 12a.

14は、パラレル−シリアル変換回路である。パラレル
−シリアル変換回路14は２つのバツフアを有している。
最初は、２つのバツフアとも空であるので、信号線14a
にバイトパツクのクロツクを発生する。そして、制御回
路42から、バイトデータが書きこまれると、このデータ
は、バツフア０に格納される。バツフア０に格納された
データはもう一つのバツフア（バツフア１）が空である
ので、バツフア１に移される。そうすると、バツフア０
のデータは空であるので、信号線14aにバイトパツクの
クロツクを発生する。そして、制御回路42からバイトデ
ータが書きこまれると、このデータはバツフア０に格納
される。制御回路42からのバイトデータは、信号線42b
を介して、14のバツフアに書きこまれる。14 is a parallel-serial conversion circuit. The parallel-serial conversion circuit 14 has two buffers.
Initially, both buffers are empty, so signal line 14a
A bite pack clock is generated. Then, when the byte data is written from the control circuit 42, this data is stored in the buffer 0. The data stored in buffer 0 is transferred to buffer 1 because the other buffer (buffer 1) is empty. Then 0
Since the data is empty, a byte pack clock is generated on the signal line 14a. When the byte data is written from the control circuit 42, this data is stored in the buffer 0. Byte data from the control circuit 42, the signal line 42b
Is written in 14 buffers via.

14は、信号線42fの信号を入力し、この信号レベルが
「０」であれば、300b/sのバイナリー信号で手順を行
う。すなわち、シリアルデータを信号線14bに出力す
る。14は、バツフア１に格納されたバイトデータをパラ
レル−シリアル変換し、信号線16bにクロツクが発生す
る毎に、シリアルデータを信号線14bに出力する。８ビ
ツトのシリアルデータが信号線14bに出力されると、バ
ツフア１は空となるので、バツフア０に格納されている
バイトデータを、バツフア１に移す。そして、信号線14
aにバイトパツクのクロツクを発生する。そして、制御
回路42からバイトデータが書きこまれる（信号線42bを
介して）と、このデータはバツフア０に格納される。信
号線42bには、信号線14aにバイトパツクのクロツクが発
生する毎に手順信号がバイトパツクされて送出される。14 inputs the signal of the signal line 42f, and if the signal level is "0", the procedure is performed with a binary signal of 300b / s. That is, the serial data is output to the signal line 14b. A parallel-serial conversion is performed on the byte data stored in the buffer 1, and the serial data is output to the signal line 14b every time a clock is generated on the signal line 16b. When the 8-bit serial data is output to the signal line 14b, the buffer 1 becomes empty, so the byte data stored in the buffer 0 is transferred to the buffer 1. And the signal line 14
A bite-pack clock is generated on a. Then, when the byte data is written from the control circuit 42 (via the signal line 42b), this data is stored in the buffer 0. A procedure signal is byte-packed and sent to the signal line 42b every time a bite-pack clock is generated on the signal line 14a.

また、14は信号線42fの信号を入力し、この信号レベ
ル「１」であれば、2400b/sの高速信号で手順を行う。
即ち、シリアルデータを信号線14cに出力する。14は、
バツフア１に格納されたバイトデータをパラレル−シリ
アル変換し、信号線12bにクロツクが発生する毎に、シ
リアルデータを信号線14cに出力する。８ビツトのシリ
アルデータが信号線14cに出力されるとバツフア１は空
となるので、バツフア０に格納されているバイトデータ
をバツフア１に移す。そして、信号線14aにバイトパツ
クのクロツクを発生する。そして制御回路42から、バイ
トデータが書きこまれる（信号線42bを介して）とこの
データはバツフア０に格納される。信号線42bには、信
号線14aにバイトパツクのクロツクが発生する毎に手順
信号がバイトパツクされて送出される。Further, 14 inputs the signal of the signal line 42f, and if the signal level is "1", the procedure is performed with a high speed signal of 2400b / s.
That is, the serial data is output to the signal line 14c. 14 is
The byte data stored in the buffer 1 is converted from parallel to serial, and the serial data is output to the signal line 14c every time a clock is generated on the signal line 12b. When the 8-bit serial data is output to the signal line 14c, the buffer 1 becomes empty, so the byte data stored in the buffer 0 is transferred to the buffer 1. Then, a bite pack clock is generated on the signal line 14a. Then, when the byte data is written from the control circuit 42 (via the signal line 42b), this data is stored in the buffer 0. A procedure signal is byte-packed and sent to the signal line 42b every time a bite-pack clock is generated on the signal line 14a.

16は、公知のCCITT勧告V21に基づいた変調を行う変調
器である。変調器16は、データの送出タイミングを表わ
すクロツクを信号線16bに出力する。また、16は信号線1
4bのシリアルの手順信号を入力し、変調を行い、変調デ
ータを信号線16aに出力する。Reference numeral 16 is a modulator that performs modulation based on the well-known CCITT recommendation V21. The modulator 16 outputs a clock representing the data transmission timing to the signal line 16b. 16 is the signal line 1
The serial procedure signal of 4b is input, modulation is performed, and the modulated data is output to the signal line 16a.

18は、各種のトーナル信号を送出する回路である。信
号線42cに出力されている信号レベルが「０」である時
には、トーナル信号の送出は行わない。信号線42cに出
力されている信号レベルが「１」である時には各種トー
ナル信号を信号線18aに出力する。この時、信号線42bに
出力されている信号を入力し、０であったら426Hz、１
であったら1080Hz、２であったら1650Hz、３であったら
1850Hz、４であったら、2100Hzのトーナル信号を信号線
18aに出力する。Reference numeral 18 is a circuit for transmitting various tonal signals. When the signal level output to the signal line 42c is "0", the tonal signal is not transmitted. When the signal level output to the signal line 42c is "1", various tonal signals are output to the signal line 18a. At this time, input the signal output to the signal line 42b, and if it is 0, 426Hz, 1
If it was 1080Hz, if it was 2, it was 1650Hz, if it was 3,
If it is 1850Hz, 4 2100Hz tonal signal line
Output to 18a.

20は、加算回路である。加算回路20は信号線12a、信
号線16a、信号線18aの信号を入力し、加算した結果を信
号線20aに出力する。20 is an adder circuit. The adder circuit 20 inputs the signals of the signal line 12a, the signal line 16a, and the signal line 18a, and outputs the addition result to the signal line 20a.

22は、公知のCCITT勧告V27ter（差動位相変調）ある
いはV29（直交変調）に基づいた復調を行う復調器であ
る。復調器22は、信号線42eの信号を入力し、この信号
レベルが「１」であれば信号線6aの信号を入力し、復調
を行い、復調データを信号線22aに出力する。また、復
調器22は、信号線42eの信号を入力し、この信号レベル
が「０」であれば手順信号の受信を行う。このとき復調
器22は信号線6aの信号を入力し、復調を行い、復調デー
タを信号線22cに出力する。受信したデータのタイミン
グクロツクは信号線22bに出力される。Reference numeral 22 is a demodulator that performs demodulation based on the well-known CCITT recommendation V27ter (differential phase modulation) or V29 (quadrature modulation). The demodulator 22 inputs the signal on the signal line 42e, inputs the signal on the signal line 6a when the signal level is "1", demodulates, and outputs the demodulated data to the signal line 22a. Further, the demodulator 22 receives the signal on the signal line 42e, and if the signal level is "0", receives the procedure signal. At this time, the demodulator 22 inputs the signal of the signal line 6a, demodulates it, and outputs the demodulated data to the signal line 22c. The timing clock of the received data is output to the signal line 22b.

22は、キヤリアを検出していない時、信号線22bに信
号レベル「０」を出力し、キヤリアを検出している時、
信号線22dに信号レベル「１」の信号を出力する。22 outputs a signal level "0" to the signal line 22b when the carrier is not detected, and when the carrier is detected,
A signal of signal level "1" is output to the signal line 22d.

24は、信号線22aに出力されている復調データを入力
し、復号化（MH（モデイフアイドハコマン）復号化あ
るいはMR（モデイフアイドリード）復号化）したデータ
を信号線24aに出力する回路である。Reference numeral 24 is a circuit for inputting the demodulated data output to the signal line 22a and outputting the decoded (MH (modulated eye Hakoman) decoded or MR (modulated eye read) decoded) data to the signal line 24a. .

26は、信号線24aに出力された復号化されたデータを
入力し、白黒の信号を１ライン毎に記録する記録回路で
ある。Reference numeral 26 is a recording circuit which inputs the decoded data output to the signal line 24a and records a black and white signal line by line.

28は、公知のCCITT勧告V21に基づいた復調を行う復調
器である。復調器28は、信号線6aの信号を入力し、V21
復調を行い、復調データを信号線28bに出力する。受信
したデータのタイミングクロツクは、信号線28aに出力
される。28 is a demodulator that performs demodulation based on the well-known CCITT recommendation V21. The demodulator 28 inputs the signal on the signal line 6a and outputs V21
It demodulates and outputs the demodulated data to the signal line 28b. The timing clock of the received data is output to the signal line 28a.

30は、シリアル−パラレル変換回路である。30は、信
号線42fの信号を入力し、この信号レベルが「０」であ
れば、300b/sのバイナリー信号で手順を行う。すなわ
ち、信号線28bに出力されているシリアルデータを入力
する。信号線28aにクロツクが８回発生すると、８ビツ
トのデータがそろう（このデータは信号線28bに出力さ
れている信号である）。８ビツトのデータがそろった
時、30は、信号線30aにクロツクを発生し、バイトデー
タを信号線30bに出力する。30 is a serial-parallel conversion circuit. 30 inputs the signal of the signal line 42f, and if the signal level is "0", the procedure is performed with a binary signal of 300b / s. That is, the serial data output to the signal line 28b is input. When the clock is generated eight times on the signal line 28a, 8-bit data is obtained (this data is the signal output to the signal line 28b). When 8 bits of data are available, 30 generates a clock on the signal line 30a and outputs byte data to the signal line 30b.

また、30は信号線42fの信号を入力し、この信号レベ
ルが「１」であれば、2400b/sの高速信号で手順を行
う。即ち、信号線22cに出力されているデータを入力す
る。信号線22bにクロツクが８回発生すると、８ビツト
のデータがそろう（このデータは信号線22c出力されて
いる信号である）。８ビツトのデータがそろつた時30
は、信号線30aにクロツクを発生し、バイトデータを信
号線30bに出力する。Further, 30 inputs the signal of the signal line 42f, and if the signal level is "1", the procedure is performed with a high speed signal of 2400b / s. That is, the data output to the signal line 22c is input. When the clock is generated eight times on the signal line 22b, 8-bit data is obtained (this data is the signal output from the signal line 22c). When 8 bits of data are available 30
Generates a clock on the signal line 30a and outputs byte data to the signal line 30b.

32は、信号線6aに出力されている信号を入力し、300b
/sの信号を検出していない時には、信号線32aに信号レ
ベル「０」の信号を出力し、300b/sの信号を検出してい
る時には信号線32aに信号レベル「１」の信号を出力す
る回路である。具体的にはSED（信号有無検出信号40a）
がONになってから40msの間周波数の分析を行い、エネル
ギー分析の最大値が1650Hz±20Hzの間にある場合、信号
線32aには信号レベル「１」の信号が出力される。32 inputs the signal output to the signal line 6a, 300b
When the signal of / s is not detected, the signal of the signal level "0" is output to the signal line 32a, and when the signal of 300b / s is detected, the signal of the signal level "1" is output to the signal line 32a. It is a circuit to do. Specifically, SED (signal presence detection signal 40a)
If the maximum value of energy analysis is within 1650 Hz ± 20 Hz after 40 ms after turning ON, the signal of the signal level “1” is output to the signal line 32a.

34は信号線6aの信号を入力し、増幅する増幅器であ
る、増幅された信号は信号線34aに出力される。増幅す
る理由は、相手側フアクシミリ装置から送出された信号
は、こちら側のフアクシミリ装置に到着する間に伝送媒
体である電話回線により減衰されるためである。Reference numeral 34 is an amplifier that inputs and amplifies the signal on the signal line 6a. The amplified signal is output to the signal line 34a. The reason for the amplification is that the signal transmitted from the partner facsimile machine is attenuated by the telephone line, which is a transmission medium, while arriving at this party fax machine.

36は、信号線34aに出力された信号を入力し、ある基
準電圧に対して２値化を行う２値化回路である。２値化
された信号は信号線36aに出力される。Reference numeral 36 denotes a binarization circuit which inputs the signal output to the signal line 34a and binarizes a certain reference voltage. The binarized signal is output to the signal line 36a.

38は、信号線36aの信号を入力し、信号の１周期の時
間を測定するトーナルカウンタ回路である。この１周期
の時間により、今、受信した信号の周波数を認識し得
る。Reference numeral 38 is a tonal counter circuit which inputs the signal of the signal line 36a and measures the time of one cycle of the signal. The frequency of the received signal can be recognized by the time of this one cycle.

ここで、トーナルカウンタ回路の考え方について簡単
に説明する。トーナルカウンタは、相手側フアクシミリ
装置が回線に送出する信号の周波数を認識するために用
いるものである。Here, the concept of the tonal counter circuit will be briefly described. The tonal counter is used by the partner facsimile machine to recognize the frequency of the signal transmitted to the line.

第２図に、信号および２値化した信号を示している。
ここで、２値化した信号は、更に分周し周期Ｔの時間を
測定し、周波数を決定する方法である。１周期Ｔの時間
の測定としては、ある一定のクロツク（本実施例におい
ては、77.76KHz）で何クロツクに相当しているかにより
求めることができる。この場合、例えば2100Hzの信号は
37クロツクに相当している。例えば、１周期のクロツク
数が35から39までである時は、2100Hzであると判断す
る。ここで、35クロツクは2222Hzに、39クロツクは1994
Hzに相当する。すなわち、1994Hzから2222Hzの信号を検
出した時、１周期、2100Hzの信号を検出したと判断す
る。そして、ある一定時間以内に１周期の時間が2100Hz
である（クロツク数が35から39である）と複数回検出し
た時、2100Hzの信号を検出したと判断する。トーナルカ
ウンタ回路38は、１周期の測定が終了した時、信号線38
aにパルスを発生するとともに、信号線38bには、何クロ
ツクであったかのデータを出力する。FIG. 2 shows a signal and a binarized signal.
Here, the binarized signal is a method of further dividing the frequency, measuring the time of the cycle T, and determining the frequency. The time of one cycle T can be measured by the number of clocks corresponding to a certain fixed clock (77.76 KHz in this embodiment). In this case, for example, the 2100Hz signal is
Equivalent to 37 clocks. For example, when the number of clocks in one cycle is 35 to 39, it is determined to be 2100 Hz. Here, 35 clock is 2222Hz, 39 clock is 1994
Equivalent to Hz. That is, when a signal from 1994 Hz to 2222 Hz is detected, it is determined that a signal of 2100 Hz is detected for one cycle. And within a certain period of time, the time of one cycle is 2100Hz
When it is detected a plurality of times (the number of clocks is 35 to 39), it is determined that a 2100 Hz signal is detected. The tonal counter circuit 38 uses the signal line 38 when one cycle of measurement is completed.
A pulse is generated at a and at the same time, data indicating how many clocks it was is output to the signal line 38b.

40は、信号線6aの信号を入力し、−43dBm以上の信号
を検出しているときには、信号線40aに信号レベル
「１」の信号を出力し、−48dBm以下の信号を検出して
いる時には、信号線40aに信号レベル「０」の信号を出
力する信号有無検出回路である。信号線6aの信号が−48
dBmをこえ、−43dbm未満である時には、信号線40aには
信号レベル「０」あるいは信号レベル「１」の信号が出
力される。40 inputs the signal of the signal line 6a, outputs a signal of signal level "1" to the signal line 40a when detecting a signal of -43 dBm or more, and outputs a signal of signal level "1" to the signal line 40a when detecting a signal of -48 dBm or less , A signal presence / absence detection circuit for outputting a signal of signal level “0” to the signal line 40a. The signal on signal line 6a is -48
When it exceeds dBm and is less than -43 dbm, a signal having a signal level "0" or a signal level "1" is output to the signal line 40a.

42は、以下に述べる制御を行う制御回路である。主な
制御は送信状態で最初のコマンド信号受信時において、
高速信号とバイナリー信号とトーナル信号の手順信号を
受信することである。これに加え、受信状態で、CFR信
号を送出した後の画信号の受信である。また、制御回路
42はマイクロコンピユータおよびROM,RAM等の周辺機器
より構成されており、フアクシミリ装置全体の制御も行
う。42 is a control circuit that performs the control described below. The main control is in the transmitting state, when the first command signal is received,
It is to receive the procedure signal of the high speed signal, the binary signal and the tonal signal. In addition to this, in the reception state, the image signal is received after the CFR signal is transmitted. Also the control circuit
42 is composed of a microcomputer and peripheral devices such as ROM and RAM, and also controls the facsimile device as a whole.

第３図には、自動着信時の着信機側の信号送出を示し
ている。この着信機は、2400b/sの高速信号による手
順、300b/sのバイナリー信号による手順、トーナル信号
による手順（CCITT勧告G2機能を有する）を有するもの
とする。FIG. 3 shows signal transmission on the side of the receiver at the time of automatic call reception. It is assumed that this receiver has a procedure with a high-speed signal of 2400b / s, a procedure with a binary signal of 300b / s, and a procedure with a tonal signal (having CCITT recommendation G2 function).

第３図からわかるように、まず、着信機は、被呼局識
別信号（CED信号）を送出する。そして、75ms±20ms後
に300b/sのバイナリー信号で非標準装置／被呼局識別／
デジタル識別信号（NSF/CSI/DIS信号）を送出する。そ
の後、３秒（手動の時は4.5秒）経過後にトーナル信号
のGI信号（本実施例においては、グループ識別G2（GI2
信号））、そして、300b/sのバイナリー信号でNSF/CSI/
DIS信号を検出する。その後、３秒（手動の時は4.5秒）
経過後に2400b/sの高速信号でNSF/CSI/DIS信号を送出す
る。その後、75ms±20ms経過後にGI信号（本実施例にお
いてはGI2信号）を送出する。そして、３秒（手動の時
は4.5秒）経過後にトーナル信号のGI信号（本実施例に
おいては、GI2信号）、そして300b/sのバイナリー信号
でNSF/CSI/DIS信号を検出する。その後、３秒（手動の
時は4.5秒）経過後に2400b/sの高速信号でNSF/CSI/DIS
信号を送出する。その後、75mS±2mS経過後にGI信号
（本実施例においてはGI2信号）を送出する。以後、GI
信号、300b/sのNSF/CSI/DIS信号と2400b/sのNSF/CSI/DI
S信号、GI信号の送出を行う。そして最初のNSF/CSI/DIS
信号を送出開始してからタイマT1（T1は30秒〜40秒）が
タイムオーバするとCMLをオフし回線を解放する。As can be seen from FIG. 3, first, the receiver sends out a called station identification signal (CED signal). Then, after 75 ms ± 20 ms, a non-standard device / callee identification /
Send digital identification signal (NSF / CSI / DIS signal). After that, after 3 seconds (4.5 seconds in the manual operation), the GI signal of the tonal signal (in this embodiment, the group identification G2 (GI2
Signal)) and NSF / CSI / with a binary signal of 300b / s
Detect DIS signal. After that, 3 seconds (4.5 seconds for manual operation)
After the lapse of time, the NSF / CSI / DIS signal is transmitted with a high-speed signal of 2400b / s. After that, a GI signal (GI2 signal in this embodiment) is transmitted after 75 ms ± 20 ms has elapsed. Then, after 3 seconds (4.5 seconds in manual operation), the GI signal (GI2 signal in this embodiment) of the tonal signal and the NSF / CSI / DIS signal are detected by the binary signal of 300 b / s. Then, after 3 seconds (4.5 seconds in manual operation), 2400b / s high-speed signal is sent to NSF / CSI / DIS.
Send a signal. After that, a GI signal (GI2 signal in this embodiment) is transmitted after 75 mS ± 2 mS has elapsed. After that, GI
Signal, 300b / s NSF / CSI / DIS signal and 2400b / s NSF / CSI / DI
Sends S and GI signals. And the first NSF / CSI / DIS
When the timer T1 (T1 is 30 to 40 seconds) times out after the start of signal transmission, CML is turned off and the line is released.

次に高速信号の受信について説明する。 Next, reception of a high speed signal will be described.

2400bpsのバイナリ信号（高速信号）を受信する場
合、まずトレーニング信号の受信を行い、等化器等を調
整し、モデム22が2400bpsのバイナリ信号を受信を行う
為の準備をする必要がある。When receiving a 2400 bps binary signal (high speed signal), it is necessary to first receive a training signal, adjust an equalizer, etc., and prepare for the modem 22 to receive a 2400 bps binary signal.

このため高速信号の手順信号を途中から受信するとGI
1,GI2のトーナル信号と誤認してしまう場合がある。Therefore, if a high-speed signal procedure signal is received from the middle, GI
It may be mistaken for the tonal signal of 1 and GI2.

そこで本実施例では高速信号と300bpsのバイナリー信
号とトーナル信号のうちどれを受信するかわからない時
には、ある所定時間（例えば200mS）連続して信号無し
状態（SED＝０）を検出してから、高速信号の受信をメ
インに行う。第３図を見てもわかる様に高速信号とトー
ナル信号の間は75mS±20mSであり、この70mS±20mSより
も十分長い時間の連続した信号無しを検出してから手順
信号の受信を行う事により、それぞれ高速信号，トーナ
ル信号,300bpsのバイナリ信号の途中から信号受信する
事はなくなる。Therefore, in this embodiment, when it is not known which of the high speed signal, the binary signal of 300 bps and the tonal signal is to be received, the high speed signal is detected continuously for a predetermined time (for example, 200 mS), and then the high speed signal is detected. Mainly receives signals. As you can see from Fig.3, between the high speed signal and the tonal signal is 75mS ± 20mS, and the procedure signal should be received after detecting no continuous signal for a time sufficiently longer than 70mS ± 20mS. As a result, the high speed signal, the tonal signal, and the 300 bps binary signal are not received in the middle.

ここで一度高速信号の受信をメインに行う事が決定し
た後、及び受信側の装置から最初の高速信号を送出した
後の送信側からの応答信号の受信の場合は、高速信号の
受信を直ちに行う。又、第４図に2400bpsのバイナリ信
号（高速信号）が示されている。Here, once it is decided to receive the high-speed signal mainly, and in the case of receiving the response signal from the transmitting side after sending the first high-speed signal from the receiving-side device, the high-speed signal should be received immediately. To do. Further, FIG. 4 shows a 2400 bps binary signal (high speed signal).

第４図において、（ア）〜（オ）は、トレーニング信
号、（カ）はデータ信号である。ここで（ア）はセグメ
ント１で無変調キヤリア（185mSから200mS）である。
（イ）は、セグメント２で伝送エネルギーは無し（20mS
から25mS）である。（ウ）は、セグメント３で、180°
位相反転の連続（41.7ms）である。（エ）は、セグメン
ト４で０°−180°２相等化器調整用のパターン（895m
S）である。（オ）は連続“1"をスクランブルした信号
（6.7mS）である。In FIG. 4, (a) to (e) are training signals, and (f) are data signals. Here, (A) is the unmodulated carrier (185 mS to 200 mS) in segment 1.
(A) has no transmission energy in segment 2 (20mS
To 25mS). (C) is segment 3, 180 °
It is continuous phase inversion (41.7ms). (D) is the pattern for adjusting the 0 ° -180 ° two-phase equalizer in segment 4 (895m
S). (E) is a signal (6.7 mS) obtained by scrambling continuous "1".

第４図からわかるように、信号有無検出回路40による
信号エネルギー検出出力（SED（Signal Erergy Detec
t））は、トレーニング信号を受信開始してから、一
度、オフ状態となる。この性質を利用して高速信号の受
信をメインに行っていて、信号有り状態を検出し所定時
間のキヤリア無し状態をチエツクしている時に、信号有
状態から一度も信号無状態にならず所定時間（250mS）
が経過した時、トーナル信号、300bpsのバイナリ信号と
判別できるので高速受信を開始して所定時間（例えば25
0mS）経過した後は、高速信号がきていない場合300b/s
とトーナル信号の受信に専念できる。As can be seen from FIG. 4, the signal energy detection output (SED (Signal Erergy Detec
t)) is turned off once after receiving the training signal. This property is mainly used to receive high-speed signals, and when a signal-existing state is detected and a carrier-free state is checked for a predetermined period of time, the signal-existing state does not become a signal-less state for a predetermined period of time. (250mS)
When it has passed, since it can be discriminated as a tonal signal or a binary signal of 300 bps, high-speed reception is started for a predetermined time (for example, 25
0 mS), 300 b / s when high speed signal is not coming
And I can concentrate on receiving the tonal signal.

又、本実施例の特徴として、後述する第５図のフロー
チャートのS122〜S154、S166〜S192、又はS202〜S222に
示される様にトーナル信号受信中に信号無し状態（SED
＝０）或は高速信号のキヤリアを検出した（CD＝１）場
合はトーナル信号の受信を中断する。そして高速信号の
受信をメインに行う状態にある場合に所定時間（例えば
200mS）以上連続して信号無状態を検出した場合、トー
ナル信号の判定を行う。これによって通信手順中にノイ
ズ等が混入し高速信号のトレーニング信号又は300bpsの
バイナリー信号をトーナル信号と誤認することが少なく
なる。Further, as a feature of this embodiment, as shown in S122 to S154, S166 to S192, or S202 to S222 of the flowchart of FIG.
= 0) or when the carrier of the high speed signal is detected (CD = 1), the reception of the tonal signal is interrupted. Then, when the high-speed signal is mainly received, a predetermined time (for example,
If no signal state is continuously detected for 200 mS or more, the tonal signal is judged. As a result, it is less likely that noise or the like will be mixed during the communication procedure and a training signal of a high speed signal or a binary signal of 300 bps will be mistaken for a tonal signal.

又、送信側装置が最初の手順信号を受信する場合、ト
ーナル信号であるGI信号は複数回検出した時にトーナル
信号手順へ進む。例えば高速信号あるいは300bpsのバイ
ナリ信号の手順を行うことが決まっていない場合には、
GI信号を２回検出したとき、トーナル信号手順へ進み、
高速信号あるいは300bpsのバイナリ信号の手順を行うこ
とが決まっている場合には、GI信号を３回検出した時ト
ーナル信号手順へ進む。これによりノイズ等による信号
の誤認より直ちにトーナル信号手順へ進むことが防止で
きる。Further, when the transmitting side apparatus receives the first procedure signal, when the GI signal which is the tonal signal is detected a plurality of times, the procedure proceeds to the tonal signal procedure. For example, if you have not decided to perform a procedure for high-speed signals or binary signals of 300 bps,
When the GI signal is detected twice, proceed to the tonal signal procedure,
If it is decided to perform the procedure of the high speed signal or the binary signal of 300 bps, the procedure goes to the tonal signal procedure when the GI signal is detected three times. As a result, it is possible to prevent the signal from being mistakenly recognized due to noise or the like and immediately proceed to the tonal signal procedure.

第５図（１）〜（11）は上述した本実施例の制御回路
42の制御動作と示すフローチヤート図である。5 (1) to (11) show the control circuit of this embodiment described above.
4 is a flow chart showing a control operation of 42. FIG.

第５図（１）において、ステツプS50は、始めを表わ
している。ステツプS52において回線を電話機側に切り
換える（信号線42aに信号レベル「０」の信号を出力
し、CMLをオフする）。In FIG. 5 (1), step S50 represents the beginning. In step S52, the line is switched to the telephone side (a signal of signal level "0" is output to the signal line 42a and CML is turned off).

ステツプS54において、フアクシミリ伝送が選択され
たかを判断する。フアクシミリ伝送が選択されるとステ
ツプS56に進む。In step S54, it is determined whether facsimile transmission is selected. When facsimile transmission is selected, the process proceeds to step S56.

ステツプS56に於て、フアクシミリ送信状態であるか
を判断する。フアクシミリ送信状態である時は、ステツ
プS58に進む。フアクシミリ受信状態である時は、ステ
ツプS280に進む。At step S56, it is determined whether the facsimile transmission is in progress. If it is in the facsimile transmission state, the process proceeds to step S58. If the facsimile is being received, the process proceeds to step S280.

ステツプS58において回線をモデム側に切り換える
（信号線42aに信号レベル「１」の信号を出力し、CMLを
オンする）。また、信号機42eに信号レベル「０」の信
号を出力し通信手順状態であることを高速モデムに知ら
せる。In step S58, the line is switched to the modem side (a signal of signal level "1" is output to the signal line 42a and CML is turned on). Also, a signal of signal level "0" is output to the traffic signal 42e to notify the high-speed modem that it is in the communication procedure state.

ステツプS60においては、タイマーT1に35秒をセツト
する。In step S60, timer T1 is set to 35 seconds.

ステツプS62においては、タイマーT4に６秒をセツト
する。In step S62, the timer T4 is set for 6 seconds.

ステツプ64からステツプS70において、６秒以内に200
mS連続して受信信号無し（SED＝０）を検出した時、あ
るいは、６秒が経過した時ステツプS72に進む制御を行
う。高速信号とバイナリー信号とトーナル信号を同時に
受信する時、200mS連続して信号無し状態を検出してか
ら、高速信号の受信をメインに行う。ここで、SEDは信
号40aの信号のことである。200 in 6 seconds from step 64 to step S70
When no received signal (SED = 0) is detected continuously for mS, or when 6 seconds have elapsed, the control proceeds to step S72. When receiving a high speed signal, a binary signal and a tonal signal at the same time, the high speed signal is mainly received after detecting the absence of signal for 200 mS continuously. Here, SED is the signal of the signal 40a.

ステツプS72においては、高速信号をメインに受信す
るということを表わすフラグHIPROC（High Procedure）
に１をセツトする。In step S72, a flag HIPROC (High Procedure) indicating that a high speed signal is mainly received
Set 1 to.

ステツプS74においては、GI2信号を何回受信したかを
表わすカウンタGI2DET（GI2 Detect）に０をセツトす
る。At step S74, a counter GI2DET (GI2 Detect) indicating how many times the GI2 signal has been received is set to zero.

ステツプS76においては、タイマーT4に６秒をセツト
する。At step S76, the timer T4 is set to 6 seconds.

ステツプS78においては、G3伝送時の手順信号のフラ
グ（7EHパターン）を検出し、それに続くデータを１バ
イトでも受信したかを表わすフラグFLGDET（Flag Detec
t）に０をセツトする。In step S78, a flag FLGDET (Flag Detec) indicating whether the flag (7EH pattern) of the procedure signal at the time of G3 transmission is detected and the subsequent data is received in 1 byte.
Set 0 to t).

ステツプS80においては、G3伝送時の手順信号のフラ
グ（7EHパターン）を２バイト連続して検出したかを表
すフラグFLG1DT（Flag 1 Detect）に０をセツトする。In step S80, 0 is set to the flag FLG1DT (Flag 1 Detect) indicating whether the flag (7EH pattern) of the procedure signal at the time of G3 transmission is continuously detected for 2 bytes.

ステツプS82においては、G3伝送時の手順信号のデー
タの後に送出されるフラグ（7EHパターン）を検出した
かを表わすフラグEFLGDT（End Flog Detect）に０をセ
ツトする。In step S82, a flag EFLGDT (End Flog Detect) indicating whether a flag (7EH pattern) sent after the data of the procedure signal at the time of G3 transmission is detected is set to 0.

ステツプS84においては、G3伝送時の手順信号の“0"
デリートしたデータを何バイト受信したかを表わすカウ
ンタ（アドレスデータからFCSデータまでのバイト数を
表わす）CNTBYT（Count Byte）に０をセツトする。In step S84, the procedure signal "0" for G3 transmission is used.
Set 0 to a counter (representing the number of bytes from address data to FCS data) CNTBYT (Count Byte) that indicates how many bytes of deleted data have been received.

ステツプS86においては、高速信号のキヤリアを検出
したか否かを表わすフラグCDFLG（Carrier Detect Fla
g）に０をセツトする。In step S86, a flag CDFLG (Carrier Detect Flaver) indicating whether or not the carrier of the high speed signal is detected.
Set 0 to g).

ステツプS88においては、１周期の信号の周波数を解
析した時1850Hzであったと判断することが463回あっ
て、その後、200mSの信号断を検出した時、GI2信号を１
回検出したと判断する。この463回をカウントするのに
使用するカウンタCNT185に463をセツトする。２周期に
１回周波数の解析を行うことが可能であるので、463回
は、合計の1850Hzを検出することに対応する。In step S88, when the frequency of one cycle of the signal was analyzed, it was judged that it was 1850 Hz 463 times, and when a signal loss of 200 mS was detected thereafter, the GI2 signal was changed to 1
Judge that it has detected the number of times. The 463 is set in the counter CNT185 used for counting the 463 times. Since it is possible to analyze the frequency once every two cycles, the total of 463 times is Corresponding to detecting 1850Hz.

26ステツプS90においては、フラグHIPROCが０であるか
を判断する。フラグHIPROCが０の時は、300b/sとトーナ
ル信号の受信に専念すればよいので、V21の受信モード
にモデムをセツト（具体的には、信号線42fに信号レベ
ル「０」の信号を出力する）（ステツプS92）した後、
ステツプS194に進む。フラグHIPROCが０でない時は、高
速信号の受信をメインに行うが、この時、ステツプS94
に進む。In step S90, it is determined whether the flag HIPROC is 0. When the flag HIPROC is 0, all that is necessary is to receive the 300b / s and tonal signals, so set the modem in the V21 reception mode (specifically, output the signal of signal level "0" to the signal line 42f). Yes) (Step S92),
Proceed to step S194. When the flag HIPROC is not 0, high-speed signals are mainly received, but at this time, step S94
Proceed to.

ステツプS94においては、高速信号のトレーニング信
号を受信している区間においては、キヤリア検出回路の
出力は信号レベル「０」となる、即ちキヤリアは検出し
ていないが、この時間より少し短い時間700mSをメモリT
CFCDT（TCF Carrier Detect）にセツトする。In step S94, the output of the carrier detection circuit becomes the signal level "0" in the section where the training signal of the high speed signal is received, that is, the carrier is not detected, but the time 700mS which is a little shorter than this time Memory T
Set to CFCDT (TCF Carrier Detect).

ステツプS96のおいては、信号線42fに信号レベル
「１」の信号を出力し、高速手順を行うことをモデムに
指示する。In step S96, a signal of signal level "1" is output to the signal line 42f to instruct the modem to perform the high speed procedure.

ステツプS98からステツプS114においては、トレーニ
ング信号の受信に向かっているが、まず、20mSの連続し
たSED＝１（信号線40aの信号を入力して判断する）を検
出するとステツプS116に進む。20mSの連続したSED＝１
をチエツクしている時に300b/sの信号の検出と判断する
（信号線32aに信号レベル「１」が出力される）とステ
ツプS112においてフラグHIPROCに０をセツトした後、ス
テツプS78に進む。（ステツプS110においては判断して
いるV21DET＝１とは、信号線32aに信号レベル「１」の
信号が出力されることと等化である）20mS連続したSED
＝１をチエツクしている時にT4がタイムオーバー（６秒
が経過すると、ステツプS194に進む。20mS連続したSED
＝１をチエツクしている時にT1がタイムオーバーする
と、ステツプS106に進み、CMLをオフ（信号線42aに信号
レベル「０」の信号を出力する）し、その後、エラーと
なる（ステツプS108）。From step S98 to step S114, the training signal is received. First, when continuous SED = 1 (determined by inputting the signal of the signal line 40a) of 20 mS is detected, the process proceeds to step S116. 20mS continuous SED = 1
If it is determined that a signal of 300b / s has been detected (a signal level "1" is output to the signal line 32a) during check, the flag HIPROC is set to 0 in step S112, and then the process proceeds to step S78. (V21DET = 1 determined in step S110 is equalization that a signal of signal level "1" is output to the signal line 32a) 20mS continuous SED
T4 timed out while checking = 1 (after 6 seconds, proceed to step S194. 20 mS continuous SED
If T1 times out while checking = 1, the process proceeds to step S106, CML is turned off (a signal of signal level "0" is output to the signal line 42a), and then an error occurs (step S108).

ステツプS116においては、タイマーT5に200mSをセツ
トする。At step S116, the timer T5 is set to 200 mS.

ステツプS118においては、タイマーT3にTCFCDTに格納
された時間、すなわち、700mSをセツトする。In step S118, the timer T3 sets the time stored in TCFCDT, that is, 700 mS.

ステツプS120においては、タイマーT6に250mSをセツ
トする。At step S120, the timer T6 is set to 250 mS.

ステツプS122においては、高速信号のキヤリアを検出
していない（CD＝０）かを判断する。高速信号のキヤリ
アを検出していない（CD＝０）、すなわち、信号線22d
の信号レベルが「０」である時は、ステツプS124に進
む。高速信号のキヤリアを検出している（CD＝１）、す
なわち、信号線22dの信号レベルが「１」である時は、
ステツプS128に進む。In step S122, it is determined whether the carrier of the high speed signal is not detected (CD = 0). High-speed signal carrier is not detected (CD = 0), that is, signal line 22d
When the signal level of is 0, the process proceeds to step S124. When the carrier of the high speed signal is detected (CD = 1), that is, when the signal level of the signal line 22d is "1",
Go to step S128.

ステツプS124においては、タイマーT3がタイムオーバ
ーしたかを判断する。タイマーT3がタイムオーバーする
と、ステツプS126に進む。タイマーT3がタイムオーバー
していないとステツプS130に進む。In step S124, it is determined whether the timer T3 has timed out. When the timer T3 times out, the process proceeds to step S126. If the timer T3 has not timed out, the process proceeds to step S130.

ステツプS126においては、タイマーT3に20mSをセツト
する。In step S126, the timer T3 is set to 20 mS.

ステツプS128においては、タイマーT3に、TCFCDTに格
納された時間、すなわち700mSをセツトする。In step S128, the timer T3 is set to the time stored in TCFCDT, that is, 700 mS.

ステツプS130においては、SED＝０か、すなわち信号
線40aの信号レベルが「０」であるかを判断する。SED＝
０、すなわち、信号線40aの信号レベルが信号レベル
「０」である時はステツプS132に進む。SED＝１、すな
わち、信号線40aの信号レベルが「１」である時は、ス
テツプS136に進む。In step S130, it is determined whether SED = 0, that is, the signal level of the signal line 40a is "0". SED ＝
When 0, that is, when the signal level of the signal line 40a is the signal level "0", the process proceeds to step S132. When SED = 1, that is, when the signal level of the signal line 40a is "1", the process proceeds to step S136.

ステツプS132においては、SED＝１になってから、一
度SED＝０になったので、タイマーT6に10秒をセツトす
る。この時間は、これにより大きくてもよい。すなわ
ち、250mS連続してSED＝１であるということが検出され
なくなればよい。In step S132, since SED = 1, once SED = 0, the timer T6 is set to 10 seconds. This time may thereby be greater. That is, it suffices that SED = 1 is not detected continuously for 250 mS.

ステツブS134においては、タイマーT5がタイムオーバ
ーしたか、すなわち、200mS連続してSED＝０を検出した
かを判断する。タイマーT5がタイムオーバーした、すわ
わち、200mS連続してSED＝０を検出すると、ステツプS1
56に進み、トーナル信号の判定へ向かう。タイマーT5が
タイムオーバーしていない、すなわち、200mS連続してS
ED＝０を検出していないと、ステツプS146に進む。ここ
で、SED＝０の時は、トーナル信号の検定へ進んでいな
いが、これは、本実施例の特徴である。In step S134, it is determined whether the timer T5 has timed out, that is, whether SED = 0 has been detected continuously for 200 mS. When the timer T5 has timed out, that is, 200mS continuously when SED = 0 is detected, step S1
Proceed to 56 to check for tonal signals. Timer T5 has not timed out, that is, 200mS continuously S
If ED = 0 is not detected, the process proceeds to step S146. Here, when SED = 0, it has not proceeded to the verification of the tonal signal, but this is a feature of this embodiment.

ステツプS136においては、SED＝１を検出したので、
タイマーT5に200mSをセツトする。Since SED = 1 was detected in step S136,
Set 200mS to timer T5.

ステツプS138においては、トーナル信号の１周期の解
析が終了したか、すなわち、信号線38aにパルスが発生
したかを判断する。トーナル信号の１周期の解析が終了
した、すなわち、信号線38aにパルスが発生すると、ス
テツプS140に進む、トーナル信号の１周期の解析が終了
していない、すなわち、信号線38aにパルスが発生して
いないと、ステツプS146に進む。In step S138, it is determined whether the analysis of one cycle of the tonal signal is completed, that is, whether a pulse is generated on the signal line 38a. When the analysis of one cycle of the tonal signal is completed, that is, when a pulse is generated on the signal line 38a, the process proceeds to step S140, the analysis of one cycle of the tonal signal is not completed, that is, a pulse is generated on the signal line 38a. If not, proceed to step S146.

ステツプS140においては、トーナルデータを入力、す
なわち、信号線38bの信号を入力する。そして、今、受
信した１周期の信号が1850Hzであるかを判断する。今、
受信した１周期の信号が1850Hzである時は、ステツプS1
42に進む。今、受信した１周期の信号が1850Hzでない時
は、ステツプS146に進む。At step S140, the tonal data is input, that is, the signal on the signal line 38b is input. Then, it is determined whether the received signal of one cycle is 1850 Hz. now,
When the received signal of 1 cycle is 1850Hz, step S1
Proceed to 42. If the received signal of one cycle is not 1850 Hz, the process proceeds to step S146.

ステツプS142においては、カウンタCNT185の値が負で
あるかを判断する。カウンタCNT185の値が負でない時
は、カウンタCNT185の値を１つデクリメント（ステツプ
S144）し、ステツプS146に進む。カウンタCNT185の値が
負である時は、ステツプS146に進む。In step S142, it is determined whether the value of the counter CNT185 is negative. When the value of counter CNT185 is not negative, decrement (step) the value of counter CNT185 by one.
Then, proceed to step S146. When the value of the counter CNT185 is negative, the process proceeds to step S146.

ステツプS146においては、タイマーT6がタイムオーバ
ーしたかを判断する。タイマーT6がタイムオーバーする
と、ステツプS148に進む。タイマーT6がタイムオーバー
していない時は、ステツプS150に進む。In step S146, it is determined whether the timer T6 has timed out. When the timer T6 times out, the process proceeds to step S148. When the timer T6 has not timed out, the process proceeds to step S150.

ステツプS148に進むケースは、SED＝１になってから2
50mS経過しても一度もSED＝０とならずSED＝１のままで
あるのでフラグHIPROCに０をセツトして、バイナリー信
号と、トーナル信号の受信に専念する。The case of going to step S148 is 2 after SED = 1.
Even after 50 mS has passed, SED is never set to 0 and SED remains to be 1. Therefore, 0 is set in the flag HIPROC, and dedicated to receiving the binary signal and the tonal signal.

ステツプS150においては、タイマーT1がタイムオーバ
ーしたかを判断する。タイマーT1がタイムオーバーする
と、ステツプS106に進む。タイマーT1がタイムオーバー
していない時は、ステツプS152に進む。In step S150, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S106. When the timer T1 has not timed out, the process proceeds to step S152.

ステツプS152においては、300b/sの信号を検出した
か、すなわち、信号線32aが信号レベル「１」であるか
を判断する。300b/sの信号を検出した時、すなわち、信
号線32aが信号レベル「１」である時は、ステツプS112
に進む。300b/sの信号を検出していない時、すなわち、
信号線32aが信号レベル「０」である時は、ステツプS15
4に進む。In step S152, it is determined whether the signal of 300b / s is detected, that is, whether the signal line 32a is at the signal level "1". When the signal of 300b / s is detected, that is, when the signal line 32a is at the signal level "1", step S112
Proceed to. When the signal of 300b / s is not detected, that is,
When the signal level of the signal line 32a is "0", step S15
Go to 4.

ステツプS154においては、タイマーT4がタイムオーバ
ーしたかを判断する。タイマーT4がタイムオーバーする
と、ステツプS194に進む。タイマーT4がタイムオーバー
していないと、ステツプS122に進む。In step S154, it is determined whether the timer T4 has timed out. When the timer T4 times out, the process proceeds to step S194. If the timer T4 has not timed out, the process proceeds to step S122.

ステツプS156においては、カウンタCNT185の値が負で
あるか、すなわち、1850Hzを合計0.5秒以上検出したか
を判断する。カウンタCNT185の値が負、すなわち、1850
Hzを合計0.5秒以上検出した時は、ステツプS158に進
む。カウンタCNT185の値が正または零すなわち、1850Hz
を合計05秒以上検出していない時は、ステツプS164に進
む。In step S156, it is determined whether the value of the counter CNT185 is negative, that is, whether 1850 Hz is detected for a total of 0.5 seconds or more. The value of counter CNT185 is negative, that is, 1850
When Hz is detected for 0.5 seconds or more in total, the process proceeds to step S158. The value of counter CNT185 is positive or zero, that is, 1850Hz
If no is detected for a total of 05 seconds or more, the process proceeds to step S164.

ステツプS158においては、信号断を検出し、かつ、18
50Hzを合計0.5秒以上検出しているのでGI2DETを１つイ
ンクリメントする。In step S158, the signal disconnection is detected, and 18
GI2DET is incremented by 1 because 50Hz is detected for a total of 0.5 seconds or more.

ステツプS160においては、カウンタGI2DETが２未満で
あるか、すなわち、GI2信号を２回未満受信したかを判
断する。カウンタGI2DETが２未満、すなわち、GI2信号
を２回未満受信した場合は、ステツプS164に進む。カウ
ンタGI2DETが２以上、すなわち、GI2を２回以上受信し
た場合は、ステツプS162に進む。In step S160, it is determined whether the counter GI2DET is less than 2, that is, the GI2 signal is received less than twice. If the counter GI2DET is less than 2, that is, if the GI2 signal is received less than twice, the process proceeds to step S164. If the counter GI2DET is 2 or more, that is, if GI2 is received twice or more, the process proceeds to step S162.

ステツプS162においては、相手機は、G2機だと判断
し、G2モードの伝送へ進む。In step S162, the partner machine determines that it is a G2 machine, and proceeds to G2 mode transmission.

ステツプS164においては、CNT185に463をセツトす
る。In step S164, 463 is set in CNT185.

ステツプS166においては、CD＝１であるか、すなわち
信号線22dの信号レベルが「１」であるかを判断する。C
D＝１である、すなわち、信号線22dの信号レベルが
「１」である時は、ステツプS168に進む。CD＝０であ
る、すなわち、信号線22dの信号レベルが「０」である
時は、ステツプS172に進む。In step S166, it is determined whether CD = 1, that is, whether the signal level of the signal line 22d is "1". C
When D = 1, that is, when the signal level of the signal line 22d is "1", the process proceeds to step S168. When CD = 0, that is, when the signal level of the signal line 22d is "0", the process proceeds to step S172.

ステツプS168においては、タイマーT3がタイムオーバ
ーしたか、すなわち、20mS連続してCD＝１を検出したか
を判断する。タイマーT3がタイムオーバーした、すなわ
ち、20mS連続してCD＝１を検出すると、フラグCDFLGに
１をセツト（ステツプS170）した後、ステツプS194に進
む。タイマーT3がタイムオーバーしていない、すなわ
ち、20mS連続してCD＝１を検出していないと、ステツプ
S174に進む。In step S168, it is determined whether the timer T3 has timed out, that is, whether CD = 1 has been detected continuously for 20 mS. When the timer T3 has timed out, that is, when CD = 1 is continuously detected for 20 mS, the flag CDFLG is set to 1 (step S170), and then the process proceeds to step S194. If the timer T3 has not timed out, that is, if CD = 1 is not detected continuously for 20 mS, the step
Proceed to S174.

ステツプS172においては、タイマーT3に20mSをセツト
する。In step S172, the timer T3 is set to 20 mS.

ステツプS174においては、SED＝１であるか、すなわ
ち信号線40aが信号レベル「１」であるかを判断する。S
ED＝１である、すなわち、信号線40aが信号レベル
「１」である時はステツプS178に進む。SED＝０であ
る、すなわち、信号線40aが信号レベル「０」である時
は、ステツプS176に進む。In step S174, it is determined whether SED = 1, that is, whether the signal line 40a has the signal level "1". S
When ED = 1, that is, when the signal line 40a has the signal level "1", the process proceeds to step S178. When SED = 0, that is, when the signal level of the signal line 40a is "0", the process proceeds to step S176.

ステツプS176においては、タイマーT5がタイムオーバ
ーしたか、すなわち、200mS連続してSED＝０を検出した
かを判断する。タイマーT5がタイムオーバーした、すな
わち、200mS連続してSED＝０を検出すると、ステツプS1
56に進み、トーナル信号の判定へ向かう。タイマーT5が
タイムオーバーしていない、すなわち、200mS連続してS
ED＝０を検出していないと、ステツプS188に進む。ここ
で、SED＝０の時は、トーナル信号の検定へ進んでいな
いが、これは、本実施例の特徴である。In step S176, it is determined whether the timer T5 has timed out, that is, whether SED = 0 has been detected continuously for 200 mS. When timer T5 times out, that is, when SED = 0 is detected for 200mS continuously, step S1
Proceed to 56 to check for tonal signals. Timer T5 has not timed out, that is, 200mS continuously S
If ED = 0 is not detected, the process proceeds to step S188. Here, when SED = 0, it has not proceeded to the verification of the tonal signal, but this is a feature of this embodiment.

ステツプS178においては、SED＝１を検出したので、
タイマーT5に200mSをセツトする。Since SED = 1 was detected in step S178,
Set 200mS to timer T5.

ステツプS180においては、トーナル信号の１周期の解
析が終了したか、すなわち、信号線38aにパルスが発生
したかを判断する。トーナル信号の１周期の解析が終了
した、すなわち、信号線38aにパルスが発生すると、ス
テツプS182に進む。トーナル信号の１周期の解析が終了
していない、すなわち、信号線38aにパルスが発生して
いないと、ステツプS188に進む。In step S180, it is determined whether the analysis of one cycle of the tonal signal is completed, that is, whether a pulse is generated on the signal line 38a. When the analysis of one cycle of the tonal signal is completed, that is, when a pulse is generated on the signal line 38a, the process proceeds to step S182. If the analysis of one cycle of the tonal signal is not completed, that is, if no pulse is generated on the signal line 38a, the process proceeds to step S188.

ステツプS182においては、トーナルデータを入力、す
なわち、信号線38bの信号を入力する。そして、今、受
信した１周期の信号が1850Hzであるかを判断する。今、
受信した１周期の信号が1850Hzである時は、ステツプS1
84に進む。今、受信した１周期の信号が1850Hzでない時
は、ステツプS188に進む。In step S182, the tonal data is input, that is, the signal on the signal line 38b is input. Then, it is determined whether the received signal of one cycle is 1850 Hz. now,
When the received signal of 1 cycle is 1850Hz, step S1
Continue to 84. If the received signal of one cycle is not 1850 Hz, the process proceeds to step S188.

ステツプS184においては、カウンタCNT185の値が負で
あるかを判断する。カウンタCNT185の値が負でない時
は、カウンタCNT185の値を１つデクリメント（ステツプ
S186）し、ステツプS188に進む。カウンタCNT185の値が
負である時は、ステツプS188に進む。In step S184, it is determined whether the value of the counter CNT185 is negative. When the value of counter CNT185 is not negative, decrement (step) the value of counter CNT185 by one.
S186) and proceed to step S188. When the value of the counter CNT185 is negative, the process proceeds to step S188.

ステツプS188においては、タイマーT1がタイムオーバ
ーしたかを判断する。タイマーT1がタイムオーバーする
と、ステツプS106に進む。タイマーT1がタイムオーバー
していないとステツプS190に進む。In step S188, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S106. If the timer T1 has not timed out, the process proceeds to step S190.

ステツプS190においては、300b/sの信号を検出した
か、すなわち、信号線32aが信号レベル「１」であるか
を判断する。300b/sの信号を検出した、すなわち、信号
線32aが信号レベル「１」である時は、ステツプS112に
進む。300b/sの信号を検出していない、すなわち、信号
線32aが信号レベル「０」である時は、ステツプS192に
進む。In step S190, it is determined whether a signal of 300b / s is detected, that is, whether the signal line 32a is at the signal level "1". When the signal of 300b / s is detected, that is, when the signal line 32a is at the signal level "1", the process proceeds to step S112. When the signal of 300b / s is not detected, that is, when the signal line 32a has the signal level "0", the process proceeds to step S192.

ステツプS192においては、タイマーT4がタイムオーバ
ーしたかを判断する。タイマーT4がタイムオーバーする
と、ステツプS194に進む。タイマーT4がタイムオーバー
していないと、ステツプS166に進む。In step S192, it is determined whether the timer T4 has timed out. When the timer T4 times out, the process proceeds to step S194. If the timer T4 has not timed out, the process proceeds to step S166.

ステツプS194においては、カウンタCNT185に463をセ
ツトする。In step S194, 463 is set in the counter CNT185.

ステツプS200においては、タイマーT5に200mSをセツ
トする。In step S200, timer T5 is set to 200 mS.

ステップS202においては、300b/sあるいは高速データ
のバイトデータ受信のタイミングであるか、すなわち、
信号線30aにパルスが発生したかを判断する。300b/sあ
るいは、高速データのバイトデータ受信のタイミングで
ある時、すなわち、信号線30aにパルスが発生した時
は、ステツプS242に進む。300b/sあるいは、高速データ
のバイトデータ受信のタイミングでない時、すなわち、
信号線30aにパルスが発生していない時は、ステツプS20
4に進む。In step S202, is it the timing of byte data reception of 300b / s or high-speed data, that is,
It is determined whether a pulse is generated on the signal line 30a. If the timing is 300b / s or byte data reception of high-speed data, that is, if a pulse is generated on the signal line 30a, the process proceeds to step S242. 300b / s or when it is not the timing of high-speed data byte data reception, that is,
When no pulse is generated on the signal line 30a, step S20
Go to 4.

ステツプS204においては、フラグCDFLGが０である
か、すなわち、高速信号のキヤリア信号を検出していな
いかを判断する。フラグCDFLGが０である、すなわち、
高速信号のキヤリアを検出していない時は、ステツプS2
06に進む。フラグCDFLGが１である、すなわち、高速信
号のキヤリアを検出している時は、トーナル信号の検定
を行わずにステツプS216に進む。これは、本実施例の特
徴である。In step S204, it is determined whether the flag CDFLG is 0, that is, whether the high speed carrier signal is not detected. The flag CDFLG is 0, that is,
When the carrier of high speed signal is not detected, step S2
Go to 06. When the flag CDFLG is 1, that is, when the carrier of the high speed signal is detected, the tonal signal is not verified and the process proceeds to step S216. This is a feature of this embodiment.

ステツプS206においては、SED＝１であるか、すなわ
ち、信号線40aが信号レベル「１」であるかを判断す
る。SED＝１である、すなわち、信号線40aが信号レベル
「１」である時は、ステツプS208に進む。SED＝０であ
る、すなわち、信号線40aが信号レベル「０」である時
は、トーナル信号の検定は行わずにステツプS216に進
む。これは、本実施例の特徴である。In step S206, it is determined whether SED = 1, that is, whether the signal line 40a has a signal level "1". When SED = 1, that is, when the signal line 40a is at the signal level "1", the process proceeds to step S208. When SED = 0, that is, when the signal level of the signal line 40a is "0", the tonal signal is not verified and the process proceeds to step S216. This is a feature of this embodiment.

ステツプS208においては、トーナル信号の１周期の解
析が終了したか、すなわち、信号線38aにパルスが発生
したかを判断する。トーナル信号の１周期の解析が終了
した、すなわち、信号線38aにパルスが発生すると、ス
テツプS210に進む。トーナル信号の１周期の解析が終了
していない、すなわち、信号線38aにパルスが発生して
いないと、ステツプS126に進む。In step S208, it is determined whether analysis of one cycle of the tonal signal is completed, that is, whether a pulse is generated on the signal line 38a. When the analysis of one cycle of the tonal signal is completed, that is, when a pulse is generated on the signal line 38a, the process proceeds to step S210. If the analysis of one cycle of the tonal signal is not completed, that is, if no pulse is generated on the signal line 38a, the process proceeds to step S126.

ステツプS210においては、トーナルデータを入力、す
なわち、信号線38bの信号を入力する。そして、今、受
信した１周期の信号が1850Hzであるかを判断する。今、
受信した１周期の信号が1850Hzである時は、ステツプS2
12に進む。今、受信した１周期の信号が1850Hzでない時
は、ステツプS216に進む。In step S210, the tonal data is input, that is, the signal on the signal line 38b is input. Then, it is determined whether the received signal of one cycle is 1850 Hz. now,
If the received signal of one cycle is 1850Hz, step S2
Go to 12. If the received signal of one cycle is not 1850 Hz, the process proceeds to step S216.

ステツプS212においては、カウンタCNT185の値が負で
あるかを判断する。カウンタCNT185の値が負でない時
は、カウンタCNT185の値を１つデクリメント（ステツプ
S214）し、ステツプS216に進む。カウンタCNT185の値が
負である時は、ステツプS216に進む。In step S212, it is determined whether the value of the counter CNT185 is negative. When the value of counter CNT185 is not negative, decrement (step) the value of counter CNT185 by one.
Then, proceed to step S216. When the value of the counter CNT185 is negative, the process proceeds to step S216.

ステツプS216においては、SED＝１であるか、すなわ
ち、信号線40aが信号レベル「１」であるかを判断す
る。SED＝１である、すなわち、信号線40aが信号レベル
「１」である時は、ステツプS218に進む。SED＝０であ
る時、すなわち、信号線40aが信号レベル「０」である
時は、ステツプS222に進む。In step S216, it is determined whether SED = 1, that is, the signal level of the signal line 40a is "1". When SED = 1, that is, when the signal line 40a has the signal level "1", the process proceeds to step S218. When SED = 0, that is, when the signal level of the signal line 40a is "0", the process proceeds to step S222.

ステツプS218においては、SED＝１を検出したので、
タイマーT5に200mSをセツトする。Since SED = 1 was detected in step S218,
Set 200mS to timer T5.

ステツプS220においては、タイマーT1がタイムオーバ
ーしたかを判断する。タイマーT1がタイムオーバーする
と、ステツプS106に進む。タイマーT1がタイムオーバー
していないと、ステツプS202に進む。In step S220, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S106. If the timer T1 has not timed out, the process proceeds to step S202.

ステツプS222においては、タイマーT5がタイムオーバ
ーしたか、すなわち、200mS連続してSED＝０を検出した
かを判断する。タイマーT5がタイムオーバーした、すな
わち、200mS連続してSED＝０を検出すると、ステツプS2
24に進む。タイマーT5がタイムオーバーしていない、す
なわち、200mS連続してSED＝０を検出していないと、ス
テツプS220に進む。In step S222, it is determined whether the timer T5 has timed out, that is, whether SED = 0 is detected continuously for 200 mS. When the timer T5 has timed out, that is, when SED = 0 is detected continuously for 200 mS, step S2
Proceed to 24. If the timer T5 has not timed out, that is, if SED = 0 is not continuously detected for 200 mS, the process proceeds to step S220.

ステツプS224においては、フラグCDFLGが０である
か、すなわち、高速信号のキヤリア信号を検出していな
いかを判断する。フラグCDFLGが０である時、すなわ
ち、高速信号のキヤリアを検出していない時は、ステツ
プS226に進む。フラグCDFLGが１である時、すなわち、
高速信号のキヤリアを検出している時は、トーナルの検
定を行わずにステツプS228に進む。これは、本実施例の
特徴である。In step S224, it is determined whether the flag CDFLG is 0, that is, whether the carrier signal of the high speed signal is detected. When the flag CDFLG is 0, that is, when the carrier of the high speed signal is not detected, the process proceeds to step S226. When the flag CDFLG is 1, that is,
When the carrier of the high speed signal is detected, the tonal verification is not performed and the process proceeds to step S228. This is a feature of this embodiment.

ステツプS226においては、カウンタCNT185の値が負で
あるか、すなわち、1850Hzを合計0.5秒以上検出したか
を判断する。カウンタCNT185の値が負の時、すなわち、
1850Hzを合計５秒以上検出した時は、ステツプS232に
進む。カウンタCNT185の値が正または“0"の時、すなわ
ち、1850Hzを合計0.5秒以上検出していない時は、ステ
ツプS228に進む。In step S226, it is determined whether the value of the counter CNT185 is negative, that is, whether 1850 Hz is detected for a total of 0.5 seconds or more. When the value of the counter CNT185 is negative, that is,
If 1850 Hz is detected for a total of 5 seconds or longer, proceed to step S232. When the value of the counter CNT185 is positive or "0", that is, when 1850 Hz is not detected for 0.5 seconds or more in total, the process proceeds to step S228.

ステツプS228においては、フラグHIPROCに１をセツト
する。In step S228, 1 is set in the flag HIPROC.

ステツプS230においては、タイマーT1がタイムオーバ
ーしたかを判断する。タイマーT1がタイムオーバーする
とステツプS106に進む。タイマーT1がタイムオーバーし
ていないと、ステツプS78に進む。In step S230, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S106. If the timer T1 has not timed out, the process proceeds to step S78.

ステツプS232においては、信号断を検出し、かつ、18
50Hzを合計して0.5秒以上検出しているので、GI2DETを
１つインクリメントする。In step S232, a signal loss is detected and
GI2DET is incremented by 1 because 50 Hz is detected in total for 0.5 seconds or more.

ステツプS234においては、フラグFLG1DTが０であるか
を判断する。フラグFLG1DTが０である時は、ステツプS2
38に進む。フラグFLG1DTが０でない時は、ステツプS236
に進む。In step S234, it is determined whether the flag FLG1DT is 0. When the flag FLG1DT is 0, step S2
Proceed to 38. When the flag FLG1DT is not 0, step S236
Proceed to.

ステツプS236においては、カウンタGI2DETが３未満で
あるか、すなわち、GI2信号を３回未満受信したかを判
断する。カウンタGI2DETが３未満、すなわち、GI2信号
を３回未満受信した場合は、ステツプS228に進む。カウ
ンタGI2DETが３以上、すなわち、GI2信号を３回以上受
信した場合は、ステツプS240に進む。In step S236, it is determined whether the counter GI2DET is less than 3, that is, the GI2 signal is received less than 3 times. If the counter GI2DET is less than 3, that is, if the GI2 signal is received less than 3 times, the process proceeds to step S228. When the counter GI2DET is 3 or more, that is, when the GI2 signal is received 3 or more times, the process proceeds to step S240.

ステツプS238においては、カウンタGI2DETが２未満で
あるか、すなわち、GI2信号を２回未満受信したかを判
断する。カウンタGI2DETが２未満、すなわち、GI2信号
を２回未満受信した場合は、ステツプS228に進む。カウ
ンタGI2DETが２以上、すなわち、GI2信号を２回以上受
信した場合は、ステツプS240に進む。In step S238, it is determined whether the counter GI2DET is less than 2, that is, the GI2 signal is received less than twice. If the counter GI2DET is less than 2, that is, if the GI2 signal is received less than twice, the process proceeds to step S228. When the counter GI2DET is 2 or more, that is, when the GI2 signal is received twice or more, the process proceeds to step S240.

ステツプS240においては、相手機はG2機だと判断し、
G2モードの伝送へ進む。In Step S240, it is judged that the other machine is G2,
Proceed to G2 mode transmission.

ステツプS242においては、フラグの検出を行う。２バ
イト連続した7EH（フラグパターン）を検出するとフラ
グFLG1DTに１をセツトし、２バイト連続の7EH、そして
次のバイトデータが7EH以外を検出した時フラグFLGDET
に１をセツトする。ここでは、１バイトのデータを入力
し、１ビツトずつ処理して８ビツトの処理が終了する
と、ステツプS244に進む。In step S242, a flag is detected. When 7EH (flag pattern) that continues 2 bytes is detected, 1 is set to the flag FLG1DT, and when 7EH continues for 2 bytes and the next byte data is other than 7EH, flag FLGDET
Set 1 to. Here, when 1-byte data is input and processed by 1 bit and the processing of 8 bits is completed, the process proceeds to step S244.

ステツプS244においては、フラグFLGDETが０であるか
を判断する。フラグFLGDETが０である時は、ステツプS2
04に進む。フラグFLGDETが０でない時はステツプS246に
進む。In step S244, it is determined whether the flag FLGDET is 0. When the flag FLGDET is 0, step S2
Go to 04. When the flag FLGDET is not 0, the process proceeds to step S246.

ステツプS246においては、バイナリーデータの受信を
行う。300b/sあるいは高速信号のバイトデータの受信タ
イミング、すなわち、信号線30aにパルスが発生する
と、１バイトのデータを信号線30bより入力する。そし
て、１ビツトずつ処理する。このバイナリーデータの受
信を行っている時、200mS連続したSED＝０、あるいは、
128バイトのデータを受信してもクローズドフラグを検
出しない時は、ステツプS248に進む。また、タイマーT1
がタイムオーバーした時は、CMLをオフして、エラーと
なる。また、クローズドフラグを検出すると、フラグEF
LGDTに１をセツトし、ステツプS248に進む。In step S246, binary data is received. At the reception timing of byte data of 300b / s or high-speed signal, that is, when a pulse occurs on the signal line 30a, 1-byte data is input from the signal line 30b. Then, it processes one bit at a time. When receiving this binary data, SED = 0 for 200mS continuously, or
If the closed flag is not detected even when the 128-byte data is received, the process proceeds to step S248. Also, timer T1
When is over, CML is turned off and it becomes an error. When a closed flag is detected, the flag EF
Set 1 to LGDT and proceed to step S248.

ステツプS248においては、フラグEFLGDTが０である
か、すなわち、クローズドフラグを検出していないかを
判断する。フラグEFLGDTが０、すなわち、クローズドフ
ラグを検出していない時は、ステツプS76に進む。フラ
グEFLGDTが１、すなわち、クローズドフラグを検出して
いる時は、ステツプS250に進む。In step S248, it is determined whether the flag EFLGDT is 0, that is, the closed flag is not detected. When the flag EFLGDT is 0, that is, when the closed flag is not detected, the process proceeds to step S76. When the flag EFLGDT is 1, that is, when the closed flag is detected, the process proceeds to step S250.

ステツプS250においては、受信したデータのバイト数
（アドレスフイールドからFCSフイールドまで）が５以
上であるかを判断する。受信したデータのバイト数が５
未満というのは、そのデータを正しく受信していないの
で、ステツプS76に進む。受信したデータのバイト数が
５以上の時は、ステツプS252に進む。In step S250, it is determined whether the number of bytes of the received data (from address field to FCS field) is 5 or more. The number of bytes of received data is 5
If it is less than the value, the data is not correctly received, and thus the process proceeds to step S76. If the number of bytes of the received data is 5 or more, the process proceeds to step S252.

ステツプS252においては、FCSエラーはないかを判断
する。FCSエラーがある時は、ステツプS76に進む。FCS
エラーがない時は、ステツプS254に進む。In step S252, it is determined whether there is an FCS error. If there is an FCS error, proceed to step S76. FCS
If there is no error, proceed to step S254.

ステツプS254においては、受信したバイナリ信号ある
いは高速信号の解析を行う。At step S254, the received binary signal or high speed signal is analyzed.

ステツプS256においては、有意信号を検出したかを判
断する。有意信号を検出した時は、ステツプS258に進
む。有意信号を検出していない時は、ステツプS264に進
む。In step S256, it is determined whether a significant signal has been detected. When the significant signal is detected, the process proceeds to step S258. If no significant signal is detected, the process proceeds to step S264.

ステツプS258においては、今、受信したデータは、最
終フレームであるかを判断する。今、受信したデータが
最終フレームである場合は、ステツプS264に進む。今、
受信したデータが最終フレームでない場合は、ステツプ
S260に進む。In step S258, it is determined whether the received data is the final frame. If the received data is the final frame, the process proceeds to step S264. now,
If the received data is not the last frame, step
Proceed to S260.

ステツプS260においては、フラグFLGDETに０をセツト
する。In step S260, the flag FLGDET is set to 0.

ステツプS262においては、フラグEFLGDTに０をセツト
する。In step S262, 0 is set in the flag EFLGDT.

ステツプS264においては、フラグパターン（7EH）の
バイトデータ、次のデータがフラグパターン（7EH）以
外のバイトデータを10秒以内に検出すると、ステツプS2
26に進む。10秒以内に7EHのバイトデータ、次にデータ
が7EH以外のバイトデータを検出できない時はCMLをオフ
して、エラーとなる。ステツプS266においては、タイマ
ーT5に10秒をセツトする。In step S264, if the byte data of the flag pattern (7EH) and the byte data other than the flag pattern (7EH) are detected within 10 seconds, step S2
Proceed to 26. If the byte data of 7EH and the byte data other than 7EH cannot be detected within 10 seconds, CML is turned off and an error occurs. In step S266, timer T5 is set for 10 seconds.

ステツプS268においては、タイマーT3に200mSをセツ
トする。At step S268, the timer T3 is set to 200 mS.

ステツプS270においては、SED＝１であるか、すなわ
ち、信号線40aが信号レベル「１」であるかを判断す
る。SED＝１である、すなわち、信号線40aが信号レベル
「１」である時は、ステツプS272に進む。SED＝０であ
る時、すなわち、信号線40aが信号レベル「０」である
時は、ステツプS274に進む。In step S270, it is determined whether SED = 1, that is, whether the signal line 40a has the signal level "1". When SED = 1, that is, when the signal line 40a is at the signal level "1", the process proceeds to step S272. When SED = 0, that is, when the signal level of the signal line 40a is "0", the process proceeds to step S274.

ステツプS272においては、タイマーT5がタイムオーバ
ーしたかを判断する。タイマーT5がタイムオーバーする
と、ステツプS278に進む。タイマーT5がタイムオーバー
していないと、ステツプS268に進む。In step S272, it is determined whether the timer T5 has timed out. When the timer T5 times out, the process proceeds to step S278. If the timer T5 has not timed out, the process proceeds to step S268.

ステツプS274においては、タイマーT3がタイムオーバ
ーしたかを判断する。タイマーT3がタイムオーバーす
る、すなわち、200mS連続したSED＝０を検出するとステ
ツプS278に進み、高速信号あるいはバイナリー信号の断
と判断しG3モードへの手順へ進む。ここで、バイナリー
信号を検出した時は、200mS連続したSED＝０を検出しな
くてもよい。タイマーT3がタイムオーバーしていない時
は、ステツプS276に進む。In step S274, it is determined whether the timer T3 has timed out. When the timer T3 times out, that is, when 200 mS continuous SED = 0 is detected, the process proceeds to step S278, where it is determined that the high speed signal or the binary signal is disconnected, and the process proceeds to the G3 mode. Here, when a binary signal is detected, 200 mS continuous SED = 0 may not be detected. If timer T3 has not timed out, proceed to step S276.

ステツプS276においては、タイマーT5がタイムオーバ
ーしたかを判断する。タイマーT5がタイムオーバーする
と、ステツプS278に進む。タイマーT5がタイムオーバー
していないと、ステツプS270に進む。In step S276, it is determined whether the timer T5 has timed out. When the timer T5 times out, the process proceeds to step S278. If the timer T5 has not timed out, the process proceeds to step S270.

ステツプS280は、前手順を表わしている。ステツプS2
80に進む状態では、受信状態であり、CFR信号を送出し
た後、ステツプS282に進む。Step S280 represents the pre-procedure. Step S2
In the state of proceeding to 80, it is the receiving state, and after transmitting the CFR signal, the program proceeds to step S282.

ステツプS282においては、フラグHIPROCが０である
か、すなわち、高速信号の手順は行わないかを判断す
る。フラグHIPROCが０、すなわち、高速信号の手順は行
わない時は、従来のフアクシミリ装置と同じ画信号の受
信へ向かう（ステツプS284）。フラグHIPROCが１、すな
わち、高速信号の手順を行う時は、ステツプS286に進
む。In step S282, it is determined whether the flag HIPROC is 0, that is, whether the high speed signal procedure is not performed. When the flag HIPROC is 0, that is, when the high-speed signal procedure is not performed, reception of the same image signal as in the conventional facsimile apparatus is started (step S284). When the flag HIPROC is 1, that is, when the procedure for the high speed signal is performed, the process proceeds to step S286.

ステツプS286においては、これから行う画信号の受信
は、2400b/sであるかを判断する。これから行う画信号
の受信が2400b/sである時は、ステツプS294に進む。こ
れから行う画信号の受信が2400b/sでない時は、ステツ
プS288に進む。In step S286, it is determined whether the image signal to be received is 2400b / s. If the image signal to be received is 2400b / s, the process proceeds to step S294. If the image signal to be received is not 2400b / s, the process proceeds to step S288.

ステツプS288においては、トレーニング受信が良好で
あるかを判断する。トレーニング受信が良好の時は、ス
テツプS292に進み、画信号の受信を行う。トレーニング
受信が良好でない時は、ステツプS290に進み、2400b/s
の受信モードにモデムをセツトし、手順信号の受信へ進
む。In step S288, it is determined whether the training reception is good. If the training reception is good, the flow proceeds to step S292 to receive the image signal. If the training reception is not good, proceed to step S290, 2400b / s
Set the modem to receive mode and proceed to receive procedure signal.

ステツプS294は、トレーニング受信を表わしている。 Step S294 represents training reception.

ステツプS296においては、タイマーT3に10秒をセツト
する。In step S296, the timer T3 is set to 10 seconds.

ステツプS298においては、２バイト連続したフラグパ
ターン（7EH）を検出したかを判断する。２バイト連続
した7EHを検出すると、ステツプS300に進み、高速信号
での手順信号の受信へ進む。２バイト連続した7EHを検
出していないと、ステツプS302に進む。In step S298, it is determined whether or not a flag pattern (7EH) having two consecutive bytes has been detected. When 7EH consecutively for 2 bytes is detected, the process proceeds to step S300 to receive the procedure signal by the high speed signal. If 7EH consecutive for 2 bytes is not detected, the process proceeds to step S302.

ステツプS302においては、画信号のEoL（End of Lin
e）信号を検出したかを判断する。画信号のEoL信号を検
出すると、ステツプS306に進み、画信号の受信へ進む。
画信号のEoL信号を検出していないとステツプS304に進
む。In step S302, the EoL (End of Lin)
e) Determine if a signal is detected. When the EoL signal of the image signal is detected, the process proceeds to step S306, and the process proceeds to the reception of the image signal.
If the EoL signal of the image signal is not detected, the process proceeds to step S304.

ステツプS304においては、タイマーT3がタイムオーバ
ーしたかを判断する。タイマーT3がタイムオーバーする
と、ステツプS106に進む。タイマーT3がタイムオーバー
していないと、ステツプS298に進む。In step S304, it is determined whether the timer T3 has timed out. When the timer T3 times out, the process proceeds to step S106. If the timer T3 has not timed out, the process proceeds to step S298.

以上のように本実施例では、まず2400bpsのバイナリ
信号（高速信号）の通信手順かどうかをメインに判断し
ているが、300bpsのバイナリ信号の通信手順かどうか、
トーナル信号の通信手順かどうかをメインに判断するよ
うにしてもよい。As described above, in the present embodiment, first, it is mainly determined whether or not the communication procedure of the binary signal (high-speed signal) of 2400 bps, but whether the communication procedure of the binary signal of 300 bps,
It may be possible to mainly determine whether the communication procedure is a tonal signal.

又、本実施例としてG2,G3機能を有するフアクシミリ
装置を例に説明したが、フアクシミリ装置に限らず、例
えば伝送速度等が異なるように複数の種類の信号の通信
を行うことが可能なデータ通信装置にはすべて実施でき
る。Further, although the facsimile equipment having the G2 and G3 functions has been described as an example in the present embodiment, it is not limited to the facsimile equipment, and for example, data communication capable of performing communication of a plurality of types of signals such that transmission speeds are different. The device can all be implemented.

〔effect〕

以上の様に、本発明によれば、通信手順中にノイズ等
が混入しても、トーナル手順信号と第１と第２のバイナ
リ手順信号を適切に識別することができ、しかも高速の
第１のバイナリ手順を速やかに実行できる。As described above, according to the present invention, the tonal procedure signal and the first and second binary procedure signals can be appropriately discriminated from each other even if noise or the like is mixed during the communication procedure, and the high-speed first procedure signal can be obtained. The binary procedure can be executed quickly.

[Brief description of drawings]

第１図は、本実施例のフアクシミリ装置の構成を示した
ブロツク図、第２図は、トーナル信号を示した図、第３図は、高速信号とバイナリー信号とトーナル信号を
有するフアクシミリ装置の手順の一例を示した図、第４図は、2400b/sの信号を示した図、第５図（１）〜（11）は、第１図制御回路42の制御動作
を示したフローチヤート図である。２……NCU、４……電話機、６……ハイブリツド回路、
８……読取回路、10……符合化回路、12……V27terある
いはV29変調器、14……P/S変換回路、16……V21変調
器、18……トーナル信号送出回路、20……加算回路、22
……V27terあるいはV29復調器、24……複合化回路、26
……記録回路、28……V21復調器、30……S/P変換回路、
32……300b/s検出回路、34……増幅回路、36……２値化
回路、38……トーナルカウンタ回路、40……信号有無検
出回路、42……制御回路。FIG. 1 is a block diagram showing the configuration of the facsimile machine of this embodiment, FIG. 2 is a diagram showing a tonal signal, and FIG. 3 is a procedure of the facsimile machine having a high speed signal, a binary signal and a tonal signal. FIG. 4 shows an example of FIG. 4, FIG. 4 shows a signal of 2400 b / s, and FIGS. 5 (1) to (11) are flow charts showing the control operation of the control circuit 42 in FIG. is there. 2 ... NCU, 4 ... Phone, 6 ... Hybrid circuit,
8 ... reading circuit, 10 ... encoding circuit, 12 ... V27ter or V29 modulator, 14 ... P / S conversion circuit, 16 ... V21 modulator, 18 ... tonal signal sending circuit, 20 ... addition Circuit, 22
...... V27ter or V29 demodulator, 24 …… Composite circuit, 26
...... Recording circuit, 28 …… V21 demodulator, 30 …… S / P conversion circuit,
32 ... 300b / s detection circuit, 34 ... amplification circuit, 36 ... binarization circuit, 38 ... tonal counter circuit, 40 ... signal presence / absence detection circuit, 42 ... control circuit.

Claims

(57) [Claims]

1. A tonal procedure signal each containing a common frequency component, a first binary procedure signal at a first transmission rate, and a second binary procedure at a second transmission rate lower than the first transmission rate. Each of the signals is judged to be received, and the data communication in response to the reception of the tonal procedure signal, the data communication in response to the reception of the first binary procedure signal, or the second
In a data communication device for performing data communication according to the reception of the binary procedure signal, a first detector for detecting the presence / absence of a signal from a line and a second detector for detecting a signal component specific to the first binary procedure signal. Means, third detecting means for detecting a signal component specific to the second binary procedure signal, reception determination processing of the tonal procedure signal, reception determination processing of the first binary procedure signal, and the second binary There is control means for selectively executing the procedure signal reception determination processing according to the detection by the first, second and third detection means, and the control means has the tonal procedure signal and the first procedure.
During the execution period of the reception determination process of the binary procedure signal, the reception determination process of the tonal procedure signal is interrupted and the reception determination process of the first binary procedure signal is executed according to the detection by the second detection means. When the reception procedure of the tonal procedure signal and the second binary procedure signal is determined according to the detection by the third detecting means, and the first detecting means detects that there is a signal from the line, A data communication apparatus, characterized in that reception processing of a tonal procedure signal is executed.

2. The control means interrupts the reception determination processing of the tonal procedure signal and executes the reception determination processing of the first binary procedure signal, and the first detection means operates for a predetermined time. The data communication device according to claim 1, wherein when the absence of a signal is detected, a reception determination process of the tonal procedure signal and the first binary procedure signal is executed.