JPH0815294B2

JPH0815294B2 - Data receiving device

Info

Publication number: JPH0815294B2
Application number: JP61126885A
Authority: JP
Inventors: 武弘吉田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1986-05-31
Filing date: 1986-05-31
Publication date: 1996-02-14
Anticipated expiration: 2011-02-14
Also published as: JPS62283761A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、バイナリ信号およびトーナル信号を受信す
る機能を備えたデータ受信装置に関するものである。TECHNICAL FIELD The present invention relates to a data receiving device having a function of receiving a binary signal and a tonal signal.

［従来の技術］この種のデータ受信装置としては、従来からファクシ
ミリ装置が広く知られている。これらファクシミリ装置
のうちG2およびG3機能を併せ持つファクシミリ装置は、
前手順において、通信相手方から送出されるバイナリ信
号あるいはトーナル信号のいずれかを受信する必要があ
る。[Prior Art] As a data receiving apparatus of this type, a facsimile apparatus has been widely known. Among these facsimile machines, the one that has both G2 and G3 functions is
In the pre-procedure, it is necessary to receive either the binary signal or the tonal signal sent from the communication partner.

すなわち、従来のファクシミリ装置が送信状態にある
とき、DIS（Digital Identification Signal:デジタル
識別信号）などのバイナリ信号あるいはGI（Group Iden
tification:グループ識別）などのトーナル信号を最初
に受信する。That is, when a conventional facsimile apparatus is in a transmitting state, a binary signal such as DIS (Digital Identification Signal) or GI (Group Iden).
The tonal signal such as tification (group identification) is received first.

そして、バイナリ信号を受信した時には当該バイナリ
信号に基づいた手順に従い、CCITT勧告G3伝送動作を行
う。ここで、バイナリ信号「０」は1850Hz、「１」は16
50Hzによって表される。When a binary signal is received, CCITT recommendation G3 transmission operation is performed according to the procedure based on the binary signal. Here, the binary signal "0" is 1850 Hz and "1" is 16
Represented by 50Hz.

一方、トーナル信号のうちGI1信号には1.5秒間継続す
る1650Hzの信号、GI2信号には1.5秒間継続する1850Hzの
信号が用いられる。On the other hand, of the tonal signals, a 1650 Hz signal that continues for 1.5 seconds is used for the GI1 signal, and a 1850 Hz signal that continues for 1.5 seconds is used for the GI2 signal.

しかしながら、従来のファクシミリ装置では、トーナ
ル信号あるいはバイナリ信号のいずれかを受信する時、
トーナル信号あるいはバイナリ信号の受信を中断するこ
とは行っていなかった。However, in the conventional facsimile apparatus, when receiving either a tonal signal or a binary signal,
The reception of the tonal signal or the binary signal was not interrupted.

その結果、送信機側における最初の命令受信動作等に
おいて、受信機側から送出されるバイナリ信号の初期識
別信号（NSF信号/CSI信号/DIS信号）をトーナル信号の
グループ識別信号（DI信号）と誤認してしまうというこ
とがあった。As a result, in the first command receiving operation on the transmitter side, the initial identification signal (NSF signal / CSI signal / DIS signal) of the binary signal sent from the receiver side is used as the group identification signal (DI signal) of the tonal signal. I was sometimes mistaken.

従って、NSF/CSI/DIS信号などの受信を開始するタイ
ミングによっては、バイナリ信号を受信しているにも拘
らず、トーナル信号を受信したものと誤認してしまうと
いうことが有り得た。また、無信号区間においてノイズ
等が生じた場合にはこれをトーナル信号受信と誤認して
しまうことも有り得た。Therefore, depending on the timing of starting the reception of the NSF / CSI / DIS signal, etc., it is possible to mistakenly recognize that the tonal signal has been received even though the binary signal is being received. In addition, if noise or the like occurs in the no-signal section, it may be mistaken for reception of a tonal signal.

［発明が解決しようとする問題点］このように従来のデータ受信装置ではバイナリ信号と
トーナル信号を誤って識別してしまい、通信制御に支障
をきたすことがみられた。[Problems to be Solved by the Invention] As described above, in the conventional data receiving apparatus, it was found that the binary signal and the tonal signal were erroneously discriminated from each other, which hindered communication control.

よって本発明の目的は、上述の点に鑑み、いかなる伝
送条件下にあっても、バイナリ信号とトーナル信号とを
適確に識別し得るよう構成したデータ受信装置を提供す
ることにある。Therefore, in view of the above points, an object of the present invention is to provide a data receiving apparatus configured so that a binary signal and a tonal signal can be accurately discriminated from each other under any transmission condition.

［問題点を解決するための手段］かかる目的を達成するために、本発明は、固有のフラ
グパターンを含むバイナリ信号及び前記バイナリ信号の
周波数成分を含むトーナル信号を受信するデータ受信装
置において、前記フラグパターンを検出する検出手段
と、前記バイナリ信号と前記トーナル信号の受信判定中
に、前記検出手段によって前記フラグパターンが検出さ
れると、前記トーナル信号の受信判定を中断し、前記バ
イナリ信号の受信判定を続行する制御手段とを有するも
のである。さらに、受信信号の断状態を検出する手段を
有し、前記制御手段は、前記バイナリ信号と前記トーナ
ル信号の受信判定中に、信号断状態が検出されると、前
記トーナル信号の受信判定を中断し、前記バイナリ信号
の受信判定を続行することができる。[Means for Solving the Problems] In order to achieve such an object, the present invention provides the data receiving device for receiving a binary signal including a unique flag pattern and a tonal signal including a frequency component of the binary signal, When the flag pattern is detected by the detection means during the reception determination of the flag pattern and the reception determination of the binary signal and the tonal signal, the reception determination of the tonal signal is interrupted and the reception of the binary signal is performed. And control means for continuing the determination. The control means further includes means for detecting a disconnection state of the received signal, and the control means interrupts the reception determination of the tonal signal when the signal disconnection state is detected during the reception determination of the binary signal and the tonal signal. However, the reception determination of the binary signal can be continued.

［作用］本発明では、バイナリ信号とトーナル信号の受信判定
中に、検出手段によってフラグパターンが検出される
と、トーナル信号の受信判定を中断し、バイナリ信号の
受信判定を続行する。さらに、バイナリ信号とトーナル
信号の受信判定中に、信号断状態が検出されると、トー
ナル信号の受信判定を中断し、バイナリ信号の受信判定
を続行することも可能である。[Operation] In the present invention, when the flag pattern is detected by the detecting means during the reception determination of the binary signal and the tonal signal, the reception determination of the tonal signal is interrupted and the reception determination of the binary signal is continued. Furthermore, if a signal disconnection state is detected during the reception determination of the binary signal and the tonal signal, the reception determination of the tonal signal can be interrupted and the reception determination of the binary signal can be continued.

［実施例］第１図は本発明を適用したファクシミリ装置の全体構
成図である。本発明は、所定の条件の下にトーナル信号
の受信を中断し、バイナリ信号の受信を行う制御手段Ａ
を具備する。例えば、本装置に含まれる制御手段Ａは所
定のフラグパターンを少なくともｎ個検出したとき、ト
ーナル信号の受信を中断し、バイナリ信号の受信のみを
行うよう制御を行う。あるいは、この制御手段Ａは信号
断状態を検出した時、トーナル信号の受信を中断し、バ
イナリ信号の受信のみを行うよう制御することも可能で
ある。[Embodiment] FIG. 1 is an overall configuration diagram of a facsimile apparatus to which the present invention is applied. According to the present invention, control means A for interrupting reception of a tonal signal and receiving a binary signal under a predetermined condition.
It is equipped with. For example, when the control means A included in the present device detects at least n predetermined flag patterns, the control means A suspends the reception of the tonal signal and controls only the reception of the binary signal. Alternatively, the control means A can be controlled so that when the signal disconnection state is detected, the reception of the tonal signal is interrupted and only the binary signal is received.

第２図は、本発明を適用したファクシミリ装置の一実
施例を示すブロック図である。FIG. 2 is a block diagram showing an embodiment of a facsimile apparatus to which the present invention is applied.

第２図において、２は、網制御装置NCU（Net−work C
ontrol Unit）であり、電話網をデータ通信等に使用す
るため、その回線の端末に接続して電話交換網の接続制
御を行ったり、データ通信路への切替えを行う等の機能
を果たす。また、信号線2aは電話回線である。このNCU2
は、信号線38aの信号を入力し、この信号レベルが
「０」であれば、電話回線を電話機側（すなわち、信号
線2aを信号線2b）に接続する。また、信号線38aの信号
を入力し、この信号レベルが「１」であれば、電話回線
をファクシミリ装置側（すなわち、信号線2aを信号線2
c）に接続する。通常の状態では、電話回線は電話機側
に接続されている。In FIG. 2, 2 is a network control unit NCU (Net-work C
Since it is an ontrol unit) and uses the telephone network for data communication and the like, it performs functions such as connecting to the terminal of the line to control connection of the telephone switching network and switching to the data communication path. The signal line 2a is a telephone line. This NCU2
Inputs the signal on the signal line 38a, and if the signal level is "0", connects the telephone line to the telephone side (that is, the signal line 2a to the signal line 2b). If the signal on the signal line 38a is input and the signal level is "1", the telephone line is connected to the facsimile machine side (that is, the signal line 2a is connected to the signal line 2
Connect to c). In a normal state, the telephone line is connected to the telephone side.

４は、電話機である。 4 is a telephone.

６は、送信系の信号と受信系の信号を分離するハイブ
リッド回路である。すなわち、信号線18aの送信信号
は、信号線2cおよびNCU2を介して、電話回線に送出され
る。また、相手側から送られてきた信号は、NCU2および
信号線2cを通り、信号線6aに出力される。Reference numeral 6 denotes a hybrid circuit for separating a transmission system signal and a reception system signal. That is, the transmission signal of the signal line 18a is sent to the telephone line via the signal line 2c and NCU2. Further, the signal sent from the other party passes through the NCU 2 and the signal line 2c and is output to the signal line 6a.

８は読取回路であり、主走査方向１ライン分の画信号
を送信すべき原稿より順次読み取り、白および黒の２値
を表す信号列を作成する。この読取回路８は、CCD（電
荷結合素子）等の撮像素子と光学系とにより構成する。
また、白および黒に２値化された信号列は、信号線8aに
出力される。Reference numeral 8 denotes a reading circuit, which sequentially reads an image signal for one line in the main scanning direction from a document to be transmitted, and creates a signal string representing binary values of white and black. The reading circuit 8 is composed of an image pickup device such as a CCD (charge coupled device) and an optical system.
Further, the signal string binarized into white and black is output to the signal line 8a.

10は、符号化回路である。この符号化回路10は、信号
線8aに出力されている２値化された信号を入力し、符号
化（MH（モディファイドハフマン）符号化あるいはMR
（モディファイドリード）符号化）し、さらに符号化
したデータを信号線10aに出力する。Reference numeral 10 is an encoding circuit. The encoding circuit 10 inputs the binarized signal output to the signal line 8a and performs encoding (MH (Modified Huffman) encoding or MR
(Modified read) encoding), and the encoded data is output to the signal line 10a.

12は、公知のCCITT勧告V27ter（差動位相変調）ある
いはV29（直交変調）に基づいた変調を行う変調器であ
る。この変調器12は、信号線10aの信号を入力して変調
を行い、変調データを信号線12aに出力する。Reference numeral 12 is a modulator that performs modulation based on the well-known CCITT recommendation V27ter (differential phase modulation) or V29 (quadrature modulation). The modulator 12 receives the signal on the signal line 10a, modulates the signal, and outputs the modulated data to the signal line 12a.

14は、パラレル−シリアル（P/S）変換回路である。
このパラレル−シリアル変換回路14は、２つのバッファ
（バッファ「０」およびバッファ「１」）を有してい
る。最初の時点では、２つのバッファとも空であるの
で、信号線14aにバイトバックのクロックを発生する。
そして、制御回路38からバイトデータが書きこまれる
と、このデータはバッファ「０」に格納される。バッフ
ァ「０」に格納されたデータは他のバッファ（バッファ
「１」）が空であるので、バッファ１に移される。する
と、バッファ「０」は空となるので、信号線14aにバイ
トバックのクロックを発生する。そして、制御回路38か
らバイトデータが書きこまれると、このデータはバッフ
ァ「０」に格納される。制御回路38から送出されたバイ
トデータは、信号線38bを介して、このバッファに書き
こまれる。このP/S変換回路14は、バッファ「１」に格
納されたバイトデータをパラレル−シリアル変換し、信
号線16aにクロックが送出される毎に、シリアルデータ
を信号線14bに出力する。８ビットのシリアルデータが
信号線14bに出力されると、バッファ「１」は空となる
ので、バッファ「０」に格納されているバイトデータ
を、バッファ「１」に移す。そして、信号線14aにバイ
トバックのクロックを発生する。制御回路38から信号線
38bを介してバイトデータが書きこまれると、このデー
タはバッファ「０」に格納される。信号線38bには、信
号線14aにバイトバックのクロックが送出される毎に、
手順信号がバイトバックされて送出される。Reference numeral 14 is a parallel-serial (P / S) conversion circuit.
The parallel-serial conversion circuit 14 has two buffers (buffer “0” and buffer “1”). At the initial point of time, since both buffers are empty, a byte-back clock is generated on the signal line 14a.
When the byte data is written from the control circuit 38, this data is stored in the buffer "0". The data stored in the buffer “0” is moved to the buffer 1 because the other buffer (buffer “1”) is empty. Then, the buffer "0" becomes empty, and a byte-back clock is generated on the signal line 14a. When the byte data is written from the control circuit 38, this data is stored in the buffer "0". The byte data sent from the control circuit 38 is written into this buffer via the signal line 38b. The P / S conversion circuit 14 performs parallel-serial conversion on the byte data stored in the buffer "1", and outputs serial data to the signal line 14b every time a clock is sent to the signal line 16a. When 8-bit serial data is output to the signal line 14b, the buffer "1" becomes empty, so the byte data stored in the buffer "0" is transferred to the buffer "1". Then, a byte back clock is generated on the signal line 14a. Signal line from control circuit 38
When byte data is written via 38b, this data is stored in the buffer "0". The signal line 38b, each time the byte back clock is sent to the signal line 14a,
The procedure signal is byte-backed and transmitted.

16は、公知のCCITT勧告V21に基づいた変調を行う変調
器である。この変調器16は、データの送出タイミングを
表すクロックを信号線16aに出力する。また変調器16
は、信号線14b上のシリアル手順信号を入力して変調を
行い、変調データを信号線16bに出力する。Reference numeral 16 is a modulator that performs modulation based on the well-known CCITT recommendation V21. The modulator 16 outputs a clock indicating the data transmission timing to the signal line 16a. Also modulator 16
Receives the serial procedure signal on the signal line 14b, modulates the signal, and outputs the modulated data to the signal line 16b.

17は、GI2信号送出回路である。この回路17は、信号
線38cにパルスが発生した時、信号線17aにGI2信号を送
出する。そして、GI2信号の送出が終了した時、信号線1
7bにパルスを発生する。Reference numeral 17 is a GI2 signal transmission circuit. This circuit 17 sends a GI2 signal to the signal line 17a when a pulse is generated on the signal line 38c. Then, when the transmission of the GI2 signal is completed, the signal line 1
Generate a pulse on 7b.

18は、加算回路である。この加算回路18は、信号線12
a,信号線16b,信号線17aの信号を入力し、加算した結果
を信号線18aに出力する。18 is an adder circuit. This adder circuit 18 uses the signal line 12
The signals of a, the signal line 16b, and the signal line 17a are input, and the addition result is output to the signal line 18a.

20は、公知のCCITT勧告V27ter（差動位相変調）ある
いは、V29（直交変調）に基づいた復調を行う復調器で
ある。復調器20は、信号線6aの信号を入力して復調を行
い、復調データを信号線20aに出力する。Reference numeral 20 denotes a demodulator that performs demodulation based on the known CCITT recommendation V27ter (differential phase modulation) or V29 (quadrature modulation). The demodulator 20 receives the signal on the signal line 6a, performs demodulation, and outputs demodulated data to the signal line 20a.

22は、信号線20aに出力されている復調データを入力
し、復号化（MH（モディファイドハフマン）復号化
あるいはMR（モディファイドリード）復号化したデー
タを信号線22aに出力する回路である。Reference numeral 22 is a circuit that inputs the demodulated data output to the signal line 20a and outputs the decoded (MH (Modified Huffman) decoded or MR (Modified Read) decoded data to the signal line 22a.

24は、信号線22aに出力された復号化データを入力
し、白および黒の信号を１ライン毎に記録する記録回路
である。Reference numeral 24 is a recording circuit that inputs the decoded data output to the signal line 22a and records white and black signals line by line.

26は、公知のCCITT勧告V21に基づいた復調を行う復調
器である。この復調器26は、信号線6aの信号を入力し、
V21復調を行い、復調データを信号線26bに出力する。受
信したデータのタイミングクロックは、信号線26aに出
力される。Reference numeral 26 is a demodulator that performs demodulation based on the well-known CCITT recommendation V21. This demodulator 26 inputs the signal of the signal line 6a,
V21 demodulation is performed and demodulated data is output to the signal line 26b. The timing clock of the received data is output to the signal line 26a.

28は、シリアル−パラレル（S/P）変換回路である。
信号線26aにクロックが８回送出されると８ビットのデ
ータがそろう（このデータは、信号線26bに出力されて
いる信号である）ので、この８ビットのデータがそろっ
た時、シリアル−パラレル変換回路28は、信号線28aに
クロックを発生し、バイトデータを信号線28bに出力す
る。28 is a serial-parallel (S / P) conversion circuit.
When the clock is sent to the signal line 26a eight times, 8-bit data is obtained (this data is the signal output to the signal line 26b). Therefore, when the 8-bit data is obtained, serial-parallel The conversion circuit 28 generates a clock on the signal line 28a and outputs byte data to the signal line 28b.

30は、信号線6aの信号を入力し、増幅する増幅器であ
る。増幅された信号は、信号線30aに出力される。すな
わち、相手側ファクシミリ装置から送出された信号は、
本ファクシミリ装置に到着する間に、伝送媒体である電
話回線により減衰されるため、この増幅器30により増幅
を行う。Reference numeral 30 is an amplifier for inputting and amplifying the signal of the signal line 6a. The amplified signal is output to the signal line 30a. That is, the signal sent from the facsimile machine on the other side is
While arriving at the present facsimile machine, since it is attenuated by the telephone line which is a transmission medium, the amplifier 30 amplifies the data.

32は、信号せ30aの信号を入力し、ある基準電圧に対
して２値化を行う２値化回路である。２値化された信号
は、信号線32aに出力される。Reference numeral 32 is a binarization circuit which inputs the signal of the signal line 30a and binarizes a certain reference voltage. The binarized signal is output to the signal line 32a.

34は、信号線32aの信号を入力し、信号の１周期の時
間を測定するトーナルカウンタである。この１周期の時
間により、受信した信号の周波数を認識し得る。このト
ーナルカウンタは、相手側ファクシミリ装置が回線に送
出する信号の周波数を認識するために用いるもの。Reference numeral 34 is a tonal counter which inputs the signal of the signal line 32a and measures the time of one cycle of the signal. The frequency of the received signal can be recognized from the time of this one cycle. This tonal counter is used by the facsimile machine on the other side to recognize the frequency of the signal sent to the line.

第３図は、信号線6a上の信号および信号線32a上の２
値化した信号を示す波形図である。ここで、２値化した
信号はさらに分周され、１周期Ｔの時間が測定され、も
ってその周波数が決定される。１周期Ｔの測定法として
は、ある一定のクロック（本実施例においては、77.76k
Hz）を用いて求めることができる。この場合、例えば、
2100Hzの信号は37クロック分に相当している。すなわ
ち、１周期分のクロック数が35ないし39までのいずれか
であるときには、その信号の周波数が2100Hzであると判
断する。ここで、35クロックは2222Hzに、39クロックは
1994Hzに相当する。このように、1994Hzないし2222Hzの
信号を検出した時、１周期2100Hzの信号を検出したもの
とする。FIG. 3 shows signals on the signal line 6a and signals on the signal line 32a.
It is a wave form diagram which shows the signal-ized. Here, the binarized signal is further divided, the time of one cycle T is measured, and the frequency thereof is determined. As a method of measuring one period T, a certain fixed clock (77.76k in this embodiment) is used.
Hz) can be obtained. In this case, for example,
The 2100 Hz signal corresponds to 37 clocks. That is, when the number of clocks for one cycle is any of 35 to 39, it is determined that the frequency of the signal is 2100 Hz. Here, 35 clock is 2222Hz, 39 clock is
Corresponds to 1994Hz. Thus, it is assumed that when a signal of 1994 Hz to 2222 Hz is detected, a signal of 2100 Hz for one cycle is detected.

そして、ある一定時間以内に、１周期の時間が2100Hz
である（クロック数が35から39である）と複数回検出さ
れたとき、2100Hzの信号を検出したものと判断する。Then, within a certain time, the time of one cycle is 2100Hz
Is detected (the number of clocks is 35 to 39) multiple times, it is determined that a 2100 Hz signal is detected.

トーナルカウンタ回路34は、１周期の測定が終了した
時、信号線34aにパルスを発生すると共に、信号線34bに
は何クロック分であったかのデータを出力する。The tonal counter circuit 34 generates a pulse on the signal line 34a and outputs data on the signal line 34b indicating the number of clocks when one cycle of measurement is completed.

36は、信号有無検出回路であり、信号線6aの信号を入
力し、−43dBm以上の信号が検出された時には信号線36a
に信号レベル「１」の信号を出力し、また−48dBm以下
の信号が検出された時には、信号線36aに信号レベル
「０」の信号を出力する。また、信号線6aの信号が、−
48dBmを越え−43dBm未満である時には、信号線36aには
信号レベル「０」あるいは信号レベル「１」の信号が出
力される。Reference numeral 36 is a signal presence / absence detection circuit, which inputs the signal of the signal line 6a, and when a signal of -43 dBm or more is detected, the signal line 36a
When the signal of -48 dBm or less is detected, the signal of the signal level "0" is output to the signal line 36a. In addition, the signal on the signal line 6a is −
When the value is more than 48 dBm and less than -43 dBm, the signal of the signal level "0" or the signal level "1" is output to the signal line 36a.

38は、以下に述べる制御を行う制御回路である。ここ
では、相手側ファクシミリ装置から送出される信号の態
様として、２つの場合を考える。以下に、制御および
制御の２つに分けて説明する。38 is a control circuit for performing the control described below. Here, two cases are considered as modes of the signal transmitted from the facsimile apparatus on the other side. Below, control and control will be described separately.

制御：本ファクシミリ装置が画像受信側である時、ま
ず、初期識別信号を送出した後、相手側ファクシミリ装
置から送出される信号の受信を行うが、この場合の信号
を受信するための制御である。Control: When the present facsimile apparatus is the image receiving side, first, the initial identification signal is transmitted, and then the signal transmitted from the facsimile apparatus on the other side is received. This control is for receiving the signal in this case. .

制御：本ファクシミリ装置が画像送信側である時、ま
ず、相手側ファクシミリ装置から送出される初期識別信
号の受信を行うが、この場合の信号を受信するための制
御である。Control: When the present facsimile device is the image transmitting side, first, the initial identification signal sent from the facsimile device on the other side is received. This control is for receiving the signal in this case.

上述した制御について、第４図に示すフローチャー
トを参照して以下に説明していく。The control described above will be described below with reference to the flowchart shown in FIG.

第４図において、ステップS50は、画像受信時の処理
を示している。In FIG. 4, step S50 shows the processing at the time of image reception.

ステップS52においては、タイマーT1に35秒をセット
する。In step S52, the timer T1 is set to 35 seconds.

ステップS54においては（GI2;グループ識別）・NSF;
非標準装置・CSI;被呼局識別・DIS;デジタル識別信号を
送出する。ここで、GI2信号は、１回目は送出せず、２
回目から送出する。In step S54 (GI2; group identification) NSF;
Non-standard equipment-CSI; Called station identification-DIS: Digital identification signal is sent. Here, the GI2 signal is not sent for the first time, but 2
Send from the first time.

ステップS56においては、タイマーT4に３秒あるい
は、4.5秒をセットする。ここで、自動受信の場合は、
タイマーT4に３秒をセットし、手動受信の場合は、タイ
マーT4に4.5秒をセットする。In step S56, the timer T4 is set to 3 seconds or 4.5 seconds. Here, in the case of automatic reception,
Set timer T4 to 3 seconds, and in the case of manual reception, set timer T4 to 4.5 seconds.

ステップS58においては、CCITT勧告V21のバイナリ信
号を受信したか否かが判断される。CCITT勧告V21のバイ
ナリー信号を受信した場合は、ステップS60に進む。CCI
TT勧告V21のバイナリー信号を受信していない時には、
ステップS62に進む。In step S58, it is determined whether the CCITT recommendation V21 binary signal has been received. When the CCITT recommendation V21 binary signal is received, the process proceeds to step S60. CCI
When not receiving the binary signal of TT recommendation V21,
Proceed to step S62.

ステップS60は、G3モードのバイナリ手順に移行する
ことを表している。Step S60 represents shifting to the binary procedure in the G3 mode.

ステップS62においては、GC2信号あるいは、PIS（手
順中断）信号を検出したか否かが判断される。GC2信号
あるいは、PIS信号を検出するときには、ステップS64に
進む。GC2信号あるいは、PIS信号を検出していないとき
には、ステップS66に進む。In step S62, it is determined whether the GC2 signal or the PIS (procedure interruption) signal is detected. When the GC2 signal or PIS signal is detected, the process proceeds to step S64. When the GC2 signal or the PIS signal is not detected, the process proceeds to step S66.

ステップS64は、トーナル手順に移行することを表し
ている。本実施例によるファクシミリ装置は、CCITT勧
告G2,G3,機能を有する場合を想定しているので、トーナ
ル信号としては、GC2信号およびPIS信号の受信を行う。
ここで、GC2信号を受信した時は、G2モードでの伝送を
行い、PIS信号を受信した時は、電話モードへ進む。Step S64 represents shifting to the tonal procedure. Since the facsimile apparatus according to the present embodiment is assumed to have the CCITT recommendation G2, G3, functions, it receives the GC2 signal and the PIS signal as the tonal signal.
Here, when the GC2 signal is received, transmission in the G2 mode is performed, and when the PIS signal is received, the process proceeds to the telephone mode.

ステップS66においては、タイマーT4がタイムオーバ
ーしたか否かが判断される。タイマーT4がタイムオーバ
ーすると、ステップS68に進む。タイマーT4がタイムオ
ーバーしていないときには、ステップS58に進む。In step S66, it is determined whether or not the timer T4 has timed out. When the timer T4 times out, the process proceeds to step S68. When the timer T4 has not timed out, the process proceeds to step S58.

ステップS68においては、タイマーT1がタイムオーバ
ーしたかが判断される。タイマーT1がタイムオーバーす
ると、ステップS70に進む。タイマーT1がタイムオーバ
ーしていないときには、ステップS54に進む。In step S68, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S70. When the timer T1 has not timed out, the process proceeds to step S54.

ステップS70においては、DCN（切断コマンド）信号の
送出を行う。In step S70, a DCN (disconnect command) signal is transmitted.

ステップS72は、回線切断を表している。 Step S72 represents line disconnection.

第４図に示した概略フローチャートにおいては、本実
施例特有の機能は示されていない。In the schematic flow chart shown in FIG. 4, the function peculiar to this embodiment is not shown.

次に、本実施例による制御手順の詳細を第５図（１）
〜（５）を参照して説明する。Next, details of the control procedure according to the present embodiment are shown in FIG.
This will be described with reference to (5).

第５図において、ステップS80は、画像受信側の処理
を表している。In FIG. 5, step S80 represents processing on the image receiving side.

ステップS82においては、電話回線をファクシミリ装
置側に接続する。具体的には、信号線38aに信号レベル
「１」の信号を出力する。In step S82, the telephone line is connected to the facsimile device side. Specifically, the signal of the signal level "1" is output to the signal line 38a.

ステップS84においては、SIGTRC（SIGNAL TRN CONTRO
L）フラグに「０」をセットする。In step S84, SIGTRC (SIGNAL TRN CONTRO
L) Set "0" to the flag.

ステップS86においては２秒間待機する。 In step S86, it waits for 2 seconds.

ステップS88においては、自動受信であるか否かが判
断される。自動受信である時は、ステップS90に進む。
手動受信である時は、ステップS97に進む。In step S88, it is determined whether or not the automatic reception is performed. If it is automatic reception, the process proceeds to step S90.
If it is manual reception, the process proceeds to step S97.

ステップS90においては、CED（被呼局識別）信号を送
出する。In step S90, a CED (callee identification) signal is transmitted.

ステップS92においては、T4SAVに３秒をセットする。 In step S92, T4SAV is set to 3 seconds.

ステップS94においては、T4SAVに4.5秒をセットす
る。In step S94, T4SAV is set to 4.5 seconds.

ステップS96においては、タイマーT1に35秒をセット
する。In step S96, the timer T1 is set to 35 seconds.

ステップS98においては、フラグSIGTRCが「０」であ
るか否かが判断される。ここでは、初期識別信号を送出
する時、１回目のみGI2信号を送出しない制御を行って
いる。フラグSIGTRCが「０」である時は、ステップS102
に進む。また、フラグSIGTRCが「０」でない時は、ステ
ップ100に進む。In step S98, it is determined whether the flag SIGTRC is "0". Here, when the initial identification signal is transmitted, the GI2 signal is not transmitted for the first time. When the flag SIGTRC is "0", step S102
Proceed to. If the flag SIGTRC is not "0", the process proceeds to step 100.

ステップS100においては、GI2信号を送出する。具体
的には信号線38cにパルスを発生し、GI2信号の送出を開
始し、信号線17bにパルスが発生するのを待機する。信
号線17bにパルスが発生した時、ステップS104に進む。In step S100, the GI2 signal is transmitted. Specifically, a pulse is generated on the signal line 38c, the transmission of the GI2 signal is started, and the generation of a pulse on the signal line 17b is awaited. When a pulse is generated on the signal line 17b, the process proceeds to step S104.

ステップS102においては、フラグSIGTRCに１をセット
する。In step S102, 1 is set in the flag SIGTRC.

ステップS104においては、NSF・CSI・DIS信号を送出
する。具体的には信号線14aにパルスが発生する毎にバ
イトデータを信号線38bに送出することにより、NSF・CS
I・DIS信号を送出する。最後のフラグは１つとする。In step S104, NSF / CSI / DIS signals are transmitted. Specifically, by sending byte data to the signal line 38b every time a pulse occurs on the signal line 14a, NSFCS
Send I / DIS signal. There is only one last flag.

ステップS106においては、T4SAVに格納した時間をタ
イマーT4にセットする。In step S106, the time stored in T4SAV is set in timer T4.

ステップS108においては、受信したデータを格納する
エリアBIRC0に00Hをセットする。In step S108, 00H is set in area BIRC0 storing the received data.

ステップS110においては、受信したデータを格納する
エリアBIRC1に00Hをセットする。In step S110, 00H is set in area BIRC1 storing the received data.

ステップS112においては、エコータイマーECHTIMに60
0msをセットする。In step S112, the echo timer ECHTIM is set to 60.
Set 0ms.

ステップS114においては、２バイト連続した7EH（011
1 1110B）パターンを検出した時に「１」にセットされ
るフラグFLGIDTを「０」にセットする。In step S114, 7EH (011
1 1110B) Set flag FLGIDT, which is set to "1" when a pattern is detected, to "0".

ステップS116においては、フラグFLGDETに「０」をセ
ットする。In step S116, "0" is set in the flag FLGDET.

ステップS118においては、１つのフレームを受信して
いる時のバイト数をカウントするカウンタCNTBYTに
「０」をセットする。In step S118, "0" is set to the counter CNTBYT that counts the number of bytes when one frame is being received.

ステップS120においては、１周期の信号の周波数を解
析した時、2100Hzであったと判断されることが788回あ
った場合には、GC2信号を検出したものと判断する。こ
の788回をカウントするのに使用するカウンタCNT210に7
88をセットする。２周期に１回、周波数の解析を行うこ
とが可能であるので、788回は、の2100Hzを検出することに対応する。In step S120, when the frequency of the signal of one cycle is analyzed and it is determined that the frequency is 2100 Hz 788 times, it is determined that the GC2 signal is detected. 7 in the counter CNT210 used to count this 788 times
Set 88. Since it is possible to analyze the frequency once every two cycles, 788 times Corresponding to detecting 2100Hz.

ステップS122においては、１周期の信号の周波数を解
析した時、462Hzであったと判断されることが231回あっ
た場合、PIS信号を検出したものと判断する。この231回
をカウントするのに使用するカウンタCNT462に231をセ
ットする。２周期に１回、周波数の解析を行うことが可
能であるので、231回は、の462Hzを検出することに対応する。In step S122, when the frequency of the signal of one cycle is analyzed and it is determined that the frequency is 462 Hz 231 times, it is determined that the PIS signal is detected. 231 is set to the counter CNT462 used to count the 231 times. Since it is possible to analyze the frequency once every two cycles, 231 times Corresponding to detecting 462Hz.

ステップS124においては、300b/sのバイトクロックが
発生したか否かが判断される。具体的には、信号線28a
にクロックが発生したか否かが判断される。300b/sのバ
イトクロックが発生すると（すなわち、信号線28aにク
ロックが発生すると）、ステップS160に進む。300b/sの
バイトクロックが発生していないとき（すなわち、信号
線28aにクロックが発生していないとき）には、ステッ
プS126に進む。In step S124, it is determined whether or not a byte clock of 300b / s has occurred. Specifically, the signal line 28a
It is determined whether or not a clock has occurred. When the byte clock of 300b / s is generated (that is, when the clock is generated on the signal line 28a), the process proceeds to step S160. When the byte clock of 300b / s is not generated (that is, when the clock is not generated on the signal line 28a), the process proceeds to step S126.

ステップS126においては、FLGIDTが「０」であるか、
すなわち、２バイトの連続したフラグパターン（7EH）
を検出しているか否かが判断される。FLGIDTが「０」の
とき、すなわち、２バイトの連続したフラグパターン
（7EH）を検出していないときは、ステップS128に進
む。FLGIDTが「１」のとき、すなわち、２バイトの連続
したプラグパターン（7EH）を検出しているときは、ス
テップS150に進み、トーナル信号の解析は行わない。In step S126, whether FLGIDT is "0",
That is, a 2-byte continuous flag pattern (7EH)
Is detected. When FLGIDT is "0", that is, when the continuous 2-byte flag pattern (7EH) is not detected, the process proceeds to step S128. When FLGIDT is "1", that is, when a continuous plug pattern (7EH) of 2 bytes is detected, the process proceeds to step S150, and the tonal signal is not analyzed.

ステップS128においては、SED（Signal Energy Detec
t）が１であるか否か、すなわち、信号線36aが信号レベ
ル「１」であるか否かが判断される。SEDが１である
時、すなわち、信号線36aが信号レベル「１」である時
は、ステップS130に進み、トーナル信号の解析へ進む。
SEDが「０」である時、すなわち、信号線36aが信号レベ
ル「０」である時は、ステップS150に進み、トーナル信
号の解析は行わない。In step S128, SED (Signal Energy Detec
It is determined whether or not t) is 1, that is, whether or not the signal line 36a is at the signal level "1". When SED is 1, that is, when the signal line 36a is at the signal level "1", the process proceeds to step S130 and the tonal signal analysis is performed.
When SED is "0", that is, when the signal line 36a has a signal level "0", the process proceeds to step S150, and the tonal signal is not analyzed.

上記のステップS126およびS128は、本実施例特有の部
分を表している。The above steps S126 and S128 represent the parts peculiar to this embodiment.

ステップS130においては、トーナル信号の１周期の解
析が終了したか否か、すなわち、信号線34aにパルスが
発生したか否かが判断される。トーナル信号の１周期の
解析が終了した場合、すなわち、信号線34aにパルスが
発生した場合には、ステップS132に進む。また、トーナ
ル信号の１周期の解析が終了していない場合、すなわ
ち、信号線34aにパルスが発生していない場合には、ス
テップS150に進む。In step S130, it is determined whether the analysis of one cycle of the tonal signal is completed, that is, whether a pulse is generated on the signal line 34a. When the analysis of one cycle of the tonal signal is completed, that is, when a pulse is generated on the signal line 34a, the process proceeds to step S132. If the analysis of one cycle of the tonal signal is not completed, that is, if no pulse is generated on the signal line 34a, the process proceeds to step S150.

ステップS132においては、トーナルデータ（すなわ
ち、信号線34bの信号）を入力する。In step S132, the tonal data (that is, the signal on the signal line 34b) is input.

ステップS134においては、今、受信した１周期の信号
が2100Hzであるか否かが判断される。今、受信した１周
期の信号が2100Hzである時は、ステップS136に進む。
今、受信した１周期の信号が2100Hzでない時は、ステッ
プS142に進む。In step S134, it is determined whether or not the received signal of one cycle is 2100 Hz. If the received signal of one cycle is 2100 Hz, the process proceeds to step S136.
If the received signal of one cycle is not 2100 Hz, the process proceeds to step S142.

ステップS136においては、カウンタCNT210の値を１だ
けデクリメントする。In step S136, the value of the counter CNT210 is decremented by 1.

ステップS138においては、カウンタCNT210の値が負で
あるか否か、すなわち、GC2信号を検出したか否かが判
断される。カウンタ210の値が負である時、すなわち、G
C2信号を検出した時は、ステップS140に進む。カウンタ
CNT210の値が正または零である時、すなわち、GC2信号
を検出していない時は、ステップS150に進む。In step S138, it is determined whether the value of the counter CNT210 is negative, that is, whether the GC2 signal is detected. When the value of counter 210 is negative, that is, G
When the C2 signal is detected, the process proceeds to step S140. counter
When the value of CNT210 is positive or zero, that is, when the GC2 signal is not detected, the process proceeds to step S150.

ステップS140は、GC2信号受信と判断し、G2の受信モ
ードへ移行することを表している。Step S140 represents that it is determined that the GC2 signal has been received and the mode is shifted to the G2 reception mode.

ステップS142においては、今、受信した１周期の信号
が462Hzであるか否かが判断される。今、受信した１周
期の信号が462Hzである時は、ステップS144に進む。
今、受信した１周期の信号が462Hzでない時は、ステッ
プS150に進む。In step S142, it is determined whether or not the received signal of one cycle has 462 Hz. If the received signal of one cycle is 462 Hz, the process proceeds to step S144.
If the received signal of one cycle is not 462 Hz, the process proceeds to step S150.

ステップS144においては、カウンタCNT462の値を１だ
けデクリメントする。In step S144, the value of the counter CNT462 is decremented by 1.

ステップS146においては、カウンタCNT462の値が負で
あるか否か、すなわち、PIS信号を検出したか否かが判
断される。カウンタCNT462の値が負である時、すなわ
ち、PIS信号を検出した時は、ステップS148に進む。カ
ウンタCNT462の値が正または零である時、すなわち、PI
S信号を検出していない時は、ステップS150に進む。In step S146, it is determined whether the value of the counter CNT462 is negative, that is, whether the PIS signal is detected. When the value of the counter CNT462 is negative, that is, when the PIS signal is detected, the process proceeds to step S148. When the value of counter CNT462 is positive or zero, that is, PI
When the S signal is not detected, the process proceeds to step S150.

ステップS148は、PIS信号受信と判断し、電話モード
へ移行することを表している。In step S148, it is determined that the PIS signal has been received, and the process shifts to the telephone mode.

ステップS150においては、タイマーT1がタイムオーバ
ーしたか否かが判断される。タイマーT1がタイムオーバ
ーすると、ステップS154に進む。タイマーT1がタイムオ
ーバーしていないときには、ステップS152に進む。In step S150, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S154. When the timer T1 has not timed out, the process proceeds to step S152.

ステップS152においては、タイマーT4がタイムオーバ
ーしたか否かが判断される。タイマーT4がタイムオーバ
ーすると、ステップS98に進む。タイマーT4がタイムオ
ーバーしていないときには、ステップS124に進む。In step S152, it is determined whether the timer T4 has timed out. When the timer T4 times out, the process proceeds to step S98. When the timer T4 has not timed out, the process proceeds to step S124.

ステップS154においては、DCN（切断コマンド）信号
を送出する。具体的には、信号線14aにパルスが発生す
る毎にバイトデータを信号線38bに送出することによ
り、DCN信号を送出する。最後のフラグは１つとする。In step S154, a DCN (disconnect command) signal is transmitted. Specifically, the DCN signal is transmitted by transmitting byte data to the signal line 38b every time a pulse is generated on the signal line 14a. There is only one last flag.

ステップS156においては、電話回線を電話機側に接続
する。具体的には、信号線38aに信号レベル「１」の信
号を出力する。In step S156, the telephone line is connected to the telephone side. Specifically, the signal of the signal level "1" is output to the signal line 38a.

ステップS158は、オフ状態を表している。 Step S158 represents the off state.

ステップS160においては、エコータイマーECHTIMがタ
イムオーバーしたか否か、すなわち、（GI2）・NSF・CS
I・DIS信号の送出後、600msが経過したか否かが判断さ
れる。エコータイマーECHTIMがタイムオーバーした場
合、すなわち、（GI2）・NSF・CSI・DIS信号の送出後、
600msが経過している場合は、ステップS162に進み、バ
イナリ信号の受信を行う。他方、エコータイマーECHTIM
がタイムオーバーしていない場合、すなわち、（GI2）
・NSF・CSI・DIS信号の送出後、600msが経過していない
場合は、ステップS126に進み、トーナル信号の受信を行
う。これは、自機が信号を送出し、相手機から送出され
る信号の受信を行う際、トーナル信号の受信は直ちに開
始し、バイナリー信号の受信は、ある一定時間経過後に
開始することを示している。これは、本実施例特有の部
分である。これにより、600ms以下のエコーに対して
は、誤動作は全く生じなくなる。In step S160, whether or not the echo timer ECHTIM has timed out, that is, (GI2) NSF CS
It is determined whether or not 600 ms has elapsed after the I / DIS signal was transmitted. When the echo timer ECHTIM times out, that is, after sending (GI2) / NSF / CSI / DIS signals,
If 600 ms has elapsed, the process advances to step S162 to receive a binary signal. On the other hand, the echo timer ECHTIM
Is not timed out, ie (GI2)
-If 600 ms has not elapsed after sending the NSF / CSI / DIS signals, the process proceeds to step S126 to receive the tonal signal. This means that when the device sends a signal and receives the signal sent from the other device, the reception of the tonal signal starts immediately and the reception of the binary signal starts after a certain period of time has elapsed. There is. This is a part peculiar to this embodiment. As a result, no malfunction occurs for echoes of 600 ms or less.

ステップS162においては、受信したバイナリデータ
（すなわち、信号線28bのデータ）を、メモリBIRC2に格
納する。In step S162, the received binary data (that is, the data on the signal line 28b) is stored in the memory BIRC2.

ステップS164においては、受信したバイナリデータ
（８ビット）カウントするためのカウンタBITCT1に８を
セットする。In step S164, 8 is set in the counter BITCT1 for counting the received binary data (8 bits).

ステップS166においては、メモリBIRC0の値が7EH（す
なわち、フラグパターン）であるか否かが判断される。
メモリBIRC0の値が7EH（すなわち、フラグパターン）で
ある時は、ステップS168に進む。メモリBIRC0の値がや7
EH（すなわち、フラグパターン）でない時は、ステップ
S174に進む。In step S166, it is determined whether the value of the memory BIRC0 is 7EH (that is, the flag pattern).
When the value of the memory BIRC0 is 7EH (that is, the flag pattern), the process proceeds to step S168. The value of memory BIRC0 is 7
Step if not EH (ie flag pattern)
Proceed to S174.

ステップS168においては、フラグFLGIDTが０であるか
否かが判断される。フラグFLGIDTが０の時、すなわち、
２バイトの連続した7EH（フラグパターン）を検出して
いない時は、ステップS170に進む。フラグFLGIDTが０で
ない時、すなわち、２バイトの連続した7EH（フラグパ
ターン）を検出している時は、ステップS180に進む。In step S168, it is determined whether the flag FLGIDT is 0 or not. When the flag FLGIDT is 0, that is,
When 7 bytes of consecutive 7 bytes (flag pattern) of 2 bytes are not detected, the process proceeds to step S170. When the flag FLGIDT is not 0, that is, when 2 bytes of continuous 7EH (flag pattern) are detected, the process proceeds to step S180.

ステップS170においては、メモリBIRC1の値が7EH（す
なわち、フラグパターン）であるか否かが判断される。
メモリBIRC1の値が7EH（すなわち、フラグパターン）で
ある時は、ステップS172に進む。メモリBIRC1の値が7EH
（すなわち、フラグパターン）でない時は、ステップS1
74に進む。In step S170, it is determined whether the value of the memory BIRC1 is 7EH (that is, the flag pattern).
When the value of the memory BIRC1 is 7EH (that is, the flag pattern), the process proceeds to step S172. Value of memory BIRC1 is 7EH
If not (that is, flag pattern), step S1
Proceed to 74.

ステップS172においては、２バイトの連続した7EH
（フラグ）パターンを検出したので、フラグFLGIDTに
「１」をセットする。In step S172, 2 bytes consecutive 7EH
Since the (flag) pattern is detected, the flag FLGIDT is set to "1".

ステップS174においては、カウンタBITCT1が「０」で
あるか否か、すなわち、ステップS162で入力したバイト
データのチェックがすべて完了したか否かが判断され
る。カウンタBITCT1が「０」の時、すなわち、ステップ
S162で入力したバイトデータのチェックがすべて完了し
た時は、ステップS184に進む。他方、カウンタBITCT1が
「０」でない時、すなわち、ステップS162で入力したバ
イトデータのチェックがすべて完了していない時は、S1
76に進む。In step S174, it is determined whether the counter BITCT1 is "0", that is, whether all the byte data input in step S162 have been checked. When the counter BITCT1 is "0", that is, the step
When all the byte data input in S162 have been checked, the process proceeds to step S184. On the other hand, when the counter BITCT1 is not "0", that is, when the byte data input in step S162 are not all checked, S1
Proceed to 76.

ステップS176においては、メモリBIRC2,BIRC1,BIRC0
のデータを１ビットずつ右へ移動する。この様子は、第
６図に図示されている。In step S176, memories BIRC2, BIRC1, BIRC0
Move the data in 1 bit to the right. This situation is shown in FIG.

ステップS178においては、カウンタBITCT1の値を１だ
け減じる。In step S178, the value of the counter BITCT1 is decremented by 1.

ステップS180においては、メモリBIRC1の値が7EH（す
なわち、フラグパターン）であるか否かが判断される。
メモリBIRC1の値が7EH（すなわち、フラグパターン）で
ある時は、フラグパターンが連続しているものと判断
し、ステップS174に進む。メモリBIRC1の値が7EH（すな
わち、フラグパターン）でない時は、プリアンブルの送
出が終了したものと判断し、ステップS182に進む。In step S180, it is determined whether the value of the memory BIRC1 is 7EH (that is, the flag pattern).
When the value of the memory BIRC1 is 7EH (that is, the flag pattern), it is determined that the flag patterns are continuous, and the process proceeds to step S174. When the value of the memory BIRC1 is not 7EH (that is, the flag pattern), it is determined that the transmission of the preamble is completed, and the process proceeds to step S182.

ステップS182においては、プリアンブルの最後のフラ
グを検出したことを表わすフラグFLGDETに「１」をセッ
トする。In step S182, "1" is set to flag FLGDET indicating that the last flag of the preamble has been detected.

ステップS184においては、フラグFLGDETが「０」であ
るか否か、すなわち、プリアンブルの最後のフラグを検
出しているか否かが判断される。フラグFLGDETが「０」
である時、すなわち、プリアンブルの最後のフラグを検
出していない時は、ステップS126に進む。他方、フラグ
FLGDETが「１」である時、すなわち、プリアンブルの最
後のフラグを検出している時は、ステップS186に進む。In step S184, it is determined whether the flag FLGDET is "0", that is, whether the last flag of the preamble is detected. Flag FLGDET is "0"
If the last flag of the preamble is not detected, the process proceeds to step S126. On the other hand, the flag
When FLGDET is "1", that is, when the last flag of the preamble is detected, the process proceeds to step S186.

ステップS186に進む場合は、２バイト以上の連続した
フラグパターンを検出し、その後、フラグパターン以外
のパターンを検出した場合である。ここで、自機が送出
するバイナリ信号の最終部分のフラグは１つである。こ
のため、自機の送出したバイナリ信号の最終部分のフラ
グを検出して、ステップS186に進むことはない。The case of proceeding to step S186 is a case where a continuous flag pattern of 2 bytes or more is detected and then a pattern other than the flag pattern is detected. Here, there is one flag in the final part of the binary signal transmitted by the device itself. Therefore, the flag of the final part of the binary signal transmitted by the device itself is not detected and the process does not proceed to step S186.

ステップS186においては、バイナリ信号の受信を行
う。すなわち、300b/sのバイトクロック（信号線28aの
バイトクロック）が発生する毎に、バイトデータを入力
し、０デリートおよびFCSを演算しながら、バイトデー
タをメモリに書き込む。受信したバイト数は、カウンタ
CNTBYTに示される。ここで、バイナ信号の受信中にタ
イマーT1がタイムオーバーした時は、DCN（切断コマン
ド）信号を送出し、その後、電話回線を電話機側へ接続
し、OFFとなる。また、最終部分のフラグを検出した時
は、ステップS188に進む。バイナリ信号を受信中に、20
0ms連続してCD（キャリアディテクト）が「０」である
ことを検出した場合は、ステップS108に進む。更に、１
フレームのバイト数（CNTBYT）が128を越えた場合も、
ステップS108に進む。これは、本実施例特有の機能であ
る。ここでは、カウンタBITCT1等の制御も行う。In step S186, the binary signal is received. That is, each time a byte clock of 300b / s (byte clock of the signal line 28a) is generated, byte data is input and the byte data is written in the memory while calculating 0 delete and FCS. The number of bytes received is a counter
Shown in CNTBYT. Here, when the timer T1 times out while receiving the binar signal, a DCN (disconnect command) signal is sent, and then the telephone line is connected to the telephone side and turned off. When the flag of the final portion is detected, the process proceeds to step S188. 20 while receiving a binary signal
When it is detected that the CD (carrier detect) is "0" for 0 ms continuously, the process proceeds to step S108. Furthermore, 1
If the number of bytes in a frame (CNTBYT) exceeds 128,
Proceed to step S108. This is a function peculiar to this embodiment. Here, the control of the counter BITCT1 etc. is also performed.

ステップS188においては、いま、受信したフレームの
バイト数（CNTBYT）が５未満であるか否かが判断され
る。いま、受信したフレームのバイト数が５未満の時
は、ステップS108に進む。またいま、受信したフレーム
のバイト数が５以上の時は、ステップS190に進む。ここ
で、正しくバイナリ信号を受信した時のバイト数は少な
くとも５バイト（アドレス，制御，ファクシミリ制御，
ファクシミリ情報フィールド，フレームチェックシーケ
ンス２バイト）である。In step S188, it is determined whether or not the number of bytes (CNTBYT) of the received frame is less than 5. If the number of bytes of the received frame is less than 5, the process proceeds to step S108. If the number of bytes of the received frame is 5 or more, the process proceeds to step S190. Here, the number of bytes when a binary signal is correctly received is at least 5 bytes (address, control, facsimile control,
Facsimile information field, frame check sequence 2 bytes).

ステップS190においては、フレームチェックシーケン
スが正しいか否かが判断される。フレームチェックシー
ケンスが正しい時は、ステップS192に進む。フレームチ
ェックシーケンスが誤っている時は、ステップS108に進
む。In step S190, it is determined whether the frame check sequence is correct. When the frame check sequence is correct, the process proceeds to step S192. If the frame check sequence is incorrect, the process proceeds to step S108.

ステップS192においては、受信したバイナリ信号のフ
ァクシミリ情報フィールドの解析を行う。In step S192, the facsimile information field of the received binary signal is analyzed.

ステップS194においては、いま受信したバイナリーデ
ータがCRP（コマンド再送要求）信号であるかが判断さ
れる。いま受信したバイナリデータがCRP信号である時
は、ステップS210に進む。また、いま受信したバイナリ
データがCRP信号でない時は、ステップS196に進む。In step S194, it is determined whether the received binary data is a CRP (command resend request) signal. When the received binary data is the CRP signal, the process proceeds to step S210. If the received binary data is not the CRP signal, the process proceeds to step S196.

ステップS196においては、いま受信したフレームがラ
ストフレームであるか否かが判断される。今、受信した
フレームがラストフレームである時は、ステップS198に
進む。また、いま受信したフレームがラストフレームで
ない時は、ステップS206に進む。In step S196, it is determined whether or not the received frame is the last frame. If the received frame is the last frame, the process proceeds to step S198. If the frame just received is not the last frame, the process proceeds to step S206.

ステップS198においては、いま受信したバイナリ信号
は、直前に送出したバイナリ信号と同じであるか否かが
判断される。いま受信したバイナリ信号が、直前に送出
したバイナリ信号と同じである場合は、ステップS200に
進む。また、いま受信したバイナリ信号が直前に送出し
たバイナリ信号と違う場合は、ステップS212に進む。In step S198, it is determined whether or not the received binary signal is the same as the previously transmitted binary signal. When the received binary signal is the same as the binary signal transmitted immediately before, the process proceeds to step S200. If the received binary signal is different from the previously transmitted binary signal, the process proceeds to step S212.

ステップS200においては、いま受信したバイナリ信号
は、DIS（デジタル識別信号）信号であるかが判断され
る。また、いま受信したバイナリ信号がDIS信号である
時は、ステップS202に進む。また、いま受信したバイナ
リ信号がDIS信号でない時は、エコーと判断し、ステッ
プS108に進む。In step S200, it is determined whether the received binary signal is a DIS (digital identification signal) signal. If the received binary signal is the DIS signal, the process proceeds to step S202. If the received binary signal is not the DIS signal, it is determined to be an echo and the process proceeds to step S108.

ステップS202においては、自動着信であるか否かが判
断される。自動着信でない時は、ステップS204に進む。
自動着信である時は、DISグループの信号を検出しても
意味のない信号であるので、ステップS108に進む。In step S202, it is determined whether or not it is an automatic incoming call. If it is not an automatic incoming call, the process proceeds to step S204.
When the incoming call is an automatic incoming call, it is meaningless even if the signal of the DIS group is detected, so the process proceeds to step S108.

ステップS204においては、直前に送出したバイナリ信
号と、いま受信したバイナリ信号のFIF（ファクシミリ
情報フィールド）が同じであるか否かが判断される。直
前に送出したバイナリ信号と、いま受信したバイナリ信
号のFIFが違う場合は、ステップS212に進む。また直前
に送出したバイナリー信号と、いま受信したバイナリ信
号のFIFが同じ場合は、エコーと判断し、ステップS108
に進む。In step S204, it is determined whether or not the FIF (facsimile information field) of the binary signal transmitted immediately before and the binary signal just received are the same. If the FIF of the binary signal transmitted immediately before is different from that of the binary signal just received, the process proceeds to step S212. If the FIF of the binary signal transmitted immediately before is the same as the FIF of the binary signal just received, it is determined to be an echo, and step S108 is performed.
Proceed to.

ステップS198ないし、ステップS204は、エコーに対す
る対策である。これは、本実施例特有の機能である。Steps S198 to S204 are measures against echo. This is a function peculiar to this embodiment.

ステップS206においては、フラグFLGDETに「０」をセ
ットする。In step S206, "0" is set in the flag FLGDET.

ステップS208においては、フラグCNTBYTに「０」をセ
ットする。In step S208, "0" is set in the flag CNTBYT.

ステップS210においては、後述するステップS212ない
しステップS240に示すV21信号のCD＝０を確認した後、
ステップS98に進む。In step S210, after confirming that CD = 0 of the V21 signal shown in steps S212 to S240 described later,
Proceed to step S98.

ステップS212においては、タイマーT2に10秒をセット
する。In step S212, timer T2 is set to 10 seconds.

ステップS214においては、メモリBIRC0が7EH（フラグ
パターン）であるか否かが判断される。メモリBIRC0が7
EH（フラグパターン）である時は、ステップS216に進
む。また、メモリBIRC0が7EH（フラグパターン）でない
時は、ステップS218に進む。In step S214, it is determined whether or not the memory BIRC0 is 7EH (flag pattern). Memory BIRC0 is 7
If it is EH (flag pattern), the process proceeds to step S216. If the memory BIRC0 is not 7EH (flag pattern), the process proceeds to step S218.

ステップS216においては、メモリBIRC1が7EH（フラグ
パターン）であるか否かが判断される。メモリBIRC1が7
EH（フラグパターン）である時は、フラグ信号が連続し
ているものと判断し、ステップS218に進む。また、メモ
リBIRC1が7EH（フラグパターン）でない（メモリBIRC0
は7EH（フラグパターン）である時は、クローズドフラ
グを検出したものと判断し、ステップS236に進む。In step S216, it is determined whether or not the memory BIRC1 is 7EH (flag pattern). Memory BIRC1 is 7
If it is EH (flag pattern), it is determined that the flag signals are continuous, and the process proceeds to step S218. Also, the memory BIRC1 is not 7EH (flag pattern) (memory BIRC0
Is 7EH (flag pattern), it is determined that the closed flag is detected, and the process proceeds to step S236.

ステップS218においては、カウンタBITCT1が「０」で
あるか否かが判断される。カウンタBITCT1が「０」であ
る時は、ステップS224に進む。また、カウンタBITCT1が
「０」でない時は、ステップS220に進む。In step S218, it is determined whether the counter BITCT1 is "0". When the counter BITCT1 is "0", the process proceeds to step S224. If the counter BITCT1 is not "0", the process proceeds to step S220.

ステップS220においては、メモリBIRC2,BIRC1,BIRC0
のデータを１ビットずつ右へ移動する。In step S220, memories BIRC2, BIRC1, BIRC0
Move the data in 1 bit to the right.

ステップS222においては、カウンタBITCT1の値を１だ
け減じる。In step S222, the value of the counter BITCT1 is decremented by 1.

ステップS224においては、タイマーT2がタイムオーバ
ーしたか否かが判断される。タイマーT2がタイムオーバ
ーした時は、ステップS232に進む。他方、タイマーT2が
タイムオーバーしていない時は、ステップS226に進む。In step S224, it is determined whether the timer T2 has timed out. When the timer T2 times out, the process proceeds to step S232. On the other hand, when the timer T2 has not timed out, the process proceeds to step S226.

ステップS226においては、300b/sのバイトクロックが
発生したか否か、すなわち、信号線28aにクロックが発
生したか否かが判断される。300b/sのバイトクロックが
発生した時、すなわち、信号線28aにクロックが発生し
た時は、ステップS228に進む。また、300b/sのバイトク
ロックが発生していない時、すなわち、信号線28aにク
ロックが発生していない時は、ステップS224に進む。In step S226, it is determined whether or not a byte clock of 300b / s has occurred, that is, whether or not a clock has occurred on the signal line 28a. When the byte clock of 300b / s is generated, that is, when the clock is generated on the signal line 28a, the process proceeds to step S228. Further, when the byte clock of 300b / s is not generated, that is, when the clock is not generated on the signal line 28a, the process proceeds to step S224.

ステップS228においては、受信したバイナリデータ
（信号線28bに出力されているデータ）をメモリBIRC2に
格納する。In step S228, the received binary data (data output to the signal line 28b) is stored in the memory BIRC2.

ステップS230においては、カウンタBITCT1に８をセッ
トする。In step S230, the counter BITCT1 is set to 8.

ステップS232においては、電話回線を電話機側に接続
する。具体的には、信号線38aに信号レベル「０」の信
号を出力する。In step S232, the telephone line is connected to the telephone side. Specifically, the signal of the signal level "0" is output to the signal line 38a.

ステップS234は、エラーを表している。 Step S234 represents an error.

ステップS236においては、タイマーT2に１秒をセツト
する。In step S236, the timer T2 is set to 1 second.

ステップS238においては、200ms間連続してSED（Sign
al Energy Detect）が「０」であることを検出したか否
かが判断される。このSEDが「０」であるか「１」であ
るかは、信号線36aの信号を入力して判断する。200ms間
連続してSEDが「０」であることを検出した時は、ステ
ップS242に進む。また、200ms間連続してSEDが「０」で
あることを検出していない時は、ステップS240に進む。In step S238, SED (Sign
It is determined whether or not it has been detected that "al Energy Detect)" is "0". Whether the SED is "0" or "1" is determined by inputting the signal on the signal line 36a. When it is detected that SED is “0” continuously for 200 ms, the process proceeds to step S242. If it is not detected that SED is “0” continuously for 200 ms, the process proceeds to step S240.

ステップS240においては、タイマーT2がタイムオーバ
ーしたか否かが判断される。タイマーT2がタイムオーバ
ーした時は、ステップS242に進む。他方、タイマーT2が
タイムオーバーしていない時は、ステップS238に進む。In step S240, it is determined whether the timer T2 has timed out. When the timer T2 times out, the process proceeds to step S242. On the other hand, when the timer T2 has not timed out, the process proceeds to step S238.

ステップS212ないしステップS240は、本実施例特有の
機能を示している。Steps S212 to S240 indicate functions unique to this embodiment.

ステップS242は、300b/sのバイナリ信号の受信が終了
し、受信した信号に基づいて次の動作へ進むことを表し
ている。Step S242 represents that the reception of the binary signal of 300b / s is completed and the next operation is performed based on the received signal.

上述した第５図において、300b/sのバイトクロックが
発生した時（ステップS124で判断する）は、300b/sの解
析へ向かう。そして、300b/sの解析において、バイナリ
信号の受信と判断されない時は、ステップS126に進む。In FIG. 5 described above, when the byte clock of 300b / s is generated (determined in step S124), the analysis of 300b / s is started. Then, in the analysis of 300 b / s, when it is not determined that the binary signal is received, the process proceeds to step S126.

更に、トーナル信号の１周期の解析が終了した時（ス
テップS130で判断）は、トーナル信号の解析へ進む。そ
して、トーナル信号の解析において、トーナル信号の受
信と判断されない時は、ステップS124に進む。Further, when the analysis of one cycle of the tonal signal is completed (determined in step S130), the process proceeds to the analysis of the tonal signal. Then, in the analysis of the tonal signal, when it is not determined that the tonal signal is received, the process proceeds to step S124.

このように、トーナル信号とバイナリ信号を同時に受
信する必要がある時、受信したすべての信号を見落すこ
となく、常にトーナル信号およびバイナリ信号の受信を
行うことが可能になる。これは、本実施例特有の機能で
ある。In this way, when it is necessary to receive the tonal signal and the binary signal at the same time, it is possible to always receive the tonal signal and the binary signal without overlooking all the received signals. This is a function peculiar to this embodiment.

次に、既述の制御について、第７図に示すフローチ
ャートを参照して説明する。Next, the above-mentioned control will be described with reference to the flowchart shown in FIG.

第７図において、ステップS250は、画像送信側の処理
を表している。In FIG. 7, step S250 represents processing on the image transmission side.

ステップS252においては、タイマーT1に35秒をセット
する。In step S252, the timer T1 is set to 35 seconds.

ステップS254においては、CCITT勧告V21のバイナリ信
号を受信したか否かが判断される。CCITT勧告V21のバイ
ナリ信号を受信した場合は、ステップS256に進む。ま
た、CCITT勧告V21のバイナリ信号を受信していない場合
には、ステップS258に進む。In step S254, it is determined whether the CCITT recommendation V21 binary signal is received. If the CCITT recommendation V21 binary signal is received, the process proceeds to step S256. If the CCITT recommendation V21 binary signal is not received, the process proceeds to step S258.

ステップS256は、G3モードのバイナリ手順に移行する
ことを表している。Step S256 represents shifting to the G3 mode binary procedure.

ステップS258においては、GI2信号を検出したか否か
が判断される。GI2信号を検出したときには、ステップS
260に進む。他方、GI2信号を検出していないときには、
ステップS262に進む。In step S258, it is determined whether or not the GI2 signal is detected. When the GI2 signal is detected, step S
Continue to 260. On the other hand, when the GI2 signal is not detected,
Proceed to step S262.

ステップS260は、トーナル手順に移行することを表し
ている。本実施例によるファクシミリ装置は、CCITT勧
告G2,G3機能を有する場合を想定しているので、トーナ
ル信号としては、GI2信号の受信を行う必要がある。Step S260 represents shifting to the tonal procedure. Since the facsimile apparatus according to this embodiment is assumed to have the CCITT recommendation G2 and G3 functions, it is necessary to receive the GI2 signal as the tonal signal.

ステップS262においては、タイマーT1がタイムオーバ
ーしたか否かが判断される。タイマーT1がタイムオーバ
ーしたときには、ステップS264に進む。また、タイマー
T1がタイムオーバーしていないときには、ステップS254
に進む。In step S262, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S264. Also timer
If T1 has not timed out, step S254
Proceed to.

ステップS264は、回線切断を表している。 Step S264 represents line disconnection.

上述した第７図示の概略フローチャートにおいては、
本実施例特有の機能は示されていない。そこで、第８図
（１）〜（４）に示す詳細なフローチャートを参照し
て、本実施例の制御手順を述べる。In the schematic flow chart shown in FIG. 7 described above,
Functions specific to this embodiment are not shown. Therefore, the control procedure of this embodiment will be described with reference to the detailed flowcharts shown in FIGS. 8 (1) to 8 (4).

第８図において、ステップS270は、画像送信側の処理
を表している。In FIG. 8, step S270 represents processing on the image transmission side.

ステップS272においては、電話回線をファクシミリ装
置側に接続する。具体的には、信号線38aに信号レベル
「１」の信号を出力する。In step S272, the telephone line is connected to the facsimile device side. Specifically, the signal of the signal level "1" is output to the signal line 38a.

ステップS274においては、タイマーT1に35秒をセット
する。In step S274, the timer T1 is set to 35 seconds.

ステップS276においては、GI2信号を何回検出したか
をカウントするためのカウンタGI2DETに「０」をセット
する。In step S276, "0" is set in the counter GI2DET for counting how many times the GI2 signal is detected.

ステップS278においては、受信したデータを格納する
エリアBIRC0に00Hをセットする。In step S278, 00H is set in area BIRC0 storing the received data.

ステップS280においては、受信したデータを格納する
エリアBIRC1に00Hをセットする。In step S280, 00H is set in area BIRC1 storing the received data.

ステップS282においては、２バイト連続した7EH（フ
ラグパターン）を検出した時「１」にセットされるフラ
グFLGIDTに「０」をセットする。In step S282, "0" is set to the flag FLGIDT which is set to "1" when 7EH (flag pattern) with two consecutive bytes is detected.

ステップS284においては、フラグFLGDETに「０」をセ
ットする。In step S284, "0" is set in the flag FLGDET.

ステップS286においては、１つのフレームを受信して
いる時のバイト数をカウントするためのカウンタCNTBYT
に「０」をセットする。In step S286, a counter CNTBYT for counting the number of bytes when receiving one frame
Set "0" to.

ステップS288においては、１周期の信号の周波数を解
析した際、1850Hzであったと判断されることが463回あ
った場合には、１つのGI2信号を検出したものと判断す
る。In step S288, when the frequency of the signal of one cycle is analyzed and it is determined that the frequency is 1850 Hz, it is determined that one GI2 signal is detected if it is 463 times.

この463回をカウントするのに使用するカウンタCNT18
5に463をセットする。２周期に１回、周波数の解析を行
うことが可能であるので、この463回は、の1850Hzを検出することに対応する。Counter CNT18 used to count this 463 times
Set 463 to 5. Since it is possible to analyze the frequency once every two cycles, this 463 times is Corresponding to detecting 1850Hz.

ステップS290においては、300b/sのバイトクロックが
発生したか否かが判断される。具体的には、信号線28a
にクロックが発生したか否かが判断される。300b/sのバ
イトクロックが発生すると、すなわち、信号線28aにク
ロックが発生すると、ステップS332に進む。他方、300b
/sのバイトクロックが発生していないとき、すなわち、
信号線28aにクロックが発生していないときには、ステ
ップS292に進む。In step S290, it is determined whether or not a byte clock of 300b / s has occurred. Specifically, the signal line 28a
It is determined whether or not a clock has occurred. When the byte clock of 300b / s is generated, that is, when the clock is generated on the signal line 28a, the process proceeds to step S332. On the other hand, 300b
When the / s byte clock is not occurring, i.e.
When no clock is generated on the signal line 28a, the process proceeds to step S292.

ステップS292においては、FLGIDTが「０」であるか否
か、すなわち、２バイトの連続したフラグパターン（7E
H）が検出されているか否かが判断される。FLGIDTが
「０」の時、すなわち、２バイトの連続したフラグパタ
ーン（7EH）を検出していない時は、ステップS294に進
む。またFLGIDTが「１」の時、すなわち、２バイトの連
続したフラグパターン（7EH）を検出している時は、ス
テップS306に進み、トーナル信号の解析は行わない。In step S292, whether or not FLGIDT is "0", that is, a 2-byte continuous flag pattern (7E
H) is detected. When FLGIDT is "0", that is, when the 2-byte continuous flag pattern (7EH) is not detected, the process proceeds to step S294. When FLGIDT is "1", that is, when a continuous 2-byte flag pattern (7EH) is detected, the process proceeds to step S306, and the tonal signal is not analyzed.

ステップS294においては、SED（Signal Energy Detec
t）が「１」であるか否か、すなわち、信号線36aが信号
レベル「１」であるか否かが判断される。このSEDが
「１」である時、すなわち、信号線36aが信号レベル
「１」である時は、ステップS296に進み、トーナル信号
の解析へ進む。他方、SEDが「０」である時、すなわ
ち、信号線36aが信号レベル「０」である時は、ステッ
プS306に進み、トーナル信号の解析は行わない。In step S294, SED (Signal Energy Detec
It is determined whether t) is "1", that is, whether the signal line 36a is at the signal level "1". When this SED is "1", that is, when the signal line 36a is at the signal level "1", the process proceeds to step S296, and the tonal signal is analyzed. On the other hand, when SED is "0", that is, when the signal line 36a has a signal level "0", the process proceeds to step S306, and the tonal signal is not analyzed.

上記のステップS292およびS294は、本実施特有の機能
である。The above steps S292 and S294 are functions unique to this embodiment.

ステップS296においては、トーナル信号の１周期の解
析が終了したか否か、すなわち、信号線34aにパルスが
発生したか否かが判断される。トーナル信号の１周期の
解析が終了すると、すなわち、信号線34のパルスが発生
すると、ステップS298に進む。他方、トーナル信号の１
周期の解析が終了していないとき、すなわち、信号線34
aにパルスが発生していないときには、ステップS306に
進む。In step S296, it is determined whether the analysis of one cycle of the tonal signal is completed, that is, whether a pulse is generated in the signal line 34a. When the analysis of one cycle of the tonal signal is completed, that is, when the pulse of the signal line 34 is generated, the process proceeds to step S298. On the other hand, one of the tonal signals
When the period analysis is not completed, that is, the signal line 34
If no pulse is generated at a, the process proceeds to step S306.

ステップS298においては、トーナルデータ（すなわ
ち、信号線34bの信号）を入力する。In step S298, the tonal data (that is, the signal on the signal line 34b) is input.

ステップS300においては、いま受信した１周期の信号
が1850Hzであるか否かが判断される。いま受信した１周
期の信号が1850Hzである時は、ステップS302に進む。い
ま受信した１周期の信号が1850Hzでない時は、ステップ
S306に進む。In step S300, it is determined whether or not the signal of one cycle just received is 1850 Hz. If the received signal of one cycle is 1850 Hz, the process proceeds to step S302. If the one cycle signal you have just received is not 1850 Hz, step
Proceed to S306.

ステップS302においては、カウンタCNT185の値が負で
あるか否か、すなわち、1850Hzの信号を合計0.5秒以上
検出したか否かが判断される。カウンタCNT185の値が負
である時、すなわち、1850Hzの信号の合計0.5秒以上に
わたって検出した時は、ステップS306に進む。またカウ
ンタCNT185の値が正または零である時、すなわち、1850
Hzの信号を合計0.5秒以上検出していない時は、ステッ
プS304に進む。In step S302, it is determined whether or not the value of the counter CNT185 is negative, that is, whether or not a signal of 1850 Hz is detected for a total of 0.5 seconds or more. When the value of the counter CNT185 is negative, that is, when the signal of 1850 Hz is detected for a total of 0.5 seconds or more, the process proceeds to step S306. When the value of the counter CNT185 is positive or zero, that is, 1850
When the Hz signal is not detected for 0.5 seconds or more in total, the process proceeds to step S304.

ステップS304においては、カウンタCNT185の値を１だ
けデクリメントする。In step S304, the value of counter CNT185 is decremented by 1.

ステップS306においては、200ms以上の連続したSED＝
０を検出したか否かが判断される。ここでは、バックグ
ランドノイズ等があった場合も、信号のランダム性をチ
ェックし、信号断を判断する。In step S306, continuous SED of 200 ms or more =
It is determined whether 0 is detected. Here, even if there is background noise or the like, the randomness of the signal is checked to determine the signal disconnection.

200ms以上の連続した信号断を検出した場合は、ステ
ップS308に進む。また200ms以上の連続した信号断を検
出していない場合は、ステップS326に進む。If continuous signal loss of 200 ms or more is detected, the process proceeds to step S308. If no continuous signal loss of 200 ms or more is detected, the process proceeds to step S326.

ステップS308においては、カウンタCNT185の値が負で
あるか否か、すなわち、1850Hzの信号を合計0.5秒以上
検出したか否かが判断される。カウンタCNT185の値が負
である時、すなわち1850Hzの信号の合計0.5秒以上検出
した時は、ステップS310に進む。カウンタCNT185の値が
正または零である時、すなわち、1850Hzの信号を合計0.
5秒以上検出していない時は、ステップS320に進む。In step S308, it is determined whether or not the value of the counter CNT185 is negative, that is, whether or not a signal of 1850 Hz is detected for a total of 0.5 seconds or more. When the value of the counter CNT185 is negative, that is, when the total signal of 1850 Hz is detected for 0.5 seconds or more, the process proceeds to step S310. When the value of the counter CNT185 is positive or zero, that is, the signal of 1850 Hz is added to 0.
If not detected for 5 seconds or more, the process proceeds to step S320.

ステップS310においては、信号断を検出し、かつ、18
50Hzの信号を合計して0.5秒以上検出しているので、GI2
CNTを１だけインクリメントする。In step S310, a signal disconnection is detected, and 18
Since the signals of 50Hz are detected for 0.5 seconds or more in total, GI2
Increment CNT by 1.

ステップS312においては、FLGIDTが「０」であるか否
かが判断される。ここで、FLGITDが「０」である時は、
ステップS314に進む。他方、FLGIDTが「０」でない時
は、ステップS318に進む。In step S312, it is determined whether FLGIDT is "0". Here, when FLGITD is "0",
Proceed to step S314. On the other hand, when FLGIDT is not "0", the process proceeds to step S318.

ステップS314においては、カウンタCI2DETが２未満で
あるか否か、すなわち、GI2信号を２回未満受信したか
否かが判断される。カウンタGI2DETが２未満である場
合、すなわち、GI2信号を２回未満受信した場合は、ス
テップS320に進む。また、カウンタGI2DETが２以上であ
る場合すなわち、GI2信号を２回以上受信した場合は、
ステップS316に進む。In step S314, it is determined whether the counter CI2DET is less than 2, that is, whether the GI2 signal is received less than twice. When the counter GI2DET is less than 2, that is, when the GI2 signal is received less than twice, the process proceeds to step S320. When the counter GI2DET is 2 or more, that is, when the GI2 signal is received twice or more,
Proceed to step S316.

ステップS316においては、相手機が、G2機であると判
断し、G2モードの伝送へ進む。In step S316, the partner machine determines that it is a G2 machine, and proceeds to G2 mode transmission.

ステップS318においては、カウンタGI2DETが３未満で
あるか否か、すなわち、GI2信号を３回未満受信したか
否かが判断される。カウンタGI2DETが３未満である場
合、すなわち、GI2信号を３回未満受信した場合は、ス
テップS320に進む。他方、カウンタGI2DETが３以上であ
る場合、すなわち、GI2信号を３回、受信した場合は、
ステップS316に進む。In step S318, it is determined whether the counter GI2DET is less than 3, that is, whether the GI2 signal is received less than 3 times. When the counter GI2DET is less than 3, that is, when the GI2 signal is received less than 3 times, the process proceeds to step S320. On the other hand, when the counter GI2DET is 3 or more, that is, when the GI2 signal is received three times,
Proceed to step S316.

ステップS300ないしステップS318は、本実施例特有の
機能である。Steps S300 to S318 are functions unique to this embodiment.

ステップS320においては、FLGIDTに「０」をセットす
る。In step S320, "0" is set in FLGIDT.

ステップS322においては、FLGDETに「０」をセットす
る。In step S322, FLGDET is set to "0".

ステップS324においては、カウンタCNT185に「463」
をセットする。In step S324, "463" is added to the counter CNT185.
Set.

ステップS326においては、タイマーT1がタイムオーバ
ーしたか否かが判断される。タイマーT1がタイムオーバ
ーしたときには、ステップS328に進む。また、タイマー
T1がタイムオーバーしていないときには、ステップS290
に進む。In step S326, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S328. Also timer
If T1 has not timed out, step S290
Proceed to.

ステップS328においては、電話回線を電話機側に接続
する。具体的には、信号線38aに信号レベル「０」の信
号を出力する。In step S328, the telephone line is connected to the telephone side. Specifically, the signal of the signal level "0" is output to the signal line 38a.

ステップS330は、エラーを表している。 Step S330 represents an error.

ステップS332ないしステップS362は、第５図（３），
（４）に示したステップS162ないしステップS192に相当
する。Steps S332 to S362 are shown in FIG.
This corresponds to steps S162 to S192 shown in (4).

上述したステップS356およびステップS358の判断は、
本実施例特有の機能である。The determinations in step S356 and step S358 described above are
This is a function peculiar to this embodiment.

ステップS364においては、いま受信したフレームがラ
ストフレームであるか否かが判断される。いま、受信し
たフレームがラストフレームである時は、ステップS366
に進む。また、いま受信したフレームがラストフレーム
でない時は、ステップS370に進む。In step S364, it is determined whether or not the received frame is the last frame. If the received frame is the last frame now, step S366
Proceed to. If the frame just received is not the last frame, the process proceeds to step S370.

ステップS366は、第５図（５）に示したステップS212
ないしステップS240に述べたキャリア断の検出を行って
いる。これは、本実施例特有の効果である。Step S366 is step S212 shown in FIG. 5 (5).
The carrier disconnection detection described in step S240 is performed. This is an effect unique to this embodiment.

ステップS368は、300b/sのバイナリー信号の受信が終
了し、受信した信号に基づいて次の動作へ進むことを表
している。Step S368 represents that the reception of the 300b / s binary signal is completed and the next operation is performed based on the received signal.

ステップS370においては、FLGDETに「０」をセットす
る。In step S370, FLGDET is set to "0".

ステップS372においては、CNTBYTに「０」をセットす
る。In step S372, CNTBYT is set to "0".

上述した第８図においては、300b/sのバイトクロック
が発生した時（ステップS290で判断する）、300b/sの解
析へ向かう。そして、300b/sの解析において、バイナリ
信号の受信と判断されない時は、ステップS292に進む。In FIG. 8 described above, when the byte clock of 300b / s is generated (determined in step S290), the analysis of 300b / s is started. Then, in the analysis of 300 b / s, when it is not determined that the binary signal is received, the process proceeds to step S292.

更に、トーナル信号の１周期の解析が終了した時（ス
テップS296で判断する）は、トーナル信号の解析へ進
む。そして、トーナル信号の解析において、トーナル信
号の受信と判断されない時は、ステップS290に進む。Further, when the analysis of one cycle of the tonal signal is completed (determined in step S296), the process proceeds to the analysis of the tonal signal. Then, in the analysis of the tonal signal, when it is not determined that the tonal signal is received, the process proceeds to step S290.

なお、これまで述べた実施例においては、G2,G3機能
を有するファクシミリ装置について説明したが、その他
の通信装置においても本発明を適用し得ることは勿論で
ある。In the above-described embodiments, the facsimile device having the G2 and G3 functions has been described, but it goes without saying that the present invention can be applied to other communication devices.

［発明の効果］以上述べたとおり本発明によれば、トーナル信号とバ
イナリ信号とを誤りなく識別する構成としてあるので、
通信機器相互間において適正な通信制御を行うことが可
能となる。EFFECTS OF THE INVENTION As described above, according to the present invention, since the tonal signal and the binary signal are discriminated without error,
Appropriate communication control can be performed between communication devices.

また、本発明によれば、例えばV21信号の受信中にエ
ラー等が発生し、いま受信しているバイナリ信号を受信
することができない状態に至ったとしても、これをトー
ナル信号の検出と誤認することがなくなる。Further, according to the present invention, for example, even if an error or the like occurs during reception of the V21 signal and the binary signal currently being received cannot be received, this is erroneously recognized as detection of the tonal signal. Will disappear.

更に、本発明の一実施例によれば、無信号区間におい
てはトーナル信号の受信制御を中断することができるの
で、無信号区間のノイズ等により、トーナル信号の検出
と誤認することもなくなる。Further, according to the embodiment of the present invention, the reception control of the tonal signal can be interrupted in the non-signal section, so that it is not erroneously recognized as the detection of the tonal signal due to noise in the non-signal section.

[Brief description of drawings]

第１図は本発明に係るファクシミリ装置の全体構成図、第２図は本発明を適用したファクシミリ装置の一実施例
を示すブロック図、第３図はトーナルカウンタを説明するための図、第４図は画像受信側として制御回路38が実行すべき制御
手順を示す流れ図、第５図（１）〜第５図（５）は画像受信側として制御回
路38が実行すべき詳細な制御手順を示す流れ図、第６図は受信したバイナリデータを格納する時の動作を
示す図、第７図は画像送信側として制御回路38が実行すべき制御
手順を示す流れ図、第８図（１）〜第８図（４）は画像送信側として制御回
路38が実行すべき詳細な制御手順を示す流れ図である。２……NCU、４……電話機、６……ハイブリッド回路、８……読取回路、 10……符号化回路、 12……V27terあるいはV29変調器、 14……パラレル／シリアル変換回路、 16……V21変調器、 17……GI2信号送出回路、 18……加算回路、 20……V27terあるいはV29復調器、 22……復号化回路、 24……記録回路、 26……V21復調器、 28……シリアル／パラレル変換回路、 30……増幅回路、 32……２値化回路、 34……トーナルカウンタ回路、 36……信号有無検出回路、 38……制御回路。FIG. 1 is an overall configuration diagram of a facsimile device according to the present invention, FIG. 2 is a block diagram showing an embodiment of a facsimile device to which the present invention is applied, FIG. 3 is a diagram for explaining a tonal counter, and FIG. FIG. 5 is a flowchart showing a control procedure to be executed by the control circuit 38 on the image receiving side, and FIGS. 5 (1) to 5 (5) show detailed control procedures to be executed by the control circuit 38 on the image receiving side. 6 is a flow chart, FIG. 6 is a flow chart showing an operation when storing the received binary data, FIG. 7 is a flow chart showing a control procedure to be executed by the control circuit 38 on the image transmitting side, and FIGS. FIG. 4 (4) is a flow chart showing a detailed control procedure to be executed by the control circuit 38 on the image transmitting side. 2 ... NCU, 4 ... phone, 6 ... hybrid circuit, 8 ... reading circuit, 10 ... encoding circuit, 12 ... V27ter or V29 modulator, 14 ... parallel / serial conversion circuit, 16 ... V21 modulator, 17 ... GI2 signal sending circuit, 18 ... adding circuit, 20 ... V27ter or V29 demodulator, 22 ... decoding circuit, 24 ... recording circuit, 26 ... V21 demodulator, 28 ... Serial / parallel conversion circuit, 30 ... Amplification circuit, 32 ... Binarization circuit, 34 ... Tonal counter circuit, 36 ... Signal presence / absence detection circuit, 38 ... Control circuit.

Claims

[Claims]

1. A data receiving apparatus for receiving a binary signal including a unique flag pattern and a tonal signal including a frequency component of the binary signal, a detecting means for detecting the flag pattern, and a detecting means for detecting the binary signal and the tonal signal. During reception judgment,
When the flag pattern is detected by the detection means, the reception determination of the tonal signal is interrupted, and the reception determination of the binary signal is continued, and the data reception device.

2. A means for detecting a disconnection state of a received signal,
The control means suspends the reception determination of the tonal signal and continues the reception determination of the binary signal when a signal disconnection state is detected during the reception determination of the binary signal and the tonal signal. The data receiving device according to claim 1.