JPH0771123B2

JPH0771123B2 - Binary signal receiver

Info

Publication number: JPH0771123B2
Application number: JP61126887A
Authority: JP
Inventors: 武弘吉田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1986-05-31
Filing date: 1986-05-31
Publication date: 1995-07-31
Anticipated expiration: 2010-07-31
Also published as: JPS62283750A

Description

【発明の詳細な説明】［産業上の利用分野］本発明は、ハイレベルデータリンク制御手順に従ったバ
イナリ信号を受信するバイナリ信号受信装置に関するも
のである。TECHNICAL FIELD The present invention relates to a binary signal receiving apparatus for receiving a binary signal according to a high level data link control procedure.

［従来の技術］この種のバイナリ信号受信装置のひとつとして、G III
ファクシミリ装置が広く知られている。[Prior Art] As one of the binary signal receiving devices of this type, G III
Facsimile machines are widely known.

従来のG IIIファクシミリ装置では、以下の場合にバイ
ナリ信号の受信が完了したものと判断し、その後の処理
を行っていた。In the conventional G III facsimile apparatus, it is determined that the reception of the binary signal is completed in the following cases, and the subsequent processing is performed.

受信キャリア信号が断となった時、バイナリ信号の
受信完了と判断する。しかしこの場合は、ノズル等に起
因してキャリアを誤認検出してしもうことがあり、正し
くバイナリ信号の受信完了を判断することができないと
いう欠点があった。When the reception carrier signal is cut off, it is judged that the reception of the binary signal is completed. However, in this case, the carrier may be erroneously detected due to the nozzle or the like, and there is a drawback that the completion of receiving the binary signal cannot be correctly determined.

クローズドフラグを検出した時、バイナリ信号の受
信が完了したものと判断する。このクローズドフラグと
は、最終フレーム（制御ブィールドにより指定される）
に付される最後のフラグをいう。すなわち、１ビットず
つバイナリ信号を順次受信していき、あるバイトデータ
がフラグパターン（7EH）であって且つ次のバイトデー
タがフラグパターン以外のデータであるときに、かかる
最終のフラグを検出したものと判断している。When the closed flag is detected, it is determined that the reception of the binary signal is completed. This closed flag is the last frame (specified by the control field)
The last flag attached to. That is, a binary signal is sequentially received bit by bit, and when one byte data is a flag pattern (7EH) and the next byte data is data other than the flag pattern, the final flag is detected. I have decided.

しかし、相手方のファクシミリ装置から送出されるフラ
グの後に、例えば、ある一定長の無効なデータが送出さ
れている場合、受信側のファクシミリ装置は、未だ相手
方からバイナリ信号が送出されているにも拘らず、バイ
ナリ信号の受信完了と誤認してしまうという欠点があ
る。However, when, for example, invalid data of a certain fixed length is transmitted after the flag transmitted from the facsimile machine of the other party, the facsimile machine on the receiving side is concerned that the binary signal is still transmitted from the other party. However, there is a drawback that it is erroneously recognized as the completion of reception of the binary signal.

その結果、受信側のファクシミリ装置は、次の信号を送
出してしまうため、相手方は信号を継続して送出してい
るにも拘らずその信号を受信することができず、交信エ
ラーが発生してしまうということがあった。但し、相手
方が信号を送出完了後、受信側のファクシミリ装置から
信号を送出するタイミングが遅れる場合（１秒以内程度
とする）には、交信エラーは発生しない。As a result, the facsimile machine on the receiving side sends the next signal, so that the other party cannot receive the signal even though it continuously sends the signal, and a communication error occurs. There was a chance that it would end up. However, if the timing of transmitting the signal from the facsimile apparatus on the receiving side is delayed after the other party completes transmitting the signal (within about 1 second), no communication error occurs.

［発明が解決しようとする問題点］このように、従来のバイナリ信号受信装置では、ノイズ
等に起因して、バイナリ信号の受信完了状態を適確に把
握し得ない場合が生じ得た。[Problems to be Solved by the Invention] As described above, in the conventional binary signal receiving device, there may be a case where the reception completion state of the binary signal cannot be accurately grasped due to noise or the like.

よって本発明の目的は、上述の点に鑑み、バイナリ信号
の受信完了状態を適確に判断することができるバイナリ
信号受信装置を提供することにある。Therefore, in view of the above points, an object of the present invention is to provide a binary signal receiving apparatus capable of appropriately determining the reception completion state of a binary signal.

さらに本発明の他の目的は、制御手順を簡略化したバイ
ナリ信号受信装置を提供することにある。Still another object of the present invention is to provide a binary signal receiving apparatus having a simplified control procedure.

［問題点を解決するための手段］かかる目的を達成するために、本発明に係るバイナリ信
号受信装置は、ハイレベルデータリンク制御手順に従っ
た複数の連続フレームからなるバイナリ信号を受信する
受信手段と、前記受信手段で受信した複数の連続フレー
ムからなるバイナリ信号の最終フレームを検出する第１
検出手段と、前記受信手段で受信した最終フレームの終
端部分のフラグが連続している場合は、該連続フラグの
終了を検出する第２検出手段と、前記第１検出手段によ
り、受信した複数のフレームからなるバイナリ信号が最
終フレームではないことが検出された場合、該フレーム
と次フレームとの間のフラグの終了を検出し、次フレー
ムの先頭を認識する認識手段と、前記第１検出手段によ
り最終フレームが検出され、かつ、前記第２検出手段に
より、最終フレームの終端部分の前記連続フラグが終了
したことが検出された後、受信したバイナリ信号に基づ
く通信を行う通信手段とを有するものである。[Means for Solving the Problems] In order to achieve such an object, a binary signal receiving apparatus according to the present invention is a receiving means for receiving a binary signal composed of a plurality of consecutive frames according to a high level data link control procedure. And a first frame for detecting a final frame of a binary signal composed of a plurality of consecutive frames received by the receiving means.
When the detecting means and the flag of the end portion of the final frame received by the receiving means are continuous, a second detecting means for detecting the end of the continuous flag and a plurality of the plurality of received by the first detecting means. When it is detected that the binary signal including the frame is not the final frame, the end of the flag between the frame and the next frame is detected, and the recognition means for recognizing the beginning of the next frame and the first detection means. And a communication unit that performs communication based on the received binary signal after the final frame is detected and the second detection unit detects that the continuous flag at the end portion of the final frame has ended. is there.

［作用］本発明では、複数の連続フレームからなるバイナリ信号
を受信することを前提としている。そして、複数の連続
フレームからなるバイナリ信号の最終フレームを検出し
て、最終フレームでなければ、連続して次のフレームを
受信し、最終フレームならば、最終フレームの終端部分
のフラグの終了が検出された後に、受信したバイナリ信
号に基づく通信を行う。[Operation] The present invention is premised on receiving a binary signal composed of a plurality of consecutive frames. Then, the final frame of the binary signal composed of a plurality of consecutive frames is detected. If it is not the final frame, the next frame is continuously received. If it is the final frame, the end of the flag at the end of the final frame is detected. Then, the communication based on the received binary signal is performed.

したがって、複数の各フレーム間でのフラグの終了の検
出と、最終フレームにおける終端フラグの終了の検出の
一部処理を同様な処理で行うことができるので、制御を
簡略化することができる。Therefore, the detection of the end of the flag between each of the plurality of frames and the detection of the end of the end flag in the final frame can be partially performed by the same processing, so that the control can be simplified.

しかも、複数の連続フレームの中の最終フレームの終端
部分のフラグの終了を検出して、受信したバイナリ信号
に基づく通信を行うので、適確かつ容易にその受信完了
状態を把握することが可能となる。Moreover, since the end of the flag at the end of the final frame of a plurality of consecutive frames is detected and communication is performed based on the received binary signal, it is possible to accurately and easily grasp the reception completion state. Become.

［実施例］第１図は本発明に係るバイナリ信号受信装置の全体構成
図であり、ハイレベルデータリンク制御手順に従ったバ
イナリ信号を受信する装置において、最終フレームに関
連して伝送される特定フラグを検出する第１手段Ａと、
キャリア信号の有無状態を検出する第２手段Ｂと、前記
第１手段および第２手段の出力に応答して、前記バイナ
リ信号の受信完了状態を判定する判定手段Ｃとを具備す
る。[Embodiment] FIG. 1 is an overall configuration diagram of a binary signal receiving apparatus according to the present invention. In an apparatus for receiving a binary signal according to a high level data link control procedure, a specific signal transmitted in association with a final frame is specified. A first means A for detecting a flag,
It comprises a second means B for detecting the presence / absence state of a carrier signal, and a judging means C for judging the reception completion state of the binary signal in response to the outputs of the first means and the second means.

第２図は、本発明を適用したファクシミリ装置の一実施
例を示すブロック図である。FIG. 2 is a block diagram showing an embodiment of a facsimile apparatus to which the present invention is applied.

第２図において、２は、網制御装置（NCU（Network Con
trol Unit）であり、電話網をデータ通信等に使用する
ため、その回線の端末に接続して電話交換網の接続制御
を行ったり、データ通信路への切替えを行う等の機能を
果たす。また、信号線2aは電話回線である。このNCU2
は、信号線38aの信号を入力し、この信号レベルが
「０」であれば、電話回線を電話機側（すなわち、信号
線2aを信号線2b）に接続する。また、信号線38aの信号
を入力し、この信号レベルが「１」であれば、電話回線
をファクシミリ装置側（すなわち、信号線2aを信号線2
c）に接続する。通常の状態では、電話回線は電話機側
に接続されている。In FIG. 2, 2 is a network controller (NCU (Network Con
Since the telephone network is used for data communication and the like, it performs functions such as connecting to the terminal of the line to control connection of the telephone switching network and switching to the data communication path. The signal line 2a is a telephone line. This NCU2
Inputs the signal on the signal line 38a, and if the signal level is "0", connects the telephone line to the telephone side (that is, the signal line 2a to the signal line 2b). If the signal on the signal line 38a is input and the signal level is "1", the telephone line is connected to the facsimile machine side (that is, the signal line 2a is connected to the signal line 2
Connect to c). In a normal state, the telephone line is connected to the telephone side.

４は、電話機である。Reference numeral 4 is a telephone.

６は、送信系の信号と受信系の信号を分離するハイブリ
ッド回路である。すなわち、信号線18aの送信信号は、
信号線2cおよびNCU2を介して、電話回線に送出される。
また、相手側から送られてきた信号は、NCU2および信号
線2cを通り、信号線6aに出力される。Reference numeral 6 is a hybrid circuit for separating a transmission system signal and a reception system signal. That is, the transmission signal of the signal line 18a,
It is sent to the telephone line via the signal line 2c and NCU2.
Further, the signal sent from the other party passes through the NCU 2 and the signal line 2c and is output to the signal line 6a.

８は読取回路であり、主走査方向１ライン分の画信号を
送信すべき原稿より順次読み取り、白および黒の２値を
表す信号列を作成する。この読取回路８は、CCD（電荷
結合素子）等の撮像素子と光学系とにより構成する。ま
た、白および黒に２値化された信号列は、信号線8aに出
力される。Reference numeral 8 denotes a reading circuit, which sequentially reads an image signal for one line in the main scanning direction from a document to be transmitted, and creates a signal string representing binary values of white and black. The reading circuit 8 is composed of an image pickup device such as a CCD (charge coupled device) and an optical system. Further, the signal string binarized into white and black is output to the signal line 8a.

10は、符号化回路である。この符号化回路10は、信号線
8aに出力されている２値化された信号を入力し、符号化
（MH（モディファイドハフマン）符号化あるいはMR
（モディファイドリード）符号化）し、さらに符号化
したデータを信号線10aに出力する。Reference numeral 10 is an encoding circuit. This encoding circuit 10 is a signal line
Input the binary signal output to 8a, and code (MH (Modified Huffman) coding or MR
(Modified read) encoding), and the encoded data is output to the signal line 10a.

12は、公知のCCITT勧告V27ter（差動位相変調）あるい
はV29（直交変調）に基づいた変調を行う変調器であ
る。この変調器12は、信号線10aの信号を入力して変調
を行い、変調データを信号線12aに出力する。Reference numeral 12 is a modulator that performs modulation based on the well-known CCITT recommendation V27ter (differential phase modulation) or V29 (quadrature modulation). The modulator 12 receives the signal on the signal line 10a, modulates the signal, and outputs the modulated data to the signal line 12a.

14は、パラレル−シリアル（P/S）変換回路である。こ
のパラレル−シリアル変換回路14は、２つのバッファ
（バッファ「０」およびバッファ「１」）を有してい
る。最初の時点では、２つのバッファとも空であるの
で、信号線14aにバイトパックのクロックを発生する。
そして、制御回路38からバイトデータが書きこまれる
と、このデータはバッファ「０」に格納される。バッフ
ァ「０」に格納されたデータは他のバッファ（バッファ
「１」）が空であるので、バッファ１に移される。する
と、バッファ「０」は空となるので、信号線14aにバイ
トパックのクロックを発生する。そして、制御回路38か
らバイトデータが書きこまれると、このデータはバッフ
ァ「０」に格納される。制御回路38から送出されたバイ
トデータは、信号線38bを介して、このバッファに書き
こまれる。このP/S変換回路14は、バッファ「１」に格
納されたバイトデータをパラレル−シリアル変換し、信
号線16aにクロックが送出される毎に、シリアルデート
を信号線14bに出力する。８ビットのシリアルデータが
信号線14bに出力されると、バッファ「１」は空となる
ので、バッファ「０」に格納されているバイトデータ
を、バッファ「１」に移す。そして、信号線14aにバイ
トパックのクロックを発生する。制御回路38から信号線
38bを介してバイトデータが書きこまれると、このデー
タはバッファ「０」に格納される。信号線38bには、信
号線14aにバイトパックのクロックが送出される毎に、
手順信号がバイトパックされて送出される。Reference numeral 14 is a parallel-serial (P / S) conversion circuit. The parallel-serial conversion circuit 14 has two buffers (buffer “0” and buffer “1”). At the initial point of time, since both buffers are empty, a byte pack clock is generated on the signal line 14a.
When the byte data is written from the control circuit 38, this data is stored in the buffer "0". The data stored in the buffer “0” is moved to the buffer 1 because the other buffer (buffer “1”) is empty. Then, since the buffer "0" becomes empty, a byte pack clock is generated on the signal line 14a. When the byte data is written from the control circuit 38, this data is stored in the buffer "0". The byte data sent from the control circuit 38 is written into this buffer via the signal line 38b. The P / S conversion circuit 14 performs parallel-serial conversion on the byte data stored in the buffer "1", and outputs a serial date to the signal line 14b every time a clock is sent to the signal line 16a. When 8-bit serial data is output to the signal line 14b, the buffer "1" becomes empty, so the byte data stored in the buffer "0" is transferred to the buffer "1". Then, a byte pack clock is generated on the signal line 14a. Signal line from control circuit 38
When byte data is written via 38b, this data is stored in the buffer "0". The signal line 38b, every time the byte pack clock is sent to the signal line 14a,
The procedure signal is byte-packed and transmitted.

16は、公知のCCITT勧告V21に基づいて変調を行う変調器
である。この変調器16は、データの送出タイミングを表
すクロックを信号線16aに出力する。また変調器16は、
信号線14b上のシリアル手順信号を入力して変調を行
い、変調データを信号線16bに出力する。Reference numeral 16 is a modulator that performs modulation based on the well-known CCITT recommendation V21. The modulator 16 outputs a clock indicating the data transmission timing to the signal line 16a. Also, the modulator 16
The serial procedure signal on the signal line 14b is input and modulated, and the modulated data is output to the signal line 16b.

17は、GI2信号送出回路である。この回路17は、信号線3
8cにパルスが発生した時、信号線17aにGI2信号を送出す
る。そして、GI2信号の送出が終了した時、信号線17bに
パルスを発生する。Reference numeral 17 is a GI2 signal transmission circuit. This circuit 17 uses signal line 3
When a pulse is generated on 8c, the GI2 signal is sent to the signal line 17a. Then, when the transmission of the GI2 signal is completed, a pulse is generated on the signal line 17b.

18は、加算回路である。この加算回路18は、信号線12a,
信号線16b,信号線17aの信号を入力し、加算した結果を
信号線18aに出力する。18 is an adder circuit. This adder circuit 18 includes a signal line 12a,
The signals of the signal line 16b and the signal line 17a are input and the addition result is output to the signal line 18a.

20は、公知のCCITT勧告V27ter（差動位相変調）あるい
は、V29（直交変調）に基づいた復調を行う復調器であ
る。復調器20は、信号線6aの信号を入力して復調を行
い、復調データを信号線20aに出力する。Reference numeral 20 denotes a demodulator that performs demodulation based on the well-known CCITT recommendation V27ter (differential phase modulation) or V29 (quadrature modulation). The demodulator 20 receives the signal on the signal line 6a, demodulates it, and outputs the demodulated data to the signal line 20a.

22は、信号線20aに出力されている復調データを入力
し、復号化（WH（モディファイドハフマン）復号化
あるいはMR（モディファイドリード）復号化したデー
タを信号線22aに出力する回路である。Reference numeral 22 is a circuit that inputs the demodulated data output to the signal line 20a and outputs the decoded (WH (Modified Huffman) decoded or MR (Modified Read) decoded data to the signal line 22a.

24は、信号線22aに出力された復号化データを入力し、
白および黒の信号を１ライン毎に記録する記録回路であ
る。24 inputs the decoded data output to the signal line 22a,
A recording circuit that records white and black signals line by line.

26は、公知のCCITT勧告V21に基づいた復調を行う復調器
である。この復調器26は、信号線6aの信号を力し、V21
復調を行い、復調データを信号線26bに出力する。受信
したデータのタイミングクロックは、信号線26aに出力
される。A demodulator 26 performs demodulation based on the well-known CCITT recommendation V21. This demodulator 26 outputs the signal on the signal line 6a to V21.
It demodulates and outputs the demodulated data to the signal line 26b. The timing clock of the received data is output to the signal line 26a.

28は、シリアル−パラレル（S/P）変換回路である。信
号線26aにクロックが８回送出されると８ビットのデー
タがそろう（このデータは、信号線26bに出力されてい
る信号である）ので、この８ビットのデータがそろった
時、シリアル−パラレル変換回路28は、信号線28aにク
ロックを発生し、バイトデータを信号線28bに出力す
る。28 is a serial-parallel (S / P) conversion circuit. When the clock is sent to the signal line 26a eight times, 8-bit data is obtained (this data is the signal output to the signal line 26b). Therefore, when the 8-bit data is obtained, serial-parallel The conversion circuit 28 generates a clock on the signal line 28a and outputs byte data to the signal line 28b.

30は、信号線6aの信号を入力し、増幅する増幅器であ
る。増幅された信号は、信号線30aに出力される。すな
わち、相手側ファクシミリ装置から送出された信号は、
本ファクシミリ装置に到着する間に、伝送媒体である電
話回線により減衰されるため、この増幅器30により増幅
を行う。Reference numeral 30 is an amplifier for inputting and amplifying the signal of the signal line 6a. The amplified signal is output to the signal line 30a. That is, the signal sent from the facsimile machine on the other side is
While arriving at the present facsimile machine, since it is attenuated by the telephone line which is a transmission medium, the amplifier 30 amplifies the data.

32は、信号線30aの信号を入力し、ある基準電圧に対し
て２値化を行う２値下回路である。２値化された信号
は、信号線32aに出力される。Reference numeral 32 is a binary lowering circuit which inputs the signal of the signal line 30a and binarizes a certain reference voltage. The binarized signal is output to the signal line 32a.

34は、信号線32aの信号を入力し、信号の１周期の時間
を測定するトーナルカウンタである。この１周期の時間
により、受信した信号の周波数を認識し得る。このトー
ナルカウンタは、相手側ファクシミリ装置が回線に送出
する信号の周波数を認識するために用いるもの。Reference numeral 34 is a tonal counter which inputs the signal of the signal line 32a and measures the time of one cycle of the signal. The frequency of the received signal can be recognized from the time of this one cycle. This tonal counter is used by the facsimile machine on the other side to recognize the frequency of the signal sent to the line.

第３図は、信号線6a上の信号および信号線32a上の２値
化した信号を示す波形図である。ここで、２値化した信
号はさらに分周され、１周期Ｔの時間が測定され、もっ
てその周波数が決定される。１周期Ｔの測定法として
は、ある一定のクロック（本実施例においては、77.76k
Hz）を用いて求めることができる。この場合、例えば、
2100Hzの信号は37クロック分に相当している。すなわ
ち、１周期分のクロック数が35ないし39までのいずれか
であるときには、その信号の周波数が2100Hzであると判
断する。ここで、35クロックは2222Hzに、39クロックは
1994Hzに相当する。このように、1994Hzないし2222Hzの
信号を検出した時、１周期2100Hzの信号を検出したもの
とする。FIG. 3 is a waveform diagram showing a signal on the signal line 6a and a binarized signal on the signal line 32a. Here, the binarized signal is further divided, the time of one cycle T is measured, and the frequency thereof is determined. As a method of measuring one period T, a certain fixed clock (77.76k in this embodiment) is used.
Hz) can be obtained. In this case, for example,
The 2100 Hz signal corresponds to 37 clocks. That is, when the number of clocks for one cycle is any of 35 to 39, it is determined that the frequency of the signal is 2100 Hz. Here, 35 clock is 2222Hz, 39 clock is
Corresponds to 1994Hz. Thus, it is assumed that when a signal of 1994 Hz to 2222 Hz is detected, a signal of 2100 Hz for one cycle is detected.

そして、ある一定時間以内に、１周期の時間が2100Hzで
ある（クロック数が35から39である）と複数回検出され
たとき、2100Hzの信号を検出したものと判断する。Then, when it is detected a plurality of times that the time of one cycle is 2100 Hz (the number of clocks is 35 to 39) within a certain fixed time, it is determined that the signal of 2100 Hz is detected.

トーナルカウンタ回路34は、１周期の測定が終了した
時、信号線34aにパルスを発生すると共に、信号線34bに
は何クロック分であったかのデータを出力する。The tonal counter circuit 34 generates a pulse on the signal line 34a and outputs data on the signal line 34b indicating the number of clocks when one cycle of measurement is completed.

36は、信号有無検出回路であり、信号線6aの信号を入力
し、−43dBm以上の信号が検出された時には信号線36aに
信号レベル「１」の信号を出力し、また−48dBm以下の
信号が検出された時には、信号線36aに信号レベル
「０」の信号を出力する。また、信号線6aの信号が、−
48dBmを越え−73dBm未満である時には、信号線36aには
信号レベル「０」あるいは信号レベル「１」の信号が出
力される。Reference numeral 36 is a signal presence / absence detection circuit, which inputs the signal of the signal line 6a, outputs a signal of signal level "1" to the signal line 36a when a signal of -43 dBm or more is detected, and a signal of -48 dBm or less When is detected, a signal of signal level "0" is output to the signal line 36a. In addition, the signal on the signal line 6a is −
When it exceeds 48 dBm and is less than -73 dBm, a signal of signal level "0" or signal level "1" is output to the signal line 36a.

38は、以下に述べる制御を行う制御回路である。ここで
は、相手側ファクシミリ装置から送出される信号の態様
として、２つの場合を考える。以下に、制御および制
御の２つに分けて説明する。38 is a control circuit for performing the control described below. Here, two cases are considered as modes of the signal transmitted from the facsimile apparatus on the other side. Below, control and control will be described separately.

制御：本ファクシミリ装置が画像受信側である時、ま
ず、初期識別信号を送出した後、相手側ファクシミリ装
置から送出される信号の受信を行うが、この場合の信号
を受信するための制御である。Control: When the present facsimile apparatus is the image receiving side, first, the initial identification signal is transmitted, and then the signal transmitted from the facsimile apparatus on the other side is received. This control is for receiving the signal in this case. .

制御：本ファクシミリ装置が画像送信側である時、ま
ず、相手側変調器から送出される初期識別信号の受信を
行うが、この場合の信号を受信するための制御である。Control: When the facsimile apparatus is on the image transmitting side, first, the initial identification signal sent from the modulator on the other side is received. This control is for receiving the signal in this case.

上述した制御について、第４図に示すフローチャート
を参照して以下に説明していく。The control described above will be described below with reference to the flowchart shown in FIG.

第４図において、ステップS50は、画像受信時の処理を
示している。In FIG. 4, step S50 shows the processing at the time of image reception.

ステップS52においては、タイマーT1に35秒をセットす
る。In step S52, the timer T1 is set to 35 seconds.

ステップS54においては（GI2;グレープ識別）・NSF;非
標準装置・CSI;被呼局識別・DIS;デジタル識別信号を送
出する。ここで、GI2信号は、１回目は送出せず、２回
目から送出する。In step S54, (GI2; Grape identification), NSF; Non-standard device, CSI, Called station identification, DIS; Digital identification signal is transmitted. Here, the GI2 signal is not transmitted the first time, but is transmitted from the second time.

ステップS56においては、タイマーT4に３秒あるいは、
4.5秒をセットする。ここで、自動受信の場合は、タイ
マーT4に３秒をセットし、手動受信の場合は、タイマー
T4に4.5秒をセットする。In step S56, the timer T4 has 3 seconds or
Set 4.5 seconds. Here, in case of automatic reception, set timer T4 to 3 seconds, and in case of manual reception, timer
Set T4 to 4.5 seconds.

ステップS58においては、CCITT勧告V21のバイナリ信号
を受信したか否かが判断される。CCITT勧告V21のバイナ
リー信号を受信した場合は、ステップS60に進む。CCITT
勧告V21のバイナリー信号を受信していない時には、ス
テップS52に進む。In step S58, it is determined whether the CCITT recommendation V21 binary signal has been received. When the CCITT recommendation V21 binary signal is received, the process proceeds to step S60. CCITT
If the binary signal of Recommendation V21 is not received, the process proceeds to step S52.

ステップS60は、G3モードのバイナリ手順に移行するこ
とを表している。Step S60 represents shifting to the binary procedure in the G3 mode.

ステップS62においては、GC2信号あるいは、PIS（手順
中断）信号を検出したか否かが判断される。GC2信号あ
るいは、PIS信号を検出するときには、ステップS64に進
む。GC2信号あるいは、PIS信号を検出していないときに
は、ステップS66に進む。In step S62, it is determined whether the GC2 signal or the PIS (procedure interruption) signal is detected. When the GC2 signal or PIS signal is detected, the process proceeds to step S64. When the GC2 signal or the PIS signal is not detected, the process proceeds to step S66.

ステップS64は、トーナル手順に移行することを表して
いる。本実施例によるファクシミリ装置は、CCITT勧告G
2,G3,機能を有する場合を想定しているので、トーナル
信号としては、GC2信号およびPIS信号の受信を行う。こ
こで、GC2信号を受信した時は、G2モードでの伝送を行
い、PIS信号を受信した時は、電話モードへ進む。Step S64 represents shifting to the tonal procedure. The facsimile apparatus according to this embodiment is CCITT Recommendation G
Since it is assumed that the device has the functions of 2, G3, the GC2 signal and the PIS signal are received as the tonal signals. Here, when the GC2 signal is received, transmission in the G2 mode is performed, and when the PIS signal is received, the process proceeds to the telephone mode.

ステップS66においては、タイマーT4がタイムオーバー
したか否かが判断される。タイマーT4がタイムオーバー
すると、ステップS68に進む。タイマーT4がタイムオー
バーしていないときには、ステップS58に進む。In step S66, it is determined whether or not the timer T4 has timed out. When the timer T4 times out, the process proceeds to step S68. When the timer T4 has not timed out, the process proceeds to step S58.

ステップS68においては、タイマーT1がタイムオーバー
したかが判断される。タイマーT1がタイムオーバーする
と、ステップS70に進む。タイマーT1がタイムオーバー
していないときには、ステップS54に進む。In step S68, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S70. When the timer T1 has not timed out, the process proceeds to step S54.

ステップS70においては、DCN（切断コマンド）信号の送
出を行う。In step S70, a DCN (disconnect command) signal is transmitted.

ステップS72は、回線切断を表している。Step S72 represents line disconnection.

第４図に示した概略フローチャートにおいては、本実施
例特有の機能は示されていない。In the schematic flow chart shown in FIG. 4, the function peculiar to this embodiment is not shown.

次に、本実施例による制御手順の詳細を第５図（１）〜
（５）を参照して説明する。Next, details of the control procedure according to the present embodiment will be described with reference to FIG.
This will be described with reference to (5).

第５図において、ステップS80は、画像受信側の処理を
表している。In FIG. 5, step S80 represents processing on the image receiving side.

ステップS82においては、電話回線をファクシミリ装置
側に接続する。具体的には、信号線38aに信号レベル
「１」の信号を出力する。In step S82, the telephone line is connected to the facsimile device side. Specifically, the signal of the signal level "1" is output to the signal line 38a.

ステップS84においては、SIGTRC（SIGNAL TRN CONTRO
L）フラグに「０」をセットする。In step S84, SIGTRC (SIGNAL TRN CONTRO
L) Set "0" to the flag.

ステップS86においては２秒間待機する。In step S86, it waits for 2 seconds.

ステップS88においては、自動受信であるか否かが判断
される。自動受信である時は、ステップS90に進む。手
動受信である時は、ステップS94に進む。In step S88, it is determined whether or not the automatic reception is performed. If it is automatic reception, the process proceeds to step S90. If it is manual reception, the process proceeds to step S94.

ステップS90においては、CED（被呼局識別）信号を送出
する。In step S90, a CED (callee identification) signal is transmitted.

ステップS92においては、T4SAVに３秒をセットする。In step S92, T4SAV is set to 3 seconds.

ステップS94においては、T4SAVに4.5秒をセットする。In step S94, T4SAV is set to 4.5 seconds.

ステップS96においては、タイマーT1に35秒をセットす
る。In step S96, the timer T1 is set to 35 seconds.

ステップS98においては、フラグSIGTRCが「０」である
か否かが判断される。ここでは、初期識別信号を送出す
る時、１回目のみGI2信号を送出しない制御を行ってい
る。フラグSIGTRCが「０」である時は、ステップS102に
進む。また、フラグSIGTRCが「０」でない時は、ステッ
プ100に進む。In step S98, it is determined whether the flag SIGTRC is "0". Here, when the initial identification signal is transmitted, the GI2 signal is not transmitted for the first time. When the flag SIGTRC is "0", the process proceeds to step S102. If the flag SIGTRC is not "0", the process proceeds to step 100.

ステップS100においては、GI2信号を送出する。具体的
には信号線38cにパルスを発生し、GI2信号の送出を開始
し、信号線17bにパルスが発生するのを待機する。信号
線17bにパルスが発生した時、ステップS104に進む。In step S100, the GI2 signal is transmitted. Specifically, a pulse is generated on the signal line 38c, the transmission of the GI2 signal is started, and the generation of a pulse on the signal line 17b is awaited. When a pulse is generated on the signal line 17b, the process proceeds to step S104.

ステップS102においては、フラグSIGTRCに１をセットす
る。In step S102, 1 is set in the flag SIGTRC.

ステップS104においては、NSF・CSI・DIS信号を送出す
る。具体的には信号線14aにパルスが発生する毎にバイ
トデータを信号線38bに送出することにより、NSF・CSI
・DIS信号を送出する。最後のフラグは１つとする。In step S104, NSF / CSI / DIS signals are transmitted. Specifically, by sending byte data to the signal line 38b every time a pulse is generated on the signal line 14a, the NSF / CSI
・ Send DIS signal. There is only one last flag.

ステップS106においては、T4SAVに格納した時間をタイ
マーT4にセットする。In step S106, the time stored in T4SAV is set in timer T4.

ステップS108においては、受信したデータを格納するエ
リアBIRC0に00Hをセットする。In step S108, 00H is set in area BIRC0 storing the received data.

ステップS110においては、受信したデータを格納するエ
リアBIRC1に00Hをセットする。In step S110, 00H is set in area BIRC1 storing the received data.

ステップS112においては、エコータイマーECHTIMに600m
sをセットする。In step S112, the echo timer ECHTIM is set to 600 m.
Set s.

ステップS114においては、２バイト連続した7EH（0111
1110B）パターンを検出した時に「１」にセットされる
フラグFLGIDTを「０」にセットする。In step S114, 7 bytes of consecutive 7 bytes (0111
1110B) The flag FLGIDT, which is set to "1" when the pattern is detected, is set to "0".

ステップS116においては、フラグFLGDETに「０」をセッ
トする。In step S116, "0" is set in the flag FLGDET.

ステップS118においては、１つのフレームを受信してい
る時のバイト数をカウントするカウンタCNTBYTに「０」
をセットする。In step S118, the counter CNTBYT that counts the number of bytes when receiving one frame is "0".
Set.

ステップS120においては、１周期の信号の周波数を解析
した時、2100Hzであったと判断されることが788回あっ
た場合には、GC2信号を検出したものと判断する。この7
88回をカウントするのに使用するカウンタCNT210に788
をセットする。２周期に１回、周波数の解析を行うこと
が可能であるので、788回は、の2100Hzを検出することに対応する。In step S120, when the frequency of the signal of one cycle is analyzed and it is determined that the frequency is 2100 Hz 788 times, it is determined that the GC2 signal is detected. This 7
788 to counter CNT210 used to count 88 times
Set. Since it is possible to analyze the frequency once every two cycles, 788 times Corresponding to detecting 2100Hz.

ステップS122においては、１周期の信号の周波数を解析
した時、462Hzであったと判断されることが231回あった
場合、PIS信号を検出したものと判断する。この231回を
カウントするのに使用するカウンタCNT462に231をセッ
トする。２周期に１回、周波数の解析を行うことが可能
であるので、231回は、の462Hzを検出することに対応する。In step S122, when the frequency of the signal of one cycle is analyzed and it is determined that the frequency is 462 Hz 231 times, it is determined that the PIS signal is detected. 231 is set to the counter CNT462 used to count the 231 times. Since it is possible to analyze the frequency once every two cycles, 231 times Corresponding to detecting 462Hz.

ステップS124においては、300b/sのバイトクロックが発
生したか否かが判断される。具体的には、信号線28aに
クロックが発生したか否かが判断される。300b/sのバイ
トクロックが発生すると（すなわち、信号線28aにクロ
ックが発生すると）、ステップS160に進む。300b/sのバ
イトクロックが発生していないとき（すなわち、信号線
28aにクロックが発生していないとき）には、ステップS
126に進む。In step S124, it is determined whether or not a byte clock of 300b / s has occurred. Specifically, it is determined whether or not a clock is generated on the signal line 28a. When the byte clock of 300b / s is generated (that is, when the clock is generated on the signal line 28a), the process proceeds to step S160. When the byte clock of 300b / s is not generated (that is, the signal line
If no clock is generated on 28a), perform step S
Continue to 126.

ステップS126においては、FLGIDTが「０」であるか、す
なわち、２バイトの連続したフラグパターン（7EH）を
検出しているか否かが判断される。FLGIDTが「０」のと
き、すなわち、２バイトの連続したフラグパターン（7E
H）を検出していないときは、ステップS128に進む。FLG
IDTが「１」のとき、すなわち、２バイトの連続したフ
ラグパターン（7EH）を検出しているときは、ステップS
150に進み、トーナル信号の解析は行わない。In step S126, it is determined whether FLGIDT is "0", that is, whether a 2-byte continuous flag pattern (7EH) is detected. When FLGIDT is "0", that is, a 2-byte continuous flag pattern (7E
H) is not detected, the process proceeds to step S128. FLG
When IDT is "1", that is, when a 2-byte consecutive flag pattern (7EH) is detected, step S
Proceed to 150 and do not analyze the tonal signal.

ステップS128においては、SED（Signal Energy Detec
t）が１であるか否か、すなわち、信号線36aが信号レベ
ル「１」であるか否かが判断される。SEDが１である
時、すなわち、信号線36aが信号レベル「１」である時
は、ステップS130に進み、トーナル信号の解析へ進む。
SEDが「０」である時、すなわち、信号線36aが信号レベ
ル「０」である時は、ステップS150に進み、トーナル信
号の解析は行わない。In step S128, SED (Signal Energy Detec
It is determined whether or not t) is 1, that is, whether or not the signal line 36a is at the signal level "1". When SED is 1, that is, when the signal line 36a is at the signal level "1", the process proceeds to step S130 and the tonal signal analysis is performed.
When SED is "0", that is, when the signal line 36a has a signal level "0", the process proceeds to step S150, and the tonal signal is not analyzed.

上記のステップS126およびS128は、本実施例特有の部分
を表している。The above steps S126 and S128 represent the parts peculiar to this embodiment.

ステップS130においては、トーナル信号の１周期の解析
が終了したか否か、すなわち、信号線34aにパルスが発
生したか否かが判断される。トーナル信号の１周期の解
析が終了した場合、すなわち、信号線34aにパルスが発
生した場合には、ステップS132に進む。また、トーナル
信号の１周期の解析が終了していない場合、すなわち、
信号線34aにパルスが発生していない場合には、ステッ
プS150に進む。In step S130, it is determined whether the analysis of one cycle of the tonal signal is completed, that is, whether a pulse is generated on the signal line 34a. When the analysis of one cycle of the tonal signal is completed, that is, when a pulse is generated on the signal line 34a, the process proceeds to step S132. When the analysis of one cycle of the tonal signal is not completed, that is,
If no pulse is generated on the signal line 34a, the process proceeds to step S150.

ステップS132においては、トーナルデータ（すなわち、
信号線34bの信号）を入力する。In step S132, the tonal data (ie,
Signal on the signal line 34b).

ステップS134においては、今、受信した１周期の信号が
2100Hzであるか否かが判断される。今、受信した１周期
の信号が2100Hzである時は、ステップS136に進む。今、
受信した１周期の信号が2100Hzでない時は、ステップS1
42に進む。In step S134, the received signal of one cycle is
It is determined whether or not it is 2100 Hz. If the received signal of one cycle is 2100 Hz, the process proceeds to step S136. now,
If the received signal of one cycle is not 2100Hz, step S1
Proceed to 42.

ステップS136においては、カウンタCNT210の値を１だけ
デクリメントする。In step S136, the value of the counter CNT210 is decremented by 1.

ステップS138においては、カウンタCNT210の値が負であ
るか否か、すなわち、GC2信号を検出したか否かが判断
される。カウンタCNT210の値が負である時、すなわち、
GC2信号を検出した時は、ステップS140に進む。カウン
タCNT210の値が正または零である時、すなわち、GC2信
号を検出していない時は、ステップS150に進む。In step S138, it is determined whether the value of the counter CNT210 is negative, that is, whether the GC2 signal is detected. When the value of the counter CNT210 is negative, that is,
When the GC2 signal is detected, the process proceeds to step S140. When the value of the counter CNT210 is positive or zero, that is, when the GC2 signal is not detected, the process proceeds to step S150.

ステップS140は、GC2信号受信と判断し、G2の受信モー
ドへ移行することを表している。Step S140 represents that it is determined that the GC2 signal has been received and the mode is shifted to the G2 reception mode.

ステップS142においては、今、受信した１周期の信号が
462Hzであるか否かが判断される。今、受信した１周期
の信号が462Hzである時は、ステップS144に進む。今、
受信した１周期の信号が462Hzでない時は、ステップS15
0に進む。In step S142, the received signal of one cycle is
It is determined whether or not it is 462 Hz. If the received signal of one cycle is 462 Hz, the process proceeds to step S144. now,
If the received signal of one cycle is not 462 Hz, step S15
Go to 0.

ステップS144においては、カウンタCNT462の値を１だけ
デクリメントする。In step S144, the value of the counter CNT462 is decremented by 1.

ステップS146においては、カウンタCNT462の値が負であ
るか否か、すなわち、PIS信号を検出したか否かが判断
される。カウンタCNT462の値が負である時、すなわち、
PIS信号を検出した時は、ステップS148に進む。カウン
タCNT462の値が正または零である時、すなわち、PIS信
号を検出していない時は、ステップS150に進む。In step S146, it is determined whether the value of the counter CNT462 is negative, that is, whether the PIS signal is detected. When the value of the counter CNT462 is negative, that is,
When the PIS signal is detected, the process proceeds to step S148. When the value of the counter CNT462 is positive or zero, that is, when the PIS signal is not detected, the process proceeds to step S150.

ステップS148は、PIS信号受信と判断し、電話モードへ
移行することを表している。In step S148, it is determined that the PIS signal has been received, and the process shifts to the telephone mode.

ステップS150においては、タイマーT1がタイムオーバー
したか否かが判断される。タイマーT1がタイムオーバー
すると、ステップS154に進む。タイマーT1がタイムオー
バーしていないときには、ステップS152に進む。In step S150, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S154. When the timer T1 has not timed out, the process proceeds to step S152.

ステップS152においては、タイマーT4がタイムオーバー
したか否かが判断される。タイマーT4がタイムオーバー
すると、ステップS98に進む。タイマーT4がタイムオー
バーしていないときには、ステップS124に進む。In step S152, it is determined whether the timer T4 has timed out. When the timer T4 times out, the process proceeds to step S98. When the timer T4 has not timed out, the process proceeds to step S124.

ステップS154においては、DCN（切断コマンド）信号を
送出する。具体的には、信号線14aにパルスが発生する
毎にバイトデータを信号線38bに送出することにより、D
CN信号を送出する。最後のフラグは１つとする。In step S154, a DCN (disconnect command) signal is transmitted. Specifically, by sending byte data to the signal line 38b every time a pulse is generated on the signal line 14a, D
Send CN signal. There is only one last flag.

ステップS156においては、電話回線を電話機側に接続す
る。具体的には、信号線38aに信号レベル「１」の信号
を出力する。In step S156, the telephone line is connected to the telephone side. Specifically, the signal of the signal level "1" is output to the signal line 38a.

ステップS158は、オフ状態を表している。Step S158 represents the off state.

ステップS160においては、エコータイマーECHTIMがタイ
ムオーバーしたか否か、すなわち、（GI2）・NSF・CSI
・DIS信号の送出後、600msが経過したか否かが判断され
る。エコータイマーECHTIMがタイムオーバーした場合、
すなわち、（GI2）・NSF・CSI・DIS信号の送出後、600m
sが経過している場合は、ステップS162に進み、バイナ
リ信号の受信を行う。他方、エコータイマーECHTIMがタ
イムオーバーしていない場合、すなわち、（GI2）・NSF
・CSI・DIS信号の送出後、600msが経過していない場合
は、ステップS126に進み、トーナル信号の受信を行う。
これは、自機が信号を送出し、相手機から送出される信
号の受信を行う際、トーナル信号の受信は直ちに開始
し、バイナリー信号の受信は、ある一定時間経過後に開
始することを示している。これは、本実施例特有の部分
である。これにより、600ms以下のエコーに対しては、
誤動作は全く生じなくなる。At step S160, whether or not the echo timer ECHTIM has timed out, that is, (GI2) .NSF.CSI
・ It is judged whether or not 600ms has elapsed after the DIS signal was sent. When the echo timer ECHTIM times out,
That is, 600m after sending (GI2) / NSF / CSI / DIS signals
If s has elapsed, the process proceeds to step S162, and a binary signal is received. On the other hand, if the echo timer ECHTIM has not expired, that is, (GI2) · NSF
-If 600 ms has not elapsed after transmitting the CSI / DIS signal, the process proceeds to step S126, and the tonal signal is received.
This means that when the device sends a signal and receives the signal sent from the other device, the reception of the tonal signal starts immediately and the reception of the binary signal starts after a certain period of time has elapsed. There is. This is a part peculiar to this embodiment. With this, for echoes of 600 ms or less,
No malfunction occurs.

ステップS162においては、受信したバイナリデータ（す
なわち、信号線28bのデータ）を、メモリBIRC2に格納す
る。In step S162, the received binary data (that is, the data on the signal line 28b) is stored in the memory BIRC2.

ステップS164においては、受信したバイナリデータ（８
ビット）カウントするためのカウンタBITCT1に８をセッ
トする。In step S164, the received binary data (8
(Bit) Set 8 to the counter BITCT1 for counting.

ステップS166においては、メモリBIRC0の値が7EH（すな
わち、フラグパターン）であるか否かが判断される。メ
モリBIRC0の値が7EH（すなわち、フラグパターン）であ
る時は、ステップS168に進む。メモリBIRC0の値がや7EH
（すなわち、フラグパターン）でない時は、ステップS1
74に進む。In step S166, it is determined whether the value of the memory BIRC0 is 7EH (that is, the flag pattern). When the value of the memory BIRC0 is 7EH (that is, the flag pattern), the process proceeds to step S168. The value of memory BIRC0 is 7EH
If not (that is, flag pattern), step S1
Proceed to 74.

ステップS168においては、フラグFLGIDTが０であるか否
かが判断される。フラグFLGIDTが０の時、すなわち、２
バイトの連続した7EH（フラグパターン）を検出してい
ない時は、ステップS170に進む。フラグFLGIDTが０でな
い時、すなわち、２バイトの連続した7EH（フラグパタ
ーン）を検出している時は、ステップS180に進む。In step S168, it is determined whether the flag FLGIDT is 0 or not. When the flag FLGIDT is 0, that is, 2
When 7EH (flag pattern) in which bytes are consecutive is not detected, the process proceeds to step S170. When the flag FLGIDT is not 0, that is, when 2 bytes of continuous 7EH (flag pattern) are detected, the process proceeds to step S180.

ステップS170においては、メモリBIRC1の値が7EH（すな
わち、フラグパターン）であるか否かが判断される。メ
モリBIRC1の値が7EH（すなわち、フラグパターン）であ
る時は、ステップS172に進む。メモリBIRC1の値が7EH
（すなわち、フラグパターン）でない時は、ステップS1
74に進む。In step S170, it is determined whether the value of the memory BIRC1 is 7EH (that is, the flag pattern). When the value of the memory BIRC1 is 7EH (that is, the flag pattern), the process proceeds to step S172. Value of memory BIRC1 is 7EH
If not (that is, flag pattern), step S1
Proceed to 74.

ステップS172においては、２バイトの連続した7EH（フ
ラグ）パターンを検出したので、フラグFLGIDTに「１」
をセットする。In step S172, a continuous 7EH (flag) pattern of 2 bytes is detected, so the flag FLGIDT is set to "1".
Set.

ステップS174においては、カウンタBITCT1が「０」であ
るか否か、すなわち、ステップS162で入力したバイトデ
ータのチェックがすべて完了したか否かが判断される。
カウンタBITCT1が「０」の時、すなわち、ステップS162
で入力したバイトデータのチェックがすべて完了した時
は、ステップS184に進む。他方、カウンタBITCT1が
「０」でない時、すなわち、ステップS162で入力したバ
イトデータのチェックがすべて完了していない時は、S1
76に進む。In step S174, it is determined whether or not the counter BITCT1 is "0", that is, whether or not all the byte data input in step S162 have been checked.
When the counter BITCT1 is "0", that is, step S162
When all the byte data input in step S4 have been checked, the process proceeds to step S184. On the other hand, when the counter BITCT1 is not "0", that is, when the byte data input in step S162 are not all checked, S1
Proceed to 76.

ステップS176においては、メモリBIRC2,BIRC1,BIRC0の
データを１ビットずつ右へ移動する。この様子は、第６
図に図示されている。In step S176, the data in the memories BIRC2, BIRC1, BIRC0 are moved right by one bit. This is the sixth
It is illustrated in the figure.

ステップS178においては、カウンタBITCT1の値を１だけ
減じる。In step S178, the value of the counter BITCT1 is decremented by 1.

ステップS180においては、メモリBIRC1の値が7EH（すな
わち、フラグパターン）であるか否かが判断される。メ
モリBIRC1の値が7EH（すなわち、フラグパターン）であ
る時は、フラグパターンが連続しているものと判断し、
ステップS174に進む。メモリBIRC1の値が7EH（すなわ
ち、フラグパターン）でない時は、プリアンブルの送出
が終了したものと判断し、ステップS182に進む。In step S180, it is determined whether the value of the memory BIRC1 is 7EH (that is, the flag pattern). When the value of the memory BIRC1 is 7EH (that is, the flag pattern), it is determined that the flag patterns are continuous,
It proceeds to step S174. When the value of the memory BIRC1 is not 7EH (that is, the flag pattern), it is determined that the transmission of the preamble is completed, and the process proceeds to step S182.

ステップS182においては、プリアンブルの最後のフラグ
を検出したことを表わすフラグFLGDET「１」をセットす
る。In step S182, flag FLGDET "1" indicating that the last flag of the preamble has been detected is set.

ステップS184においては、フラグFLGDETが「０」である
か否か、すなわち、プリアンブルの最後のフラグを検出
しているか否かが判断される。フラグFLGDETが「０」で
ある時、すなわち、プリアンブルの最後のフラグを検出
していない時は、ステップS126に進む。他方、フラグFL
GDETが「１」である時、すなわち、プリアンブルの最後
のフラグを検出している時は、ステップS186に進む。In step S184, it is determined whether the flag FLGDET is "0", that is, whether the last flag of the preamble is detected. When the flag FLGDET is "0", that is, when the last flag of the preamble is not detected, the process proceeds to step S126. On the other hand, flag FL
When GDET is "1", that is, when the last flag of the preamble is detected, the process proceeds to step S186.

ステップS186に進む場合は、２バイト以上の連続したフ
ラグパターンを検出し、その後、フラグパターン以外の
パターンを検出した場合である。ここで、自機が送出す
るバイナリ信号の最終部分のフラグは１つである。この
ため、自機の送出したバイナリ信号の最終部分のフラグ
を検出して、ステップS186に進むことはない。The case of proceeding to step S186 is a case where a continuous flag pattern of 2 bytes or more is detected and then a pattern other than the flag pattern is detected. Here, there is one flag in the final part of the binary signal transmitted by the device itself. Therefore, the flag of the final part of the binary signal transmitted by the device itself is not detected and the process does not proceed to step S186.

ステップS186においては、バイナリ信号の受信を行う。
すなわち、300b/sのバイトクロック（信号線28aのバイ
トクロック）が発生する毎に、バイトデータを入力し、
０デリートおよびFCSを演算しながら、バイトデータを
メモリに書き込む。受信したバイト数は、カウンタCNTB
YTに示される。ここで、バイナ信号の受信中にタイマ
ーT1がタイムオーバーした時は、DCN（切断コマンド）
信号を送出し、その後、電話回線を電話機側へ接続し、
OFFとなる。また、最終部分のフラグを検出した時は、
ステップS188に進む。バイナリ信号を受信中に、200ms
連続してCD（キャリアディテクト）が「０」であること
を検出した場合は、ステップS108に進む。更に、１フレ
ームのバイト数（CNTBYT）が128を越えた場合も、ステ
ップS108に進む。これは、本実施例特有の機能である。
ここでは、カウンタBITCT1等の制御も行う。In step S186, the binary signal is received.
That is, each time a byte clock of 300b / s (byte clock of the signal line 28a) is generated, byte data is input,
Write byte data to the memory while calculating 0 delete and FCS. The number of bytes received is counter CNTB
Shown in YT. If timer T1 times out while receiving the binar signal, DCN (disconnect command)
Send the signal, then connect the telephone line to the telephone side,
It turns off. Also, when the flag of the last part is detected,
Proceed to step S188. 200 ms while receiving binary signal
When it is continuously detected that the CD (carrier detect) is "0", the process proceeds to step S108. Further, even when the number of bytes (CNTBYT) of one frame exceeds 128, the process proceeds to step S108. This is a function peculiar to this embodiment.
Here, the control of the counter BITCT1 etc. is also performed.

ステップS188においては、いま、受信したフレームのバ
イト数（CNTBYT）か５未満であるか否かが判断される。
いま、受信したフレームのバイト数が５未満の時は、ス
テップS108に進む。またいま、受信したフレームのバイ
ト数が５以上の時は、ステップS190に進む。ここで、正
しいバイナリ信号を受信した時のバイト数は少なくとも
５バイト（アドレス，制御，ファクシミリ制御，ファク
シミリ情報フィールド，フレームチェックシーケンス２
バイト）である。In step S188, it is determined whether the number of bytes of the received frame (CNTBYT) is less than 5, or not.
If the number of bytes of the received frame is less than 5, the process proceeds to step S108. If the number of bytes of the received frame is 5 or more, the process proceeds to step S190. Here, the number of bytes when a correct binary signal is received is at least 5 bytes (address, control, facsimile control, facsimile information field, frame check sequence 2
Byte).

ステップS190においては、フレームチェックシーケンス
が正しいか否かが判断される。フレームチェックシーケ
ンスが正しい時は、ステップS192に進む。フレームチェ
ックシーケンスが誤っている時は、ステップS108に進
む。In step S190, it is determined whether the frame check sequence is correct. When the frame check sequence is correct, the process proceeds to step S192. If the frame check sequence is incorrect, the process proceeds to step S108.

ステップS192においては、受信したバイナリ信号のファ
クシミリ情報フィールドの解析を行う。In step S192, the facsimile information field of the received binary signal is analyzed.

ステップS194においては、いま受信したバイナリーデー
タがCRP（コマンド再送要求）信号であるかが判断され
る。いま受信したバイナリデータがCRP信号である時
は、ステップS210に進む。また、いま受信したバイナリ
データがCRP信号でない時は、ステップS196に進む。In step S194, it is determined whether the received binary data is a CRP (command resend request) signal. When the received binary data is the CRP signal, the process proceeds to step S210. If the received binary data is not the CRP signal, the process proceeds to step S196.

ステップS196においては、いま受信したフレームがラス
トフレームであるか否かが判断される。今、受信したフ
レームがラストフレームである時は、ステップS198に進
む。また、いま受信したフレームがラストフレームでな
い時は、ステップS206に進む。In step S196, it is determined whether or not the received frame is the last frame. If the received frame is the last frame, the process proceeds to step S198. If the frame just received is not the last frame, the process proceeds to step S206.

ステップS198においては、いま受信したバイナリ信号は
直前に送出したバイナリ信号と同じであるか否かが判断
される。いま受信したバイナリ信号が、直前に送出した
バイナリ信号と同じである場合は、ステップS200に進
む。また、いま受信したバイナリ信号が直前に送出した
バイナリ信号と違う場合は、ステップS212に進む。In step S198, it is determined whether or not the received binary signal is the same as the previously transmitted binary signal. When the received binary signal is the same as the binary signal transmitted immediately before, the process proceeds to step S200. If the received binary signal is different from the previously transmitted binary signal, the process proceeds to step S212.

ステップS200においては、いま受信したバイナリ信号
は、DIS（デジタル識別信号）信号であるかが判断され
る。また、いま受信したバイナリ信号がDIS信号である
時は、ステップS202に進む。また、いま受信したバイナ
リ信号がDIS信号でない時は、エコーと判断し、ステッ
プS108に進む。In step S200, it is determined whether the received binary signal is a DIS (digital identification signal) signal. If the received binary signal is the DIS signal, the process proceeds to step S202. If the received binary signal is not the DIS signal, it is determined to be an echo and the process proceeds to step S108.

ステップS202においては、自動着信であるか否かが判断
される。自動着信でない時は、ステップS204に進む。自
動着信である時は、DISグループの信号を検出しても意
味のない信号であるので、ステップS108に進む。In step S202, it is determined whether or not it is an automatic incoming call. If it is not an automatic incoming call, the process proceeds to step S204. When the incoming call is an automatic incoming call, it is meaningless even if the signal of the DIS group is detected, so the process proceeds to step S108.

ステップS204においては、直前に送出したバイナリ信号
と、いま受信したバイナリ信号のFIF（ファクシミリ情
報フィールド）が同じであるか否かが判断される。直前
に送出したバイナリ信号と、いま受信したバイナリ信号
のFIFが違う場合は、ステップS212に進む。また直前に
送出したバイナリー信号と、いま受信したバイナリ信号
のFIFが同じ場合は、エコーと判断し、ステップS108に
進む。In step S204, it is determined whether the binary signal transmitted immediately before and the FIF (facsimile information field) of the binary signal just received are the same. If the FIF of the binary signal transmitted immediately before is different from that of the binary signal just received, the process proceeds to step S212. Further, if the FIF of the binary signal transmitted immediately before is the same as the FIF of the binary signal just received, it is determined to be an echo and the process proceeds to step S108.

ステップS198ないし、ステップS204は、エコーに対する
対策である。これは、本実施例特有の機能である。Steps S198 to S204 are measures against echo. This is a function peculiar to this embodiment.

ステップS206においては、フラグFLGDETに「０」をセッ
トする。In step S206, "0" is set in the flag FLGDET.

ステップS208においては、フラグCNTBYTに「０」をセッ
トする。In step S208, "0" is set in the flag CNTBYT.

ステップS210においては、後述するステップS212ないし
ステップS240に示すV21信号のCD＝０を確認した後、ス
テップS98に進む。In step S210, after confirming that CD = 0 of the V21 signal shown in steps S212 to S240 described later, the process proceeds to step S98.

ステップS212においては、タイマーT2に10秒をセットす
る。In step S212, timer T2 is set to 10 seconds.

ステップS214においては、メモリBIRC0が7EH（フラグパ
ターン）であるか否かが判断される。メモリBIRC0が7EH
（フラグパターン）である時は、ステップS216に進む。
また，メモリBIRC0が7EH（フラグパターン）でない時
は、ステップS218に進む。In step S214, it is determined whether or not the memory BIRC0 is 7EH (flag pattern). Memory BIRC0 is 7EH
If it is (flag pattern), the process proceeds to step S216.
If the memory BIRC0 is not 7EH (flag pattern), the process proceeds to step S218.

ステップS216においては、メモリBIRC1が7EH（フラグパ
ターン）であるか否かが判断される。メモリBIRC1が7EH
（フラグパターン）である時は、フラグ信号が連続して
いるものと判断し、ステップS218に進む。また、メモリ
BIRC1が7EH（フラグパターン）でない（メモリBIRC0は7
EH（フラグパターン）である時は、クローズドフラグを
検出したものと判断し、ステップS236に進む。In step S216, it is determined whether or not the memory BIRC1 is 7EH (flag pattern). Memory BIRC1 is 7EH
If it is (flag pattern), it is determined that the flag signals are continuous, and the process proceeds to step S218. Also memory
BIRC1 is not 7EH (flag pattern) (memory BIRC0 is 7
If it is EH (flag pattern), it is determined that the closed flag is detected, and the process proceeds to step S236.

ステップS218においては、カウンタBITCT1が「０」であ
るか否かが判断される。カウンタBITCT1が「０」である
時は、ステップS224に進む。また、カウンタBITCT1が
「０」でない時は、ステップS220に進む。In step S218, it is determined whether the counter BITCT1 is "0". When the counter BITCT1 is "0", the process proceeds to step S224. If the counter BITCT1 is not "0", the process proceeds to step S220.

ステップS220においては、メモリBIRC2,BIRC1,BIRC0の
データを１ビットずつ右へ移動する。In step S220, the data in the memories BIRC2, BIRC1, BIRC0 are moved right by one bit.

ステップS222においては、カウンタBITCT1の値を１だけ
減じる。In step S222, the value of the counter BITCT1 is decremented by 1.

ステップS224においては、タイマーT2がタイムオーバー
したか否かが判断される。タイマーT2がタイムオーバー
した時は、ステップS232に進む。他方、タイマーT2がタ
イムオーバーしていない時は、ステップS226に進む。In step S224, it is determined whether the timer T2 has timed out. When the timer T2 times out, the process proceeds to step S232. On the other hand, when the timer T2 has not timed out, the process proceeds to step S226.

ステップS226においては、300b/sのバイトクロックが発
生したか否か、すなわち、信号線28aにクロックが発生
したか否かが判断される。300b/sのバイトクロックが発
生した時、すなわち、信号線28aにクロックが発生した
時は、ステップS228に進む。また、300b/sのバイトクロ
ックが発生していない時、すなわち、信号線28aにクロ
ックが発生していない時は、ステップS224に進む。In step S226, it is determined whether or not a byte clock of 300b / s has occurred, that is, whether or not a clock has occurred on the signal line 28a. When the byte clock of 300b / s is generated, that is, when the clock is generated on the signal line 28a, the process proceeds to step S228. Further, when the byte clock of 300b / s is not generated, that is, when the clock is not generated on the signal line 28a, the process proceeds to step S224.

ステップS228においては、受信したバイナリデータ（信
号線28bに出力されているデータ）をメモリBIRC2に格納
する。In step S228, the received binary data (data output to the signal line 28b) is stored in the memory BIRC2.

ステップS230においては、カウンタBITCT1に８をセット
する。In step S230, the counter BITCT1 is set to 8.

ステップS232においては、電話回線を電話機側に接続す
る。具体的には、信号線38aに信号レベル「０」の信号
を出力する。In step S232, the telephone line is connected to the telephone side. Specifically, the signal of the signal level "0" is output to the signal line 38a.

ステップS234は、エラーを表している。Step S234 represents an error.

ステップS236においては、タイマーT2に１秒をセツトす
る。In step S236, the timer T2 is set to 1 second.

ステップS238においては、200ms間連続してSED（Signal
Energy Detect）が「０」であることを検出したか否か
が判断される。このSEDが「０」であるか「１」である
かは、信号線36aの信号を入力して判断する。200ms間連
続してSEDが「０」であることを検出した時は、ステッ
プS242に進む。また、200ms間連続してSEDが「０」であ
ることを検出していない時は、ステップS240に進む。In step S238, SED (Signal
It is determined whether or not it has been detected that "Energy Detect" is "0". Whether the SED is "0" or "1" is determined by inputting the signal on the signal line 36a. When it is detected that SED is “0” continuously for 200 ms, the process proceeds to step S242. If it is not detected that SED is “0” continuously for 200 ms, the process proceeds to step S240.

ステップS240においては、タイマーT2がタイムオーバー
したか否かが判断される。タイマーT2がタイムオーバし
た時は、ステップS242に進む。他方、タイマーT2がタイ
ムオーバーしていない時は、ステップS238に進む。In step S240, it is determined whether the timer T2 has timed out. When the timer T2 times out, the process proceeds to step S242. On the other hand, when the timer T2 has not timed out, the process proceeds to step S238.

ステップS212ないしステップS240は、本実施例特有の機
能を示している。Steps S212 to S240 indicate functions unique to this embodiment.

ステップS242は、300b/sのバイナリ信号の受信が終了
し、受信した信号に基づいて次の動作へ進むことを表し
ている。Step S242 represents that the reception of the binary signal of 300b / s is completed and the next operation is performed based on the received signal.

上述した第５図において、300b/sのバイトクロックが発
生した時（ステップS124で判断する）は、300b/sの解析
へ向かう。そして、300b/sの解析において、バイナリ信
号の受信と判断されない時は、ステップS126に進む。In FIG. 5 described above, when the byte clock of 300b / s is generated (determined in step S124), the analysis of 300b / s is started. Then, in the analysis of 300 b / s, when it is not determined that the binary signal is received, the process proceeds to step S126.

更に、トーナル信号の１周期の解析が終了した時（ステ
ップS130で判断）は、トーナル信号の解析へ進む。そし
て、トーナル信号の解析において、トーナル信号の受信
と判断されない時は、ステップS124に進む。Further, when the analysis of one cycle of the tonal signal is completed (determined in step S130), the process proceeds to the analysis of the tonal signal. Then, in the analysis of the tonal signal, when it is not determined that the tonal signal is received, the process proceeds to step S124.

このように、トーナル信号とバイナリ信号を同時に受信
する必要がある時、受信したすべての信号を見落すこと
なく、常にトーナル信号およびバイナリ信号の受信を行
うことが可能になる。これは、本実施例特有の機能であ
る。In this way, when it is necessary to receive the tonal signal and the binary signal at the same time, it is possible to always receive the tonal signal and the binary signal without overlooking all the received signals. This is a function peculiar to this embodiment.

次に、既述の制御について、第７図に示すフローチャ
ートを参照して説明する。Next, the above-mentioned control will be described with reference to the flowchart shown in FIG.

第７図において、ステップS250は、画像送信側の処理を
表している。In FIG. 7, step S250 represents processing on the image transmission side.

ステップS252においては、タイマーT1に35秒をセットす
る。In step S252, the timer T1 is set to 35 seconds.

ステップS245においては、CCITT勧告V21のバイナリ信号
を受信したか否かが判断される。CCITT勧告V21のバイナ
リ信号を受信した場合は、ステップS256に進む。また、
CCITT勧告V21のバイナリ信号を受信していない場合に
は、ステップS258に進む。In step S245, it is determined whether the CCITT recommendation V21 binary signal has been received. If the CCITT recommendation V21 binary signal is received, the process proceeds to step S256. Also,
If the CCITT recommendation V21 binary signal is not received, the process proceeds to step S258.

ステップS256は、G3モードのバイナリ手順に移行するこ
とを表している。Step S256 represents shifting to the G3 mode binary procedure.

ステップS258においては、GI2信号を検出したか否かが
判断される。GI2信号を検出したときには、ステップS26
0に進む。他方、GI2信号を検出していないときには、ス
テップS262に進む。In step S258, it is determined whether or not the GI2 signal is detected. When the GI2 signal is detected, step S26
Go to 0. On the other hand, when the GI2 signal is not detected, the process proceeds to step S262.

ステップS260は、トーナル手順に移行することを表して
いる。本実施例によるファクシミリ装置は、CCITT勧告G
2,G3機能を有する場合を想定しているので、トーナル信
号としては、GI2信号の受信を行う必要がある。Step S260 represents shifting to the tonal procedure. The facsimile apparatus according to this embodiment is CCITT Recommendation G
Since it is assumed to have the functions of 2 and G3, it is necessary to receive the GI2 signal as the tonal signal.

ステップS262においては、タイマーT1がタイムオーバー
したか否かが判断される。タイマーT1がタイムオーバー
したときには、ステップS264に進む。また、タイマーT1
がタイムオーバーしていないときには、ステップS254に
進む。In step S262, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S264. Also, timer T1
When is not over, the process proceeds to step S254.

ステップS264は、回線切断を表している。Step S264 represents line disconnection.

上述した第７図示の概略フローチャートにおいては、本
実施例特有の機能は示されていない。そこで、第８図
（１）〜（４）に示す詳細なフローチャートを参照し
て、本実施例の制御手順を述べる。In the schematic flow chart shown in FIG. 7 described above, the function peculiar to this embodiment is not shown. Therefore, the control procedure of this embodiment will be described with reference to the detailed flowcharts shown in FIGS. 8 (1) to 8 (4).

第８図において、ステップS270は、画像送信側の処理を
表している。In FIG. 8, step S270 represents processing on the image transmission side.

ステップS272においていは、電話回線をファクシミリ装
置側に接続する。具体的には、信号線38aに信号レベル
「１」の信号を出力する。In step S272, the telephone line is connected to the facsimile device side. Specifically, the signal of the signal level "1" is output to the signal line 38a.

ステップS274においては、タイマーT1に35秒をセットす
る。In step S274, the timer T1 is set to 35 seconds.

ステップS276においては、GI2信号を何回検出したかを
カウントするためのカウンタGI2DETに「０」をセットす
る。In step S276, "0" is set in the counter GI2DET for counting how many times the GI2 signal is detected.

ステップS278においては、受信したデータを格納するエ
リアBIRC0に00Hをセットする。In step S278, 00H is set in area BIRC0 storing the received data.

ステップS280においては、受信したデータを格納するエ
リアBIRC1に00Hをセットする。In step S280, 00H is set in area BIRC1 storing the received data.

ステップS282においては、２バイト連続した7EH（フラ
グパターン）を検出した時「１」にセットされるフラグ
FLGIDTに「０」をセットする。In step S282, a flag that is set to "1" when 7 bytes of consecutive 7 bytes (flag pattern) are detected
Set "0" to FLGIDT.

ステップS284においては、フラグFLGDETに「０」をセッ
トする。In step S284, "0" is set in the flag FLGDET.

ステップS286においては、１つのフレームを受信してい
る時のバイト数をカウントするためのカウンタCNTBYTに
「０」をセットする。In step S286, the counter CNTBYT for counting the number of bytes when receiving one frame is set to "0".

ステップS288においては、１周期の信号の周波数を解析
した際、1850Hzであったと判断されることが463回あっ
た場合には、１つのGI2信号を検出したものと判断す
る。In step S288, when the frequency of the signal of one cycle is analyzed and it is determined that the frequency is 1850 Hz, it is determined that one GI2 signal is detected if it is 463 times.

この463回をカウントするのに使用するカウンタCNT185
に463をセットする。２周期に１回、周波数の解析を行
うことが可能であるので、この463回は、の1850Hzを検出することに対応する。Counter CNT185 used to count this 463 times
Set 463 to. Since it is possible to analyze the frequency once every two cycles, this 463 times is Corresponding to detecting 1850Hz.

ステップS290においては、300b/sのバイトクロックが発
生したか否かが判断される。具体的には、信号線28aに
クロックが発生したか否かが判断される。300b/sのバイ
トクロックが発生すると、すなわち、信号線28aにクロ
ックが発生すると、ステップS332に進む。他方、300b/s
のバイトクロックが発生していないとき、すなわち、信
号線28aにクロックが発生していないときには、ステッ
プS292に進む。In step S290, it is determined whether or not a byte clock of 300b / s has occurred. Specifically, it is determined whether or not a clock is generated on the signal line 28a. When the byte clock of 300b / s is generated, that is, when the clock is generated on the signal line 28a, the process proceeds to step S332. On the other hand, 300b / s
If the byte clock is not generated, that is, if the clock is not generated on the signal line 28a, the process proceeds to step S292.

ステップS292においては、FLGIDTが「０」であるか否
か、すなわち、２バイトの連続したフラグパターン（7E
H）が検出されているか否かが判断される。FLGIDTが
「０」の時、すなわち、２バイトの連続したフラグパタ
ーン（7EH）を検出していない時は、ステップS294に進
む。またFLGIDTが「１」の時、すなわち、２バイトの連
続したフラグパターン（7EH）を検出している時は、ス
テップS306に進み、トーナル信号の解析は行わない。In step S292, whether or not FLGIDT is "0", that is, a 2-byte continuous flag pattern (7E
H) is detected. When FLGIDT is "0", that is, when the 2-byte continuous flag pattern (7EH) is not detected, the process proceeds to step S294. When FLGIDT is "1", that is, when a continuous 2-byte flag pattern (7EH) is detected, the process proceeds to step S306, and the tonal signal is not analyzed.

ステップS294においては、SED（Signal Energy Detec
t）が「１」であるか否か、すなわち、信号線36aが信号
レベル「１」であるか否かが判断される。このSEDが
「１」である時、すなわち、信号線36aが信号レベル
「１」である時は、ステップS296に進み、トーナル信号
の解析へ進む。他方、SEDが「０」である時、すなわ
ち、信号線36aが信号レベル「０」である時は、ステッ
プS306に進み、トーナル信号の解析は行わない。In step S294, SED (Signal Energy Detec
It is determined whether t) is "1", that is, whether the signal line 36a is at the signal level "1". When this SED is "1", that is, when the signal line 36a is at the signal level "1", the process proceeds to step S296, and the tonal signal is analyzed. On the other hand, when SED is "0", that is, when the signal line 36a has a signal level "0", the process proceeds to step S306, and the tonal signal is not analyzed.

上記のステップS292およびS294は、本実施特有の機能で
ある。The above steps S292 and S294 are functions unique to this embodiment.

ステップS296においては、トーナル信号の１周期の解析
が終了したか否か、すなわち、信号線34aにパルスが発
生したか否かが判断される。トーナル信号の１周期の解
析が終了すると、すなわち、信号線34のパルスが発生す
ると、ステップS298に進む。他方、トーナル信号の１周
期の解析が終了していないとき、すなわち、信号線34a
にパルスが発生していないときには、ステップS306に進
む。In step S296, it is determined whether the analysis of one cycle of the tonal signal is completed, that is, whether a pulse is generated in the signal line 34a. When the analysis of one cycle of the tonal signal is completed, that is, when the pulse of the signal line 34 is generated, the process proceeds to step S298. On the other hand, when the analysis of one cycle of the tonal signal is not completed, that is, the signal line 34a
If no pulse is generated at step S306, the process proceeds to step S306.

ステップS298においては、トーナルデータ（すなわち、
信号線34bの信号）を入力する。In step S298, the tonal data (ie,
Signal on the signal line 34b).

ステップS300においては、いま受信した１周期の信号が
1850Hzであるか否かが判断される。いま受信した１周期
の信号が1850Hzである時は、ステップS302に進む。いま
受信した１周期の信号が1850Hzでない時は、ステップS3
06に進む。In step S300, the signal of one cycle just received is
It is determined whether or not it is 1850 Hz. If the received signal of one cycle is 1850 Hz, the process proceeds to step S302. If the received signal of one cycle is not 1850Hz, step S3
Go to 06.

ステップS302においては、カウンタCNT185の値が負であ
るか否か、すなわち、1850Hzの信号を合計0.5秒以上検
出したか否かが判断される。カウンタCNT185の値が負で
ある時、すなわち、1850Hzの信号を合計0.5秒以上にわ
たって検出した時は、ステップS306に進む。またカウン
タCNT185の値が正または零である時、すなわち、1850Hz
の信号を合計0.5秒以上検出していない時は、ステップS
304に進む。In step S302, it is determined whether or not the value of the counter CNT185 is negative, that is, whether or not a signal of 1850 Hz is detected for a total of 0.5 seconds or more. When the value of the counter CNT185 is negative, that is, when the signal of 1850 Hz is detected for a total of 0.5 seconds or more, the process proceeds to step S306. When the value of the counter CNT185 is positive or zero, that is, 1850Hz
When the signal of is not detected for a total of 0.5 seconds or more, step S
Continue to 304.

ステップS304においては、カウンタCNT185の値を１だけ
デクリメントする。In step S304, the value of counter CNT185 is decremented by 1.

ステップS306においては、200ms以上の連続したSED＝０
を検出したか否かが判断される。ここでは、バックグラ
ンドノイズ等があった場合も、信号のランダム性をチェ
ックし、信号断を判断する。In step S306, continuous SED of 200 ms or more = 0
Is detected. Here, even if there is background noise or the like, the randomness of the signal is checked to determine the signal disconnection.

200ms以上の連続した信号断を検出した場合は、ステッ
プS308に進む。また200ms以上の連続した信号断を検出
していない場合は、ステップS326に進む。If continuous signal loss of 200 ms or more is detected, the process proceeds to step S308. If no continuous signal loss of 200 ms or more is detected, the process proceeds to step S326.

ステップS308においては、カウンタCNT185の値が負であ
るか否か、すなわち、1850Hzの信号を合計0.5秒以上検
出したか否かが判断される。カウンタCNT185の値が負で
ある時、すなわち1850Hzの信号を合計0.5秒以上検出し
た時は、ステップS310に進む。カウンタCNT185の値が正
または零である時、すなわち、1850Hzの信号を合計0.5
秒以上検出していない時は、ステップS320に進む。In step S308, it is determined whether or not the value of the counter CNT185 is negative, that is, whether or not a signal of 1850 Hz is detected for a total of 0.5 seconds or more. When the value of the counter CNT185 is negative, that is, when the signal of 1850 Hz is detected for a total of 0.5 seconds or more, the process proceeds to step S310. When the value of counter CNT185 is positive or zero, that is, the signal of 1850 Hz is added to 0.5.
If not detected for more than a second, the process proceeds to step S320.

ステップS310においては、信号断を検出し、かつ、1850
Hzの信号を合計して0.5秒以上検出しているので、GI2CN
Tを１だけインクリメントする。In step S310, signal loss is detected, and 1850
Since the total of Hz signals is detected for 0.5 seconds or more, GI2CN
Increment T by 1.

ステップS312においては、FLGIDTが「０」であるか否か
が判断される。ここで、FLGIDTが「０」である時は、ス
テップS314に進む。他方、FLGIDTが「０」でない時は、
ステップS318に進む。In step S312, it is determined whether FLGIDT is "0". Here, when FLGIDT is "0", the process proceeds to step S314. On the other hand, when FLGIDT is not "0",
Proceed to step S318.

ステップS314においては、カウントGI2DETが２未満であ
るか否か、すなわち、GI2信号を２回未満受信したか否
かが判断される。カウンタGI2DETが２未満である場合、
すなわち、GI2信号を２回未満受信した場合は、ステッ
プS320に進む。また、カウンタGI2DETが２以上である場
合すなわち、GI2信号を２回以上受信した場合は、ステ
ップS316に進む。In step S314, it is determined whether the count GI2DET is less than 2, that is, whether the GI2 signal is received less than twice. If the counter GI2DET is less than 2,
That is, if the GI2 signal is received less than twice, the process proceeds to step S320. If the counter GI2DET is 2 or more, that is, if the GI2 signal is received twice or more, the process proceeds to step S316.

ステップS316においては、相手機が、G2機であると判断
し、G2モードの伝送へ進む。In step S316, the partner machine determines that it is a G2 machine, and proceeds to G2 mode transmission.

ステップS318においては、カウンタGI2DETが３未満であ
るか否か、すなわち、GI2信号を３回未満受信したか否
かが判断される。カウンタGI2DETが３未満である場合、
すなわち、GI2信号を３回未満受信した場合は、ステッ
プS320に進む。他方、カウンタGI2DETが３以上である場
合、すなわち、GI2信号を３回、受信した場合は、ステ
ップS316に進む。In step S318, it is determined whether the counter GI2DET is less than 3, that is, whether the GI2 signal is received less than 3 times. If the counter GI2DET is less than 3,
That is, if the GI2 signal is received less than three times, the process proceeds to step S320. On the other hand, when the counter GI2DET is 3 or more, that is, when the GI2 signal is received three times, the process proceeds to step S316.

ステップS300ないしステップS318は、本実施例特有の機
能である。Steps S300 to S318 are functions unique to this embodiment.

ステップS320においては、FLGIDTに「０」をセットす
る。In step S320, "0" is set in FLGIDT.

ステップS322においては、FLGDETに「０」をセットす
る。In step S322, FLGDET is set to "0".

ステップS324においては、カウンタCNT185に「463」を
セットする。In step S324, "463" is set in the counter CNT185.

ステップS326においては、タイマーT1がタイムオーバー
したか否かが判断される。タイマーT1がタイムオーバー
したときには、ステップS328に進む。また、タイマーＴ
がタイムオーバーしていないときには、ステップS290に
進む。In step S326, it is determined whether the timer T1 has timed out. When the timer T1 times out, the process proceeds to step S328. Also, the timer T
When is not over, the process proceeds to step S290.

ステップS328においては、電話回線を電話機側に接続す
る。具体的には、信号線38aに信号レベル「０」の信号
を出力する。In step S328, the telephone line is connected to the telephone side. Specifically, the signal of the signal level "0" is output to the signal line 38a.

ステップS330は、エラーを表している。Step S330 represents an error.

ステップS332ないしステップS362は、第５図（３），
（４）に示したステップS162ないしステップS192に相当
する。Steps S332 to S362 are shown in FIG.
This corresponds to steps S162 to S192 shown in (4).

上述したステップS356およびステップS358の判断は、本
実施例特有の機能である。The determinations in steps S356 and S358 described above are functions unique to this embodiment.

ステップS364においては、いま受信したフレームがラス
トフレームであるか否かが判断される。いま、受信した
フレームがラストフレームである時は、ステップS366に
進む。また、いま受信したフレームがラストフレームで
ない時は、ステップS370に進む。In step S364, it is determined whether or not the received frame is the last frame. If the received frame is the last frame, the process proceeds to step S366. If the frame just received is not the last frame, the process proceeds to step S370.

ステップS366は、第５図（５）に示したステップS212な
いしステップS240に述べたキャリア断の検出を行ってい
る。これは、本実施例特有の効果である。In step S366, the carrier disconnection described in steps S212 to S240 shown in FIG. 5 (5) is detected. This is an effect peculiar to this embodiment.

ステップS368は、300b/sのバイナリー信号の受信が終了
し、受信した信号に基づいて次の動作へ進むことを表し
ている。Step S368 represents that the reception of the 300b / s binary signal is completed and the next operation is performed based on the received signal.

ステップS370においては、FLGDETに「０」をセットす
る。In step S370, FLGDET is set to "0".

ステップS372においては、CNTBYTに「０」をセットす
る。In step S372, CNTBYT is set to "0".

上述した第８図においては、300b/sのバイトクロックが
発生した時（ステップS290で判断する）、300b/sの解析
へ向かう。そして、300b/sの解析において、バイナリ信
号の受信と判断されない時は、ステップS292に進む。In FIG. 8 described above, when the byte clock of 300b / s is generated (determined in step S290), the analysis of 300b / s is started. Then, in the analysis of 300 b / s, when it is not determined that the binary signal is received, the process proceeds to step S292.

更に、トーナル信号の１周期の解析が終了した時（ステ
ップS296で判断する）は、トーナル信号の解析へ進む。
そして、トーナル信号の解析において、トーナル信号の
受信と判断されない時は、ステップS290に進む。Further, when the analysis of one cycle of the tonal signal is completed (determined in step S296), the process proceeds to the analysis of the tonal signal.
Then, in the analysis of the tonal signal, when it is not determined that the tonal signal is received, the process proceeds to step S290.

なお、これまで述べた実施例においては、G2,G3機能を
有するファクシミリ装置について説明したが、その他の
通信装置においても本発明を適用し得ることは勿論であ
る。In the above-described embodiments, the facsimile device having the G2 and G3 functions has been described, but it goes without saying that the present invention can be applied to other communication devices.

上述した本発明の一実施例によれば、特定のフラグおよ
びキャリア信号の検出状態に基づいてバイナリ信号の受
信完了を判定する構成としてあるので、ノイズ等が生じ
た場合にも、適確かつ容易にその受信完了状態を把握す
ることができる。According to the above-described embodiment of the present invention, since the completion of the reception of the binary signal is determined based on the detection state of the specific flag and the carrier signal, even if noise or the like occurs, it is appropriate and easy. The reception completion status can be grasped.

また、本発明の一実施例によれば、クローズドフラグを
検出した時にある一定時間（例えば１秒）のタイマをセ
ットし、その時間以内にキャリア断を検出した場合、あ
るいは、ある一定時間のタイマがタイムオーバーした場
合にはバイナリ信号の受信が完了したものと判断してい
るため、クローズドフラグの後に、例えば、ある一定長
（200ms程度）の無効なデータが送出されている場合に
も、受信側の装置はバイナリ信号が未だ送出され続けて
いるものと認識することが可能になった。かくして、受
信側の装置は、相手側からバイナリ信号が送出されてい
るにも拘らず、バイナリ信号の受信完了と誤認すること
はなくなる。According to one embodiment of the present invention, when a closed flag is detected, a timer for a certain fixed time (for example, 1 second) is set, and when a carrier break is detected within that time, or a timer for a certain fixed time is set. When the time expires, it is judged that the reception of the binary signal is completed. Therefore, even if invalid data of a certain fixed length (about 200 ms) is sent after the closed flag, the receiving side The device can recognize that the binary signal is still being transmitted. Thus, the device on the receiving side does not mistakenly recognize that the reception of the binary signal is completed, even though the binary signal is transmitted from the other side.

更に、本発明の他の一実施例によれば、ノイズ等に起因
してキャリア断とならない場合においても、クローズド
フラグを検出した後、所定時間（例えば１秒）経過後に
バイナリ信号の受信完了と判断しているため、交信エラ
ーを生じることがなくなる。Further, according to another embodiment of the present invention, even when the carrier is not disconnected due to noise or the like, it is determined that the reception of the binary signal is completed after a predetermined time (for example, 1 second) has elapsed after the closed flag was detected. Since the judgment is made, a communication error will not occur.

［発明の効果］以上説明した通り本発明によれば、複数フレームの各フ
レーム間でのフラグの終了の検出と、最終フレームの終
端フラグの終了の検出の一部処理を同様な処理で行うこ
とができるので、制御を簡略化することができる。EFFECTS OF THE INVENTION As described above, according to the present invention, a part of the process of detecting the end of the flag between the frames of the plurality of frames and the process of detecting the end of the end flag of the final frame are performed by the same process. Therefore, the control can be simplified.

また、本発明によれば、複数の連続フレームの中の最終
フレームの終端部分のフラグの終了を検出して、受信し
たバイナリ信号に基づく通信を行うので、適確かつ容易
にその受信完了状態を把握することができる。Further, according to the present invention, since the end of the flag at the end portion of the final frame among a plurality of consecutive frames is detected and communication is performed based on the received binary signal, the reception completion state can be accurately and easily. You can figure it out.

[Brief description of drawings]

第１図は本発明に係るバイナリ信号受信装置の全体構成
図、第２図は本発明を適用したファクシミリ装置の一実施例
を示すブロック図、第３図はトーナルカウンタを説明するための図、第４図は画像受信側として制御回路38が実行すべき制御
手順を示す流れ図、第５図（１）〜第５図（５）は画像受信側として制御回
路38が実行すべき詳細な制御手順を示す流れ図、第６図は受信したバイナリデータを格納する時の動作を
示す図、第７図は画像送信側として制御回路38が実行すべき制御
手順を示す流れ図、第８図（１）〜第８図（４）は画像送信側として制御回
路38が実行すべく詳細な制御手順を示す流れ図である。２……NCU、４……電話機、６……ハイブリッド回路、８……読取回路、 10……符号化回路、 12……V27terあるいはV29変調器、 14……パラレル／シリアル変換回路、 16……V21変調器、 17……GI2信号送出回路、 18……加算回路、 20……V27terあるいはV29復調器、 22……復号化回路、 24……記録回路、 26……V21復調器、 28……シリアル／パラレル変換回路、 30……増幅回路、 32……２値化回路、 34……トーナルカウンタ回路、 36……信号有無検出回路、 38……制御回路。1 is an overall configuration diagram of a binary signal receiving apparatus according to the present invention, FIG. 2 is a block diagram showing an embodiment of a facsimile apparatus to which the present invention is applied, and FIG. 3 is a diagram for explaining a tonal counter, FIG. 4 is a flow chart showing a control procedure to be executed by the control circuit 38 as an image receiving side, and FIGS. 5 (1) to 5 (5) are detailed control procedures to be executed by the control circuit 38 as an image receiving side. 6 is a flowchart showing the operation when storing the received binary data, FIG. 7 is a flowchart showing the control procedure to be executed by the control circuit 38 on the image transmitting side, and FIG. 8 (1)- FIG. 8 (4) is a flow chart showing a detailed control procedure to be executed by the control circuit 38 on the image transmitting side. 2 ... NCU, 4 ... phone, 6 ... hybrid circuit, 8 ... reading circuit, 10 ... encoding circuit, 12 ... V27ter or V29 modulator, 14 ... parallel / serial conversion circuit, 16 ... V21 modulator, 17 ... GI2 signal sending circuit, 18 ... adding circuit, 20 ... V27ter or V29 demodulator, 22 ... decoding circuit, 24 ... recording circuit, 26 ... V21 demodulator, 28 ... Serial / parallel conversion circuit, 30 ... Amplification circuit, 32 ... Binarization circuit, 34 ... Tonal counter circuit, 36 ... Signal presence / absence detection circuit, 38 ... Control circuit.

Claims

[Claims]

1. Receiving means for receiving a binary signal composed of a plurality of consecutive frames according to a high level data link control procedure, and detecting a final frame of the binary signal consisting of a plurality of consecutive frames received by the receiving means. 1 detection means, when the flag of the end portion of the final frame received by the reception means is continuous, a second detection means for detecting the end of the continuous flag; When it is detected that the binary signal including the frame is not the final frame, a recognition unit that detects the end of the flag between the frame and the next frame and recognizes the beginning of the next frame; and the first detection unit. The last frame is detected by the second detecting means, and the second detecting means detects that the continuous flag at the end portion of the last frame is ended. And a communication means for performing communication based on the received binary signal.