JP2531833B2 - レベル変換回路 - Google Patents
レベル変換回路Info
- Publication number
- JP2531833B2 JP2531833B2 JP2140809A JP14080990A JP2531833B2 JP 2531833 B2 JP2531833 B2 JP 2531833B2 JP 2140809 A JP2140809 A JP 2140809A JP 14080990 A JP14080990 A JP 14080990A JP 2531833 B2 JP2531833 B2 JP 2531833B2
- Authority
- JP
- Japan
- Prior art keywords
- channel mos
- mos transistor
- current
- conversion circuit
- level conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 14
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Logic Circuits (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はレベル変換回路に関し、特にBICMOS型論理回
路において、ECL論理レベルからCMOS論理レベルにレベ
ル変換する、レベル変換回路に関する。
路において、ECL論理レベルからCMOS論理レベルにレベ
ル変換する、レベル変換回路に関する。
従来、この種のレベル変換器としては、第３図に示さ
れる回路が一般に良く用いられている。第３図に示され
るように、従来のレベル変換回路は、ＰチャネルMOSト
ランジスタ13,15と、ＮチャネルMOSトランジスタ14,16
とを備えて構成されており、入力端子59および60に、そ
れぞれ論理レベルＡおよびとしてECL論理レベルが入
力されると、出力端子61からは、論理レベルとして、
所定のCMOS論理レベルが出力される。
れる回路が一般に良く用いられている。第３図に示され
るように、従来のレベル変換回路は、ＰチャネルMOSト
ランジスタ13,15と、ＮチャネルMOSトランジスタ14,16
とを備えて構成されており、入力端子59および60に、そ
れぞれ論理レベルＡおよびとしてECL論理レベルが入
力されると、出力端子61からは、論理レベルとして、
所定のCMOS論理レベルが出力される。
上述した従来のレベル変換回路においては、第３図に
おいて、入力端子59および60にECL論理レベルが入力さ
れると、出力端子61からはCMOS論理レベルが出力され
る。今、入力端子59および60より入力されるECL論理レ
ベルＡおよびにおいて、Ａがハイでがロウの状態に
ある時には、ＰチャネルMOSトランジスタ13はOFFの状態
にある。従って、ＮチャネルMOSトランジスタ14,16もOF
Fの状態となり、ＰチャネルMOSトランジスタ15のみがON
の状態となる。すなわち、出力端子61から出力される論
理レベルとしては、端子62から供給される電い源い電
圧VCCすなわちCMOS論理レベルのハイが出力される。
おいて、入力端子59および60にECL論理レベルが入力さ
れると、出力端子61からはCMOS論理レベルが出力され
る。今、入力端子59および60より入力されるECL論理レ
ベルＡおよびにおいて、Ａがハイでがロウの状態に
ある時には、ＰチャネルMOSトランジスタ13はOFFの状態
にある。従って、ＮチャネルMOSトランジスタ14,16もOF
Fの状態となり、ＰチャネルMOSトランジスタ15のみがON
の状態となる。すなわち、出力端子61から出力される論
理レベルとしては、端子62から供給される電い源い電
圧VCCすなわちCMOS論理レベルのハイが出力される。
次に、入力のECL論理レベルＡがロウでがハイの場
合には、ＰチャネルMOSトランジスタ15のみがOFFの状態
となり、他のトランジスタ13,14および16はONの状態と
なる。従って、この場合には、出力端子61から出力され
る論理レベルとしては、CMOS論理レベルのロウが出力
される。この状態においては、ＰチャネルMOSトランジ
スタ13とＮチャネルMOSトランジスタ14とが共にONの状
態となるため、定常的に貫通電流が流れる。この動作状
態は第４図に示されるとおりで、論理レベルA,および
に対応して、ミラー電流（１）が定常的に流れること
が分る。すなわち、貫通電流が、徒らに消費電流とし
て、定常的に消費されるという欠点がある。
合には、ＰチャネルMOSトランジスタ15のみがOFFの状態
となり、他のトランジスタ13,14および16はONの状態と
なる。従って、この場合には、出力端子61から出力され
る論理レベルとしては、CMOS論理レベルのロウが出力
される。この状態においては、ＰチャネルMOSトランジ
スタ13とＮチャネルMOSトランジスタ14とが共にONの状
態となるため、定常的に貫通電流が流れる。この動作状
態は第４図に示されるとおりで、論理レベルA,および
に対応して、ミラー電流（１）が定常的に流れること
が分る。すなわち、貫通電流が、徒らに消費電流とし
て、定常的に消費されるという欠点がある。
本発明のレベル変換回路は、カレントミラー回路と、
ミラー電流を出力するMOSトランジスタとを含んで形成
されるレベル変換回路において、一定のミラー電流を供
給する第１のMOSトランジスタと、前記レベル変換回路
の出力論理レベルにより、ミラー電流を制御されて供給
する第２のMOSトランジスタと、をカレントミラー回路
として備えて構成される。
ミラー電流を出力するMOSトランジスタとを含んで形成
されるレベル変換回路において、一定のミラー電流を供
給する第１のMOSトランジスタと、前記レベル変換回路
の出力論理レベルにより、ミラー電流を制御されて供給
する第２のMOSトランジスタと、をカレントミラー回路
として備えて構成される。
次に、本発明について図面を参照して説明する。第１
図は、本発明の第１の実施例の回路図である。第１図に
示されるように、本実施例は、ＰチャネルMOSトランジ
スタ1,3,4および５と、ＮチャネルMOSトランジスタ２お
よび６と、インバータ７と、を備えて構成される。
図は、本発明の第１の実施例の回路図である。第１図に
示されるように、本実施例は、ＰチャネルMOSトランジ
スタ1,3,4および５と、ＮチャネルMOSトランジスタ２お
よび６と、インバータ７と、を備えて構成される。
第１図において、ＰチャネルMOSトランジスタ１およ
び３は、ＮチャネルMOSトランジスタ６のカレントミラ
ー回路を構成しており、ＮチャネルMOSトランジスタ２
のミラー電流を設定する。ＰチャネルMOSトランジスタ
５は、ＮチャネルMOSトランジスタ６とともに、レベル
変換回路の出力回路を形成しており、その出力は、イン
バータ７を介して出力端子53から出力されるとともに、
ＰチャネルMOSトランジスタ４のゲートに入力されて、
ＰチャネルMOSトランジスタ３のミラー電流を制御す
る。
び３は、ＮチャネルMOSトランジスタ６のカレントミラ
ー回路を構成しており、ＮチャネルMOSトランジスタ２
のミラー電流を設定する。ＰチャネルMOSトランジスタ
５は、ＮチャネルMOSトランジスタ６とともに、レベル
変換回路の出力回路を形成しており、その出力は、イン
バータ７を介して出力端子53から出力されるとともに、
ＰチャネルMOSトランジスタ４のゲートに入力されて、
ＰチャネルMOSトランジスタ３のミラー電流を制御す
る。
今、入力のECL論理レベルＡがロウに変化すると、Ｐ
チャネルMOSトランジスタ1,3はONの状態となり、Ｎチャ
ネルMOSトランジスタ２にはミラー電流が供給される
が、出力端子53における論理レベルＯがハイに変化する
と、ミラー電流制御用のＰチャネルMOSトランジスタ４
がOFFの状態となり、ＰチャネルMOSトランジスタ３にミ
ラー電流が供給されなくなる。
チャネルMOSトランジスタ1,3はONの状態となり、Ｎチャ
ネルMOSトランジスタ２にはミラー電流が供給される
が、出力端子53における論理レベルＯがハイに変化する
と、ミラー電流制御用のＰチャネルMOSトランジスタ４
がOFFの状態となり、ＰチャネルMOSトランジスタ３にミ
ラー電流が供給されなくなる。
第４図に示されるのは、以上の動作に対応する入出力
論理レベルとミラー電流（２）とを、時間の関係におい
て表わしたものである。なお、第４図において、破線に
て示されているミラー電流（１）は、前述したとおり、
従来のレベル変換回路におけるミラー電流を示す。
論理レベルとミラー電流（２）とを、時間の関係におい
て表わしたものである。なお、第４図において、破線に
て示されているミラー電流（１）は、前述したとおり、
従来のレベル変換回路におけるミラー電流を示す。
次に、本発明の第２の実施例について説明する。第２
図は第２の実施例の回路図である。第２図に示されるよ
うに、本実施例は、ＰチャネルMOSトランジスタ7,9,11
と、ＮチャネルMOSトランジスタ8,10,12と、を備えて構
成される。
図は第２の実施例の回路図である。第２図に示されるよ
うに、本実施例は、ＰチャネルMOSトランジスタ7,9,11
と、ＮチャネルMOSトランジスタ8,10,12と、を備えて構
成される。
本実施例の前記第１の実施例との相違点は、Ｐチャネ
ルMOSトランジスタ９のミラー電流の制御が、Ｎチャネ
ルMOSトランジスタ10により行われており、しかも、Ｎ
チャネルMOSトランジスタ10のベースに対する制御用と
して、出力端子57から出力される論理レベルが直接入力
されていることである。その他の動作については第１の
実施例の場合と同様である。
ルMOSトランジスタ９のミラー電流の制御が、Ｎチャネ
ルMOSトランジスタ10により行われており、しかも、Ｎ
チャネルMOSトランジスタ10のベースに対する制御用と
して、出力端子57から出力される論理レベルが直接入力
されていることである。その他の動作については第１の
実施例の場合と同様である。
以上、詳細に説明したように、本発明は、常時一定の
ミラー電流を供給するMOSトランジスタと、出力論理レ
ベルにより制御されるミラー電流を供給されるMOSトラ
ンジスタと、をカレントミラー回路として備えることに
より、定常動作状態におけるカレントミラー回路の貫通
電流の低減を図ることが可能となり、消費電力の少ない
レベル変換回いを提供することができるという効果があ
る。
ミラー電流を供給するMOSトランジスタと、出力論理レ
ベルにより制御されるミラー電流を供給されるMOSトラ
ンジスタと、をカレントミラー回路として備えることに
より、定常動作状態におけるカレントミラー回路の貫通
電流の低減を図ることが可能となり、消費電力の少ない
レベル変換回いを提供することができるという効果があ
る。
第１図および第２図は、それぞれ本発明の第１および第
２の実施例の回路図、第３図は従来例の回路図、第４図
は、回路の動作状態を示す図である。 図において、1,3,4,5,13,15……ＰチャネルMOSトランジ
スタ、2,6,14,16……ＮチャネルMOSトランジスタ、７…
…インバータ。
２の実施例の回路図、第３図は従来例の回路図、第４図
は、回路の動作状態を示す図である。 図において、1,3,4,5,13,15……ＰチャネルMOSトランジ
スタ、2,6,14,16……ＮチャネルMOSトランジスタ、７…
…インバータ。
Claims (1)
- 【請求項１】カレントミラー回路と、ミラー電流を出力
するMOSトランジスタとを含んで形成されるレベル変換
回路において、 一定のミラー電流を供給する第１のMOSトランジスタ
と、 前記レベル変換回路の出力論理レベルにより、ミラー電
流を制御されて供給する第２のMOSトランジスタと、 をカレントミラー回路として備えることを特徴とするレ
ベル変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140809A JP2531833B2 (ja) | 1990-05-30 | 1990-05-30 | レベル変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2140809A JP2531833B2 (ja) | 1990-05-30 | 1990-05-30 | レベル変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0435412A JPH0435412A (ja) | 1992-02-06 |
| JP2531833B2 true JP2531833B2 (ja) | 1996-09-04 |
Family
ID=15277246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2140809A Expired - Lifetime JP2531833B2 (ja) | 1990-05-30 | 1990-05-30 | レベル変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2531833B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5202594A (en) * | 1992-02-04 | 1993-04-13 | Motorola, Inc. | Low power level converter |
| WO2014034084A1 (en) * | 2012-08-27 | 2014-03-06 | Ps4 Luxco S.A.R.L. | Semiconductor device |
-
1990
- 1990-05-30 JP JP2140809A patent/JP2531833B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0435412A (ja) | 1992-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| US4894560A (en) | Dual-slope waveform generation circuit | |
| KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
| US7304458B2 (en) | Regulator circuit | |
| JP2531833B2 (ja) | レベル変換回路 | |
| US4737666A (en) | Integrated circuit semiconductor device with reduced power dissipation in a power-down mode | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| KR100221757B1 (ko) | 신호 레벨 변환 회로 | |
| JPH05206860A (ja) | 電流加算型ディジタル／アナログ変換回路 | |
| JPH0437217A (ja) | 論理レベル変換回路 | |
| US6459329B1 (en) | Power supply auxiliary circuit | |
| JPH05145400A (ja) | レベル変換器 | |
| JP3607044B2 (ja) | 電圧切換え回路 | |
| KR200273011Y1 (ko) | 저전력레벨쉬프터 | |
| KR0183780B1 (ko) | 디지탈/아날로그 변환기의 스위치회로 | |
| JPH0720061B2 (ja) | 半導体集積回路 | |
| JPH04288874A (ja) | マスタスライスｌｓｉ | |
| JPH02301219A (ja) | 出力バッファ回路 | |
| JPS63141410A (ja) | 入出力回路 | |
| JPH0552688B2 (ja) | ||
| JPH0548428A (ja) | レベル変換回路 | |
| JPH09321609A (ja) | 集積回路 | |
| JPH02122724A (ja) | レベル変換回路 | |
| JPS63106024A (ja) | 電流制御回路 | |
| JPH0115912B2 (ja) |