JP2554054B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JP2554054B2 JP2554054B2 JP61114932A JP11493286A JP2554054B2 JP 2554054 B2 JP2554054 B2 JP 2554054B2 JP 61114932 A JP61114932 A JP 61114932A JP 11493286 A JP11493286 A JP 11493286A JP 2554054 B2 JP2554054 B2 JP 2554054B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- input
- feedback
- amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は増幅器に関するものである。
［従来の技術］ ここで、この種の増幅器の従来例を図により説明す
る。
る。
第３図Ａ〜Ｃは従来例の回路系統を示すブロック図で
ある。
ある。
図中、υ1,υ２およびυ３は入力信号、Q1〜Q3、Qd,Q
eはトランジスタ、C1〜C3,Ca,Cb,Ccはコンデンサ、R1〜
R9,Ra,Rb,Rc,Rd,Re,Rg,Rhは抵抗、１は磁気記録系等の
駆動回路である。
eはトランジスタ、C1〜C3,Ca,Cb,Ccはコンデンサ、R1〜
R9,Ra,Rb,Rc,Rd,Re,Rg,Rhは抵抗、１は磁気記録系等の
駆動回路である。
第３図Ａでは、入力信号υ１はコンデンサC1を介して
トランジスタQ1のベースに接続すると共に、抵抗R1およ
びR2に接続する。抵抗R1の他端は定電圧電源Vccに接続
され、抵抗R2の他端は接地される。トランジスタQ1のコ
レクタは定電圧電源Vccに接続され、トランジスタQ1の
エミッタは抵抗R3に接続すると共にコンデンサCaを介し
て抵抗Raに接続され、抵抗R3の他端は接地される。これ
により信号υ１はトランジスタQ1、抵抗R1,R2,R3による
緩衝増幅器を通り、トランジスタQ1のエミッタからコン
デンサCaを介して抵抗Raに出力される。同様に信号υ２
は、コンデンサC2を介してトランジスタQ2、抵抗R4,R5,
R6による緩衝増幅器を通り、トランジスタQ2のエミッタ
からコンデンサCbを介して抵抗Rbに出力される。信号υ
３についても同様にトランジスタQ3および抵抗R7,R8,R9
による緩衝増幅器を通り、トランジスタQ3のエミッタか
らコンデンサCcを介して抵抗Rcに出力される。これら３
つの出力抵抗Ra,RbおよびRcの他端は接続され、さらに
トランジスタQdのベースに接続される。
トランジスタQ1のベースに接続すると共に、抵抗R1およ
びR2に接続する。抵抗R1の他端は定電圧電源Vccに接続
され、抵抗R2の他端は接地される。トランジスタQ1のコ
レクタは定電圧電源Vccに接続され、トランジスタQ1の
エミッタは抵抗R3に接続すると共にコンデンサCaを介し
て抵抗Raに接続され、抵抗R3の他端は接地される。これ
により信号υ１はトランジスタQ1、抵抗R1,R2,R3による
緩衝増幅器を通り、トランジスタQ1のエミッタからコン
デンサCaを介して抵抗Raに出力される。同様に信号υ２
は、コンデンサC2を介してトランジスタQ2、抵抗R4,R5,
R6による緩衝増幅器を通り、トランジスタQ2のエミッタ
からコンデンサCbを介して抵抗Rbに出力される。信号υ
３についても同様にトランジスタQ3および抵抗R7,R8,R9
による緩衝増幅器を通り、トランジスタQ3のエミッタか
らコンデンサCcを介して抵抗Rcに出力される。これら３
つの出力抵抗Ra,RbおよびRcの他端は接続され、さらに
トランジスタQdのベースに接続される。
上述の回路によって、３つの入力信号υ1,υ２および
υ３はそれぞれ、トランジスタQ1,Q2およびQ3からなる
緩衝増幅器を通って増幅されて抵抗Ra,RbおよびRcを通
して、トランジスタQdのベースで加算される。
υ３はそれぞれ、トランジスタQ1,Q2およびQ3からなる
緩衝増幅器を通って増幅されて抵抗Ra,RbおよびRcを通
して、トランジスタQdのベースで加算される。
トランジスタQdのエミッタからの出力は、記録ヘッド
を駆動する駆動回路１に供給される。ただし、ここでコ
ンデンサCa,CbおよびCcは、入力信号υ1,υ２およびυ
３の周波数が十分通過できるように選ばれているものと
する。
を駆動する駆動回路１に供給される。ただし、ここでコ
ンデンサCa,CbおよびCcは、入力信号υ1,υ２およびυ
３の周波数が十分通過できるように選ばれているものと
する。
第３図Ｂは、同様に３つの入力信号υ1,υ２およびυ
３をそれぞれ、トランジスタQ1,Q2およびQ3からなる緩
衝増幅器を通って増幅されて抵抗Ra,RbおよびRcを通す
ようにしているが、上述の第３図Ａの場合と異なり、ト
ランジスタQeのエミッタで加算される。
３をそれぞれ、トランジスタQ1,Q2およびQ3からなる緩
衝増幅器を通って増幅されて抵抗Ra,RbおよびRcを通す
ようにしているが、上述の第３図Ａの場合と異なり、ト
ランジスタQeのエミッタで加算される。
そしてトランジスタQeのコレクタからの出力は、駆動
回路１に供給される。ここでコンデンサCa,CbおよびCc
は、同様に入力信号υ1,υ２およびυ３の周波数が十分
通過できるように選ばれているものとする。
回路１に供給される。ここでコンデンサCa,CbおよびCc
は、同様に入力信号υ1,υ２およびυ３の周波数が十分
通過できるように選ばれているものとする。
次に第３図Ｃでは、３つの入力信号υ1,υ２およびυ
３が、コレクタに共通の負荷Rhをもつ３つのトランジス
タQ1,Q2およびQ3から構成される３つのエミッタ接地増
幅器に入力されて増幅され、そのコレクタの共通負荷Rh
で加算された後、その出力は駆動回路１に送られる。
３が、コレクタに共通の負荷Rhをもつ３つのトランジス
タQ1,Q2およびQ3から構成される３つのエミッタ接地増
幅器に入力されて増幅され、そのコレクタの共通負荷Rh
で加算された後、その出力は駆動回路１に送られる。
［発明が解決しようとする問題点］ しかしながら、上述した従来例にはそれぞれ、次のよ
うな問題点があった。
うな問題点があった。
すなわち、第３図Ａの場合については、 （１）入力信号υ1,υ２およびυ３の増幅利得は、それ
ぞれ、 として決まるから、３つの入力信号υ1,υ２およびυ３
の各々の利得を独立に調整する事ができない。
ぞれ、 として決まるから、３つの入力信号υ1,υ２およびυ３
の各々の利得を独立に調整する事ができない。
（２）出力の利得が３つの入力信号υ1,υ２およびυ３
のいずれに対しても１以下であるから、必要な増幅利得
手段を得るために別に増幅回路が必要となる。
のいずれに対しても１以下であるから、必要な増幅利得
手段を得るために別に増幅回路が必要となる。
また、第３図Ｂの場合については、 （１）出力の利得は、入力信号υ1,υ２およびυ３につ
いて、それぞれ、 となるので独立に設定できるが、トランジスタQeのコレ
クタから出力を取り出すようにしているから、利得を大
きくしようとすると周波数特性が劣化しやすい。
いて、それぞれ、 となるので独立に設定できるが、トランジスタQeのコレ
クタから出力を取り出すようにしているから、利得を大
きくしようとすると周波数特性が劣化しやすい。
（２）トランジスタQeのコレクタから出力を取り出すよ
うにしているから記録ヘッドを駆動する駆動回路等を接
続した場合、負荷が重くなってその影響で出力の特性が
劣化する。
うにしているから記録ヘッドを駆動する駆動回路等を接
続した場合、負荷が重くなってその影響で出力の特性が
劣化する。
さらに第３図Ｃの場合については、 （１）出力の利得は入力信号υ1,υ２およびυ３につい
ては、それぞれ、 となるので、独立に設定できるが、エミッタ接地増幅器
であるから周波数特性が最も悪い。
ては、それぞれ、 となるので、独立に設定できるが、エミッタ接地増幅器
であるから周波数特性が最も悪い。
（２）トランジスタのコレクタから出力しているため、
記録ヘッドを駆動する駆動回路等を接続した場合、負荷
が重くなってその影響で出力の特性が劣化する。
記録ヘッドを駆動する駆動回路等を接続した場合、負荷
が重くなってその影響で出力の特性が劣化する。
そこで本発明の目的は、上述した欠点を除去し、入力
される複数種の信号に対して相互の干渉を防止し、夫々
増幅利得を独立に設定でき、記録ヘッドに出力する信号
の周波数特性が所望の周波数帯域内では十分平坦になる
ように、該信号の周波数特性の劣化を防止し、安定した
信号を記録ヘッドに供給することができる増幅器を提供
することにある。
される複数種の信号に対して相互の干渉を防止し、夫々
増幅利得を独立に設定でき、記録ヘッドに出力する信号
の周波数特性が所望の周波数帯域内では十分平坦になる
ように、該信号の周波数特性の劣化を防止し、安定した
信号を記録ヘッドに供給することができる増幅器を提供
することにある。
［問題点を解決するための手段］ このような目的を達成するために、本発明の増幅器
は、複数種の信号を夫々入力するため複数の入力端を有
し、前記入力端に入力された複数の信号を夫々電流増幅
し、出力する電流増幅手段と、前記電流増幅手段から出
力される複数の信号の電流を夫々制限し、出力するため
の抵抗手段と、前記抵抗手段から出力される複数の信号
を共に入力するための入力端と帰還信号を入力するため
の帰還入力端とを有し、前記入力端に入力された複数の
信号を増幅し、出力端から出力するための帰還増幅手段
と、前記帰還増幅手段から出力される信号を増幅し、増
幅された信号を第１の記録ヘッドに出力するための第１
の緩衝増幅手段と、前記帰還増幅手段から出力される信
号を増幅し、増幅された信号を第２の記録ヘッドに出力
するための第２の緩衝増幅手段と、前記帰還増幅手段の
出力端を前記第１の緩衝増幅手段の入力端と前記第２の
緩衝増幅手段の入力端に対してそれぞれ切り換えて接続
するための第１の接続切換手段と、前記第１の接続切換
手段において、前記帰還増幅手段の出力端が前記第１の
緩衝増幅手段の入力端に接続されている場合には前記第
１の緩衝増幅手段の出力端を前記帰還増幅手段の帰還入
力端に接続し、前記帰還増幅手段の出力端が前記第２の
緩衝増幅手段の入力端に接続されている場合には前記第
２の緩衝増幅手段の出力端を前記帰還増幅手段の帰還入
力端に接続するための第２の接続切換手段とを備えたも
のである。
は、複数種の信号を夫々入力するため複数の入力端を有
し、前記入力端に入力された複数の信号を夫々電流増幅
し、出力する電流増幅手段と、前記電流増幅手段から出
力される複数の信号の電流を夫々制限し、出力するため
の抵抗手段と、前記抵抗手段から出力される複数の信号
を共に入力するための入力端と帰還信号を入力するため
の帰還入力端とを有し、前記入力端に入力された複数の
信号を増幅し、出力端から出力するための帰還増幅手段
と、前記帰還増幅手段から出力される信号を増幅し、増
幅された信号を第１の記録ヘッドに出力するための第１
の緩衝増幅手段と、前記帰還増幅手段から出力される信
号を増幅し、増幅された信号を第２の記録ヘッドに出力
するための第２の緩衝増幅手段と、前記帰還増幅手段の
出力端を前記第１の緩衝増幅手段の入力端と前記第２の
緩衝増幅手段の入力端に対してそれぞれ切り換えて接続
するための第１の接続切換手段と、前記第１の接続切換
手段において、前記帰還増幅手段の出力端が前記第１の
緩衝増幅手段の入力端に接続されている場合には前記第
１の緩衝増幅手段の出力端を前記帰還増幅手段の帰還入
力端に接続し、前記帰還増幅手段の出力端が前記第２の
緩衝増幅手段の入力端に接続されている場合には前記第
２の緩衝増幅手段の出力端を前記帰還増幅手段の帰還入
力端に接続するための第２の接続切換手段とを備えたも
のである。
［作 用］ 上述の構成によれば、入力される複数種の信号に対し
て相互の干渉を防止し、夫々増幅利得を独立に設定で
き、記録ヘッドに出力する信号の周波数特性が所望の周
波数帯域内では十分平坦になるように、該信号の周波数
特性の劣化を防止し、安定した信号を記録ヘッドに供給
することができるようになる。
て相互の干渉を防止し、夫々増幅利得を独立に設定で
き、記録ヘッドに出力する信号の周波数特性が所望の周
波数帯域内では十分平坦になるように、該信号の周波数
特性の劣化を防止し、安定した信号を記録ヘッドに供給
することができるようになる。
［実施例］ 以下に図面を参照して本発明を詳細に説明する。
第１図は本発明の増幅器を複数のヘッドで磁気記録お
よび消去を行う装置に適用した一実施例の構成を示す回
路図である。
よび消去を行う装置に適用した一実施例の構成を示す回
路図である。
第１図において、Q1〜Q16はトランジスタ、C1〜C14,C
f1,Cf2はコンデンサ、R1〜R40,Rf1,Rf2は抵抗、SW1〜SW
4はアナログスイッチ、D1〜D4はダイオード、υ１〜υ
４は入力信号、CH1,CH2は負荷としての磁気ヘッドH1,H2
が接続される端子である。
f1,Cf2はコンデンサ、R1〜R40,Rf1,Rf2は抵抗、SW1〜SW
4はアナログスイッチ、D1〜D4はダイオード、υ１〜υ
４は入力信号、CH1,CH2は負荷としての磁気ヘッドH1,H2
が接続される端子である。
本実施例では、入力信号υ１はコンデンサC1を介して
トランジスタQ1のベースに接続すると共に、抵抗R1およ
びR2に接続する。抵抗R1の他端は定電圧電源Vccに接続
され、抵抗R2の他端は接地される。トランジスタQ1のコ
レクタは定電圧電源Vccに接続され、トランジスタQ1の
エミッタは抵抗R3およびコンデンサC4を介して抵抗R10
に接続され、抵抗R3の他端は接地される。これにより信
号υ１はトランジスタQ1、抵抗R1,R2,R3によるバッファ
増幅器を通り、トランジスタQ1のエミッタからコンデン
サC4を介して抵抗R10に出力される。同様に信号υ
２は、コンデンサC2を介してトランジスタQ2、抵抗R4,R
5,R6による緩衝増幅器を通り、トランジスタQ2のエミッ
タからコンデンサC5を介して抵抗R11に出力される。信
号υ３についても同様にトランジスタQ3および抵抗R7,R
8,R9による緩衝増幅器を通り、トランジスタQ3のエミッ
タからコンデンサC6を介して抵抗R12に出力される。こ
れら３つの出力抵抗R10,R11およびR12の他端は接続さ
れ、さらにトランジスタQ4のエミッタおよび抵抗R14に
それぞれ接続され、抵抗R14の他端は接地される。トラ
ンジスタQ4のコレクタは抵抗R13およびアナログスイッ
チSW1のＨ側端子とアナログスイッチSW4のＬ側端子に接
続され、抵抗R13の他端は定電圧電源Vccに接続される。
さらにトランジスタQ4のベースはアナログスイッチSW2
の切換端子および抵抗Rf1に接続され、抵抗Rf1の他端は
コンデンサCf1を介して接地される。
トランジスタQ1のベースに接続すると共に、抵抗R1およ
びR2に接続する。抵抗R1の他端は定電圧電源Vccに接続
され、抵抗R2の他端は接地される。トランジスタQ1のコ
レクタは定電圧電源Vccに接続され、トランジスタQ1の
エミッタは抵抗R3およびコンデンサC4を介して抵抗R10
に接続され、抵抗R3の他端は接地される。これにより信
号υ１はトランジスタQ1、抵抗R1,R2,R3によるバッファ
増幅器を通り、トランジスタQ1のエミッタからコンデン
サC4を介して抵抗R10に出力される。同様に信号υ
２は、コンデンサC2を介してトランジスタQ2、抵抗R4,R
5,R6による緩衝増幅器を通り、トランジスタQ2のエミッ
タからコンデンサC5を介して抵抗R11に出力される。信
号υ３についても同様にトランジスタQ3および抵抗R7,R
8,R9による緩衝増幅器を通り、トランジスタQ3のエミッ
タからコンデンサC6を介して抵抗R12に出力される。こ
れら３つの出力抵抗R10,R11およびR12の他端は接続さ
れ、さらにトランジスタQ4のエミッタおよび抵抗R14に
それぞれ接続され、抵抗R14の他端は接地される。トラ
ンジスタQ4のコレクタは抵抗R13およびアナログスイッ
チSW1のＨ側端子とアナログスイッチSW4のＬ側端子に接
続され、抵抗R13の他端は定電圧電源Vccに接続される。
さらにトランジスタQ4のベースはアナログスイッチSW2
の切換端子および抵抗Rf1に接続され、抵抗Rf1の他端は
コンデンサCf1を介して接地される。
次にアナログスイッチSW1の切換端子はトランジスタQ
5のベースに接続される。トランジスタQ5のコレクタは
定電圧電源Vccに接続され、同じくエミッタは、トラン
ジスタQ6のベースおよびダイオードD1,D2を介してトラ
ンジスタQ7のベースと抵抗R15に接続され、抵抗R15の他
端は接地される。
5のベースに接続される。トランジスタQ5のコレクタは
定電圧電源Vccに接続され、同じくエミッタは、トラン
ジスタQ6のベースおよびダイオードD1,D2を介してトラ
ンジスタQ7のベースと抵抗R15に接続され、抵抗R15の他
端は接地される。
トランジスタQ6のコレクタは定電圧電源Vccに接続さ
れ、トランジスタQ7のコレクタは接地される。
れ、トランジスタQ7のコレクタは接地される。
トランジスタQ6のエミッタは抵抗R17に接続され、抵
抗R17の他端は抵抗R16,R18、コンデンサC7,C8にそれぞ
れ接続される。抵抗R18の他端はトランジスタQ7のエミ
ッタに接続される。さらに抵抗R16は帰還抵抗であり、
その他端はアナログスイッチSW2のＨ側端子およびSW3の
Ｌ側端子にそれぞれ接続される。
抗R17の他端は抵抗R16,R18、コンデンサC7,C8にそれぞ
れ接続される。抵抗R18の他端はトランジスタQ7のエミ
ッタに接続される。さらに抵抗R16は帰還抵抗であり、
その他端はアナログスイッチSW2のＨ側端子およびSW3の
Ｌ側端子にそれぞれ接続される。
上述したトランジスタQ4と、Q5〜Q7の増幅回路は、ア
ナログスイッチSW1およびSW2を取り込んだ帰還増幅器を
構成している。
ナログスイッチSW1およびSW2を取り込んだ帰還増幅器を
構成している。
上述したコンデンサC7の他端はトランジスタQ8のベー
スに接続され、同時に抵抗R19,R20に接続される。抵抗R
19の他端は定電圧電源Vccに接続される。またコンデン
サC8の他端はトランジスタQ9のベースに接続され、同時
に抵抗R21,R22に接続される。R22の他端は接地される。
上述の抵抗R20とR21の他端は接続されて接続点はトラン
ジスタQ8およびQ9のコレクタに接続される。このトラン
ジスタQ8およびQ9により負荷の駆動増幅器が構成され
る。そしてコンデンサC9を介して負荷H1の供給端子CH1
に接続される。
スに接続され、同時に抵抗R19,R20に接続される。抵抗R
19の他端は定電圧電源Vccに接続される。またコンデン
サC8の他端はトランジスタQ9のベースに接続され、同時
に抵抗R21,R22に接続される。R22の他端は接地される。
上述の抵抗R20とR21の他端は接続されて接続点はトラン
ジスタQ8およびQ9のコレクタに接続される。このトラン
ジスタQ8およびQ9により負荷の駆動増幅器が構成され
る。そしてコンデンサC9を介して負荷H1の供給端子CH1
に接続される。
次に入力信号υ４はコンデンサC10を介してトランジ
スタQ10のベースに接続され、トランジスタQ10は上述し
たトランジスタQ1,Q2およびQ3に相当した回路により抵
抗R26,R25およびR27による緩衝増幅器が構成される。
スタQ10のベースに接続され、トランジスタQ10は上述し
たトランジスタQ1,Q2およびQ3に相当した回路により抵
抗R26,R25およびR27による緩衝増幅器が構成される。
トランジスタQ10のエミッタはコンデンサC11を介して
抵抗R28を通りトランジスタQ11のエミッタに接続される
と共に、抵抗R29を介して接地される。このトランジス
タQ11は上述のトランジスタQ4の増幅回路に相当してお
り、そのコレクタは抵抗R30に接続されると共に、アナ
ログスイッチSW4のＨ側端子およびSW1のＬ側端子にそれ
ぞれ接続され、また抵抗R30の他端は定電圧電源Vccに接
続される。さらにそのベースは抵抗Rf2、コンデンサCf2
を介して接地されると共にアナログスイッチSW3の切換
端子に接続される。
抵抗R28を通りトランジスタQ11のエミッタに接続される
と共に、抵抗R29を介して接地される。このトランジス
タQ11は上述のトランジスタQ4の増幅回路に相当してお
り、そのコレクタは抵抗R30に接続されると共に、アナ
ログスイッチSW4のＨ側端子およびSW1のＬ側端子にそれ
ぞれ接続され、また抵抗R30の他端は定電圧電源Vccに接
続される。さらにそのベースは抵抗Rf2、コンデンサCf2
を介して接地されると共にアナログスイッチSW3の切換
端子に接続される。
アナログスイッチSW4の切換端子はトランジスタQ12の
ベースに接続される。ここでトランジスタQ12およびQ1
4,Q13の増幅回路は上述したトランジスタQ5およびQ6,Q7
の増幅回路に相当したものであり、その帰還抵抗R16に
相当したR32が同様に帰還抵抗としてアナログスイッチS
W3のＨ側端子およびSW2のＬ側端子に接続される。これ
により、トランジスタQ11と、Q12〜Q14の増幅回路は上
述したトランジスタQ4とQ5〜Q7の増幅回路と同様にアナ
ログスイッチSW4,SW3を取り込んだ帰還増幅器を構成し
ている。
ベースに接続される。ここでトランジスタQ12およびQ1
4,Q13の増幅回路は上述したトランジスタQ5およびQ6,Q7
の増幅回路に相当したものであり、その帰還抵抗R16に
相当したR32が同様に帰還抵抗としてアナログスイッチS
W3のＨ側端子およびSW2のＬ側端子に接続される。これ
により、トランジスタQ11と、Q12〜Q14の増幅回路は上
述したトランジスタQ4とQ5〜Q7の増幅回路と同様にアナ
ログスイッチSW4,SW3を取り込んだ帰還増幅器を構成し
ている。
そしてさらに、コンデンサC7,C8に相当するC12,C13は
トランジスタQ15,Q16により構成される駆動増幅器に結
合される。さらに、駆動増幅器の出力はコンデンサC14
を介して負荷H2の供給端子CH2に接続される。
トランジスタQ15,Q16により構成される駆動増幅器に結
合される。さらに、駆動増幅器の出力はコンデンサC14
を介して負荷H2の供給端子CH2に接続される。
次に、第１図の実施例の回路の動作について説明す
る。
る。
３つの入力信号υ1,υ２およびυ３はそれぞれトラン
ジスタQ1,Q2およびQ3からなる緩衝増幅器を通った後、
抵抗R10,R11およびR12を通ってトランジスタQ4のエミッ
タに電流の形で加算されて、入力される。
ジスタQ1,Q2およびQ3からなる緩衝増幅器を通った後、
抵抗R10,R11およびR12を通ってトランジスタQ4のエミッ
タに電流の形で加算されて、入力される。
ここで、コンデンサC4,C5,C6およびCf1は、入力信号
υ1,υ２およびυ３が十分通過できるように、そのイン
ピーダンスが小さい値となるように選ばれているものと
する。
υ1,υ２およびυ３が十分通過できるように、そのイン
ピーダンスが小さい値となるように選ばれているものと
する。
１） まずアナログスイッチSW1〜SW4が切換制御信号に
よりすべてＨ側端子に接続されている場合について説明
する。この状態を「Ａ」と称する。
よりすべてＨ側端子に接続されている場合について説明
する。この状態を「Ａ」と称する。
トランジスタQ4のコレクタは、トランジスタQ5のベー
スに接続され、トランジスタQ4ベースは抵抗R16に接続
されている。このとき、トランジスタQ4,Q5,Q6およびQ7
は、帰還抵抗R16を持った帰還増幅器を構成する。
スに接続され、トランジスタQ4ベースは抵抗R16に接続
されている。このとき、トランジスタQ4,Q5,Q6およびQ7
は、帰還抵抗R16を持った帰還増幅器を構成する。
この増幅器において、入力信号υ１に対する増幅利得
G1は、抵抗R10,R13,R16,Rf1およびベース接地型トラン
ジスタQ4のエミッタ側の入力インピーダンスγib,トラ
ンジスタQ4のベース側の入力インピーダンスγie,アナ
ログスイッチSW2のオン状態での接触抵抗γs2によって
ほぼ決定され、その値は、次式のようになる。
G1は、抵抗R10,R13,R16,Rf1およびベース接地型トラン
ジスタQ4のエミッタ側の入力インピーダンスγib,トラ
ンジスタQ4のベース側の入力インピーダンスγie,アナ
ログスイッチSW2のオン状態での接触抵抗γs2によって
ほぼ決定され、その値は、次式のようになる。
但し、 γie＝hfe×（R10R11R12R14） γieRf1はγieとRf1が並列接続された合成抵抗値、h
feはトランジスタQ4の電流増幅率、R10R11R12R14
は抵抗R10,R11,R12およびR14が並列接続された合成抵抗
値を表わす。
feはトランジスタQ4の電流増幅率、R10R11R12R14
は抵抗R10,R11,R12およびR14が並列接続された合成抵抗
値を表わす。
ここで、γie》R8、R16》γs2、R13》γibとなるよう
にR10,R11,R12,R13,R14,R16およびRf1の値を適切に選ぶ
と、 となる。同様にして入力信号υ２に対する増幅利得G2、
入力信号υ３に対する増幅利得G3は、 となる。
にR10,R11,R12,R13,R14,R16およびRf1の値を適切に選ぶ
と、 となる。同様にして入力信号υ２に対する増幅利得G2、
入力信号υ３に対する増幅利得G3は、 となる。
以上のようにトランジスタQ4のエミッタ側の入力イン
ピーダンスが小さく設定されることにより増幅利得G1,G
2およびG3は、それぞれ抵抗R10,R11,R12およびRf1の値
を変える事により比較的広範囲で独立に設定することが
できる。
ピーダンスが小さく設定されることにより増幅利得G1,G
2およびG3は、それぞれ抵抗R10,R11,R12およびRf1の値
を変える事により比較的広範囲で独立に設定することが
できる。
また、帰還増幅器を構成することにより、周波数特性
についても所定範囲で平坦となる。
についても所定範囲で平坦となる。
また、アナログスイッチSW2のオン状態での接触抵抗
は一般に周波数によって異なるが、この構成によれば、
その接触抵抗の影響を受けにくくなり、帰還増幅器の出
力の周波数特性に悪影響を及ぼさない。
は一般に周波数によって異なるが、この構成によれば、
その接触抵抗の影響を受けにくくなり、帰還増幅器の出
力の周波数特性に悪影響を及ぼさない。
トランジスタQ4,Q5,Q6およびQ7を基本にして構成され
る帰還増幅器の出力は、コンデンサC7およびC8を通っ
て、トランジスタQ8およびQ9から構成される駆動増幅段
に導かれて電流増幅され、コンデンサC9から出力され
る。
る帰還増幅器の出力は、コンデンサC7およびC8を通っ
て、トランジスタQ8およびQ9から構成される駆動増幅段
に導かれて電流増幅され、コンデンサC9から出力され
る。
一方、トランジスタQ11,Q12,Q13およびQ14は同様に帰
還増幅器を構成する。ここで各抵抗値をR29＝R14,R30＝
R13,R31＝R15,R32＝R16,R33＝R18,R34＝R17とすれば、
この増幅器の動作点は、トランジスタQ4,Q5,Q6およびQ7
により構成される増幅器と等しくなり、トランジスタQ4
とQ11のベース電位、およびコレクタ電位はそれぞれ等
しくなる。トランジスタQ11〜Q14からなる帰還増幅器の
出力は、トランジスタQ15およびQ16から構成される駆動
増幅器に接続されているが、入力信号υ４が無信号の場
合は負荷H2に対して何も出力されない。
還増幅器を構成する。ここで各抵抗値をR29＝R14,R30＝
R13,R31＝R15,R32＝R16,R33＝R18,R34＝R17とすれば、
この増幅器の動作点は、トランジスタQ4,Q5,Q6およびQ7
により構成される増幅器と等しくなり、トランジスタQ4
とQ11のベース電位、およびコレクタ電位はそれぞれ等
しくなる。トランジスタQ11〜Q14からなる帰還増幅器の
出力は、トランジスタQ15およびQ16から構成される駆動
増幅器に接続されているが、入力信号υ４が無信号の場
合は負荷H2に対して何も出力されない。
この状態で、入力信号υ４（たとえば消去信号）が入
った場合、該信号υ４は、例えば次式で示す増幅利得G4
だけ電圧増幅されたのち、トランジスタQ15およびQ16か
ら構成される駆動増幅器を通って負荷H2に流れる。
った場合、該信号υ４は、例えば次式で示す増幅利得G4
だけ電圧増幅されたのち、トランジスタQ15およびQ16か
ら構成される駆動増幅器を通って負荷H2に流れる。
２） 次に、アナログスイッチSW1〜SW4が切換制御信号
によりすべてＬ側端子に接続されている場合について説
明する。この状態を以下「Ｂ」とする。
によりすべてＬ側端子に接続されている場合について説
明する。この状態を以下「Ｂ」とする。
この場合トランジスタQ4のコレクタはトランジスタQ1
2のベースと接続され、トランジスタQ4のベースは抵抗R
32と接続される。従って、トランジスタQ4,Q12,Q13およ
びQ14が基本となる帰還増幅器を構成する。またトラン
ジスタQ11のコレクタは、トランジスタQ5のベースと接
続し、トランジスタQ11のベースは抵抗R16と接続され
る。従って、トランジスタQ11,Q5,Q6およびQ7が基本と
なって帰還増幅器を構成する。
2のベースと接続され、トランジスタQ4のベースは抵抗R
32と接続される。従って、トランジスタQ4,Q12,Q13およ
びQ14が基本となる帰還増幅器を構成する。またトラン
ジスタQ11のコレクタは、トランジスタQ5のベースと接
続し、トランジスタQ11のベースは抵抗R16と接続され
る。従って、トランジスタQ11,Q5,Q6およびQ7が基本と
なって帰還増幅器を構成する。
この場合、３つの入力信号υ1,υ２およびυ３は、ト
ランジスタQ4のエミッタの入力側で加算された後、トラ
ンジスタQ4,Q12,Q13およびQ14が基本となる帰還増幅
器、トランジスタQ15およびQ16で構成される駆動増幅器
によりコンデンサC14を通って負荷H2に出力され、入力
信号υ４は同様に、コンデンサC9を通って負荷H1に出力
される。また入力信号υ４が無信号の時は、負荷H1には
何も出力されない。この時、 R13＝R30,R14＝R29,R15＝R31,R16＝R32,R17＝R34,R18＝
R33,R19＝R38,R20＝R37,R21＝R36,R22＝R35,R23＝R40,R
24＝R39,C7＝C13,C8＝C12,C9＝C14 とすると、負荷H2には上述した状態「Ａ」で負荷H1に流
れたのと全く同じ電流が出力される。また、負荷H1にも
状態「Ａ」で、負荷H2にに流れたのと全く同じ電流が出
力される。
ランジスタQ4のエミッタの入力側で加算された後、トラ
ンジスタQ4,Q12,Q13およびQ14が基本となる帰還増幅
器、トランジスタQ15およびQ16で構成される駆動増幅器
によりコンデンサC14を通って負荷H2に出力され、入力
信号υ４は同様に、コンデンサC9を通って負荷H1に出力
される。また入力信号υ４が無信号の時は、負荷H1には
何も出力されない。この時、 R13＝R30,R14＝R29,R15＝R31,R16＝R32,R17＝R34,R18＝
R33,R19＝R38,R20＝R37,R21＝R36,R22＝R35,R23＝R40,R
24＝R39,C7＝C13,C8＝C12,C9＝C14 とすると、負荷H2には上述した状態「Ａ」で負荷H1に流
れたのと全く同じ電流が出力される。また、負荷H1にも
状態「Ａ」で、負荷H2にに流れたのと全く同じ電流が出
力される。
状態「Ａ」と状態「Ｂ」では、トランジスタQ4および
Q11のバイアスが共に全く等しい。従って瞬間的に、状
態「Ａ」から状態「Ｂ」、あるいは状態「Ｂ」から状態
「Ａ」に切換えても、バイアスの変動がない為、負荷H
1、あるいはH2にスイッチ切換に伴なう過渡的な電流は
流れない。
Q11のバイアスが共に全く等しい。従って瞬間的に、状
態「Ａ」から状態「Ｂ」、あるいは状態「Ｂ」から状態
「Ａ」に切換えても、バイアスの変動がない為、負荷H
1、あるいはH2にスイッチ切換に伴なう過渡的な電流は
流れない。
３） 次に、アナログスイッチSW1およびSW2が切換制御
信号により、Ｌ側端子に接続され、SW3およびSW4が切換
制御信号によりＨ側端子に接続されている場合について
説明する。この状態を以下「Ｃ」とする。
信号により、Ｌ側端子に接続され、SW3およびSW4が切換
制御信号によりＨ側端子に接続されている場合について
説明する。この状態を以下「Ｃ」とする。
この時、トランジスタQ11のコレクタは、トランジス
タQ5のベースとトランジスタQ12のベースに接続され
る。また、トランジスタQ11のベースは抵抗R32に接続さ
れる。
タQ5のベースとトランジスタQ12のベースに接続され
る。また、トランジスタQ11のベースは抵抗R32に接続さ
れる。
この場合は、トランジスタQ11,Q12,Q13およびQ14から
構成される帰還増幅器が形成され、さらにトランジスタ
Q11の出力に、トランジスタQ5、Q6およびQ7から構成さ
れる緩衝増幅器が接続された形となる。
構成される帰還増幅器が形成され、さらにトランジスタ
Q11の出力に、トランジスタQ5、Q6およびQ7から構成さ
れる緩衝増幅器が接続された形となる。
トランジスタQ11のベース接地型増幅器に対する負荷
が増えた形となるが、トランジスタQ12,Q13およびQ14か
らなる帰還経路を形成するので、その増幅利得はほとん
ど変化しない。従って、負荷H2には、状態「Ｂ」と同じ
電流が出力される。一方、負荷H1の側については、トラ
ンジスタQ5のベースに、トランジスタQ12のベースに供
給される信号と同じ信号が供給されるため、負荷H2とほ
ぼ同じ電流が出力される。
が増えた形となるが、トランジスタQ12,Q13およびQ14か
らなる帰還経路を形成するので、その増幅利得はほとん
ど変化しない。従って、負荷H2には、状態「Ｂ」と同じ
電流が出力される。一方、負荷H1の側については、トラ
ンジスタQ5のベースに、トランジスタQ12のベースに供
給される信号と同じ信号が供給されるため、負荷H2とほ
ぼ同じ電流が出力される。
このように、状態「Ｃ」においては、負荷H1とH2とに
同時に電流を流しても、状態「Ａ」あるいは状態「Ｂ」
と同じ出力電流を得る事ができる。
同時に電流を流しても、状態「Ａ」あるいは状態「Ｂ」
と同じ出力電流を得る事ができる。
次に、第２図Ａ〜Ｃは上述した実施例における３つの
状態「Ａ」，状態「Ｂ」および状態「Ｃ」にそれぞれ対
応したブロック図である。
状態「Ａ」，状態「Ｂ」および状態「Ｃ」にそれぞれ対
応したブロック図である。
図中、ａは第１図におけるトランジスタQ4から構成さ
れる差動増幅器、ｂは同じく第１図におけるトランジス
タQ5,Q6およびQ7から構成される緩衝増幅器、ｃは第１
図におけるトランジスタQ11から構成される差動増幅
器、ｄは同じく第１図におけるトランジスタQ12,Q13お
よびQ14から構成される緩衝増幅器である。
れる差動増幅器、ｂは同じく第１図におけるトランジス
タQ5,Q6およびQ7から構成される緩衝増幅器、ｃは第１
図におけるトランジスタQ11から構成される差動増幅
器、ｄは同じく第１図におけるトランジスタQ12,Q13お
よびQ14から構成される緩衝増幅器である。
第２図Ａは入力υ01が、差動増幅器ａに緩衝増幅器ｂ
の出力が帰還された帰還増幅器を介して端子CH1に出力
され、入力υ02が差動増幅器ｃに緩衝増幅器ｄの出力が
帰還された帰還増幅器を介して端子CH2に出力される状
態を示している。
の出力が帰還された帰還増幅器を介して端子CH1に出力
され、入力υ02が差動増幅器ｃに緩衝増幅器ｄの出力が
帰還された帰還増幅器を介して端子CH2に出力される状
態を示している。
第２図Ｂは入力υ01が差動増幅器ａに緩衝増幅器ｄの
出力が帰還され帰還増幅器を介して端子CH2に出力さ
れ、入力υ02が差動増幅器ｃに緩衝増幅器ｂの出力が帰
還された帰還増幅器を介して端子CH1に出力される状態
を示している。
出力が帰還され帰還増幅器を介して端子CH2に出力さ
れ、入力υ02が差動増幅器ｃに緩衝増幅器ｂの出力が帰
還された帰還増幅器を介して端子CH1に出力される状態
を示している。
第２図Ｃは入力υ02が差動増幅器ｃに緩衝増幅器ｄの
出力が帰還された帰還増幅器を介して端子CH2に出力さ
れると共に、差動増幅器ｃの出力が緩衝増幅器ｂを介し
て端子CH1に出力される状態を示したものである。
出力が帰還された帰還増幅器を介して端子CH2に出力さ
れると共に、差動増幅器ｃの出力が緩衝増幅器ｂを介し
て端子CH1に出力される状態を示したものである。
以下、それぞれの状態における磁気記録装置としての
動作について説明する。第２図における入力υ01として
映像信号が入力されており、入力υ02には入力信号が供
給されていない場合、前述の状態「Ａ」においては映像
信号はヘッドH1によって記録され、状態「Ｂ」において
はヘッドH2によって記録される。そして状態「Ａ」と状
態「Ｂ」とを1/60秒毎に切換えてやれば、映像信号の第
１フィールドをヘッドH1,第２フィールドをヘッドH2で
記録する構成とすることができる。
動作について説明する。第２図における入力υ01として
映像信号が入力されており、入力υ02には入力信号が供
給されていない場合、前述の状態「Ａ」においては映像
信号はヘッドH1によって記録され、状態「Ｂ」において
はヘッドH2によって記録される。そして状態「Ａ」と状
態「Ｂ」とを1/60秒毎に切換えてやれば、映像信号の第
１フィールドをヘッドH1,第２フィールドをヘッドH2で
記録する構成とすることができる。
また入力υ02として消去用信号が入力されており、入
力υ01には入力信号が供給されていない場合、状態
「Ａ」においてはヘッドH2による消去、状態「Ｂ」にお
いてはヘッドH1による消去が行われ、更に状態「Ｃ」に
おいてはヘッドH1,ヘッドH2にて同時に消去が行えるも
のである。
力υ01には入力信号が供給されていない場合、状態
「Ａ」においてはヘッドH2による消去、状態「Ｂ」にお
いてはヘッドH1による消去が行われ、更に状態「Ｃ」に
おいてはヘッドH1,ヘッドH2にて同時に消去が行えるも
のである。
上述の如き実施例の構成においては入力信号υ1,υ2,
υ３をトランジスタQ4のエミッタ側で加算されるが、ト
ランジスタQ4を含む帰還増幅器の入力インピーダンスが
小さく設定されるので、各入力信号に対する増幅利得が
独立に調整できる。また、帰還増幅器においては周波数
特性についても平坦なものとなり、かつ負荷の増減に係
らず出力特性は安定する。
υ３をトランジスタQ4のエミッタ側で加算されるが、ト
ランジスタQ4を含む帰還増幅器の入力インピーダンスが
小さく設定されるので、各入力信号に対する増幅利得が
独立に調整できる。また、帰還増幅器においては周波数
特性についても平坦なものとなり、かつ負荷の増減に係
らず出力特性は安定する。
特に入力信号υ１として被FM変調輝度信号，υ２とし
て被FM変調線順次色差信号というように、混合比が重要
な記録信号を得ようとする場合には極めて有効なもので
ある。
て被FM変調線順次色差信号というように、混合比が重要
な記録信号を得ようとする場合には極めて有効なもので
ある。
［発明の効果］ 以上説明してきたように、本発明によれば、入力され
る複数種の信号に対して相互の干渉を防止し、夫々増幅
利得を独立に設定でき、記録ヘッドに出力する信号の周
波数特性が所望の周波数帯域内では十分平坦になるよう
に、該信号の周波数特性の劣化を防止し、安定した信号
を記録ヘッドに供給することができる増幅器を提供する
ことができる。
る複数種の信号に対して相互の干渉を防止し、夫々増幅
利得を独立に設定でき、記録ヘッドに出力する信号の周
波数特性が所望の周波数帯域内では十分平坦になるよう
に、該信号の周波数特性の劣化を防止し、安定した信号
を記録ヘッドに供給することができる増幅器を提供する
ことができる。
第１図は本発明による一実施例の構成を示す回路図、 第２図A,B,Cはそれぞれ第１図に示す回路中の状態に対
応する回路系統のブロック図、 第３図A,B,Cは従来例の回路系統を示すブロック図であ
る。 Q1〜Q16……トランジスタ、 C1〜C14,Cf1,Cf2……コンデンサ、 R1〜R40,Rf1,Rf2……抵抗、 SW1〜SW4……アナログスイッチ、 D1〜D4……ダイオード、 υ１〜υ4,υ01,υ02……入力信号、 CH1,CH2……負荷、 Vcc……定電圧電源、 a,c……差動増幅器、 b,d……緩衝増幅器、 ao……緩衝増幅器、 bo,co……駆動増幅器、 SWa……スイッチ、 Ca……コンデンサ、 Qd,Qe……トランジスタ、 Ca,Cb,Cc……コンデンサ、 Ra,Rb,Rc,Rd,Re,Rg,Rh……抵抗、 １……駆動回路。
応する回路系統のブロック図、 第３図A,B,Cは従来例の回路系統を示すブロック図であ
る。 Q1〜Q16……トランジスタ、 C1〜C14,Cf1,Cf2……コンデンサ、 R1〜R40,Rf1,Rf2……抵抗、 SW1〜SW4……アナログスイッチ、 D1〜D4……ダイオード、 υ１〜υ4,υ01,υ02……入力信号、 CH1,CH2……負荷、 Vcc……定電圧電源、 a,c……差動増幅器、 b,d……緩衝増幅器、 ao……緩衝増幅器、 bo,co……駆動増幅器、 SWa……スイッチ、 Ca……コンデンサ、 Qd,Qe……トランジスタ、 Ca,Cb,Cc……コンデンサ、 Ra,Rb,Rc,Rd,Re,Rg,Rh……抵抗、 １……駆動回路。
Claims (1)
- 【請求項１】複数種の信号を夫々入力するため複数の入
力端を有し、前記入力端に入力された複数の信号を夫々
電流増幅し、出力する電流増幅手段と、 前記電流増幅手段から出力される複数の信号の電流を夫
々制限し、出力するための抵抗手段と、 前記抵抗手段から出力される複数の信号を共に入力する
ための入力端と帰還信号を入力するための帰還入力端と
を有し、前記入力端に入力された複数の信号を増幅し、
出力端から出力するための帰還増幅手段と、 前記帰還増幅手段から出力される信号を増幅し、増幅さ
れた信号を第１の記録ヘッドに出力するための第１の緩
衝増幅手段と、 前記帰還増幅手段から出力される信号を増幅し、増幅さ
れた信号を第２の記録ヘッドに出力するための第２の緩
衝増幅手段と、 前記帰還増幅手段の出力端を前記第１の緩衝増幅手段の
入力端と前記第２の緩衝増幅手段の入力端に対してそれ
ぞれ切り換えて接続するための第１の接続切換手段と、 前記第１の接続切換手段において、前記帰還増幅手段の
出力端が前記第１の緩衝増幅手段の入力端に接続されて
いる場合には前記第１の緩衝増幅手段の出力端を前記帰
還増幅手段の帰還入力端に接続し、前記帰還増幅手段の
出力端が前記第２の緩衝増幅手段の入力端に接続されて
いる場合には前記第２の緩衝増幅手段の出力端を前記帰
還増幅手段の帰還入力端に接続するための第２の接続切
換手段とを備えたことを特徴とする増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61114932A JP2554054B2 (ja) | 1986-05-21 | 1986-05-21 | 増幅器 |
| US07/051,323 US4794347A (en) | 1986-05-21 | 1987-05-19 | Amplifier circuit having crossover switching features |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61114932A JP2554054B2 (ja) | 1986-05-21 | 1986-05-21 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62272708A JPS62272708A (ja) | 1987-11-26 |
| JP2554054B2 true JP2554054B2 (ja) | 1996-11-13 |
Family
ID=14650232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61114932A Expired - Lifetime JP2554054B2 (ja) | 1986-05-21 | 1986-05-21 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2554054B2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325481Y2 (ja) * | 1972-09-21 | 1978-06-29 | ||
| JPS509357A (ja) * | 1973-05-23 | 1975-01-30 | ||
| JPS54854A (en) * | 1977-06-03 | 1979-01-06 | Sharp Corp | Multi-function analog signal process circuit |
| JPS6123491A (ja) * | 1984-07-11 | 1986-01-31 | Sony Corp | マトリクス回路 |
-
1986
- 1986-05-21 JP JP61114932A patent/JP2554054B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62272708A (ja) | 1987-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4596957A (en) | Amplifier system switchable between two amplifying operations | |
| US5515005A (en) | Operational amplifier | |
| US4367419A (en) | Analog switch | |
| US4274060A (en) | Signal change-over amplifier | |
| JPS63240109A (ja) | 差動増幅器 | |
| JPS6212692B2 (ja) | ||
| JP2554054B2 (ja) | 増幅器 | |
| US5812028A (en) | Audio signal amplifier circuit and a portable acoustic apparatus using the same | |
| JPH07312525A (ja) | 広帯域定インピーダンス増幅器 | |
| US3970948A (en) | Controller gain signal amplifier | |
| JPH07123207B2 (ja) | 増幅器 | |
| JPH0812978B2 (ja) | 増幅器 | |
| US4794347A (en) | Amplifier circuit having crossover switching features | |
| JPH07123206B2 (ja) | 増幅器 | |
| JP3718894B2 (ja) | 出力回路 | |
| JPH08307228A (ja) | 信号選択スイッチ回路 | |
| JP2557398B2 (ja) | 増幅回路 | |
| JPH089931Y2 (ja) | 増幅回路 | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JPH0212049B2 (ja) | ||
| JP3441339B2 (ja) | 電流電圧変換部のゲイン切替回路 | |
| JP3439253B2 (ja) | 記録増幅回路及び磁気記録装置 | |
| JPH0630424B2 (ja) | 利得可変型増幅回路 | |
| JPS6212693B2 (ja) | ||
| JPH08222971A (ja) | 演算増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |