JPH07123206B2 - 増幅器 - Google Patents
増幅器Info
- Publication number
- JPH07123206B2 JPH07123206B2 JP61114912A JP11491286A JPH07123206B2 JP H07123206 B2 JPH07123206 B2 JP H07123206B2 JP 61114912 A JP61114912 A JP 61114912A JP 11491286 A JP11491286 A JP 11491286A JP H07123206 B2 JPH07123206 B2 JP H07123206B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- feedback
- amplifier
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Television Signal Processing For Recording (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、増幅器に関するものである。
［従来の技術］ ここで、この種の増幅器を用いる磁気記録装置の従来例
を図により説明する。第３図は従来例の回路系統を示す
ブロック図である。
を図により説明する。第３図は従来例の回路系統を示す
ブロック図である。
図中、υ01は入力信号、ａは緩衝増幅器、SWaはスイッ
チ、b0およびc0は駆動増幅器、CH1およびCH2は負荷とし
ての磁気ヘッドに接続される端子、Caはコンデンサであ
る。
チ、b0およびc0は駆動増幅器、CH1およびCH2は負荷とし
ての磁気ヘッドに接続される端子、Caはコンデンサであ
る。
第３図Ａにおいて、入力信号として画像信号を想定し、
その第１フィールドを記録する場合、スイッチSWaによ
り、緩衝増幅器a0からの信号が、駆動増幅器b0に供給さ
れるように接続されており、入力信号υ01は、端子CH1
に接続されている記録ヘッドに供給される。ついで、第
２フィールドを記録する場合、スイッチSWaにより、緩
衝増幅器a0からの信号が駆動増幅器c0に供給されるよう
に接続を切換えられ、入力信号υ01は、端子CH2に接続
されている記録ヘッドに供給される。
その第１フィールドを記録する場合、スイッチSWaによ
り、緩衝増幅器a0からの信号が、駆動増幅器b0に供給さ
れるように接続されており、入力信号υ01は、端子CH1
に接続されている記録ヘッドに供給される。ついで、第
２フィールドを記録する場合、スイッチSWaにより、緩
衝増幅器a0からの信号が駆動増幅器c0に供給されるよう
に接続を切換えられ、入力信号υ01は、端子CH2に接続
されている記録ヘッドに供給される。
次に、第３図Ｂにおいて、緩衝増幅器a0とスイッチSWa
との間にコンデンサCaを挿入して接続するようにしたも
ので、そのスイッチSWaによる切換動作は、第３図Ａの
場合と全く同様である。
との間にコンデンサCaを挿入して接続するようにしたも
ので、そのスイッチSWaによる切換動作は、第３図Ａの
場合と全く同様である。
［発明が解決しようとする問題点］ しかしながら、上述の従来例で第３図Ａの場合には、駆
動増幅器b0およびc0の入力部は、スイッチSWaによっ
て、緩衝増幅器a0に接続されているかあるいは、開放状
態であるかのいずれかの状態になっている。従って、ス
イッチSWaがオンの場合とオフの場合では、駆動増幅器
に流れ込む電流が異なるため、バイアスが変動する。
動増幅器b0およびc0の入力部は、スイッチSWaによっ
て、緩衝増幅器a0に接続されているかあるいは、開放状
態であるかのいずれかの状態になっている。従って、ス
イッチSWaがオンの場合とオフの場合では、駆動増幅器
に流れ込む電流が異なるため、バイアスが変動する。
その結果、端子CH1に接続されている磁気ヘッドから端
子CH2に接続されている磁気ヘッドに切換った瞬間に、
バイアスの変動に伴なって、過渡的な電流が流れてしま
い、第２フィールドの信号の最初の部分が正常に記録さ
れないという欠点があった。
子CH2に接続されている磁気ヘッドに切換った瞬間に、
バイアスの変動に伴なって、過渡的な電流が流れてしま
い、第２フィールドの信号の最初の部分が正常に記録さ
れないという欠点があった。
また次に、第３図Ｂの場合には、緩衝増幅器a0と、駆動
増幅器b0およびc0が直流的には接続されていないため、
バイアスの変動は起こらない。
増幅器b0およびc0が直流的には接続されていないため、
バイアスの変動は起こらない。
しかし、結合コンデンサCaの両端の電位差によって、コ
ンデンサCaが充電されており、スイッチSWaが切換った
瞬間に、スイッチSWaがオンした側にその充電された電
荷が流れ込む。その結果、第２フィールドを記録するた
めに記録する磁気ヘッドを切換えた瞬間に過渡的な電流
が流れるため、第２フィールドの信号の最初の部分が正
常に記録されないという欠点があった。
ンデンサCaが充電されており、スイッチSWaが切換った
瞬間に、スイッチSWaがオンした側にその充電された電
荷が流れ込む。その結果、第２フィールドを記録するた
めに記録する磁気ヘッドを切換えた瞬間に過渡的な電流
が流れるため、第２フィールドの信号の最初の部分が正
常に記録されないという欠点があった。
そこで本発明の目的は、上述した欠点を除去し、増幅し
た映像信号を２個の記録ヘッドに対して切り換えて供給
する場合に、記録ヘッドの切り換えに伴って過渡的に発
生する電流により、記録される映像信号が劣化すること
を防止することができる増幅器を提供することにある。
た映像信号を２個の記録ヘッドに対して切り換えて供給
する場合に、記録ヘッドの切り換えに伴って過渡的に発
生する電流により、記録される映像信号が劣化すること
を防止することができる増幅器を提供することにある。
［問題点を解決するための手段］ このような目的を達成するために、本発明の増幅器は、
映像信号を入力するための入力端と帰還信号を入力する
ための帰還入力端とを有し、前記入力端に入力された映
像信号を増幅し、出力端から出力するための帰還増幅手
段と、前記帰還増幅手段から出力される信号を増幅し、
増幅された信号を第１の記録ヘッドに出力するための第
１の緩衝増幅手段と、前記帰還増幅手段から出力される
信号を増幅し、増幅された信号を第２の記録ヘッドに出
力するための第２の緩衝増幅手段と、前記帰還増幅手段
の出力端を前記第１の緩衝増幅手段の入力端と第２の緩
衝増幅手段の入力端に対してそれぞれ切り換えて接続す
るための第１の接続切換手段と、前記第１の接続切換手
段において、前記帰還増幅手段の出力端が前記第１の緩
衝増幅手段の入力端に接続されている場合には前記第１
の緩衝増幅手段の出力端を前記帰還増幅手段の帰還入力
端に接続し、前記帰還増幅手段の出力端が前記第２の緩
衝増幅手段の入力端に接続されている場合には前記第２
の緩衝増幅手段の出力端を前記帰還増幅手段の帰還入力
端に接続するための第２の接続切換手段とを備えるもの
である。
映像信号を入力するための入力端と帰還信号を入力する
ための帰還入力端とを有し、前記入力端に入力された映
像信号を増幅し、出力端から出力するための帰還増幅手
段と、前記帰還増幅手段から出力される信号を増幅し、
増幅された信号を第１の記録ヘッドに出力するための第
１の緩衝増幅手段と、前記帰還増幅手段から出力される
信号を増幅し、増幅された信号を第２の記録ヘッドに出
力するための第２の緩衝増幅手段と、前記帰還増幅手段
の出力端を前記第１の緩衝増幅手段の入力端と第２の緩
衝増幅手段の入力端に対してそれぞれ切り換えて接続す
るための第１の接続切換手段と、前記第１の接続切換手
段において、前記帰還増幅手段の出力端が前記第１の緩
衝増幅手段の入力端に接続されている場合には前記第１
の緩衝増幅手段の出力端を前記帰還増幅手段の帰還入力
端に接続し、前記帰還増幅手段の出力端が前記第２の緩
衝増幅手段の入力端に接続されている場合には前記第２
の緩衝増幅手段の出力端を前記帰還増幅手段の帰還入力
端に接続するための第２の接続切換手段とを備えるもの
である。
［作用］ 上述の如く構成することにより、増幅した映像信号を２
個の記録ヘッドに対して切り換えて供給する場合に、記
録ヘッドの切り換えに伴って過渡的に発生する電流によ
り、記録される映像信号が劣化することを防止すること
ができるようになる。
個の記録ヘッドに対して切り換えて供給する場合に、記
録ヘッドの切り換えに伴って過渡的に発生する電流によ
り、記録される映像信号が劣化することを防止すること
ができるようになる。
［実施例］ 以下に図面を参照して本発明を詳細に説明する。
第１図は本発明の増幅器を複数のヘッドで磁気記録およ
び消去を行う装置に適用した一実施例の構成を示す回路
図である。
び消去を行う装置に適用した一実施例の構成を示す回路
図である。
第１図において、Q1〜Q16はトランジスタ、C1〜C14,C
f1，Cf2はコンデンサ、R1〜R40,Rf1，Rf2は抵抗、SW1〜
SW4はアナログスイッチ、D1〜D4はダイオード、υ１〜
υ４は入力信号、CH1,CH2は負荷としての磁気ヘッドH1,
H2が接続される端子である。
f1，Cf2はコンデンサ、R1〜R40,Rf1，Rf2は抵抗、SW1〜
SW4はアナログスイッチ、D1〜D4はダイオード、υ１〜
υ４は入力信号、CH1,CH2は負荷としての磁気ヘッドH1,
H2が接続される端子である。
本実施例では、入力信号υ１はコンデンサC1を介してト
ランジスタQ1のベースに接続すると共に、抵抗R1および
R2に接続する。抵抗R1の他端は定電圧電源Vccに接続さ
れ、抵抗R2の他端は接地される。トランジスタQ1のコレ
クタは定電圧電源Vccに接続され、トランジスタQ1のエ
ミッタは抵抗R3およびコンデンサC4を介して抵抗R10に
接続され、抵抗R3の他端は接地される。これにより信号
υ１はトランジスタQ1、抵抗R1,R2,R3によるバッファ増
幅器を通り、トランジスタQ1のエミッタからコンデンサ
C4を介して抵抗R10に出力される。同様に信号υ２は、
コンデンサC2を介してトランジスタQ2、抵抗R4,R5,R6に
よる緩衝増幅器を通り、トランジスタQ2のエミッタから
コンデンサC5を介して抵抗R11に出力される。信号υ３
についても同様にトランジスタQ3および抵抗R7,R8,R9に
よる緩衝増幅器を通り、トランジスタQ3のエミッタから
コンデンサC6を介して抵抗R12に出力される。これら３
つの出力抵抗R10,R11およびR12の他端は接続され、さら
にトランジスタQ4のエミッタおよび抵抗R14にそれぞれ
接続され、抵抗R14の他端は接地される。トランジスタQ
4のコレクタは抵抗R13およびアナログスイッチSW1のＨ
側端子とアナログスイッチSW4のＬ側端子に接続され、
抵抗R13の他端は定電圧電源Vccに接続される。さらにト
ランジスタQ4のベースはアナログスイッチSW2の切換端
子および抵抗Rf1に接続され、抵抗Rf1の他端はコンデン
サCf1を介して接地される。
ランジスタQ1のベースに接続すると共に、抵抗R1および
R2に接続する。抵抗R1の他端は定電圧電源Vccに接続さ
れ、抵抗R2の他端は接地される。トランジスタQ1のコレ
クタは定電圧電源Vccに接続され、トランジスタQ1のエ
ミッタは抵抗R3およびコンデンサC4を介して抵抗R10に
接続され、抵抗R3の他端は接地される。これにより信号
υ１はトランジスタQ1、抵抗R1,R2,R3によるバッファ増
幅器を通り、トランジスタQ1のエミッタからコンデンサ
C4を介して抵抗R10に出力される。同様に信号υ２は、
コンデンサC2を介してトランジスタQ2、抵抗R4,R5,R6に
よる緩衝増幅器を通り、トランジスタQ2のエミッタから
コンデンサC5を介して抵抗R11に出力される。信号υ３
についても同様にトランジスタQ3および抵抗R7,R8,R9に
よる緩衝増幅器を通り、トランジスタQ3のエミッタから
コンデンサC6を介して抵抗R12に出力される。これら３
つの出力抵抗R10,R11およびR12の他端は接続され、さら
にトランジスタQ4のエミッタおよび抵抗R14にそれぞれ
接続され、抵抗R14の他端は接地される。トランジスタQ
4のコレクタは抵抗R13およびアナログスイッチSW1のＨ
側端子とアナログスイッチSW4のＬ側端子に接続され、
抵抗R13の他端は定電圧電源Vccに接続される。さらにト
ランジスタQ4のベースはアナログスイッチSW2の切換端
子および抵抗Rf1に接続され、抵抗Rf1の他端はコンデン
サCf1を介して接地される。
次にアナログスイッチSW1の切換端子はトランジスタQ5
のベースに接続される。トランジスタQ5のコレクタは定
電圧電源Vccに接続され、同じくエミッタは、トランジ
スタQ6のベースおよびダイオードD1,D2を介してトラン
ジスタQ7のベースと抵抗R15に接続され、抵抗R15の他端
は接地される。
のベースに接続される。トランジスタQ5のコレクタは定
電圧電源Vccに接続され、同じくエミッタは、トランジ
スタQ6のベースおよびダイオードD1,D2を介してトラン
ジスタQ7のベースと抵抗R15に接続され、抵抗R15の他端
は接地される。
トランジスタQ6のコレクタは定電圧電源Vccに接続さ
れ、トランジスタQ7のコレクタは接地される。
れ、トランジスタQ7のコレクタは接地される。
トランジスタQ6のエミッタは抵抗R17に接続され、抵抗R
17の他端は抵抗R16,R18、コンデンサC7,C8にそれぞれ接
続される。抵抗R18の他端はトランジスタQ7のエミッタ
に接続される。さらに抵抗R16は帰還抵抗であり、その
他端はアナログスイッチSW2のＨ側端子およびSW3のＬ側
端子にそれぞれ接続される。
17の他端は抵抗R16,R18、コンデンサC7,C8にそれぞれ接
続される。抵抗R18の他端はトランジスタQ7のエミッタ
に接続される。さらに抵抗R16は帰還抵抗であり、その
他端はアナログスイッチSW2のＨ側端子およびSW3のＬ側
端子にそれぞれ接続される。
上述したトランジスタQ4と、Q5〜Q7の増幅回路は、アナ
ログスイッチSW1およびSW2を取り込んだ帰還増幅器を構
成している。
ログスイッチSW1およびSW2を取り込んだ帰還増幅器を構
成している。
上述したコンデンサC7の他端はトランジスタQ8のベース
に接続され、同時に抵抗R19,R20に接続される。抵抗R19
の他端は定電圧電源Vccに接続される。またコンデンサC
8の他端はトランジスタQ9のベースに接続され、同時に
抵抗R21,R22に接続される。R22の他端は接地される。上
述の抵抗R20とR21の他端は接続されて接続点はトランジ
スタQ8およびQ9のコレクタに接続される。このトランジ
スタQ8およびQ9により負荷の駆動増幅器が構成される。
そしてコンデンサC9を介して負荷H1の供給端子CH1に接
続される。
に接続され、同時に抵抗R19,R20に接続される。抵抗R19
の他端は定電圧電源Vccに接続される。またコンデンサC
8の他端はトランジスタQ9のベースに接続され、同時に
抵抗R21,R22に接続される。R22の他端は接地される。上
述の抵抗R20とR21の他端は接続されて接続点はトランジ
スタQ8およびQ9のコレクタに接続される。このトランジ
スタQ8およびQ9により負荷の駆動増幅器が構成される。
そしてコンデンサC9を介して負荷H1の供給端子CH1に接
続される。
次に入力信号υ４はコンデンサC10を介してトランジス
タQ10のベースに接続され、トランジスタQ10は上述した
トランジスタQ1,Q2およびQ3に相当した回路により抵抗R
26,R25およびR27による緩衝増幅器が構成される。
タQ10のベースに接続され、トランジスタQ10は上述した
トランジスタQ1,Q2およびQ3に相当した回路により抵抗R
26,R25およびR27による緩衝増幅器が構成される。
トランジスタQ10のエミッタはコンデンサC11を介して抵
抗R28を通りトランジスタQ11のエミッタに接続されると
共に、抵抗R29を介して接地される。このトランジスタQ
11は上述のトランジスタQ4の増幅回路に相当しており、
そのコレクタは抵抗R30に接続されると共に、アナログ
スイッチSW4のＨ側端子およびSW1のＬ側端子にそれそれ
接続され、また抵抗R30の他端は定電圧電源Vccに接続さ
れる。さらにそのベースは抵抗Rf2、コンデンサCf2を介
して接地されると共にアナログスイッチSW3の切換端子
に接続される。
抗R28を通りトランジスタQ11のエミッタに接続されると
共に、抵抗R29を介して接地される。このトランジスタQ
11は上述のトランジスタQ4の増幅回路に相当しており、
そのコレクタは抵抗R30に接続されると共に、アナログ
スイッチSW4のＨ側端子およびSW1のＬ側端子にそれそれ
接続され、また抵抗R30の他端は定電圧電源Vccに接続さ
れる。さらにそのベースは抵抗Rf2、コンデンサCf2を介
して接地されると共にアナログスイッチSW3の切換端子
に接続される。
アナログスイッチSW4の切換端子はトランジスタQ12のベ
ースに接続される。ここでトランジスタQ12およびQ14,Q
13の増幅回路は上述したトランジスタQ5およびQ6,Q7の
増幅回路に相当したものであり、その帰還抵抗R16に相
当したR32が同様に帰還抵抗としてアナログスイッチSW3
のＨ側端子およびSW2のＬ側端子に接続される。これに
より、トランジスタQ11と、Q12〜Q14の増幅回路は上述
したトランジスタQ4とQ5〜Q7の増幅回路と同様にアナロ
グスイッチSW4,SW3を取り込んだ帰還増幅器を構成して
いる。
ースに接続される。ここでトランジスタQ12およびQ14,Q
13の増幅回路は上述したトランジスタQ5およびQ6,Q7の
増幅回路に相当したものであり、その帰還抵抗R16に相
当したR32が同様に帰還抵抗としてアナログスイッチSW3
のＨ側端子およびSW2のＬ側端子に接続される。これに
より、トランジスタQ11と、Q12〜Q14の増幅回路は上述
したトランジスタQ4とQ5〜Q7の増幅回路と同様にアナロ
グスイッチSW4,SW3を取り込んだ帰還増幅器を構成して
いる。
そしてさらに、コンデンサC7,C8に相当するC12,C13はト
ランジスタQ15,Q16により構成される駆動増幅器に結合
される。さらに、駆動増幅器の出力はコンデンサC14を
介して負荷H2の供給端子CH2に接続される。
ランジスタQ15,Q16により構成される駆動増幅器に結合
される。さらに、駆動増幅器の出力はコンデンサC14を
介して負荷H2の供給端子CH2に接続される。
次に、第１図の実施例の回路の動作について説明する。
３つの入力信号υ１，υ２およびυ３はそれぞれトラン
ジスタQ1,Q2およびQ3からなる緩衝増幅器を通った後、
抵抗R10,R11およびR12を通ってトランジスタQ4のエミッ
タに電流の形で加算されて、入力される。
ジスタQ1,Q2およびQ3からなる緩衝増幅器を通った後、
抵抗R10,R11およびR12を通ってトランジスタQ4のエミッ
タに電流の形で加算されて、入力される。
ここで、コンデンサC4,C5,C6およびCf1は、入力信号υ
１，υ２およびυ３が十分通過できるように、そのイン
ピーダンスが小さい値となるように選ばれているものと
する。
１，υ２およびυ３が十分通過できるように、そのイン
ピーダンスが小さい値となるように選ばれているものと
する。
１）まずアナログスイッチSW1〜SW4が切換制御信号によ
りすべてＨ側端子に接続されている場合について説明す
る。この状態を「Ａ」と称する。
りすべてＨ側端子に接続されている場合について説明す
る。この状態を「Ａ」と称する。
トランジスタQ4のコレクタは、トランジスタQ5のベース
に接続され、トランジスタQ4ベースは抵抗R16に接続さ
れている。このとき、トランジスタQ4,Q5,Q6およびQ7
は、帰還抵抗R16を持った帰還増幅器を構成する。
に接続され、トランジスタQ4ベースは抵抗R16に接続さ
れている。このとき、トランジスタQ4,Q5,Q6およびQ7
は、帰還抵抗R16を持った帰還増幅器を構成する。
この増幅器において、入力信号υ１に対する増幅利得G1
は、抵抗R10,R13,R16,Rf1およびベース接地型トランジ
スタQ4のエミッタ側の入力インピーダンスγib，トラン
ジスタQ4のベース側の入力インピーダンスγie，アナロ
グスイッチSW2のオン状態での接触抵抗γs2によってほ
ぼ決定され、その値は、次式のようになる。
は、抵抗R10,R13,R16,Rf1およびベース接地型トランジ
スタQ4のエミッタ側の入力インピーダンスγib，トラン
ジスタQ4のベース側の入力インピーダンスγie，アナロ
グスイッチSW2のオン状態での接触抵抗γs2によってほ
ぼ決定され、その値は、次式のようになる。
但し、γie＝hfe×（R10R11R12R14） γieRf1はγieとRf1が並列接続された合成抵抗値、h
feはトランジスタQ4の電流増幅率、R10R11R12R14
は抵抗R10,R11,R12およびR14が並列接続された合成抵抗
値を表わす。
feはトランジスタQ4の電流増幅率、R10R11R12R14
は抵抗R10,R11,R12およびR14が並列接続された合成抵抗
値を表わす。
ここで、γie≫R8,R16≫γs2、13≫γibとなるようにR1
0,R11,R12,R13,R14,R16およびRf1の値を適切に選ぶと、 となる。同様にして入力信号υ２に対する増幅利得G2、
入力信号υ３に対する増幅利得G3は、 となる。
0,R11,R12,R13,R14,R16およびRf1の値を適切に選ぶと、 となる。同様にして入力信号υ２に対する増幅利得G2、
入力信号υ３に対する増幅利得G3は、 となる。
以上のようにトランジスタQ4のエミッタ側の入力インピ
ーダンスが小さく設定されることにより増幅利得G1,G2
およびG3は、それぞれ抵抗R10,R11,R12およびRf1の値を
変える事により比較的広範囲で独立に設定することがで
きる。
ーダンスが小さく設定されることにより増幅利得G1,G2
およびG3は、それぞれ抵抗R10,R11,R12およびRf1の値を
変える事により比較的広範囲で独立に設定することがで
きる。
また、帰還増幅器を構成することにより、周波数特性に
ついても所定範囲で平坦となる。
ついても所定範囲で平坦となる。
また、アナログスイッチSW2のオン状態での接触抵抗は
一般に周波数によって異なるが、この構成によれば、そ
の接触抵抗の影響を受けにくくなり、帰還増幅器の出力
の周波数特性に悪影響を及ぼさない。
一般に周波数によって異なるが、この構成によれば、そ
の接触抵抗の影響を受けにくくなり、帰還増幅器の出力
の周波数特性に悪影響を及ぼさない。
トランジスタQ4,Q5,Q6およびQ7を基本にして構成される
帰還増幅器の出力は、コンデンサC7およびC8を通って、
トランジスタQ8およびQ9から構成される駆動増幅段に導
かれて電流増幅され、コンデンサC9から出力される。
帰還増幅器の出力は、コンデンサC7およびC8を通って、
トランジスタQ8およびQ9から構成される駆動増幅段に導
かれて電流増幅され、コンデンサC9から出力される。
一方、トランジスタQ11,Q12,Q13およびQ14は同様に帰還
増幅器を構成する。ここで各抵抗値をR29＝R14,R30＝R1
3,R31＝R15,R32＝R16,R33＝R18,R34＝R17とすれば、こ
の増幅器の動作点は、トランジスタQ4,Q5,Q6およびQ7に
より構成される増幅器と等しくなり、トランジスタQ4と
Q11のベース電位、およびコレクタ電位はそれぞれ等し
くなる。トランジスタQ11〜Q14からなる帰還増幅器の出
力は、トランジスタQ15およびQ16から構成される駆動増
幅器に接続されているが、入力信号υ４が無信号の場合
は負荷H2に対して何も出力されない。
増幅器を構成する。ここで各抵抗値をR29＝R14,R30＝R1
3,R31＝R15,R32＝R16,R33＝R18,R34＝R17とすれば、こ
の増幅器の動作点は、トランジスタQ4,Q5,Q6およびQ7に
より構成される増幅器と等しくなり、トランジスタQ4と
Q11のベース電位、およびコレクタ電位はそれぞれ等し
くなる。トランジスタQ11〜Q14からなる帰還増幅器の出
力は、トランジスタQ15およびQ16から構成される駆動増
幅器に接続されているが、入力信号υ４が無信号の場合
は負荷H2に対して何も出力されない。
この状態で、入力信号υ４（たとえば消去信号）が入っ
た場合、該信号υ４は、例えば次式で示す増幅利得G4だ
け電圧増幅されたのち、トランジスタQ15およびQ16から
構成される駆動増幅器を通って負荷H2に流れる。
た場合、該信号υ４は、例えば次式で示す増幅利得G4だ
け電圧増幅されたのち、トランジスタQ15およびQ16から
構成される駆動増幅器を通って負荷H2に流れる。
２）次に、アナログスイッチSW1〜SW4が切換制御信号に
よりすべてＬ側端子に接続されている場合について説明
する。この状態を以下「Ｂ」とする。
よりすべてＬ側端子に接続されている場合について説明
する。この状態を以下「Ｂ」とする。
この場合トランジスタQ4のコレクタはトランジスタQ12
のベースと接続され、トランジスタQ4のベースは抵抗R3
2と接続される。従って、トランジスタQ4,Q12,Q13およ
びQ14が基本となる帰還増幅器を構成する。またトラン
ジスタQ11のコレクタは、トランジスタQ5のベースと接
続し、トランジスタQ11のベースは抵抗R16と接続され
る。従って、トランジスタQ11,Q5,Q6およびQ7が基本と
なって帰還増幅器を構成する。
のベースと接続され、トランジスタQ4のベースは抵抗R3
2と接続される。従って、トランジスタQ4,Q12,Q13およ
びQ14が基本となる帰還増幅器を構成する。またトラン
ジスタQ11のコレクタは、トランジスタQ5のベースと接
続し、トランジスタQ11のベースは抵抗R16と接続され
る。従って、トランジスタQ11,Q5,Q6およびQ7が基本と
なって帰還増幅器を構成する。
この場合、３つの入力信号υ１，υ２およびυ３は、ト
ランジスタQ4のエミッタの入力側で加算された後、トラ
ンジスタQ4,Q12,Q13およびQ14が基本となる帰還増幅
器、トランジスタQ15およびQ16で構成される駆動増幅器
によりコンデンサC14を通って負荷H2に出力され、入力
信号υ４は同様に、コンテンサC9を通って負荷H1に出力
される。また入力信号υ４が無信号の時は、負荷H1には
何も出力されない。この時、 R13＝R30,R14＝R29,R15＝R31,R16＝R32,R17＝R34,R18＝
R33,R19＝R38,R20＝R37,R21＝R36,R22＝R35,R23＝R40,R
24＝R39,C7＝C13,C8＝C12,C9＝C14 とすると、負荷H2には上述した状態「Ａ」で負荷H1に流
れたのと全く同じ電流が出力される。また、負荷H1にも
状態「Ａ」で、負荷H2にに流れたのと全く同じ電流が出
力される。
ランジスタQ4のエミッタの入力側で加算された後、トラ
ンジスタQ4,Q12,Q13およびQ14が基本となる帰還増幅
器、トランジスタQ15およびQ16で構成される駆動増幅器
によりコンデンサC14を通って負荷H2に出力され、入力
信号υ４は同様に、コンテンサC9を通って負荷H1に出力
される。また入力信号υ４が無信号の時は、負荷H1には
何も出力されない。この時、 R13＝R30,R14＝R29,R15＝R31,R16＝R32,R17＝R34,R18＝
R33,R19＝R38,R20＝R37,R21＝R36,R22＝R35,R23＝R40,R
24＝R39,C7＝C13,C8＝C12,C9＝C14 とすると、負荷H2には上述した状態「Ａ」で負荷H1に流
れたのと全く同じ電流が出力される。また、負荷H1にも
状態「Ａ」で、負荷H2にに流れたのと全く同じ電流が出
力される。
状態「Ａ」と状態「Ｂ」では、トランジスタQ4およびQ1
1のバイアスが共に全く等しい。従って瞬間的に、状態
「Ａ」から状態「Ｂ」、あるいは状態「Ｂ」から状態
「Ａ」に切換えても、バイアスの変動がない為、負荷H
1、あるいはH2にスイッチ切換に伴う過渡的な電流は流
れない。
1のバイアスが共に全く等しい。従って瞬間的に、状態
「Ａ」から状態「Ｂ」、あるいは状態「Ｂ」から状態
「Ａ」に切換えても、バイアスの変動がない為、負荷H
1、あるいはH2にスイッチ切換に伴う過渡的な電流は流
れない。
３）次に、アナログスイッチSW1およびSW2が切換制御信
号により、Ｌ側端子に接続され、SW3およびSW4が切換制
御信号によりＨ側端子に接続されている場合について説
明する。この状態を以下「Ｃ」とする。
号により、Ｌ側端子に接続され、SW3およびSW4が切換制
御信号によりＨ側端子に接続されている場合について説
明する。この状態を以下「Ｃ」とする。
この時、トランジスタQ11のコレクタは、トランジスタQ
5のベースとトランジスタQ12のベースに接続される。ま
た、トランジスタQ11のベースは抵抗R32に接続される。
5のベースとトランジスタQ12のベースに接続される。ま
た、トランジスタQ11のベースは抵抗R32に接続される。
この場合は、トランジスタQ11,Q12,Q13およびQ14から構
成される帰還増幅器が形成され、さらにトランジスタQ1
1の出力に、トランジスタQ5、Q6およびQ7から構成され
る緩衝増幅器が接続された形となる。
成される帰還増幅器が形成され、さらにトランジスタQ1
1の出力に、トランジスタQ5、Q6およびQ7から構成され
る緩衝増幅器が接続された形となる。
トランジスタQ11のベース接地型増幅器に対する負荷が
増えた形となるが、トランジスタQ12,Q13およびQ14から
なる帰還経路を形成するので、その増幅利得はほとんど
変化しない。従って、負荷H2には、状態「Ｂ」と同じ電
流が出力される。一方、負荷H1の側については、トラン
ジスタQ5のベースに、トランジスタQ12のベースに供給
される信号と同じ信号が供給されるため、負荷H2とほぼ
同じ電流が出力される。
増えた形となるが、トランジスタQ12,Q13およびQ14から
なる帰還経路を形成するので、その増幅利得はほとんど
変化しない。従って、負荷H2には、状態「Ｂ」と同じ電
流が出力される。一方、負荷H1の側については、トラン
ジスタQ5のベースに、トランジスタQ12のベースに供給
される信号と同じ信号が供給されるため、負荷H2とほぼ
同じ電流が出力される。
このように、状態「Ｃ」においては、負荷H1とH2とに同
時に電流を流しても、状態「Ａ」あるいは状態「Ｂ」と
同じ出力電流を得る事ができる。
時に電流を流しても、状態「Ａ」あるいは状態「Ｂ」と
同じ出力電流を得る事ができる。
次に、第２図Ａ〜Ｃは上述した実施例における３つの状
態「Ａ」，状態「Ｂ」および状態「Ｃ」にそれぞれ対応
したブロック図である。
態「Ａ」，状態「Ｂ」および状態「Ｃ」にそれぞれ対応
したブロック図である。
図中、ａは第１図におけるトランジスタQ4から構成され
る差動増幅器、ｂは同じく第１図におけるトランジスタ
Q5,Q6およびQ7から構成される緩衝増幅器、ｃは第１図
におけるトランジスタQ11から構成される差動増幅器、
ｄは同じく第１図におけるトランジスタQ12,Q13およびQ
14から構成される緩衝増幅器である。
る差動増幅器、ｂは同じく第１図におけるトランジスタ
Q5,Q6およびQ7から構成される緩衝増幅器、ｃは第１図
におけるトランジスタQ11から構成される差動増幅器、
ｄは同じく第１図におけるトランジスタQ12,Q13およびQ
14から構成される緩衝増幅器である。
第２図Ａは入力υ01が、差動増幅器ａに緩衝増幅器ｂの
出力が帰還された帰還増幅器を介して端子CH1に出力さ
れ、入力υ02が差動増幅器ｃに緩衝増幅器ｄの出力が帰
還された帰還増幅器を介して端子CH2に出力される状態
を示している。
出力が帰還された帰還増幅器を介して端子CH1に出力さ
れ、入力υ02が差動増幅器ｃに緩衝増幅器ｄの出力が帰
還された帰還増幅器を介して端子CH2に出力される状態
を示している。
第２図Ｂは入力υ01が差動増幅器ａに緩衝増幅器ｄの出
力が帰還された帰還増幅器を介して端子CH2に出力さ
れ、入力υ02が差動増幅器ｃに緩衝増幅器ｂの出力が帰
還された帰還増幅器を介して端子CH1に出力される状態
を示している。
力が帰還された帰還増幅器を介して端子CH2に出力さ
れ、入力υ02が差動増幅器ｃに緩衝増幅器ｂの出力が帰
還された帰還増幅器を介して端子CH1に出力される状態
を示している。
第２図Ｃは入力υ02が差動増幅器ｃに緩衝増幅器ｄの出
力が帰還された帰還増幅器を介して端子CH2に出力され
ると共に、差動増幅器ｃの出力が緩衝増幅器ｂを介して
端子CH1に出力される状態を示したものである。
力が帰還された帰還増幅器を介して端子CH2に出力され
ると共に、差動増幅器ｃの出力が緩衝増幅器ｂを介して
端子CH1に出力される状態を示したものである。
以下、それぞれの状態における磁気記録装置としての動
作について説明する。第２図における入力υ01として映
像信号が入力されており、入力υ02には入力信号か供給
されていない場合、前述の状態「Ａ」においては映像信
号はヘッドH1によって記録され、状態「Ｂ」においては
ヘッドH2によって記録される。そして状態「Ａ」と状態
「Ｂ」とを1/60秒毎に切換えてやれば、映像信号の第１
フィールドをヘッドH1,第２フィールドをヘッドH2で記
録する構成とすることができる。
作について説明する。第２図における入力υ01として映
像信号が入力されており、入力υ02には入力信号か供給
されていない場合、前述の状態「Ａ」においては映像信
号はヘッドH1によって記録され、状態「Ｂ」においては
ヘッドH2によって記録される。そして状態「Ａ」と状態
「Ｂ」とを1/60秒毎に切換えてやれば、映像信号の第１
フィールドをヘッドH1,第２フィールドをヘッドH2で記
録する構成とすることができる。
また入力υ02として消去用信号が入力されており、入力
υ01には入力信号が供給されていない場合、状態「Ａ」
においてはヘッドH2による消去、状態「Ｂ」においては
ヘッドH1による消去が行われ、更に状態「Ｃ」において
はヘッドH1,ヘッドH2にて同時に消去が行えるものであ
る。
υ01には入力信号が供給されていない場合、状態「Ａ」
においてはヘッドH2による消去、状態「Ｂ」においては
ヘッドH1による消去が行われ、更に状態「Ｃ」において
はヘッドH1,ヘッドH2にて同時に消去が行えるものであ
る。
上述の実施例においてはトランジスタQ4のバイアスとト
ランジスタQ11のバイアスとが状態「Ａ」から状態
「Ｂ」に切換わっても全く変化しない。そのため、この
切換えに伴う過渡的な電流が負荷に流れることはない。
ランジスタQ11のバイアスとが状態「Ａ」から状態
「Ｂ」に切換わっても全く変化しない。そのため、この
切換えに伴う過渡的な電流が負荷に流れることはない。
従って、状態「Ａ」において映像信号の第１フィールド
を記録し、状態「Ｂ」において映像信号の第２フィール
ドを記録しようとする場合、極めて良好に１フレーム分
の映像信号の記録が行えるものである。
を記録し、状態「Ｂ」において映像信号の第２フィール
ドを記録しようとする場合、極めて良好に１フレーム分
の映像信号の記録が行えるものである。
［発明の効果］ 以上説明してきたように、本発明によれば、増幅した映
像信号を２個の記録ヘッドに対して切換えて供給する場
合に、記録ヘッドの切り換えに伴って過渡的に発生する
電流により、記録される映像信号が劣化することを防止
することができる増幅器を提供することができる。
像信号を２個の記録ヘッドに対して切換えて供給する場
合に、記録ヘッドの切り換えに伴って過渡的に発生する
電流により、記録される映像信号が劣化することを防止
することができる増幅器を提供することができる。
第１図は本発明による一実施例の構成を示す回路図、 第２図A,B,Cはそれぞれ第１図に示す回路中の状態に対
応する回路系統のブロック図、 第３図ＡおよびＢは従来例の回路系統を示すブロック図
である。 Q1〜Q16……トランジスタ、C1〜C14,Cf1，Cf2……コン
デンサ、R1〜R40,Rf1，Rf2……抵抗、SW1〜SW4……アナ
ログスイッチ、D1〜D4……ダイオード、υ１〜υ４，υ
01，υ02……入力信号、CH1,CH2……負荷、Vcc……定電
圧電源、a,c……差動増幅器、b,d……緩衝増幅器、a0…
…緩衝増幅器、b0，c0……駆動増幅器、SWa……スイッ
チ、Ca……コンデンサ。
応する回路系統のブロック図、 第３図ＡおよびＢは従来例の回路系統を示すブロック図
である。 Q1〜Q16……トランジスタ、C1〜C14,Cf1，Cf2……コン
デンサ、R1〜R40,Rf1，Rf2……抵抗、SW1〜SW4……アナ
ログスイッチ、D1〜D4……ダイオード、υ１〜υ４，υ
01，υ02……入力信号、CH1,CH2……負荷、Vcc……定電
圧電源、a,c……差動増幅器、b,d……緩衝増幅器、a0…
…緩衝増幅器、b0，c0……駆動増幅器、SWa……スイッ
チ、Ca……コンデンサ。
Claims (1)
- 【請求項１】映像信号を入力するための入力端と帰還信
号を入力するための帰還入力端とを有し、前記入力端に
入力された映像信号を増幅し、出力端から出力するため
の帰還増幅手段と、 前記帰還増幅手段から出力される信号を増幅し、増幅さ
れた信号を第１の記録ヘッドに出力するための第１の緩
衝増幅手段と、 前記帰還増幅手段から出力される信号を増幅し、増幅さ
れた信号を第２の記録ヘッドに出力するための第２の緩
衝増幅手段と、 前記帰還増幅手段の出力端を前記第１の緩衝増幅手段の
入力端と第２の緩衝増幅手段の入力端に対してそれぞれ
切り換えて接続するための第１の接続切換手段と、 前記第１の接続切換手段において、前記帰還増幅手段の
出力端が前記第１の緩衝増幅手段の入力端に接続されて
いる場合には前記第１の緩衝増幅手段の出力端を前記帰
還増幅手段の帰還入力端に接続し、前記帰還増幅手段の
出力端が前記第２の緩衝増幅手段の入力端に接続されて
いる場合には前記第２の緩衝増幅手段の出力端を前記帰
還増幅手段の帰還入力端に接続するための第２の接続切
換手段とを備えることを特徴とする増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61114912A JPH07123206B2 (ja) | 1986-05-21 | 1986-05-21 | 増幅器 |
| US07/051,323 US4794347A (en) | 1986-05-21 | 1987-05-19 | Amplifier circuit having crossover switching features |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61114912A JPH07123206B2 (ja) | 1986-05-21 | 1986-05-21 | 増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62272706A JPS62272706A (ja) | 1987-11-26 |
| JPH07123206B2 true JPH07123206B2 (ja) | 1995-12-25 |
Family
ID=14649739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61114912A Expired - Fee Related JPH07123206B2 (ja) | 1986-05-21 | 1986-05-21 | 増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123206B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5325481Y2 (ja) * | 1972-09-21 | 1978-06-29 | ||
| JPS509357A (ja) * | 1973-05-23 | 1975-01-30 | ||
| JPS54854A (en) * | 1977-06-03 | 1979-01-06 | Sharp Corp | Multi-function analog signal process circuit |
-
1986
- 1986-05-21 JP JP61114912A patent/JPH07123206B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62272706A (ja) | 1987-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6119170B2 (ja) | ||
| US4523105A (en) | Full wave rectifier circuit for small signals | |
| US5294892A (en) | Two-stage rail-to-rail class AB operational amplifier | |
| US3959817A (en) | Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus | |
| US4367419A (en) | Analog switch | |
| JPS63240109A (ja) | 差動増幅器 | |
| JPS6212692B2 (ja) | ||
| US4599578A (en) | Protection circuit | |
| US5812028A (en) | Audio signal amplifier circuit and a portable acoustic apparatus using the same | |
| JPH07123206B2 (ja) | 増幅器 | |
| JP2554054B2 (ja) | 増幅器 | |
| US4177432A (en) | Multi output differential amplifier | |
| JPH07123207B2 (ja) | 増幅器 | |
| US4453134A (en) | High voltage operational amplifier | |
| JPH0812978B2 (ja) | 増幅器 | |
| US5638026A (en) | High input impedance circuit and semiconductor integrated device provided therewith | |
| US4794347A (en) | Amplifier circuit having crossover switching features | |
| JP3718894B2 (ja) | 出力回路 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JP3107590B2 (ja) | 電流極性変換回路 | |
| JP2557398B2 (ja) | 増幅回路 | |
| JPS58154911A (ja) | 利得制御増幅器 | |
| JPH0613821A (ja) | 差動回路 | |
| JPH08307228A (ja) | 信号選択スイッチ回路 | |
| JPS6035845B2 (ja) | ミュ−ティング増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |