Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2783709B2 - 論理回路設計装置 - Google Patents
[go: Go Back, main page]

JP2783709B2 - 論理回路設計装置 - Google Patents

論理回路設計装置

Info

Publication number
JP2783709B2
JP2783709B2 JP3268793A JP26879391A JP2783709B2 JP 2783709 B2 JP2783709 B2 JP 2783709B2 JP 3268793 A JP3268793 A JP 3268793A JP 26879391 A JP26879391 A JP 26879391A JP 2783709 B2 JP2783709 B2 JP 2783709B2
Authority
JP
Japan
Prior art keywords
symbol
graphic
replacement
logic circuit
symbol graphic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3268793A
Other languages
English (en)
Other versions
JPH0581370A (ja
Inventor
克巳 宮▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3268793A priority Critical patent/JP2783709B2/ja
Publication of JPH0581370A publication Critical patent/JPH0581370A/ja
Application granted granted Critical
Publication of JP2783709B2 publication Critical patent/JP2783709B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は、画面上で論理回路を
設計する対話型の論理回路設計装置に関するものであ
る。
【0002】
【従来の技術】論理回路を設計するための従来の対話型
の論理回路設計装置では、図12のように、設計者が論
理素子を表すシンボル図形50を図面上に配置し、配置
したシンボル図形50同士を線分図形51によって相互
に接続して論理回路図を作成していた。また、この種の
図形情報を用いる論理回路設計装置では、作成した論理
回路図より論理接続情報を抽出し、抽出した論理接続情
報は電子回路の製造などに用いていた。上記のような論
理回路図には、電源またはグランドと接続して論理的に
固定した入力端子を持つ論理素子や、どこにも接続して
いない端子を持った論理素子などが存在する場合があ
る。このような論理素子は、論理的に意味のない端子を
削除したより簡単な機能の論理素子に置換することによ
り、論理回路の機能を変更することなく、より簡単な回
路に変換できる。
【0003】例えば、電源に接続した入力端子を持つ3
入力論理積素子のシンボル図形(置換を必要とするシン
ボル図形22a)の場合、端子24Cは電源に接続され
て論理“1”に固定されているため、置換を必要とする
シンボル図形22aを2入力論理積素子に置換すること
により、回路を同機能のより簡単な論理回路に変更でき
る。この変更は、図2の置換を必要とするシンボル図形
22aを図13のシンボル図形22aのような2入力論
理積素子のシンボル図形に置換し、このシンボル図形
2aに接続されていた電源のシンボル図形(図2の電源
25)及び電源のシンボル図形と2入力論理積素子のシ
ンボル図形とを結んでいる線分図形とを削除し、置換さ
れた入力論理積素子と同じ働きをするように、置換し
た2入力論理積素子のシンボル図形とその2入力論理積
素子との論理素子のシンボル図形とを線分図形を用い
て再接続することによって行っていた。
【0004】
【発明が解決しようとする課題】従来の論理回路設計装
置では、シンボル図形上の特定位置が論理素子の接続端
子を表すため、単に論理素子のシンボル図形を何の制約
もない別のシンボル図形に置換したのみでは、端子を表
すシンボル上の位置と接続用の線分図形との図形的な重
なりが保証できないため、シンボル図形の置換以外に、
線分図形の追加及び削除が必要となる。また、この接続
用の線分図形の追加操作は、個々の論理形の書き方に依
存し、かつ複雑であるため、自動的に配置処理を行うこ
とが難しいという問題があった。さらに、論理回路図を
変更せずに論理回路図から抽出された論理接続情報のみ
を変更したのでは、論理回路図と論理接続関係との対応
関係がなくなるという問題も生じる。
【0005】この発明は、上記のような問題を解決する
ためになされたもので、論理回路図上の論理素子を自動
的に置換してより簡単な論理回路図に変更でき、論理回
路設計の効率のよい論理回路設計装置を得ることを目的
とする。
【0006】
【課題を解決するための手段】請求項1の発明に係る論
理回路設計装置は、図1で示すように、論理素子のシン
ボル図形以外に空端子、電源等の付加図形を有する第1
のシンボル図形を、上記付加図形を有しない第2のシン
ボル図形に置換する場合に、置換前に第1のシンボル図
形がもつ画面上の原点からの入出力端子位置と同じ入出
力端子位置をもつ第2のシンボル図形を生成するシンボ
ル図形生成手段2と、上記第2のシンボル図形を、置換
前に第1のシンボル図形が置かれていた画面上の原点か
らの入出力端子位置に置換すると共に、シンボル図形を
置換して不要となった上記付加図形を削除する置換編集
手段3とを有する。請求項2の発明に係る論理回路設計
装置は、図6に示すように、請求項1の発明の論理設計
回路装置の構成に加えて、上記シンボル図形生成手段で
生成された第2のシンボル図形を記憶するシンボル図形
記憶手段4を設けた。
【0007】
【作用】請求項1の発明における論理回路設計装置は、
論理素子のシンボル図形以外に空端子、電源等の付加図
形を有する第1のシンボル図形を、上記付加図形を有し
ない第2のシンボル図形に置換する場合に、シンボル図
形生成手段で置換前の第1シンボル図形がもつ画面上の
原点からの入出力端子位置と同じ入出力端子位置をもつ
第2のシンボル図形を生成し、置換編集手段で上記第2
のシンボル図形を、置換前に第1のシンボル図形が置か
れていた画面上の原点からの入出力端子位置に置換する
と共にシンボル図形を置換して不要となった上記付加図
形を削除して編集する。請求項2の発明における論理回
路設計装置は、上記シンボル図形生成手段で生成された
第2のシンボル図形をシンボル図形記憶手段に記憶し、
第1のシンボル図形と置換する場合は、シンボル図形記
憶手段に記憶されたシンボル図形を使用する。
【0008】
【実施例】以下、この発明の一実施例を図について説明
する。図1はこの第1の発明の一実施例を示す論理回路
設計装置の機能ブロック図、図2〜図5は置換過程を示
す図形である。図1において、1は画面、2はシンボル
図形生成手段、3は置換編集手段である。また図2の2
2aが第1のシンボル図形としての置換を必要とする論
理積素子のシンボル図形、図4の22bが第1のシンボ
ル図形と置換する第2のシンボル図形としての生成され
たシンボル図形である。
【0009】シンボル図形生成手段2は、画面1におけ
る置換前の3入力論理積素子のシンボル図形(図2)か
ら、空端子、電源等の付加図形、すなわち置換を必要と
するシンボル図形22aの端子24Cに接続した線分図
形23、電源25のような付加図形と接続した端子を持
たない第2のシンボル図形を作成する。作成する場合
は、図2の置換を必要としないシンボル図形21間にあ
る置換を必要とするシンボル図形22aのデータを取り
出し、置換すべき生成されたシンボル図形22bを作成
する。この図4の生成されたシンボル図形22bの端子
の位置は、置換を必要とするシンボル図形22aの入力
の端子24A、24B、出力の端子24Yの原点からの
座標の位置と同じになる。
【0010】置換編集手段3はシンボル図形生成手段2
で作成されたシンボル図形22bを、図2の置換を必要
とするシンボル図形22aの端子24A、24B、24
Yの原点からの座標と同じ位置に置換すると共に、シン
ボル図形22aの端子Cに接続した線分図形23、電源
25のような付加図形を削除する。次に、この第1の発
明の論理回路設計装置における動作について説明する。
図2の置換を必要とするシンボル図形22aは、端子2
4Cが電源25に線分図形23によって接続され、”
1”の信号に論理が固定されている。最初に、図示しな
い制御部は、置換を必要とするシンボル図形22a(3
入力論理積素子)を、端子24Cが電源25に接続され
ている情報と別途準備しておいた3入力論理素子の置換
規則を基に、付加図形を除いた2入力論理積素子のシン
ボルに置換することを決定する。このとき、2入力論理
積素子の端子と3入力論理積素子の端子との対応付けも
合わせて決定する。
【0011】次に、図示しない制御部の指示を受けて、
シンボル図形生成手段2は、図4で示すような2入力論
理積素子の(生成された)シンボル図形22bを生成す
る。このシンボル図形生成時には、生成されたシンボル
図形22bの端子24A、24B、24Yのシンボル図
形上の原点からの位置が、図2の置換を必要とするシン
ボル図形22aの端子24A、24B、24Yの原点か
らの位置と同じくなるようにする。次に、置換編集手段
3は、図3で示すように、置換を必要とするシンボル図
形22aとシンボル図形22aの端子24Cに接続し
加図形である電源25、線分図形23を削除する。そ
して、シンボル図形生成手段2で生成されたシンボル図
形を置換を必要とするシンボル図形22aの24A、2
4B、24Yのと同じ座標の位置に配置する。この結
果、図5のようにシンボル図形が置換される。以上のよ
うに、置換を必要とするシンボル図形22aの端子A、
B、Cに接続されていた付加図形、線分図形を変更する
ことなく、3入力論理積素子を2入力論理積素子に置換
したことになる。なお、線分図形等の削除は、シンボル
図形の置換前でも、置換後でもよい。
【0012】図6は第2の発明の論理回路設計装置にお
ける機能ブロック図であり、図7は図6のシンボル図形
記憶手段に記憶されたシンボル図形の具体例である。図
6において、4はシンボル図形記憶手段であり、第1の
発明の論理回路設計装置にシンボル図形記憶手段4をさ
らに設けた。シンボル図形記憶手段4は、あらかじめシ
ンボル図形生成手段2で作成された図7(a)〜(e)
のようなシンボル図形を記憶する。もちろん、図7
(a)〜(e)の端子A、B、C、Yの座標の位置は図
2の置換を必要とするシンボル図形22aの端子24
A、24B、24Yの座標の位置と同じである。
【0013】なお、上記実施例では、論理固定された入
力端子をもつ論理素子を他の論理素子に置換する場合を
例に示したが、この発明の論理回路設計装置は図8のよ
うにどこにも接続していない論理素子の端子30を図9
のように削除する場合や、図10,図11のように端子
と素子の論理機能は同じだが、図9のシンボル図形40
を図10のシンボル図形41、つまり電気的特性の異な
る他の素子のシンボル図形に変更する場合でも、適用で
きる。また、論理素子の端子すべてがどこにも接続して
いない場合、論理回路に不要な素子を削除する場合にも
適用できる。
【0014】
【発明の効果】以上のように、請求項1に係る発明によ
れば、論理素子のシンボル図形以外に空端子、電源等の
加図形を有する第1のシンボル図形を、上記付加図形
を有しない第2のシンボル図形に置換する場合に、置換
前に第1のシンボル図形が置かれていた画面上の原点か
らの入出力端子位置と同じ入出力端子位置をもつ第2の
シンボル図形をあらかじめ生成し、置換前に第1のシン
ボル図形が置かれていた画面上の原点からの入出力端子
位置に置換する構成としたため、置換するシンボル図形
の画面上の位置が変わらずシンボル図形の置換と不要と
なる図形の削除だけで済むため、すばやく置換でき、論
理設計の効率が上がる効果がある。また、請求項2に係
発明によれば、第2のシンボル図形をあらかじめ記憶
する構成としたため、請求項1に係る発明よりも、さら
に置換に要する時間が短くできる効果がある。
【図面の簡単な説明】
【図1】この第1の発明の一実施例を示す論理回路設計
装置の機能ブロック図である。
【図2】図1の装置による置換過程を示す図である。
【図3】図2に同じく置換過程を示す図である。
【図4】図2に同じく置換過程を示す図である。
【図5】図2に同じく置換過程を示す図である。
【図6】この第2の発明の一実施例を示す論理回路設計
装置の機能ブロック図である。
【図7】図6のシンボル図形記憶手段に記憶されたシン
ボル図形を示す図である。
【図8】この第1、第2の発明の装置による置換の応用
例を示す図である。
【図9】図8に同じく応用例を示す図である。
【図10】図8に同じく応用例を示す図である。
【図11】図8に同じく応用例を示す図である。
【図12】従来の技術の一例を示す画面に表示された図
形を示す図である。
【図13】図12と同じく画面に表示された図形を示す
図である。
【符号の説明】 1 画面 2 シンボル図形生成手段 3 置換編集手段 4 シンボル図形記憶手段 22a 置換を必要とするシンボル図形 22b 生成されたシンボル図形

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 画面上に複数の論理素子のシンボル図形
    を配置し、これらのシンボル図形間を一本または複数の
    線分図形で相互接続することにより、論理回路を対話的
    に設計する論理回路設計装置において、論理素子のシン
    ボル図形以外に空端子、電源等の付加図形を有する第1
    のシンボル図形を、上記付加図形を有しない第2のシン
    ボル図形に置換する場合に、置換前に第1のシンボル図
    形がもつ画面上の原点からの入出力端子位置と同じ入出
    力端子位置をもつ第2のシンボル図形を生成するシンボ
    ル図形生成手段と、上記第2のシンボル図形を、置換前
    に第1のシンボル図形が置かれていた画面上の原点から
    の入出力端子位置に置換すると共に、シンボル図形を置
    換して不要となった上記付加図形を削除する置換編集手
    段とを有することを特徴とする論理回路設計装置。
  2. 【請求項2】 上記シンボル図形生成手段で生成された
    第2のシンボル図形を記憶するシンボル図形記憶手段を
    設け、画面上で第2のシンボル図形を第1のシンボル図
    形と置換する場合は、上記シンボル図形記憶手段に記憶
    された第2のシンボル図形を用いて、置換編集手段によ
    って置換することを特徴とする請求項第1項記載の論理
    回路設計装置。
JP3268793A 1991-09-20 1991-09-20 論理回路設計装置 Expired - Lifetime JP2783709B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3268793A JP2783709B2 (ja) 1991-09-20 1991-09-20 論理回路設計装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3268793A JP2783709B2 (ja) 1991-09-20 1991-09-20 論理回路設計装置

Publications (2)

Publication Number Publication Date
JPH0581370A JPH0581370A (ja) 1993-04-02
JP2783709B2 true JP2783709B2 (ja) 1998-08-06

Family

ID=17463350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3268793A Expired - Lifetime JP2783709B2 (ja) 1991-09-20 1991-09-20 論理回路設計装置

Country Status (1)

Country Link
JP (1) JP2783709B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102133247B1 (ko) * 2019-12-30 2020-07-21 주식회사 우담기술 그래픽 기반의 인터록 로직 설계 시스템

Also Published As

Publication number Publication date
JPH0581370A (ja) 1993-04-02

Similar Documents

Publication Publication Date Title
JP2877303B2 (ja) 集積回路の自動設計装置
JP2783709B2 (ja) 論理回路設計装置
JP3042443B2 (ja) マスクパターンデータの作成方法
JPH07334532A (ja) 配線容量値抽出装置
JP3018714B2 (ja) Cad装置
JP2850837B2 (ja) アナログ部分削除ハードウェア記述生成方式
JP2003091566A (ja) 配置配線構想設計装置
JP2720802B2 (ja) 回路図cadシステム
JP2539049B2 (ja) 諭理シミュレ―ション装置
JP2940124B2 (ja) 基板cad装置
JP2653071B2 (ja) 電線情報作成システム
JP4366834B2 (ja) パターン設計支援装置および配線基板のパターン設計方法
JPS6193695A (ja) 格子状配線パタ−ン作成方法
JP3090120B2 (ja) 集積回路の端子配置装置
JPH04205382A (ja) 導体パターン相互間のクリアランスをチェックする方法
Inoue et al. A support system for analog circuit design with hierarchical library
JPS6024637A (ja) システムフロ−作成方式
JP3047086B2 (ja) プリント基板設計システム
JPS581207A (ja) プログラマブル用プログラミング装置
JP2995906B2 (ja) プリント配線板配置処理装置
JP3230495B2 (ja) 自動配線装置及び自動配線方法
JPS63234358A (ja) 論理回路図処理装置
JPH01133176A (ja) 論理回路ブロック切出しシステム
JPH0290268A (ja) 表面実装デバイスの部品ライブラリへの登録方法
JPH01165141A (ja) 完全パラメータ化可能回路の製造方法