JP2793400B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP2793400B2 JP2793400B2 JP4000051A JP5192A JP2793400B2 JP 2793400 B2 JP2793400 B2 JP 2793400B2 JP 4000051 A JP4000051 A JP 4000051A JP 5192 A JP5192 A JP 5192A JP 2793400 B2 JP2793400 B2 JP 2793400B2
- Authority
- JP
- Japan
- Prior art keywords
- protection circuit
- substrate
- impurity region
- semiconductor device
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims description 44
- 239000012535 impurity Substances 0.000 claims description 40
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置に係わり、特
にボンディングパッドに接続された保護回路の改良に関
する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to an improvement in a protection circuit connected to a bonding pad.
【0002】[0002]
【従来の技術】従来、半導体装置のボンディングパッド
には保護回路が接続されており、半導体装置の外部より
静電気などにより高電圧が印加された場合、内部のトラ
ンジスタなどの素子が破壊されるのを防いでいる。2. Description of the Related Art Conventionally, a protection circuit has been connected to a bonding pad of a semiconductor device. When a high voltage is applied from the outside of the semiconductor device due to static electricity or the like, it is necessary to prevent damage to internal transistors and other elements. I'm preventing.
【0003】図4は一般的な保護回路の構成を示した等
価回路図である。図4に於いて、半導体基板との間でダ
イオードを形成する拡散層抵抗12とトランジスタ13
で構成された保護回路がボンディングパッドと内部素子
との間に設けられている。FIG. 4 is an equivalent circuit diagram showing a configuration of a general protection circuit. In FIG. 4, a diffusion layer resistor 12 and a transistor 13 which form a diode with a semiconductor substrate are provided.
Is provided between the bonding pad and the internal element.
【0004】図5(A)は図4に示した保護回路を実際
にP型半導体基板上に形成した状態を示したっ平面図で
あり、ボンディングパッド11と保護回路とはボンディ
ングパッドを構成する金属導体層であるアルミニウムを
そのまま用いて接続されている。また図5(B)は図5
(A)のc−c線部の断面図である。図5(A)におい
て、図4に示した拡散層抵抗12はN型不純物領域3に
より形成しており、この結果、P型半導体基板との間で
ダイオードをつくっている。そして、N型不純物領域の
先は、多結晶シリコン5bのゲート(G)とソース
(S)をアルミニウム6bで接地電位に固定されたMO
S型トランジスタのドレイン(D)に接続されている。FIG. 5A is a plan view showing a state in which the protection circuit shown in FIG. 4 is actually formed on a P-type semiconductor substrate. The bonding pad 11 and the protection circuit are made of metal forming the bonding pad. The connection is made using aluminum as the conductor layer as it is. FIG. 5B shows FIG.
It is sectional drawing of the cc line part of (A). In FIG. 5A, the diffusion layer resistor 12 shown in FIG. 4 is formed by the N-type impurity region 3, and as a result, a diode is formed with the P-type semiconductor substrate. At the end of the N-type impurity region, the gate (G) and the source (S) of the polycrystalline silicon 5b are fixed to a ground potential with aluminum 6b.
It is connected to the drain (D) of the S-type transistor.
【0005】このような保護回路をボンディングパッド
と内部素子との間に設けておけば、ボンディングパッド
に正の高電圧が印加された場合は、ダイオードのPN接
合がブレイクダウンをおこして電荷を基板へ逃がすこと
で内部素子が破壊されるのを防ぐことができる。又、ボ
ンディングパッドに負の高電圧が印加された場合は、M
OS型トランジスタが導通して電荷を接地電位を供給す
る配線の方へ逃す。If such a protection circuit is provided between the bonding pad and the internal element, when a positive high voltage is applied to the bonding pad, the PN junction of the diode breaks down and charges are transferred to the substrate. It is possible to prevent the internal elements from being destroyed by escaping. When a negative high voltage is applied to the bonding pad, M
The OS-type transistor is turned on to release electric charge to the wiring supplying the ground potential.
【0006】なお、図5(B)に於いて、ボンディング
パッドとの接続部に多結晶シリコン5aを設けているの
は、高電圧が加わった際、接続部の抵抗で発熱して、ア
ルミニウム6aとN型不純物領域3のシリコンとの合金
化反応がおこり、P型半導体基板1とショートするのを
防ぐためである。In FIG. 5B, the reason why the polycrystalline silicon 5a is provided at the connection with the bonding pad is that when a high voltage is applied, heat is generated by the resistance of the connection and the aluminum 6a is formed. This is for preventing an alloying reaction between the P-type semiconductor substrate 1 and the silicon of the N-type impurity region 3 from occurring and causing a short circuit with the P-type semiconductor substrate 1.
【0007】[0007]
【発明が解決しようとする課題】しかるに、前述した従
来の保護回路には依然としてアルミニウムと半導体基板
とのショートがおこる可能性がある。以下にその点につ
いて説明する。However, in the above-mentioned conventional protection circuit, there is still a possibility that a short circuit occurs between aluminum and the semiconductor substrate. This will be described below.
【0008】再び図5(B)を用いて説明すると、拡散
層抵抗を形成するN型不純物領域3の周囲の領域は厚い
酸化膜4ておおわれ、更に厚い酸化膜の下には、P型半
導体基板と同一導電型で且つ、P型半導体基板より高濃
度なP型不純物領域2がチャンネルストッパーとして設
けられている。この高濃度のP型不純物領域2は寄生M
OSトランジスタ効果により厚い酸化膜の下に基板と反
対導電型の導電層が形成されて隣接素子間でリークが発
生するのを防ぐ目的で設けられている。Referring to FIG. 5B again, the region around the N-type impurity region 3 forming the diffusion layer resistance is covered with a thick oxide film 4, and under the thicker oxide film, a P-type semiconductor is formed. A P-type impurity region 2 of the same conductivity type as the substrate and higher in concentration than the P-type semiconductor substrate is provided as a channel stopper. This high-concentration P-type impurity region 2 has a parasitic M
A conductive layer of a conductivity type opposite to that of the substrate is formed under the thick oxide film by the OS transistor effect, and is provided for the purpose of preventing a leak from occurring between adjacent elements.
【0009】このような構造の保護回路に於いては、ボ
ンディングパッドに正の高電圧が印加されると、基板よ
り高濃度のP型不純物領域2とN型不純物領域3との間
でまずブレイクダウンがおこる。その結果この部分で大
量の発熱がおこり、この部分の上にアルミニウムの配線
が存在する場合には容易にとけて酸化膜をつき破り、半
導体基板とショートをおこし可能性があるのである。In the protection circuit having such a structure, when a positive high voltage is applied to the bonding pad, a break is first caused between the P-type impurity region 2 and the N-type impurity region 3 having a higher concentration than the substrate. Down happens. As a result, a large amount of heat is generated in this portion, and when an aluminum wiring exists on this portion, the aluminum film easily melts and breaks the oxide film, which may cause a short circuit with the semiconductor substrate.
【0010】図6は図5(B)と同じ場所でアルミニウ
ムの突き抜けにより半導体基板とショート15が発生し
た状態を模式的に示した断面図である。FIG. 6 is a cross-sectional view schematically showing a state where a short-circuit 15 has occurred with the semiconductor substrate due to penetration of aluminum at the same place as in FIG. 5B.
【0011】[0011]
【課題を解決するための手段】本発明の特徴は、ボンデ
ィングパッドと、保護回路と、前記保護回路から所定の
幅で延在して先端に接続部を設けて拡散抵抗の機能を有
する、基板と反対導電型の不純物領域と、前記ボンディ
ングパッドと前記接続部を電気的に接続する金属導体層
とを具備した半導体装置において、前記金属導体層は、
前記接続部と前記基板の成すPN接合上を横断すること
なく前記接続部に接続され、且つ前記接続部上から前記
不純物領域の抵抗体の機能を有する部分上を、該部分と
基板の成すPN接合上を横断することなく、前記保護回
路に向かって延在している半導体装置にある。あるいは
本発明の特徴は、ボンディングパッドと、保護回路と、
前記保護回路に接続され、所定の幅で延在して前記ボン
ディングパッドの一辺と平行な部分を有し、先端に接続
部を設けた、基板と反対導電型の不純物領域と、前記ボ
ンディングパッドと前記接続部を電気的に接続する金属
導体層とを具備した半導体装置において、前記金属導体
層は、前記接続部と前記基板の成すPN接合上を横断す
ることなく前記接続部に接続され且つ前記接続部上から
前記不純物領域の前記平行な部分上を、該部分と基板の
成すPN接合上を横断することなく、前記保護回路に向
かって延在している箇所を有する半導体装置にある。こ
れらの半導体装置において、前記接続部は前記所定の幅
より広い幅を有していることが好ましい。又、前記金属
導体層は前記ボンディングパッドよりも下層の金属導体
であることができる。 SUMMARY OF THE INVENTION A feature of the present invention is a bond.
A protecting pad, a protection circuit, and a predetermined circuit from the protection circuit.
Extends in width and has a connection part at the tip to provide the function of diffusion resistance
An impurity region having a conductivity type opposite to that of the substrate;
Conductive layer for electrically connecting a connecting pad and the connection portion
Oite the semiconductor device having the door, the metal conductor layer,
Crossing over the PN junction formed by the connection portion and the substrate
Without being connected to the connection portion, and from above the connection portion
The portion having the function of the resistor in the impurity region is formed by
The protection circuit does not cross over the PN junction formed by the substrate.
In a semiconductor device extending toward a road . Or
The features of the present invention include a bonding pad, a protection circuit,
The protective circuit is connected to the
With a part parallel to one side of the padding pad and connected to the tip
An impurity region having a conductivity type opposite to that of the substrate;
Metal for electrically connecting the bonding pad and the connection portion
A semiconductor device comprising: a conductive layer;
The layer traverses over the PN junction between the connection and the substrate
Without being connected to the connection and from above the connection
On the parallel portion of the impurity region, the portion and the substrate
To the protection circuit without traversing the PN junction
The semiconductor device has a portion that has been extended. This
In these semiconductor devices, the connection portion has the predetermined width.
Preferably, it has a wider width. Also, the metal
The conductor layer is a metal conductor below the bonding pad.
Can be
【0012】又、本発明の他の特徴は、ボンディングパ
ッドと、保護回路と、前記保護回路に接続されて先端に
接続部を設けた、基板と反対導電型の第1の不純物領域
と、前記ボンディングパッドと前記接続部を電気的に接
続する金属導体層とを具備した半導体装置において、前
記第1の不純物領域は第1の部分と該第1の部分から折
れ曲がってその先端に前記接続部を設けた第2の部分を
有し、前記金属導体層は、前記接続部と前記基板の成す
接合上を横断することなく前記接続部に接続され、前記
接続部から前記第1の不純物領域の前記第2の部分上
を、該第2の部分と基板の成すPN接合上を横断するこ
となく、延在し且つ前記第2の部分上から前記第1の不
純物領域の前記第1の部分上を、該第1の部分と基板の
成すPN接合上を横断することなく、前記保護回路に向
かっている延在する箇所を有する半導体装置にある。こ
こで前記第1の不純物領域の接続部に対向し且つ該接続
部と離間して基板と反対導電型の第2の不純物領域を形
成し、前記ボンディングパッドに高電圧が印加した際に
発生する電荷を前記第2の不純物領域を通して逃がすよ
うにすることが好ましい。 Another feature of the present invention is that the bonding
Head, a protection circuit, and a tip connected to the protection circuit.
A first impurity region having a connection portion and having a conductivity type opposite to that of the substrate;
And electrically connecting the bonding pad and the connection portion.
A semiconductor device comprising a metal conductor layer
The first impurity region is formed by folding a first portion and the first portion.
The second part, which is bent and provided with the connection portion at its tip,
The metal conductor layer is formed by the connection portion and the substrate.
Connected to the connection without traversing the joint,
From the connection portion to the second portion of the first impurity region
Crossing over the PN junction formed by the second part and the substrate.
And extending from the second portion to the first portion.
Over the first portion of the pure region, the first portion and the substrate
To the protection circuit without traversing the PN junction
The semiconductor device has an extended portion . This
Here, the connection portion is opposed to the connection portion of the first impurity region.
Form a second impurity region of the opposite conductivity type to the substrate at a distance from the substrate.
When a high voltage is applied to the bonding pad.
The generated charges are released through the second impurity region.
Preferably.
【0013】[0013]
【実施例】以下に図面を用いて本発明の実施例について
説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0014】図1(A)は本発明の第1の実施例を示し
た平面図であり、図1(B)は図1(A)のA−A線部
の断面図である。図1(A),(B)のいずれにおいて
も従来技術の説明に用いた図5(A),(B)と同一機
能を有する部分には同じ番号を付している。FIG. 1A is a plan view showing a first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along a line AA in FIG. 1A. In both FIGS. 1A and 1B, parts having the same functions as those in FIGS. 5A and 5B used in the description of the related art are denoted by the same reference numerals.
【0015】図1において従来技術と異なる点は、保護
回路とボンディングパッドとを接続するアルミニウム6
aが、保護回路との接続部から離れた位置に於いて、N
型不純物領域3の境界部を横切り、以後、N型不純物領
域3の内側を通って保護回路との接続部に達している点
である。FIG. 1 differs from the prior art in that aluminum 6 for connecting the protection circuit and the bonding pad is used.
a is at a position away from the connection with the protection circuit, N
The point is that it crosses the boundary of the impurity region 3 and then passes through the inside of the N-type impurity region 3 to reach the connection with the protection circuit.
【0016】アルミニウム6aをこのように保護回路と
接続することで、ボンディングパッドに正の高電圧が印
加されてN型不純物領域3の境界部で大量の発熱がおこ
っても、その部分にはアルミニウムが存在していないの
で、酸化膜を突き抜けて半導体基板とショートすること
がない。また、唯一N型不純物領域3の境界部を横切る
部分は、保護回路との接続部から離れた位置にあり、拡
散層抵抗の働きもあって発熱量は接続部に比較してはる
かに小さいため、この部分での半導体基板とのショート
はきわめて起こりにくくなっている。By connecting the aluminum 6a to the protection circuit in this way, even if a high positive voltage is applied to the bonding pad and a large amount of heat is generated at the boundary of the N-type impurity region 3, the aluminum 6a remains in the portion. Is not present, so that there is no short circuit with the semiconductor substrate through the oxide film. Further, only the portion crossing the boundary portion of the N-type impurity region 3 is located at a position away from the connection portion with the protection circuit, and the heat generation amount is much smaller than the connection portion due to the function of the diffusion layer resistance. In this part, a short circuit with the semiconductor substrate is extremely unlikely to occur.
【0017】図2は本発明の第2の実施例を示した平面
図であり、第1の実施例との相違点は、ボンディングパ
ッド11がアルミニウム6aより更に上層の金属導体層
で形成されている点である。図2に於いては、コンタク
ト孔14によりボンディングパッドに接続されたアルミ
ニウム6aが第1の実施例で示した形状になっている。FIG. 2 is a plan view showing a second embodiment of the present invention. The difference from the first embodiment is that the bonding pad 11 is formed of a metal conductor layer higher than the aluminum 6a. It is a point. In FIG. 2, the aluminum 6a connected to the bonding pad by the contact hole 14 has the shape shown in the first embodiment.
【0018】図3(A)は本発明の第3の実施例を示し
た平面図であり、図3(B)は図3(A)のB−B線部
の断面図である。図3(A),(B)で示した実施例
は、今まで述べてきた保護回路とは異なる構成の保護回
路に本発明の適用した状態を示している。図3(A),
(B)に於いては、2つのN型不純物領域3a,3b
が、1〜5μm程度の距離をはなして対向するように設
けられており、ボンディングパッドに正の高電圧が印加
された場合、電荷の一部をN型不純物領域3aから対向
して設けられたN型不純物領域3bへにがすように構成
されている。なお、N型不純物領域3bは接地電位に固
定されている。FIG. 3A is a plan view showing a third embodiment of the present invention, and FIG. 3B is a sectional view taken along the line BB of FIG. 3A. The embodiment shown in FIGS. 3A and 3B shows a state in which the present invention is applied to a protection circuit having a different configuration from the protection circuit described so far. FIG. 3 (A),
In (B), two N-type impurity regions 3a and 3b
However, when a positive high voltage is applied to the bonding pad, a part of the charge is provided to face the N-type impurity region 3a. It is configured to peel off to the N-type impurity region 3b. Note that N-type impurity region 3b is fixed to the ground potential.
【0019】この第3の実施例に於いても、N型不純物
領域3aの境界のうち、ボンディングパッドとの接続部
に近い部分では、境界部の上をアルミニウムが通過しな
いように構成され、発熱によるアルミニウムの半導体基
板への突き抜けを防いでいる。Also in the third embodiment, the portion of the boundary between the N-type impurity regions 3a close to the connection with the bonding pad is configured such that aluminum does not pass over the boundary, and heat is generated. Prevents aluminum from penetrating into the semiconductor substrate.
【0020】なお、以上の説明ではP型半導体基板上に
形成した保護回路について述べてきたが、N型半導体基
板上に形成した保護回路についても本発明を適用できる
ことは明らかである。更に、保護回路の構成もこれまで
述べてきたものに限るものではない。In the above description, a protection circuit formed on a P-type semiconductor substrate has been described. However, it is apparent that the present invention can be applied to a protection circuit formed on an N-type semiconductor substrate. Further, the configuration of the protection circuit is not limited to those described above.
【0021】[0021]
【発明の効果】以上説明したように本発明は、ボンディ
ングパッドに金属導体層を介して接続された保護回路の
一部に、基板と反対導電型の不純物領域を有する半導体
装置に於いて、前記ボンディングパッドと保護回路との
接続部の近傍で、前記基板と反対導電型の不純物領域の
境界部である部分の上を、前記金属導体層が通過するこ
とがないように保護回路を形成することで、前記境界部
での発熱による金属導体層の半導体基板への突き抜けを
防止するという効果がある。As described above, the present invention relates to a semiconductor device having an impurity region of a conductivity type opposite to that of a substrate in a part of a protection circuit connected to a bonding pad via a metal conductor layer. Forming a protection circuit in the vicinity of a connection portion between the bonding pad and the protection circuit such that the metal conductor layer does not pass over a portion which is a boundary between the impurity region of the opposite conductivity type to the substrate; This has the effect of preventing the metal conductor layer from penetrating into the semiconductor substrate due to heat generation at the boundary.
【図1】本発明の第1の実施例を示した平面図と断面
図。FIG. 1 is a plan view and a cross-sectional view showing a first embodiment of the present invention.
【図2】本発明の第2の実施例を示した平面図。FIG. 2 is a plan view showing a second embodiment of the present invention.
【図3】本発明の第3の実施例を示した平面図と断面
図。FIG. 3 is a plan view and a sectional view showing a third embodiment of the present invention.
【図4】保護回路の回路図。FIG. 4 is a circuit diagram of a protection circuit.
【図5】従来の保護回路を示した平面図と断面図。FIG. 5 is a plan view and a cross-sectional view showing a conventional protection circuit.
【図6】従来の保護回路の断面図。FIG. 6 is a cross-sectional view of a conventional protection circuit.
1 P型半導体基板 2 P型不純物領域 3,3a,3b N型不純物領域 4 酸化膜 5a,5b 多結晶シリコン 6a,6b アルミニウム 11 ボンディングパッド 12 拡散層抵抗 13 トランジスタ 14 コンタクト孔 15 ショート DESCRIPTION OF SYMBOLS 1 P-type semiconductor substrate 2 P-type impurity region 3, 3a, 3b N-type impurity region 4 Oxide film 5a, 5b Polycrystalline silicon 6a, 6b Aluminum 11 Bonding pad 12 Diffusion layer resistance 13 Transistor 14 Contact hole 15 Short
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 27/04 H01L 21/3205 H01L 21/336 H01L 21/822 H01L 29/78──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 6 , DB name) H01L 27/04 H01L 21/3205 H01L 21/336 H01L 21/822 H01L 29/78
Claims (6)
記保護回路から所定の幅で延在して先端に接続部を設け
て拡散抵抗の機能を有する、基板と反対導電型の不純物
領域と、前記ボンディングパッドと前記接続部を電気的
に接続する金属導体層とを具備した半導体装置におい
て、前記金属導体層は、前記接続部と前記基板の成すP
N接合上を横断することなく前記接続部に接続され、且
つ前記接続部上から前記不純物領域の抵抗体の機能を有
する部分上を、該部分と基板の成すPN接合上を横断す
ることなく、前記保護回路に向かって延在していること
を特徴とする半導体装置。1. A bonding pad, a protection circuit, and
Extends a predetermined width from the protection circuit and provides a connection at the tip
With the function of diffusion resistance and opposite conductivity type to the substrate
Area, the bonding pad and the connection portion are electrically connected.
Placed in a semiconductor device having a metal conductor layer connected to
The metal conductor layer is formed by the connection portion and the substrate
Connected to the connection without crossing over the N-junction, and
From the top of the connection part,
Crossing over the PN junction formed by the portion and the substrate
A semiconductor device extending toward the protection circuit without using the semiconductor device.
記保護回路に接続され、所定の幅で延在して前記ボンデ
ィングパッドの一辺と平行な部分を有し、先端に接続部
を設けた、基板と反対導電型の不純物領域と、前記ボン
ディングパッドと前記接続部を電気的に接続する金属導
体層とを具備した半導体装置において、前記金属導体層
は、前記接続部と前記基板の成すPN接合上を横断する
ことなく前記接続部に接続され且つ前記接続部上から前
記不純物領域の前記平行な部分上を、該部分と基板の成
すPN接合上を横断することなく、前記保護回路に向か
って延在している箇所を有することを特徴とする半導体
装置。2. A bonding pad, a protection circuit, and
Connected to the protection circuit and extends at a predetermined width to
Has a portion parallel to one side of the
An impurity region having a conductivity type opposite to that of the substrate;
Metal pad for electrically connecting the connecting pad to the connecting pad.
In the semiconductor device having a body layer, wherein the metal conductor layer
Crosses over the PN junction formed by the connection portion and the substrate
Connected to the connection part without and from above the connection part
On the parallel portion of the impurity region, the portion and the substrate are formed.
To the protection circuit without crossing over the PN junction
A semiconductor device having a portion extending through the semiconductor device.
有していることを特徴とする請求項1又は請求項2記載3. The device according to claim 1, wherein
の半導体装置。Semiconductor device.
ドよりも下層の金属導体であることを特徴とする請求項The metal conductor is a lower layer than the metal conductor.
1又は請求項2記載の半導体装置。The semiconductor device according to claim 1.
記保護回路に接続されて先端に接続部を設けた、基板とWith a substrate connected to the protection circuit
反対導電型の第1の不純物領域と、前記ボンディングパA first impurity region of the opposite conductivity type and the bonding pad;
ッドと前記接続部を電気的に接続する金属導体層とを具And a metal conductor layer for electrically connecting the connection portion.
備した半導体装置において、前記第1の不純物領域は第In the semiconductor device provided, the first impurity region is
1の部分と該第1の部分から折れ曲がってその先端に前Part 1 and bent from the first part to the front end
記接続部を設けた第2の部分を有し、前記金属導体層A second portion provided with the connection portion, wherein the metal conductor layer
は、前記接続部と前記基板の成す接合上を横断することCrosses over the joint between the connection portion and the substrate
なく前記接続部に接続され、前記接続部上から前記第1Without being connected to the connection part, and
の不純物領域の前記第2の部分上を、該第2の部分と基The second portion of the impurity region of FIG.
板の成すPN接合上を横断することなく、延在し且つ前Extends and crosses over the PN junction of the plate
記第2の部分上から前記第The second portion from above 1の不純物領域の前記第1のThe first impurity region
部分上を、該第1の部分と基板の成すPN接合上を横断Traverses over the PN junction between the first portion and the substrate
することなく、前記保護回路に向かっている延在する箇Without extending to the protection circuit
所を有することを特徴とする半導体装置。A semiconductor device comprising:
且つ該接続部と離間して基板と反対導電型の第2の不純And a second impurity of a conductivity type opposite to the substrate at a distance from the connection portion.
物領域を形成し、前記ボンディングパッドに高電圧が印Object area, and a high voltage is applied to the bonding pad.
加した際に発生する電荷を前記第2の不純物領域を通しThrough the second impurity region.
て逃がすようにしたことを特徴とする請求項5記載の半The half according to claim 5, characterized in that it is made to escape.
導体装置。Conductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000051A JP2793400B2 (en) | 1992-01-06 | 1992-01-06 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4000051A JP2793400B2 (en) | 1992-01-06 | 1992-01-06 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05183108A JPH05183108A (en) | 1993-07-23 |
| JP2793400B2 true JP2793400B2 (en) | 1998-09-03 |
Family
ID=11463454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4000051A Expired - Fee Related JP2793400B2 (en) | 1992-01-06 | 1992-01-06 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2793400B2 (en) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6144454A (en) * | 1984-08-09 | 1986-03-04 | Fujitsu Ltd | Semiconductor device |
-
1992
- 1992-01-06 JP JP4000051A patent/JP2793400B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05183108A (en) | 1993-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0161983B1 (en) | Input protection arrangement for vlsi integrated circuit devices | |
| US5962876A (en) | Low voltage triggering electrostatic discharge protection circuit | |
| JP2656588B2 (en) | Protection structure and circuit for protecting integrated circuit against overvoltage | |
| JPH08167694A (en) | Protection circuit for semiconductor device | |
| JP2793400B2 (en) | Semiconductor device | |
| JPS63172468A (en) | Input protective circuit | |
| JP2676899B2 (en) | Input circuit protection device for MOS integrated circuit device | |
| JP4033513B2 (en) | Clamp element | |
| JPS6336554A (en) | Semiconductor device | |
| JPS61263276A (en) | Semiconductor device | |
| JPH0556657B2 (en) | ||
| JPH0888326A (en) | Electrostatic protection structure for semiconductor devices | |
| JPH07147384A (en) | Semiconductor device | |
| JP2776569B2 (en) | Semiconductor device | |
| JP2730174B2 (en) | Input protection device | |
| JPS58202573A (en) | Semiconductor integrated circuit device | |
| JP2949769B2 (en) | Semiconductor input protection device | |
| JPH01128465A (en) | Semiconductor device with antistatic element | |
| JPS63291470A (en) | Protective circuit for semiconductor integrated circuit device | |
| JPH0716006B2 (en) | Semiconductor device | |
| JP3409414B2 (en) | Semiconductor device | |
| JPH0410228B2 (en) | ||
| JPH03185857A (en) | Semiconductor device | |
| JPH065748B2 (en) | Device for preventing electrostatic breakdown of semiconductor devices | |
| JPH0312461B2 (en) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980602 |
|
| LAPS | Cancellation because of no payment of annual fees |