Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP2937564B2 - Semiconductor device - Google Patents
[go: Go Back, main page]

JP2937564B2 - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2937564B2
JP2937564B2 JP3208070A JP20807091A JP2937564B2 JP 2937564 B2 JP2937564 B2 JP 2937564B2 JP 3208070 A JP3208070 A JP 3208070A JP 20807091 A JP20807091 A JP 20807091A JP 2937564 B2 JP2937564 B2 JP 2937564B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
insulating tape
lead
wiring
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3208070A
Other languages
Japanese (ja)
Other versions
JPH0547982A (en
Inventor
田 享 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3208070A priority Critical patent/JP2937564B2/en
Publication of JPH0547982A publication Critical patent/JPH0547982A/en
Application granted granted Critical
Publication of JP2937564B2 publication Critical patent/JP2937564B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置、特に例えば
4Mbit以上の容量を有するDRAM等に使用して最
適で、かつ大型半導体チップを小型の半導体パッケージ
に搭載できるようにした半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device which is optimally used for a DRAM having a capacity of, for example, 4 Mbit or more and which can mount a large semiconductor chip in a small semiconductor package.

【0002】[0002]

【従来の技術】従来、上記大型半導体チップを小型の半
導体パッケージに搭載するようにしたものとしては、例
えば日経マイクロデバイス、1988年5月号、第54
頁〜第57頁「“隠し玉”,300ミルに大チップを入
れるリードフレーム」として、リードフレームのダイパ
ッドを無くすとともにこのインナーフレームを半導体チ
ップの上或いは下に引き回すようにしたものが提案され
ている。
2. Description of the Related Art Conventionally, the above-described large semiconductor chip is mounted on a small semiconductor package, for example, as described in Nikkei Microdevice, May 1988, No. 54.
From page 57 to page 57, "Hidden Ball, Lead Frame for Putting Large Chip in 300 Mills" has been proposed in which the die pad of the lead frame is eliminated and this inner frame is routed above or below the semiconductor chip. I have.

【0003】即ち、図3及び図4に示すように、半導体
チップ1の上面にポリイミドテープ等の緩衝部材たる絶
縁テープ2を貼付け、この絶縁テープ2の上面に幾つか
のリード3のインナーリード3aを位置させて、上記半
導体チップ1の各電極1aと各インナーリード3aの先
端をボンディングワイヤ4で電気的に接続した後、アウ
ターリード3bを外部に露出させた状態で封止樹脂5で
樹脂封止し、後工程を施して半導体装置を構成したもの
である。
[0003] As shown in FIGS. 3 and 4, an insulating tape 2 such as a polyimide tape is pasted on the upper surface of a semiconductor chip 1, and inner leads 3 a of some leads 3 are mounted on the upper surface of the insulating tape 2. After the electrodes 1a of the semiconductor chip 1 are electrically connected to the tips of the inner leads 3a with the bonding wires 4, the outer leads 3b are exposed to the outside and sealed with a sealing resin 5. The semiconductor device is configured by stopping and performing post-processes.

【0004】ここに、上記絶縁テープ2上に位置するイ
ンナーリード3aの先端へのボンディングワイヤ4のボ
ンディングは、半導体チップ1を土台としてこの絶縁テ
ープ2の上で行われることになる。
Here, the bonding of the bonding wires 4 to the tips of the inner leads 3a located on the insulating tape 2 is performed on the insulating tape 2 using the semiconductor chip 1 as a base.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、上記の
ようにインナーリードへのボンディングワイヤのボンデ
ィングは、緩衝部材たる絶縁テープの上で行われること
になるため、ボンディング時に超音波や荷重が十分に伝
わらずに、ここでのボンディングワイヤの接合が困難か
つ不安定となってしまうことがある。
However, since the bonding of the bonding wires to the inner leads is performed on the insulating tape as the buffer member as described above, the ultrasonic waves and the load are sufficiently transmitted during the bonding. Instead, the bonding of the bonding wires here may be difficult and unstable.

【0006】また、半導体チップ上にシリコン等の異物
が付着していて、この上部でインナーリードへのワイヤ
ボンディングが行われると、絶縁テープにより緩衝が十
分に行われずに、土台となる半導体チップが損傷してし
まうことがあり、半導体チップ上でインナーリードにワ
イヤボンディングを行うことは半導体装置としての信頼
性を得る上で好ましくない。
Further, when foreign matter such as silicon is adhered on the semiconductor chip and wire bonding to the inner lead is performed on the foreign matter, the buffer is not sufficiently performed by the insulating tape, and the semiconductor chip as a base is not formed. It may be damaged, and it is not preferable to perform wire bonding to the inner leads on the semiconductor chip in order to obtain reliability as a semiconductor device.

【0007】更に、図3及び図4に示すように、インナ
ーリードが他のそれと比較してかなり短いリードが一部
含まれてしまうことがあり、このようなリードにあって
は、耐湿性が悪く、リードの引抜き強度が低下してしま
うといった問題点があると考えられる。
Further, as shown in FIGS. 3 and 4, the inner lead sometimes includes a part of a lead that is considerably shorter than the other leads. It is considered that there is a problem that the pull-out strength of the lead is deteriorated.

【0008】本発明は上記問題点に鑑み、大型の半導体
チップを小型の半導体パッケージに搭載することがで
き、しかも半導体チップ上でのインナーリードへのワイ
ヤボンディングを廃止するとともに、インナーリードの
長さを十分に取るようにすることができるようにしたも
のを提供することを目的とする。
SUMMARY OF THE INVENTION In view of the above problems, the present invention allows a large semiconductor chip to be mounted on a small semiconductor package, eliminates wire bonding to the inner leads on the semiconductor chip, and reduces the length of the inner leads. The purpose is to provide something that can be taken sufficiently.

【0009】[0009]

【課題を解決するための手段】上記目的を達成するた
め、本発明に係る半導体装置は、半導体チップの上面に
絶縁テープを配置し、この絶縁テープの上にリード先端
部を夫々配置し、このリードのインナーリードの先端と
上記半導体チップの各電極とを電気的に接続した半導体
装置において、上記絶縁テープの上面に該テープの側方
まで延出する配線を施し、この配線を介して上記絶縁テ
ープの上に先端部を配置した各リードのインナーリード
の先端と半導体チップの各電極とを夫々電気的に接続
し、さらに、上記配線を絶縁テープの内部まで入り込ま
せることにより、インナーリードを長くするようにした
ものである。
In order to achieve the above object, a semiconductor device according to the present invention has an insulating tape disposed on an upper surface of a semiconductor chip, and a lead tip portion disposed on the insulating tape. In a semiconductor device in which a tip of an inner lead of a lead is electrically connected to each electrode of the semiconductor chip, a wiring extending to a side of the insulating tape is provided on an upper surface of the insulating tape. Electrically connect the tip of the inner lead of each lead with the tip on the tape and each electrode of the semiconductor chip, and further extend the inner lead by inserting the wiring into the inside of the insulating tape. It is something to do.

【0010】[0010]

【作用】上記にように構成した本発明によれば、各イン
ナーリードの先端と半導体チップの各電極とは、絶縁テ
ープに施された配線を介して接続されるので、先ずイン
ナーリードと絶縁テープの配線の一端とを接合させ、し
かる後にこの配線の他端と半導体チップの電極とを接合
させることにより、半導体チップ上でのワイヤボンディ
ングを廃止することができる。
According to the present invention constructed as described above, since the tip of each inner lead and each electrode of the semiconductor chip are connected via the wiring provided on the insulating tape, first, the inner lead and the insulating tape are connected. By bonding one end of the wiring and then bonding the other end of the wiring to the electrode of the semiconductor chip, wire bonding on the semiconductor chip can be eliminated.

【0011】また、上記配線を絶縁テープの内部まで入
り込ませて、インナーリードを長くすることにより、リ
ードの耐湿性及び引抜き強度の向上を図ることができ
る。
[0011] Further, by extending the above-mentioned wiring into the inside of the insulating tape and lengthening the inner lead, it is possible to improve the moisture resistance and pull-out strength of the lead.

【0012】[0012]

【実施例】以下、本発明の一実施例を図1及び図2を参
照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to FIGS.

【0013】例えば4Mbit以上の容量を有するDR
AMたる半導体チップ1の上面には、この両側縁に設け
た電極1aを露出させて状態で、ポリイミドテープ等の
緩衝部材たる絶縁テープ2が貼付けられている。
For example, a DR having a capacity of 4 Mbit or more
On the upper surface of the semiconductor chip 1 serving as an AM, an insulating tape 2 serving as a buffer member such as a polyimide tape is attached with the electrodes 1a provided on both side edges thereof being exposed.

【0014】この絶縁テープ2の表面には、鉤形に屈曲
して幅方向に延び、その先端を該絶縁テープ2の側方ま
で突出させた複数の配線6が施されているとともに、各
配線6は、下方に屈曲してこの突出端の下面が、絶縁テ
ープ2の裏面で構成される平面の下方に位置するような
されている。
The surface of the insulating tape 2 is provided with a plurality of wirings 6 which are bent in the shape of a hook and extend in the width direction, the ends of which protrude to the side of the insulating tape 2. 6 is bent downward so that the lower surface of the protruding end is located below a plane formed by the back surface of the insulating tape 2.

【0015】そして、この各配線6の基端部は、上記絶
縁テープ2の上面に配置された直線状のリード3のイン
ナーリード3aの先端にバンプ7を介して結合され、突
出端はここに設けた下方への突起部6aの及びバンプ8
を介して半導体チップ1の各電極1aに結合され、これ
により、この各配線6を介して半導体チップ1の各電極
1aと各リード3のインナーリード3aの先端が電気的
に接続されているとともに、各インナーリード3aと配
線6とが互いに重合しないようなされている。
The base end of each wiring 6 is connected via a bump 7 to the tip of an inner lead 3a of a linear lead 3 arranged on the upper surface of the insulating tape 2, and the protruding end is connected to this end. The provided projection 6a and the bump 8 are provided.
Are connected to the respective electrodes 1a of the semiconductor chip 1 via the wirings 6, whereby the respective electrodes 1a of the semiconductor chip 1 and the tips of the inner leads 3a of the leads 3 are electrically connected via the respective wires 6. The inner leads 3a and the wirings 6 do not overlap each other.

【0016】更に、上記リード3には、その両側面及び
下面に連続する段部3cが設けられ、これによって、イ
ンナーリード3aのこの段部3cから先端部までをアウ
ターリード3bより細くして、耐湿性及びリード引抜き
強度を向上させるようなさせている。
Further, the lead 3 is provided with a stepped portion 3c which is continuous on both side surfaces and a lower surface thereof, thereby making the inner lead 3a from the stepped portion 3c to the tip end thinner than the outer lead 3b. It is designed to improve moisture resistance and lead pull-out strength.

【0017】そして、アウターリード3bを外部に露出
させた状態で、封止樹脂5で樹脂封止して半導体装置を
構成するである。
The semiconductor device is formed by resin-sealing with the sealing resin 5 in a state where the outer leads 3b are exposed to the outside.

【0018】上記、各インナーリード3aの先端と半導
体チップ1の各電極1aとの絶縁テープ2に施された配
線6による接続は次のようにして行う。
The connection between the end of each inner lead 3a and each electrode 1a of the semiconductor chip 1 by the wiring 6 provided on the insulating tape 2 is performed as follows.

【0019】即ち、先ずインナーリード3aと絶縁テー
プ2の配線6の一端とをバンプ7を介して接合させ、し
かる後、この配線6の他端と半導体チップ1の電極1a
とを接合させる。これにより、半導体チップ1上でのワ
イヤボンディングを廃止して、ボンディングによる半導
体チップの損傷を防止することができる。
That is, first, the inner lead 3a and one end of the wiring 6 of the insulating tape 2 are joined via the bump 7, and thereafter, the other end of the wiring 6 and the electrode 1a of the semiconductor chip 1 are connected.
And are joined. This eliminates wire bonding on the semiconductor chip 1 and prevents damage to the semiconductor chip due to bonding.

【0020】更に、インナーリード3aを半導体チップ
1の上面の内部まで進入させることにより、モールド外
枠からインナーリード3aと配線6との接合部までの距
離Lを長くして、耐湿性を増大させるとともに、リード
引抜き強度を向上させることができる。
Further, the distance L from the mold outer frame to the junction between the inner lead 3a and the wiring 6 is increased by making the inner lead 3a enter the inside of the upper surface of the semiconductor chip 1, thereby increasing the moisture resistance. At the same time, the lead pull-out strength can be improved.

【0021】[0021]

【発明の効果】本発明は上記のような構成であるので、
大型の半導体チップを小型の半導体パッケージに搭載す
ることができるとともに、各インナーリードの先端と半
導体チップの各電極とは、絶縁テープに施された配線を
介して接続され、従って、先ずインナーリードと絶縁テ
ープの配線の一端とを接合させ、しかる後にこの配線の
他端と半導体チップの電極とを接合させるようにするこ
とができるので、これにより、半導体チップ上でのワイ
ヤボンディングを廃止して、インナーリードの接合不良
及び接合の際の半導体チップの損傷を防止することがで
きる。
Since the present invention has the above configuration,
A large semiconductor chip can be mounted on a small semiconductor package, and the tip of each inner lead and each electrode of the semiconductor chip are connected through wiring provided on an insulating tape. Since one end of the wiring of the insulating tape can be joined, and then the other end of this wiring and the electrode of the semiconductor chip can be joined, thereby eliminating wire bonding on the semiconductor chip, It is possible to prevent poor bonding of the inner leads and damage to the semiconductor chip during bonding.

【0022】また、絶縁テープに施された配線を該絶縁
テープの内部まで入り込ませてインナーリードを長くす
ることができ、これによってリードの耐湿性及び引抜き
強度の向上を図ることができるといった効果がある。
Further, the wiring provided on the insulating tape can be inserted into the inside of the insulating tape to lengthen the inner lead, whereby the moisture resistance and the pull-out strength of the lead can be improved. is there.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例を示す半導体チップとインナ
ーリードとを結線させた状態の平面図。
FIG. 1 is a plan view showing a state in which a semiconductor chip and inner leads are connected according to an embodiment of the present invention.

【図2】同じく樹脂封止後の要部拡大断面図。FIG. 2 is an enlarged sectional view of a main part after resin sealing.

【図3】従来例を示す一部を切り欠いた要部斜視図。FIG. 3 is a partially cutaway perspective view showing a conventional example.

【図4】同じく平面図。FIG. 4 is a plan view of the same.

【符号の説明】[Explanation of symbols]

1 半導体チップ 1a 同電極 2 絶縁テープ 3 リード 3a インナーリード 3b アウターリード 5 封止樹脂 6 配線。 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 1a Same electrode 2 Insulating tape 3 Lead 3a Inner lead 3b Outer lead 5 Sealing resin 6 Wiring.

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】半導体チップの上面に絶縁テープを配置
し、この絶縁テープの上にリード先端部を夫々配置し、
このリードのインナーリードの先端と上記半導体チップ
の各電極とを電気的に接続した半導体装置において、上
記絶縁テープの上面に該テープの側方まで延出する配線
を施し、この配線を介して上記絶縁テープの上に先端部
を配置した各リードのインナーリードの先端と半導体チ
ップの各電極とを夫々電気的に接続し、上記絶縁テープ
に施された配線を該テープの内部まで入り込ませること
により、インナーリードの長さを長くしたことを特徴と
する半導体装置。
1. An insulating tape is disposed on an upper surface of a semiconductor chip.
Then , place the lead tips on this insulating tape,
In a semiconductor device in which the tip of the inner lead of the lead is electrically connected to each electrode of the semiconductor chip, a wiring extending to the side of the insulating tape is provided on the upper surface of the insulating tape, and the wiring is formed through the wiring. and each electrode tip and the semiconductor chip of each lead of the inner leads arranged tip portion on the insulating tape electrically connected respectively, the insulating tape
The wiring applied to the tape to the inside of the tape
A length of the inner lead is increased .
JP3208070A 1991-08-20 1991-08-20 Semiconductor device Expired - Fee Related JP2937564B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3208070A JP2937564B2 (en) 1991-08-20 1991-08-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3208070A JP2937564B2 (en) 1991-08-20 1991-08-20 Semiconductor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP10929499A Division JP3170259B2 (en) 1999-04-16 1999-04-16 Semiconductor device manufacturing method and semiconductor device

Publications (2)

Publication Number Publication Date
JPH0547982A JPH0547982A (en) 1993-02-26
JP2937564B2 true JP2937564B2 (en) 1999-08-23

Family

ID=16550150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3208070A Expired - Fee Related JP2937564B2 (en) 1991-08-20 1991-08-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2937564B2 (en)

Also Published As

Publication number Publication date
JPH0547982A (en) 1993-02-26

Similar Documents

Publication Publication Date Title
US6262482B1 (en) Semiconductor device
JP2708191B2 (en) Semiconductor device
US7098527B2 (en) Integrated circuit package electrical enhancement with improved lead frame design
EP0590986A1 (en) Lead-on-chip inner lead bonding lead frame, bonding method and apparatus
JP2937564B2 (en) Semiconductor device
US20020030251A1 (en) Resin-encapsulated semiconductor device
JP3170259B2 (en) Semiconductor device manufacturing method and semiconductor device
JPH061801B2 (en) Lead frame
JP3555062B2 (en) Structure of semiconductor device
JP3150560B2 (en) Semiconductor device
JPH0529528A (en) Semiconductor integrated circuit device and lead frame used therefor
JP2567870B2 (en) Semiconductor memory device
US20020043701A1 (en) Leadframe for chips, having low resistance connections
JPS63152161A (en) Semiconductor device
JP2971594B2 (en) Semiconductor integrated circuit device
KR940008340B1 (en) Leadframe for semiconductor device
JP2941479B2 (en) Semiconductor device
JP2869596B2 (en) Resin-sealed semiconductor device
JPH09321210A (en) Lead frame for semiconductor device
JP2968769B2 (en) Resin-sealed semiconductor device
JPH06295934A (en) Film carrier lead and LSI structure using the same
JPH04277642A (en) Wire bonding method
JPS62122253A (en) Semiconductor device
JPH0992773A (en) Semiconductor device
JPH02112242A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090611

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100611

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees