JP2970499B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2970499B2 JP2970499B2 JP7281543A JP28154395A JP2970499B2 JP 2970499 B2 JP2970499 B2 JP 2970499B2 JP 7281543 A JP7281543 A JP 7281543A JP 28154395 A JP28154395 A JP 28154395A JP 2970499 B2 JP2970499 B2 JP 2970499B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- silicon substrate
- carbon
- epitaxial film
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/02—Elements
- C30B29/06—Silicon
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/52—Alloys
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/36—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done before the formation of the materials
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、シリコン単結晶基板上に化学気相成
長（ＣＶＤ； chemical vapor deposition）法によって
エピタキシャル膜を形成する方法に関する。
方法に関し、特に、シリコン単結晶基板上に化学気相成
長（ＣＶＤ； chemical vapor deposition）法によって
エピタキシャル膜を形成する方法に関する。
【０００２】
【従来の技術】半導体基板上へのシリコン（Ｓｉ）エピ
タキシャル膜及びシリコン−ゲルマニウム（ＳｉＧｅ）
合金エピタキシャル膜の成長に、チャンバー（反応容
器）内の圧力を例えば１０-9Ｔｏｒｒ以下とすることが
できる高真空ＣＶＤ（ＵＨＶ−ＣＶＤ；Ultrahigh vacu
um CVD）装置が用いられるようになってきている。高真
空ＣＶＤ装置を用いることにより、チャンバー内の酸素
分圧を抑えることができ、６００℃近辺の比較的低温で
のエピタキシャル成長を可能にしている。
タキシャル膜及びシリコン−ゲルマニウム（ＳｉＧｅ）
合金エピタキシャル膜の成長に、チャンバー（反応容
器）内の圧力を例えば１０-9Ｔｏｒｒ以下とすることが
できる高真空ＣＶＤ（ＵＨＶ−ＣＶＤ；Ultrahigh vacu
um CVD）装置が用いられるようになってきている。高真
空ＣＶＤ装置を用いることにより、チャンバー内の酸素
分圧を抑えることができ、６００℃近辺の比較的低温で
のエピタキシャル成長を可能にしている。
【０００３】シリコン基板上にシリコン膜等をエピタキ
シャル成長させるためには、その成長前にシリコン基板
上のシリコン酸化膜を除去する前処理を行わなければな
らない。高真空ＣＶＤ法を用いる場合には、従来、高真
空中での熱処理を行って酸化シリコンとシリコン基板と
を反応させて揮発性の高いＳｉＯ原子を生成させること
により、シリコン酸化膜を気化・除去する前処理方法を
用いている。このときの熱処理には９００℃以上の温度
が必要であるため、エピタキシャル成長自体は比較的低
温で行えるものの、プロセス全体としての最高温度が高
くなっている。この９００℃という温度は、ボロン
（Ｂ）やリン（Ｐ）など半導体基板の導電型を制御する
ために添加された不純物が拡散するのに十分な温度であ
る。これまではこの前処理によってボロンやリンなどが
拡散する距離はデバイスサイズに比べて十分に小さく、
問題とはなっていなかったが、デバイスの微細化ととも
に接合深さが浅くなり、前処理時の不純物の拡散がデバ
イス作成上の問題とされるようになってきた。このた
め、低温でシリコン酸化膜を除去するプロセスが必要と
なり、室温でフッ化水素（ＨＦ）水溶液にシリコン基板
を除去する前処理方法が検討されている。フッ化水素水
溶液での前処理後に高真空ＣＶＤ装置でエピタキシャル
成長を行うことにより、電子顕微鏡や選択エッチング観
察で欠陥の見つからないエピタキシャル膜が得られてい
る。
シャル成長させるためには、その成長前にシリコン基板
上のシリコン酸化膜を除去する前処理を行わなければな
らない。高真空ＣＶＤ法を用いる場合には、従来、高真
空中での熱処理を行って酸化シリコンとシリコン基板と
を反応させて揮発性の高いＳｉＯ原子を生成させること
により、シリコン酸化膜を気化・除去する前処理方法を
用いている。このときの熱処理には９００℃以上の温度
が必要であるため、エピタキシャル成長自体は比較的低
温で行えるものの、プロセス全体としての最高温度が高
くなっている。この９００℃という温度は、ボロン
（Ｂ）やリン（Ｐ）など半導体基板の導電型を制御する
ために添加された不純物が拡散するのに十分な温度であ
る。これまではこの前処理によってボロンやリンなどが
拡散する距離はデバイスサイズに比べて十分に小さく、
問題とはなっていなかったが、デバイスの微細化ととも
に接合深さが浅くなり、前処理時の不純物の拡散がデバ
イス作成上の問題とされるようになってきた。このた
め、低温でシリコン酸化膜を除去するプロセスが必要と
なり、室温でフッ化水素（ＨＦ）水溶液にシリコン基板
を除去する前処理方法が検討されている。フッ化水素水
溶液での前処理後に高真空ＣＶＤ装置でエピタキシャル
成長を行うことにより、電子顕微鏡や選択エッチング観
察で欠陥の見つからないエピタキシャル膜が得られてい
る。
【０００４】
【発明が解決しようとする課題】しかしながら、高真空
ＣＶＤ法によるエピタキシャル膜成長に対する前処理と
してフッ化水素水溶液による処理を用いた場合、シリコ
ン基板表面の炭素不純物が除去されず、膜成長後にエピ
タキシャル膜とシリコン基板との界面に炭素が高濃度で
存在してしまうという問題点が生じる。これは、フッ化
水素水溶液での処理では、シリコン基板に対して炭素汚
染の除去が難しいことに起因している。高温、高真空中
での熱処理によってシリコン酸化膜を除去する前処理法
では、シリコン酸化膜上に付着している炭素原子が酸素
原子と結合して気化することにより除去されるので、エ
ピタキシャル膜−シリコン基板界面に炭素が残存すると
いう問題は生じなかった。一方、フッ化水素水溶液によ
る前処理を行った場合には、シリコン基板表面に炭素と
結合し得る酸素が存在しないために炭素が脱離せず、こ
の前処理後に熱処理を行っても炭素は脱離しない。その
ために、引き続きエピタキシャル成長を行うと、界面に
炭素が残ってしまうのである。
ＣＶＤ法によるエピタキシャル膜成長に対する前処理と
してフッ化水素水溶液による処理を用いた場合、シリコ
ン基板表面の炭素不純物が除去されず、膜成長後にエピ
タキシャル膜とシリコン基板との界面に炭素が高濃度で
存在してしまうという問題点が生じる。これは、フッ化
水素水溶液での処理では、シリコン基板に対して炭素汚
染の除去が難しいことに起因している。高温、高真空中
での熱処理によってシリコン酸化膜を除去する前処理法
では、シリコン酸化膜上に付着している炭素原子が酸素
原子と結合して気化することにより除去されるので、エ
ピタキシャル膜−シリコン基板界面に炭素が残存すると
いう問題は生じなかった。一方、フッ化水素水溶液によ
る前処理を行った場合には、シリコン基板表面に炭素と
結合し得る酸素が存在しないために炭素が脱離せず、こ
の前処理後に熱処理を行っても炭素は脱離しない。その
ために、引き続きエピタキシャル成長を行うと、界面に
炭素が残ってしまうのである。
【０００５】図４は、フッ化水素水溶液による前処理後
にシリコン基板上に成長させたシリコンエピタキシャル
膜中の炭素のＳＩＭＳ（Secondary Ion Mass Spectrosc
opy；二次イオン質量分析）によるプロファイルであ
る。図において深さは、エピタキシャル膜表面からの距
離である。エピタキシャル成長は、高真空ＣＶＤ法によ
り、温度６２５℃、圧力５×１０-4Ｔｏｒｒの条件で、
原料ガスとしてＳｉ2Ｈ6を用いて行った。エピタキシャ
ル膜とシリコン基板との界面に、５×１０19ｃｍ -3とい
う高い濃度で炭素が存在していることが分かる。この界
面に炭素が高濃度存在すると欠陥が生じ、ＰＮ接合での
リーク電流の増大などデバイスの電気特性に悪影響を与
えるという問題点が生じる。
にシリコン基板上に成長させたシリコンエピタキシャル
膜中の炭素のＳＩＭＳ（Secondary Ion Mass Spectrosc
opy；二次イオン質量分析）によるプロファイルであ
る。図において深さは、エピタキシャル膜表面からの距
離である。エピタキシャル成長は、高真空ＣＶＤ法によ
り、温度６２５℃、圧力５×１０-4Ｔｏｒｒの条件で、
原料ガスとしてＳｉ2Ｈ6を用いて行った。エピタキシャ
ル膜とシリコン基板との界面に、５×１０19ｃｍ -3とい
う高い濃度で炭素が存在していることが分かる。この界
面に炭素が高濃度存在すると欠陥が生じ、ＰＮ接合での
リーク電流の増大などデバイスの電気特性に悪影響を与
えるという問題点が生じる。
【０００６】本発明の目的は、シリコン基板上への高真
空ＣＶＤ法によるエピタキシャル膜形成において、フッ
化水素水溶液による前処理を行った場合であってもエピ
タキシャル膜とシリコン基板との界面に高濃度で炭素が
存在することがないようにすることである。
空ＣＶＤ法によるエピタキシャル膜形成において、フッ
化水素水溶液による前処理を行った場合であってもエピ
タキシャル膜とシリコン基板との界面に高濃度で炭素が
存在することがないようにすることである。
【０００７】
【課題を解決するための手段】本発明は、高真空ＣＶＤ
法によるエピタキシャル膜成長に際し、成長温度を７２
５℃の近傍のある範囲の温度とすることにより、単結晶
シリコン基板の表面に存在していた炭素原子がエピタキ
シャル膜表面側に迫り上がる現象が発生してエピタキシ
ャル膜−シリコン基板界面の炭素濃度が減少するとい
う、本発明者による新たな知見に基づいてなされたもの
である。すなわち本発明の半導体装置の製造方法は、高
真空化学気相成長法によってシリコン基板上にエピタキ
シャル膜を形成する半導体装置の製造方法において、フ
ッ化水素水溶液を用いてシリコン基板表面のシリコン酸
化膜を除去し、そののち、６５０℃以上８００℃以下の
成長温度で、成長時の圧力を５×１０ -4 Ｔｏｒｒ以下と
して、エピタキシャル膜をシリコン基板表面に成長させ
ることを特徴とする。
法によるエピタキシャル膜成長に際し、成長温度を７２
５℃の近傍のある範囲の温度とすることにより、単結晶
シリコン基板の表面に存在していた炭素原子がエピタキ
シャル膜表面側に迫り上がる現象が発生してエピタキシ
ャル膜−シリコン基板界面の炭素濃度が減少するとい
う、本発明者による新たな知見に基づいてなされたもの
である。すなわち本発明の半導体装置の製造方法は、高
真空化学気相成長法によってシリコン基板上にエピタキ
シャル膜を形成する半導体装置の製造方法において、フ
ッ化水素水溶液を用いてシリコン基板表面のシリコン酸
化膜を除去し、そののち、６５０℃以上８００℃以下の
成長温度で、成長時の圧力を５×１０ -4 Ｔｏｒｒ以下と
して、エピタキシャル膜をシリコン基板表面に成長させ
ることを特徴とする。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して説明する。図１(a)〜(c)は、表面に
存在するシリコン酸化膜をフッ化水素水溶液による処理
によって除去したシリコン基板１における、エピタキシ
ャル成長中の炭素原子の迫り上がりを説明する図であ
る。
て、図面を参照して説明する。図１(a)〜(c)は、表面に
存在するシリコン酸化膜をフッ化水素水溶液による処理
によって除去したシリコン基板１における、エピタキシ
ャル成長中の炭素原子の迫り上がりを説明する図であ
る。
【０００９】エピタキシャル成長の開始前には、図１
(a)に示すように、シリコン基板１の表面に炭素原子２
が付着している。エピタキシャル膜４の成長を開始する
と、図１(b)に示すように、シリコン基板１上にシリコ
ン原子３が被着する。ここで炭素原子の迫り上がりと
は、図１(c)に示すように、エピタキシャル膜４の成長
中に、シリコン基板１上に成長したシリコン原子３とそ
の下の炭素原子２が入れ替わり、炭素原子２が成長表面
に偏析(segregation)する現象をいう。本発明者は、今
回、ある条件のもとでこの迫り上がり現象が発生し、そ
の結果としてエピタキシャル膜−シリコン基板界面の炭
素濃度が低減することを見い出した。具滝的に言えば、
迫り上がりには、シリコン原子と炭素原子の入れ替わり
のための障壁エネルギーを越すために６５０℃以上の成
長温度が必要であり、一方、成長温度が８００℃を越え
るとシリコンと炭素が反応するようになって迫り上がり
が起こらなくなることを見い出した。したがって、６５
０℃以上８００℃以下の限られた範囲でのみ炭素の迫り
上がりが起こる。
(a)に示すように、シリコン基板１の表面に炭素原子２
が付着している。エピタキシャル膜４の成長を開始する
と、図１(b)に示すように、シリコン基板１上にシリコ
ン原子３が被着する。ここで炭素原子の迫り上がりと
は、図１(c)に示すように、エピタキシャル膜４の成長
中に、シリコン基板１上に成長したシリコン原子３とそ
の下の炭素原子２が入れ替わり、炭素原子２が成長表面
に偏析(segregation)する現象をいう。本発明者は、今
回、ある条件のもとでこの迫り上がり現象が発生し、そ
の結果としてエピタキシャル膜−シリコン基板界面の炭
素濃度が低減することを見い出した。具滝的に言えば、
迫り上がりには、シリコン原子と炭素原子の入れ替わり
のための障壁エネルギーを越すために６５０℃以上の成
長温度が必要であり、一方、成長温度が８００℃を越え
るとシリコンと炭素が反応するようになって迫り上がり
が起こらなくなることを見い出した。したがって、６５
０℃以上８００℃以下の限られた範囲でのみ炭素の迫り
上がりが起こる。
【００１０】迫り上がりの程度は、エピタキシャル膜成
長表面第１層のシリコン原子と第２層の炭素原子との入
れ替わりの速度と、エピタキシャル膜の成長速度の相対
比で決定されることも見い出した。したがって、膜の成
長速度が大きい条件下では、炭素の迫り上がりが見られ
なくなってエピタキシャル膜−シリコン基板界面の炭素
濃度の低減が達成されない。逆に、原料ガスの分圧を小
さくして成長速度を抑えることで、炭素の迫り上がりが
促進される。この観点から、本発明を実施する場合に
は、成長時の圧力を５×１０-4Ｔｏｒｒ以下とすること
が好ましい。
長表面第１層のシリコン原子と第２層の炭素原子との入
れ替わりの速度と、エピタキシャル膜の成長速度の相対
比で決定されることも見い出した。したがって、膜の成
長速度が大きい条件下では、炭素の迫り上がりが見られ
なくなってエピタキシャル膜−シリコン基板界面の炭素
濃度の低減が達成されない。逆に、原料ガスの分圧を小
さくして成長速度を抑えることで、炭素の迫り上がりが
促進される。この観点から、本発明を実施する場合に
は、成長時の圧力を５×１０-4Ｔｏｒｒ以下とすること
が好ましい。
【００１１】本発明において、エピタキシャル膜は、例
えば、シリコン、あるいはシリコン−ゲルマニウム合金
である。シリコンをエピタキシャル成長させる場合に
は、原料ガスとして例えばジシラン（Ｓｉ2Ｈ6）を使用
し、シリコン−ゲルマニウム合金をエピタキシャル成長
させる場合には、原料ガスとして例えばジシランとゲル
マン（ＧｅＨ4）の混合ガスを使用する。
えば、シリコン、あるいはシリコン−ゲルマニウム合金
である。シリコンをエピタキシャル成長させる場合に
は、原料ガスとして例えばジシラン（Ｓｉ2Ｈ6）を使用
し、シリコン−ゲルマニウム合金をエピタキシャル成長
させる場合には、原料ガスとして例えばジシランとゲル
マン（ＧｅＨ4）の混合ガスを使用する。
【００１２】
《実施例１》単結晶シリコン（００１）基板に対し、フ
ッ化水素酸処理を行って表面のシリコン酸化膜を除去し
た後、高真空ＣＶＤ装置によってシリコンのエピタキシ
ャル膜成長を７００℃で行った。フッ化水素酸処理は、
ＨＦ：Ｈ2Ｏ＝１：１００の水溶液にシリコン基板を３
０秒間浸し、その後に２分間の水洗を行うことによって
実施した。エピタキシャル膜成長には原料ガスとしてＳ
ｉ2Ｈ6を用い、その分圧を５×１０-4Ｔｏｒｒとした。
このように成長させたエピタキシャル膜に対し、ＳＩＭ
Ｓを用いて深さ方向の炭素濃度の分布を調べた。その結
果を図２に示す。エピタキシャル膜−シリコン基板界面
に炭素のピークは見られるものの、ピーク濃度は、６２
５℃で成長させた従来法（図４参照）によるものに比
べ、約１／２０に低減されている。炭素プロファイルは
基板表面に向かって指数関数型の裾を引いており、この
裾部の減衰距離は単なる拡散による減衰距離よりもはる
かに長く、炭素が成長中に表面に迫り上がったことが分
かる。この炭素原子の迫り上がりにより、界面の炭素濃
度が減少したと結論付けられる。
ッ化水素酸処理を行って表面のシリコン酸化膜を除去し
た後、高真空ＣＶＤ装置によってシリコンのエピタキシ
ャル膜成長を７００℃で行った。フッ化水素酸処理は、
ＨＦ：Ｈ2Ｏ＝１：１００の水溶液にシリコン基板を３
０秒間浸し、その後に２分間の水洗を行うことによって
実施した。エピタキシャル膜成長には原料ガスとしてＳ
ｉ2Ｈ6を用い、その分圧を５×１０-4Ｔｏｒｒとした。
このように成長させたエピタキシャル膜に対し、ＳＩＭ
Ｓを用いて深さ方向の炭素濃度の分布を調べた。その結
果を図２に示す。エピタキシャル膜−シリコン基板界面
に炭素のピークは見られるものの、ピーク濃度は、６２
５℃で成長させた従来法（図４参照）によるものに比
べ、約１／２０に低減されている。炭素プロファイルは
基板表面に向かって指数関数型の裾を引いており、この
裾部の減衰距離は単なる拡散による減衰距離よりもはる
かに長く、炭素が成長中に表面に迫り上がったことが分
かる。この炭素原子の迫り上がりにより、界面の炭素濃
度が減少したと結論付けられる。
【００１３】《実施例２》次に、成長時の分圧を実施例
１よりも小さくした。ここでは、エピタキシャル膜をＳ
ｉ1-xＧｅxとした。成長温度を７００℃、Ｓｉ2Ｈ6とＧ
ｅＨ4の分圧をそれぞれ５×１０-5Ｔｏｒｒとした。図
３は、このようにして成長させたエピタキシャル膜中の
炭素の深さ分布をＳＩＭＳで測定した結果を示してい
る。本実施例のエピタキシャル膜では、エピタキシャル
膜−シリコン基板界面に炭素のピークは見られない。こ
れは、成長時の分圧が小さいため成長速度が抑えられ
て、炭素の迫り上がり速度が成長速度に比ベて相対的に
大きくなったためである。これにより、炭素の迫り上が
りが促進されて界面炭素の大部分がエピタキシャル膜表
面に偏析したと考えられる。６２５℃で成長させた従来
法（図４参照）によるものに比べ、エピタキシャル膜−
シリコン基板界面の炭素濃度が１／１００以下に抑えら
れた。
１よりも小さくした。ここでは、エピタキシャル膜をＳ
ｉ1-xＧｅxとした。成長温度を７００℃、Ｓｉ2Ｈ6とＧ
ｅＨ4の分圧をそれぞれ５×１０-5Ｔｏｒｒとした。図
３は、このようにして成長させたエピタキシャル膜中の
炭素の深さ分布をＳＩＭＳで測定した結果を示してい
る。本実施例のエピタキシャル膜では、エピタキシャル
膜−シリコン基板界面に炭素のピークは見られない。こ
れは、成長時の分圧が小さいため成長速度が抑えられ
て、炭素の迫り上がり速度が成長速度に比ベて相対的に
大きくなったためである。これにより、炭素の迫り上が
りが促進されて界面炭素の大部分がエピタキシャル膜表
面に偏析したと考えられる。６２５℃で成長させた従来
法（図４参照）によるものに比べ、エピタキシャル膜−
シリコン基板界面の炭素濃度が１／１００以下に抑えら
れた。
【００１４】上述のエピタキシャル膜に対し、９５０
℃、５分間の熱処理を加え、その後、透過型電子顕微鏡
で観察したところ、炭化ケイ素の析出は検出できなかっ
た。また、本実施例で作成したＳｉ1-xＧｅx膜をＮＰＮ
型のＨＢＴ（ヘテロバイポーラトランジスタ）のベース
層に適用したところ、コレクタ／ベース間のリーク電流
が低減した。すなわち、従来法によるベース層を有する
ＨＢＴに５Ｖの逆バイアスを印加したところリーク電流
が１０-8Ａ／μｍ2であったのに対し、本実施例を用い
て作成したＨＢＴでは、１０-13Ａ／μｍ2となった。
℃、５分間の熱処理を加え、その後、透過型電子顕微鏡
で観察したところ、炭化ケイ素の析出は検出できなかっ
た。また、本実施例で作成したＳｉ1-xＧｅx膜をＮＰＮ
型のＨＢＴ（ヘテロバイポーラトランジスタ）のベース
層に適用したところ、コレクタ／ベース間のリーク電流
が低減した。すなわち、従来法によるベース層を有する
ＨＢＴに５Ｖの逆バイアスを印加したところリーク電流
が１０-8Ａ／μｍ2であったのに対し、本実施例を用い
て作成したＨＢＴでは、１０-13Ａ／μｍ2となった。
【００１５】
【発明の効果】以上説明したように本発明は、６５０℃
以上８００℃以下の成長温度を用いることによって、エ
ピタキシャル膜とシリコン基板との界面の炭素量を著し
く低減すること、例えば１／１００以下にすることがで
き、デバイスの特性向上に大いに寄与するという効果が
ある。また、フッ化水素酸水溶液での処理をエピタキシ
ャル膜成長の前処理として用いるので、プロセスでの最
高到達温度を低減でき、ボロンやリンの拡散による悪影
響を防止できるという効果がある。
以上８００℃以下の成長温度を用いることによって、エ
ピタキシャル膜とシリコン基板との界面の炭素量を著し
く低減すること、例えば１／１００以下にすることがで
き、デバイスの特性向上に大いに寄与するという効果が
ある。また、フッ化水素酸水溶液での処理をエピタキシ
ャル膜成長の前処理として用いるので、プロセスでの最
高到達温度を低減でき、ボロンやリンの拡散による悪影
響を防止できるという効果がある。
【図１】(a)〜(c)は、エピタキシャル膜成長時の炭素原
子の迫り上がりを模式的に説明する断面図である。
子の迫り上がりを模式的に説明する断面図である。
【図２】実施例１のエピタキシャル膜中での炭素の深さ
分布を示す図である。
分布を示す図である。
【図３】実施例２のエピタキシャル膜中での炭素の深さ
分布を示す図である。
分布を示す図である。
【図４】従来の成長条件によるエピタキシャル膜中での
炭素の深さ分布を示す図である。
炭素の深さ分布を示す図である。
１ シリコン基板 ２ 炭素原子 ３ シリコン原子 ４ エピタキシャル膜
Claims (4)
- 【請求項１】 高真空化学気相成長法によってシリコン
基板上にエピタキシャル膜を形成する半導体装置の製造
方法において、 フッ化水素水溶液を用いて前記シリコン基板表面のシリ
コン酸化膜を除去し、そののち、６５０℃以上８００℃
以下の成長温度で、成長時の圧力を５×１０ -4 Ｔｏｒｒ
以下として、前記エピタキシャル膜を前記シリコン基板
表面に成長させることを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記シリコン基板表面の面方位が（００
１）である請求項１に記載の半導体装置の製造方法。 - 【請求項３】 前記エピタキシャル膜がシリコンまたは
シリコン−ゲルマニウム合金である請求項１に記載の半
導体装置の製造方法。 - 【請求項４】 原料ガスとしてジシラン（Ｓｉ2Ｈ6）を
使用する請求項１に記載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7281543A JP2970499B2 (ja) | 1995-10-30 | 1995-10-30 | 半導体装置の製造方法 |
| EP96117289A EP0772230A1 (en) | 1995-10-30 | 1996-10-28 | Method of epitaxial growth of a film for semiconductor devices |
| CN96121634A CN1157477A (zh) | 1995-10-30 | 1996-10-30 | 用于半导体器件的外延膜生长方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7281543A JP2970499B2 (ja) | 1995-10-30 | 1995-10-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09129558A JPH09129558A (ja) | 1997-05-16 |
| JP2970499B2 true JP2970499B2 (ja) | 1999-11-02 |
Family
ID=17640652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7281543A Expired - Fee Related JP2970499B2 (ja) | 1995-10-30 | 1995-10-30 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0772230A1 (ja) |
| JP (1) | JP2970499B2 (ja) |
| CN (1) | CN1157477A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000223419A (ja) * | 1998-06-30 | 2000-08-11 | Sony Corp | 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置 |
| JP2000021782A (ja) * | 1998-06-30 | 2000-01-21 | Sony Corp | 単結晶シリコン層の形成方法及び半導体装置の製造方法 |
| JP4066881B2 (ja) * | 2003-05-21 | 2008-03-26 | 信越半導体株式会社 | 表面処理方法、シリコンエピタキシャルウェーハの製造方法及びシリコンエピタキシャルウェーハ |
| CN101384506A (zh) * | 2005-11-23 | 2009-03-11 | 亚利桑那董事会,代表亚利桑那州立大学行事的法人团体 | 硅锗氢化物以及制造和使用其的方法 |
| JP5018066B2 (ja) * | 2006-12-19 | 2012-09-05 | 信越半導体株式会社 | 歪Ｓｉ基板の製造方法 |
| CN101311340B (zh) * | 2008-03-19 | 2010-06-02 | 南京国盛电子有限公司 | 硅反外延片的制造方法及其专用设备 |
| CN102453957A (zh) * | 2010-10-25 | 2012-05-16 | 上海华虹Nec电子有限公司 | 降低锗硅外延表面缺陷的方法 |
| CN102465336B (zh) * | 2010-11-05 | 2014-07-09 | 上海华虹宏力半导体制造有限公司 | 一种高锗浓度的锗硅外延方法 |
| JP5917861B2 (ja) * | 2011-08-30 | 2016-05-18 | 株式会社Ｓｃｒｅｅｎホールディングス | 基板処理方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5298452A (en) * | 1986-09-12 | 1994-03-29 | International Business Machines Corporation | Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers |
| DE69130598T2 (de) * | 1990-08-31 | 1999-07-08 | Nec Corp., Tokio/Tokyo | Bipolartransistor und dessen Herstellungsverfahren |
| TW209253B (ja) * | 1990-09-21 | 1993-07-11 | Nidden Aneruba Kk | |
| JPH04252023A (ja) * | 1991-01-28 | 1992-09-08 | Nec Corp | シリコン結晶の選択的成長方法 |
| JPH06232042A (ja) * | 1993-01-29 | 1994-08-19 | Oki Electric Ind Co Ltd | Ｓｉ−Ｇｅ薄膜の形成方法 |
-
1995
- 1995-10-30 JP JP7281543A patent/JP2970499B2/ja not_active Expired - Fee Related
-
1996
- 1996-10-28 EP EP96117289A patent/EP0772230A1/en not_active Withdrawn
- 1996-10-30 CN CN96121634A patent/CN1157477A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09129558A (ja) | 1997-05-16 |
| EP0772230A1 (en) | 1997-05-07 |
| CN1157477A (zh) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6043139A (en) | Process for controlling dopant diffusion in a semiconductor layer | |
| US4912063A (en) | Growth of beta-sic thin films and semiconductor devices fabricated thereon | |
| US6927140B2 (en) | Method for fabricating a bipolar transistor base | |
| US7651948B2 (en) | Pre-cleaning of substrates in epitaxy chambers | |
| CA2105342C (en) | Method of forming silicon carbide | |
| JPH0744189B2 (ja) | インサイチュ・ドープされたｎ型シリコン層の付着方法およびＮＰＮトランジスタ | |
| TWI893031B (zh) | 磊晶晶圓之製造方法 | |
| Hsieh et al. | Silicon homoepitaxy by rapid thermal processing chemical vapor deposition (RTPCVD)—A review | |
| JPH05347249A (ja) | 低温シリコン・エピタキシアル成長方法 | |
| JP3079575B2 (ja) | 半導体装置の製造方法 | |
| JP2970499B2 (ja) | 半導体装置の製造方法 | |
| KR20230132455A (ko) | 에피택셜 웨이퍼의 제조방법 | |
| JP2003257868A (ja) | 混晶膜の成長方法、装置、及び半導体装置 | |
| US20090151623A1 (en) | Formation and applications of high-quality epitaxial films | |
| JPH1041321A (ja) | バイポーラトランジスタの製造方法 | |
| EP0800705B1 (en) | Manufacture of a semiconductor device with selectively deposited semiconductor zone | |
| US5286334A (en) | Nonselective germanium deposition by UHV/CVD | |
| JPWO2002099890A1 (ja) | 半導体層及びその形成方法、並びに半導体装置及びその製造方法 | |
| EP0289246A1 (en) | Method of manufacturing MOS devices | |
| US8158495B2 (en) | Process for forming a silicon-based single-crystal portion | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 | |
| US20250163606A1 (en) | Production method for single crystal semiconductor film, production method for multilayer film of single crystal semiconductor film, and semiconductor element | |
| JPH10203895A (ja) | シリコンゲルマニウム混晶の成膜方法 | |
| JPH076952A (ja) | 歪ヘテロエピタキシャル層の形成方法 | |
| Jung et al. | Si-based epitaxial growth by rapid thermal processing chemical vapor deposition |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |