JP2991164B2

JP2991164B2 - 多層配線評価構造

Info

Publication number: JP2991164B2
Application number: JP9209294A
Authority: JP
Inventors: 由美斎藤
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1997-08-04
Filing date: 1997-08-04
Publication date: 1999-12-20
Anticipated expiration: 2017-08-04
Also published as: JPH1154582A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体デバイスに
形成される配線を評価する多層配線評価構造に関する。
さらに詳しくは、ビアホールを有する前記配線のエレク
トロマイグレーション試験を行うための多層配線評価構
造に関する。

【０００２】

【従来の技術】ＬＳＩ等の半導体デバイスにおける不良
原因の一つとして、エレクトロマイグレーション（以
下、「ＥＭ」という。）による配線の高抵抗化あるいは
断線が挙げられる。半導体デバイスのＥＭ寿命は、一般
的に、加速試験（高電流密度、高温）を行い、その試験
結果で得られた寿命時間から、ブラッグの式ｔ５０＝ＡＪ^-n＊ｅｘｐ（ｋＴ／Ｅａ）により予測される。ただし、ｔ５０は平均ＥＭ寿命、Ａ
は構造依存定数、Ｊは電流密度、ｎは電流密度依存係数
（通常はｎ＝２）、ｋはボルツマン定数（８．６１７３
８×１０^-5）、Ｔは絶対温度［ｋ］、Ｅａは活性化エネ
ルギー［ｅｖ］である。なお、上記の加速試験は、実際
の半導体デバイスではなく、試験専用の多層配線評価構
造を用いて行われる。

【０００３】ここで、図７および図８を用いて従来の多
層配線評価構造について説明する。図７は、「Ｐｒｏ
ｃ．ＩＥＥＥ１９９１Ｉｎｔ．Ｃｏｎｆｅｒｅｎｃ
ｅｏｎＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓＴｅｓ
ｔＳｔｒｕｃｔｕｒｅｓＶｏｌ．４，Ｎｏ．１，Ｍ
ａｒｃｈ１９９１」の２５１頁〜２５６頁に示されて
いるような、従来の多層配線評価構造を示す断面図、図
８は図７に示した多層配線評価構造の下層配線、上層配
線、およびビアホールを示す透視平面図である。図７に
示すように、従来の多層配線評価構造１０１では、下層
層間絶縁膜１０２の上面に設けられた下層導体層１０３
に複数の下層配線１０４が形成されている。さらに、下
層導体層１０３の上面には上層層間絶縁膜１０５が積層
され、上層層間絶縁膜１０５の上面に設けられた上層導
体層１０６には複数の上層配線１０７が形成されてい
る。なお、下層配線１０４および上層配線１０７は、Ａ
ｌ合金で形成されている。

【０００４】さらに、図７および図８に示すように、各
下層配線１０４の端部１０４ａと各上層配線１０７の端
部１０７ａとは、Ａｌ合金で形成されたビアホール１０
８によって接続されている。これにより、多層配線評価
構造１０１では、複数の下層配線１０４と複数の複数の
上層配線１０７とがビアホール１０８によって直列に接
続されたチェーン配線が構成されている。

【０００５】なお、ビアホール１０８はＬＳＩの高集積
化に伴って高アスペクト比となっているため、ビアホー
ル１０８の内部にＷ（タングステン）が埋設されたＷプ
ラグ構造が構成されている。また、複数のチェーン配線
が平行に設けられる場合に、チェーン配線同士の配線ピ
ッチを縮小化するために、多層配線評価構造１０１のビ
アホール１０８には、ビアホール１０８との接続部であ
る下層配線１０４の端部１０４ａもしくは上層配線１０
７の端部１０７ａでの「Ａｌ太らせ」をなくし、Ａｌマ
ージンを小さくしたボーダレスビアが適用されている。

【０００６】図９は、図７に示した多層配線評価構造の
一部を拡大して示す断面図である。図９に示すように、
多層配線評価構造１０１では、上層配線１０４、下層配
線１０７、およびビアホール１０８で構成されるチェー
ン配線に電流を流すことにより、ＥＭ試験が行われる。

【０００７】上記のような多層配線評価構造１０１で
は、ビアホール１０８に埋設されたＷによってＥＭによ
るＡｌ原子の流れが阻止される。そのため、電流を流し
続けると、図９に示すようにＷプラグ構造に電流が流れ
込む箇所の各端部１０４ａ，１０７ａにＡｌ消失部１０
９が発生するので、多層配線評価構造１０１は高抵抗化
あるいは断線等によって不良となる。下層配線１０４と
上層配線１０７とを接続するＡｌ合金配線（すなわちビ
アホール１０８）に上記説明したＷプラグ構造のような
異種金属が存在する多層配線評価構造１０１では、下層
配線１０４や上層配線１０７自身の不良よりも、各配線
１０４，１０７とビアホール１０８との接続部における
不良の方が早く発生する。そのため、多層配線評価構造
１０１のＥＭ寿命は、前記の接続部における不良が発生
するまでの時間に依存されることとなる。

【０００８】各配線１０４，１０７とビアホール１０８
との接続部に発生する不良による多層配線評価構造１０
１のＥＭ寿命は、前記接続部に設けられたＡｌマージン
に影響されることが知られている。多層配線評価構造１
０１に電流が流されるとＡｌ原子が移動され、やがては
各端部１０４ａ，１０７ａにＡｌ消失部１０９（図９参
照）が発生する。しかし、前記のＡｌマージンは、Ａｌ
原子が移動されて消失した箇所にＡｌ原子を補うための
Ａｌ原子供給源として機能する。そのため、多層配線評
価構造１０１のＥＭ寿命は、Ａｌマージンが大きいほど
長くなる。

【０００９】また、各配線１０４，１０７とビアホール
１０８との接続部に発生する不良は、各配線１０４，１
０７でのＡｌ原子の移動によるものなので、配線構造の
ＥＭ寿命は、ビアホール１０８に接続されている各配線
１０４，１０７の配線幅によっても影響される。従っ
て、ＥＭ試験に用いられる多層配線評価構造１０１は、
各配線１０４，１０７の配線幅、および各配線１０４，
１０７とビアホール１０８との接続部におけるＡｌマー
ジンの双方とも、実際の半導体デバイスにおける配線構
造と同等に形成されていることが望ましい。

【００１０】

【発明が解決しようとする課題】前述した多層配線評価
構造は、各下層配線および各上層配線の配線幅や膜厚は
いずれも等しく形成され、また、各下層配線および各上
層配線とビアホールとの接続部におけるＡｌマージン
は、全ての接続部で等しく設けられている。そのため、
このような多層配線評価構造を用いてＥＭ試験を行った
場合には、Ａｌ消失による不良の発生箇所が、上層配線
側におけるビアホール接続部か、下層配線側におけるビ
アホール接続部かを即座に判断することはできないの
で、試験した多層配線評価構造を加工して、その断面観
察をしなければならない。

【００１１】この不良発生箇所を検査する方法として
は、特開平４−２９０２４２号公報に開示されているよ
うな検査方法がある。すなわち、上層配線および下層配
線の２次電子像を観察すれば、Ａｌの消失によって生じ
た断線等による不良ビアホールを発見でき、その不良ビ
アホールに流されていた電流の方向によって、不良発生
箇所が上層配線側か下層配線側かが判る。ただし、この
場合は配線上に形成された絶縁膜の除去加工等が必要と
なるため、検査のために多くの工数を要する。また、Ｗ
などの高融点金属が埋設されたビアホールでは、不良ビ
アホールの発生原因は大部分が高抵抗化によるものであ
って断線によるものではないため、上記の検査方法を用
いても不良個所を発見することはできない。

【００１２】そこで本発明は、下層導体層に形成された
配線とビアホールとの接続部におけるＥＭ寿命と、上層
導体層に形成された配線とビアホールとの接続部におけ
るＥＭ寿命とを区別して試験することができる多層配線
評価構造を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、本発明の多層配線評価構造は、複数の配線が形成さ
れた下層導体層と複数の配線が形成された上層導体層と
が絶縁層を介して積層され、前記下層導体層の配線と前
記上層導体層の配線とが前記絶縁層に設けられた複数の
ビアホールを介して交互に直列に接続されたチェーン配
線を有する多層配線評価構造において、前記複数のビア
ホールを前記チェーン配線での配列順に交互に第１のビ
アホール、第２のビアホールとしたとき、前記配線の前
記第１のビアホールとの接続部には、エレクトロマイグ
レーションによって前記接続部から消失される金属と同
じ金属を含み前記ビアホールよりも大きさが大きいマー
ジン部が設けられており、前記配線の前記第２のビアホ
ールとの接続部には前記マージン部が設けられていない
ことを特徴とする。

【００１４】上記のように構成された多層配線評価構造
では、マージン部が設けられたビアホールと各配線との
接続部よりも、マージン部が設けられていないビアホー
ルと各配線との接続部の方がＥＭ寿命が短い。そのた
め、多層配線評価構造に流す電流の方向によって、下層
導体層に形成された配線とマージン部が設けられていな
いビアホールとの接続部、もしくは上層導体層に形成さ
れた配線とマージン部が設けられていないビアホールと
の接続部のいずれか一方に対するＥＭ試験が行われる。

【００１５】また、本発明の多層配線評価構造は、複数
の配線が形成された下層導体層と複数の配線が形成され
た上層導体層とが絶縁層を介して積層され、前記下層導
体層の配線と前記上層導体層の配線とが前記絶縁層に設
けられた複数のビアホールを介して交互に直列に接続さ
れたチェーン配線を有する多層配線評価構造において、
前記複数のビアホールを前記チェーン配線での配列順に
交互に第１のビアホール、第２のビアホールとしたと
き、前記配線の前記第１のビアホールとの接続部には、
エレクトロマイグレーションによって前記接続部から消
失される金属と同じ金属を含み前記ビアホールよりも大
きさが大きいマージン部が設けられており、前記配線の
前記第２のビアホールとの接続部には、エレクトロマイ
グレーションによって前記接続部から消失される金属と
同じ金属を含み前記マージン部よりも大きさが小さいマ
ージン部が設けられていることを特徴とする。これによ
り、より小さい方のマージン部が設けられたビアホール
と各配線との接続部の方がＥＭ寿命が短いことから、多
層配線評価構造のＥＭ試験は、多層配線評価構造に流す
電流の方向によって、下層導体層に形成された配線と小
さい方のマージン部が設けられたビアホールとの接続
部、もしくは上層導体層に形成された配線と小さい方の
マージン部が設けられたビアホールとの接続部のいずれ
か一方に対するＥＭ試験が行われる。

【００１６】さらに、前記マージン部は前記接続部の周
囲に設けられている構成としてもよい。

【００１７】さらには、前記マージン部は前記チェーン
配線の配線幅を越えない幅で前記チェーン配線の延在す
る方向に設けられている構成とすることにより、複数の
チェーン配線が平行に設けられる場合に、各チェーン配
線同士の配線ピッチと実際の半導体デバイスにおける配
線構造の配線ピッチとが一致される。

【００１８】また、前記ビアホールの内部にはタングス
テンが埋設されている構成としてもよい。

【００１９】

【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。

【００２０】（第１の実施形態）図１は本発明の多層配
線評価構造の第１の実施形態の概略構成を示す断面図、
図２は図１に示した多層配線評価構造の下層配線、上層
配線、およびビアホールを示す透視平面図である。

【００２１】図１に示すように、多層配線評価構造１で
は、下層層間絶縁膜２の上面に設けられた下層導体層３
に複数の下層配線４が形成されている。さらに、下層導
体層３の上面には上層層間絶縁膜５が積層され、上層層
間絶縁膜５の上面に設けられた上層導体層６には複数の
上層配線７が形成されている。

【００２２】また、各下層配線４の端部４ａと各上層配
線７の端部７ａとは第１のビアホール８ａによって接続
され、各下層配線４の端部４ｂと各上層配線７の端部７
ｂとは第２のビアホール８ｂによって接続されている。
これにより、多層配線評価構造１では、複数の下層配線
４と複数の上層配線７とが複数のビアホール８ａ，８ｂ
によって直列に接続されたチェーン配線が構成されてい
る。

【００２３】図１および図２に示すように、下層配線４
の端部４ａと上層配線７の端部７ａとを接続する第１の
ビアホール８ａでは、ビアホール８ａと各端部４ａ，７
ａとの接続部の四方周囲に、０．６μｍのＡｌマージン
９が設けられている。一方で、下層配線４の端部４ｂと
上層配線７の端部７ｂとを接続する第２のビアホール８
ｂは、各配線４，７とビアホール８ｂとの接続部にＡｌ
マージンが設けられていないボーダレスビアである。つ
まり、本実施形態の多層配線評価構造１では、Ａｌマー
ジン９が設けられているビアホール８ａと、Ａｌマージ
ンが設けられていないビアホール８ｂとが交互に配置さ
れている。

【００２４】なお、本実施形態の多層配線評価構造１で
は、下層配線４および上層配線７の配線幅は０．４μ
ｍ、ビアホール８ａ，８ｂの外径は０．４μｍに形成さ
れている。

【００２５】図３は、図１に示した多層配線評価構造の
詳細な構成を示す断面図である。

【００２６】図３に示すように、下層層間絶縁膜２の上
面に形成された下層配線４は、膜厚が５０ｎｍの第１の
ＴｉＮ膜１０と、膜厚が４００〜５００ｎｍの第１のＡ
ｌＣｕ膜１１と、膜厚が２０ｎｍの第１のＴｉ膜１２
と、膜厚が５０ｎｍの第２のＴｉＮ膜１３とで構成され
ている。

【００２７】さらに、上層層間絶縁膜５には、深さ８０
０ｎｍ、径０．４μｍのビアホール８ａ，８ｂが下層配
線４に到達するように形成されている。ビアホール８
ａ，８ｂには、ビアホール８ａ，８ｂの内面に膜厚が３
０〜５０ｎｍの第３のＴｉＮ膜１４が形成され、ビアホ
ール８ａ，８ｂの内部にＷ（タングステン）が埋設され
ていることにより、Ｗプラグ構造１５が形成されてい
る。なお、ビアホール８ａ，８ｂの内部へのＷの埋設
は、上層層間絶縁膜５の上面にＣＶＤ（Ｃｈｅｍｉｃａ
ｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法によってＷ
を成長させた後に、ビアホール８ａ，８ｂ以外の箇所に
成長されたＷをＣＭＰ（ＣｈｅｍｉｃａｌＭｅｃｈａ
ｎｉｃａｌＰｏｌｉｓｈｉｎｇ）法によって除去する
ことによって行われる。

【００２８】また、上層層間絶縁膜５の上面に形成され
た上層配線７は、上述した下層配線４と同様に、膜厚が
５０ｎｍの第４のＴｉＮ膜１６と、膜厚が４００〜５０
０ｎｍの第２のＡｌＣｕ膜１７と、膜厚が２０ｎｍの第
２のＴｉ膜１８と、膜厚が５０ｎｍの第５のＴｉＮ膜１
９とで構成されている。

【００２９】なお、Ａｌマージンが設けられている第１
のビアホール８ａと、Ａｌマージンが設けられていない
第２のビアホール８ｂとが交互に配置されていること
は、上述した通りである。

【００３０】従来の多層配線評価構造を用いて説明した
ように、本多層配線評価構造１では、ビアホール８ａ，
８ｂに埋設されたＷによってＥＭによるＡｌ原子の流れ
が阻止されるため、多層配線評価構造１に電流を流し続
けると、Ｗプラグ構造１４に電流が流れ込む箇所である
各配線４，７の端部ではＡｌが徐々に消失し、やがては
各配線４，７にＡｌ消失部が発生してしまう。

【００３１】従って、上記説明した多層配線評価構造１
の構成では、図１に示すＡ方向に電流を流すと、上層配
線７の端部７ｂおよび下層配線４の端部４ａでＡｌ消失
が発生する。ここで、図１に示すように、下層配線４の
端部４ａと第１のビアホール８ａとの接続部にはＡｌマ
ージンが設けられているのに対し、上層配線７の端部７
ｂと第２のビアホール８ｂとの接続部にはＡｌマージン
が設けられていない。そのため、下層配線４の端部４ａ
では消失されたＡｌがＡｌマージンによって補われるの
に対し、上層配線７の端部７ｂでは消失されたＡｌが補
われない。その結果、上層配線７の端部７ｂと下層配線
４の端部４ａとでは、上層配線７の端部７ｂの方がＥＭ
寿命が短くなるので、Ａ方向に電流を流した場合には、
Ａｌマージンが設けられていないビアホール８ｂと上層
配線７との接続部におけるＥＭ寿命が試験されることに
なる。

【００３２】また、図１に示すＢ方向に電流を流すと、
上層配線７の端部７ａおよび下層配線４の端部４ｂでＡ
ｌ消失が発生する。この場合には、上記の説明と同様の
理由により、上層配線７の端部７ａよりも下層配線４の
端部４ｂの方がＥＭ寿命が短くなるので、Ｂ方向に電流
を流した場合には、Ａｌマージンが設けられていないビ
アホール８ｂと下層配線４との接続部におけるＥＭ寿命
が試験されることになる。

【００３３】図４は、図１に示した多層配線評価構造
に、図１に示したＡ方向から電流を流した場合およびＢ
方向から電流を流した場合のＥＭ試験結果を示す評価結
果図である。

【００３４】図４に示す試験結果から、本実施形態の多
層配線評価構造１では、図１に示すＡ方向から多層配線
評価構造１に電流を流した場合の方が、Ｂ方向から多層
配線評価構造１に電流を流した場合に比べてＥＭ寿命が
短いことが判る。従って、多層配線評価構造１のＥＭ寿
命は、上層配線７の端部７ｂにおけるＥＭ寿命に依存さ
れているといえる。

【００３５】このように、多層配線評価構造１を、各配
線４，７との接続部にＡｌマージンが設けられている第
１のビアホール８ａと、各配線４，７との接続部にＡｌ
マージンが設けられていない第２のビアホール８ｂとが
交互に配置された構成とすることにより、配線構造１に
流す電流の方向によって、第１のビアホール８ａと下側
配線４との接続部、もしくは第２のビアホール８ａと上
側配線７との接続部のいずれか一方を対象としたＥＭ試
験を行うことができる。

【００３６】なお、本実施形態では、各配線との接続部
にＡｌマージンが設けられているビアホールと、各配線
との接続部にＡｌマージンが設けられていないビアホー
ルとを交互に配置した例を示したが、Ａｌマージンが設
けられたビアホールと、そのＡｌマージンよりも小さい
Ａｌマージンが設けられたビアホールとが交互に配置さ
れる構成としてもよい。

【００３７】これにより、より小さいＡｌマージンが設
けられたビアホールの方がＥＭ寿命が短くなるので、そ
のビアホールと下側配線との接続部、もしくはそのビア
ホールと上側配線との接続部のいずれか一方を対象とし
たＥＭ試験を行うことができる。

【００３８】（第２の実施形態）図５は本発明の多層配
線評価構造の第２の実施形態を示す断面図、図６は図５
に示した多層配線評価構造の下層配線、上層配線、およ
びビアホールを示す透視平面図である。但し、図５に示
す多層配線評価構造２１の下層層間絶縁膜２２、下層導
体層２３、下層配線２４、上層層間絶縁膜２５、上層導
体層２６、上層配線２７、各ビアホール２８ａ，２８
ｂ、Ａｌマージン２９、Ｗプラグ構造（不図示）等の各
構成は図１等に示した多層配線評価構造１と同様である
ので詳しい説明は省略し、ここでは多層配線評価構造１
と異なる構成について説明する。

【００３９】図５および図６に示すように、第１のビア
ホール２８ａでは、各配線２４，２７との接続部におけ
るＡｌマージン２９は、各配線２４，２７が延長される
方向にのみ設けられている。本線評価構造２１では、前
記のＡｌマージン２９は０．６μｍとなるように設けら
れている。

【００４０】このように構成された多層配線評価構造２
１によっても、第１の実施形態の多層配線評価構造１と
同様に、配線構造２１に流す電流の方向によって、第２
のビアホール２８ｂと下側配線２４との接続部、もしく
は第２のビアホール２８ｂと上側配線２７との接続部の
いずれか一方を対象としたＥＭ試験を行うことができ
る。

【００４１】さらに、本実施形態の多層配線評価構造２
１では、図６に示すように、第１のビアホール２８ａに
設けられたＡｌマージン２９が、各配線２４，２７およ
び各ビアホール２８ａ，２８ｂで構成されるチェーン配
線の配線幅を越えない大きさに設けられている。従っ
て、複数のチェーン配線が平行に設けられる場合には、
各チェーン配線同士の配線ピッチを、実際の半導体デバ
イスの配線構造の配線ピッチと一致させることができ
る。そのため、試験に用いられる多層配線評価構造２１
を実際の半導体デバイスの配線構造により近い構成とす
ることができるので、実際の半導体デバイスの配線構造
のＥＭ寿命をより正確に予測することができる。

【００４２】

【発明の効果】以上説明したように、本発明の多層配線
評価構造は、第１のビアホールと第２のビアホールとが
交互に配列され、配線の第１のビアホールとの接続部に
マージン部が設けられており、配線の第２のビアホール
との接続部にはマージン部が設けられていないので、下
層導体層に形成された配線と第２のビアホールとの接続
部におけるＥＭ寿命と、上層導体層に形成された配線と
第２のビアホールとの接続部におけるＥＭ寿命とを区別
して試験することができる。

【００４３】また、マージン部を前記チェーン配線の配
線幅を越えない幅で前記チェーン配線の延在する方向に
設けることにより、多層配線評価構造を実際の半導体デ
バイスの配線構造により近い構成とすることができるの
で、実際の半導体デバイスの配線構造のＥＭ寿命をより
正確に予測することができる。

【図面の簡単な説明】

【図１】本発明の多層配線評価構造の第１の実施形態の
概略構成を示す断面図である。

【図２】図１に示した多層配線評価構造の下層配線、上
層配線、およびビアホールを示す透視平面図である。

【図３】図１に示した多層配線評価構造の詳細な構成を
示す断面図である。

【図４】図３等に示した多層配線評価構造のＥＭ試験結
果を示す評価結果図である。

【図５】本発明の多層配線評価構造の第２の実施形態を
示す断面図である。

【図６】図５に示した多層配線評価構造の下層配線、上
層配線、およびビアホールを示す透視平面図である。

【図７】従来の多層配線評価構造を示す断面図である。

【図８】図７に示した多層配線評価構造の下層配線、上
層配線、およびビアホールを示す透視平面図である。

【図９】図７に示した多層配線評価構造の一部を拡大し
て示す断面図である。

【符号の説明】１，２１多層配線評価構造２，２２下層層間絶縁膜３，２３下層導体層４，２４下層配線４ａ，４ｂ，７ａ，７ｂ，２４ａ，２４ｂ，２７ａ，２
７ｂ端部５，２５上層層間絶縁膜６，２６上層導体層７，２７上層配線８ａ，２８ａ第１のビアホール８ｂ，２８ｂ第２のビアホール９，２９Ａｌマージン１０第１のＴｉＮ膜１１第１のＡｌＣｕ膜１２第１のＴｉ膜１３第２のＴｉＮ膜１４第３のＴｉＮ膜１５Ｗプラグ構造１６第４のＴｉＮ膜１１７第２のＡｌＣｕ膜１８第２のＴｉ膜１９第５のＴｉＮ膜

Claims

(57)【特許請求の範囲】

【請求項１】複数の配線が形成された下層導体層と複
数の配線が形成された上層導体層とが絶縁層を介して積
層され、前記下層導体層の配線と前記上層導体層の配線
とが前記絶縁層に設けられた複数のビアホールを介して
交互に直列に接続されたチェーン配線を有する多層配線
評価構造において、前記複数のビアホールを前記チェーン配線での配列順に
交互に第１のビアホール、第２のビアホールとしたと
き、前記配線の前記第１のビアホールとの接続部には、
エレクトロマイグレーションによって前記接続部から消
失される金属と同じ金属を含み前記ビアホールよりも大
きさが大きいマージン部が設けられており、前記配線の
前記第２のビアホールとの接続部には前記マージン部が
設けられていないことを特徴とする多層配線評価構造。
【請求項２】複数の配線が形成された下層導体層と複
数の配線が形成された上層導体層とが絶縁層を介して積
層され、前記下層導体層の配線と前記上層導体層の配線
とが前記絶縁層に設けられた複数のビアホールを介して
交互に直列に接続されたチェーン配線を有する多層配線
評価構造において、前記複数のビアホールを前記チェーン配線での配列順に
交互に第１のビアホール、第２のビアホールとしたと
き、前記配線の前記第１のビアホールとの接続部には、
エレクトロマイグレーションによって前記接続部から消
失される金属と同じ金属を含み前記ビアホールよりも大
きさが大きいマージン部が設けられており、前記配線の
前記第２のビアホールとの接続部には、エレクトロマイ
グレーションによって前記接続部から消失される金属と
同じ金属を含み前記マージン部よりも大きさが小さいマ
ージン部が設けられていることを特徴とする多層配線評
価構造。
【請求項３】前記マージン部は前記接続部の周囲に設
けられている請求項１または２に記載の多層配線評価構
造。
【請求項４】前記マージン部は前記チェーン配線の配
線幅を越えない幅で前記チェーン配線の延在する方向に
設けられている請求項３に記載の多層配線評価構造。
【請求項５】前記ビアホールの内部にはタングステン
が埋設されている請求項１から４のいずれか１項に記載
の多層配線評価構造。