JP3002010B2 - Superconducting transistor - Google Patents
Superconducting transistorInfo
- Publication number
- JP3002010B2 JP3002010B2 JP3124820A JP12482091A JP3002010B2 JP 3002010 B2 JP3002010 B2 JP 3002010B2 JP 3124820 A JP3124820 A JP 3124820A JP 12482091 A JP12482091 A JP 12482091A JP 3002010 B2 JP3002010 B2 JP 3002010B2
- Authority
- JP
- Japan
- Prior art keywords
- collector
- region
- superconductor
- semiconductor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、酸化物超電導材料を
用いた超電導トランジスタに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a superconducting transistor using an oxide superconducting material.
【0002】[0002]
【従来の技術】準粒子注入型の超電導トランジスタは、
半導体からなるコレクタ領域と、このコレクタ領域上に
形成された酸化物超電導体からなるベース領域と、この
ベース領域に絶縁層を介して設けられた超電導体または
金属からなるエミッタ領域で構成される。2. Description of the Related Art Quasiparticle injection type superconducting transistors are:
It comprises a collector region composed of a semiconductor, a base region composed of an oxide superconductor formed on the collector region, and an emitter region composed of a superconductor or a metal provided on the base region via an insulating layer.
【0003】この準粒子注入型超電導体トランジスタ
は、エミッタ領域から注入された準粒子が超電導体から
なるベース領域を通過し、コレクタ領域に達し外部電極
に流れ出す。In this quasiparticle injection type superconductor transistor, quasiparticles injected from an emitter region pass through a base region formed of a superconductor, reach a collector region, and flow to an external electrode.
【0004】この超電導体トランジスタにおいては、高
い効率で準粒子を捕捉する準粒子コレクタ接合として、
障壁の高さが低い半導体−超電導体接触が使われる。そ
して、このデバイスのトランジスタとしての動作を考え
てみると、超電導体からなるベース領域と半導体からな
るコレクタ領域とが接触し、接触部にフエルミレベルよ
り測って高さ△の障壁が形成されているとする。コレク
タ領域にベース領域に対して正の電位Vを与える。超電
導体中の準粒子状態にある電子が半導体側に入射するプ
ロセスを考えると、この電子は超電導体のフエルミエネ
ルギよりEだけ高いエネルギーレベルにある。ここでは
Eは準粒子の励起エネルギでありE>△であるから、電
子は障壁を越えて自由に半導体側に移動できる。一方半
導体中にはこの電子を接合部から引き出す方向の電界が
存在する。したがって、コレクタ領域に入射した準粒子
状態の電子はコレクタ領域に捕捉され流れ出る。In this superconductor transistor, as a quasiparticle collector junction for trapping quasiparticles with high efficiency,
Semiconductor-superconductor contacts with low barrier heights are used. Considering the operation of this device as a transistor, a base region made of a superconductor and a collector region made of a semiconductor come into contact with each other, and a barrier having a height of っ て as measured from the Fermi level is formed at the contact portion. I do. A positive potential V is applied to the collector region with respect to the base region. Considering a process in which electrons in a quasiparticle state in a superconductor are incident on the semiconductor side, the electrons are at an energy level higher by E than the Fermi energy of the superconductor. Here, E is the excitation energy of the quasiparticle and E> △, so that the electrons can freely move to the semiconductor side over the barrier. On the other hand, an electric field exists in the semiconductor in a direction in which the electrons are extracted from the junction. Therefore, the electrons in the quasi-particle state incident on the collector region are captured by the collector region and flow out.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、従来の
酸化物超電導材料を用いた準粒子注入型超電導トランジ
スタにおいては、コレクタ領域となる半導体に直接酸化
物超電導体からなるベース領域を形成するために、コレ
クタ・ベース界面の半導体層が酸化され、その界面に絶
縁層が形成される。この絶縁層により、コレクタ・ベー
ス間に高抵抗層が形成され、コレクタ・ベース間の障壁
が高くなり、準粒子の透過率が低下し、酸化物超電導材
料を用いた場合、トタンジスタとして動作させるデバイ
スの作成が困難であるという問題があった。However, in a conventional quasiparticle injection type superconducting transistor using an oxide superconducting material, in order to form a base region made of an oxide superconductor directly on a semiconductor to be a collector region, The semiconductor layer at the collector-base interface is oxidized, and an insulating layer is formed at the interface. This insulating layer forms a high-resistance layer between the collector and the base, increases the barrier between the collector and the base, lowers the quasiparticle transmittance, and operates as a transistor when using oxide superconducting material. There was a problem that it was difficult to create the image.
【0006】この発明は上述した従来の問題点を解消す
るためになされたものにして、ベース・コレクタ接合の
障壁の高さが低い半導体−酸化物超電導体接触が得られ
る超電導トランジスタを提供することをその課題とす
る。SUMMARY OF THE INVENTION It is an object of the present invention to provide a superconducting transistor in which a semiconductor-oxide superconductor contact with a low barrier at a base-collector junction can be obtained. Is the subject.
【0007】[0007]
【課題を解決するための手段】この発明の超電導トラン
ジスタは、酸化錫からなる半導体で構成されたコレクタ
領域と、この酸化錫の(001)面上にエピタキシャル
成長により設けられたBiBa1-xKxO2 組成の酸化物
超電導体からなるベース領域と、このベース領域上に絶
縁層を介して設けられた超電導体または金属からなるエ
ミッタ領域と、を備えたことを特徴とする。A superconducting transistor according to the present invention has a collector region made of a semiconductor made of tin oxide and a BiBa 1-x K x epitaxially grown on the (001) plane of the tin oxide. O 2 It is characterized by comprising a base region composed of an oxide superconductor having a composition, and an emitter region composed of a superconductor or a metal provided on the base region via an insulating layer.
【0008】[0008]
【作用】酸化錫の(001)面はBiBa1-xKxO2 と
格子定数が近接し、且つ馴染みがよいので、この酸化錫
上に酸化反応層を形成することなくBiBa1-xKxO2
がエピタキシャル成長され、良好なベース・コレクタ接
合が形成される。従って、コレクタ・ベース間は良好な
フランク・ダビットソン型のオーミックコンタクトが形
成され、ベース・コレクタ間の障壁の高さを低くするこ
とができ、コレクタへの準粒子の透過率が高くなる。The (001) plane of tin oxide is BiBa1-xKxOTwo When
Since the lattice constant is close and familiar, this tin oxide
BiBa without forming an oxidation reaction layer on it1-xKxOTwo
Is epitaxially grown to provide good base-collector contact
A joint is formed. Therefore, a good collector-base
Frank davitson-type ohmic contact
Lowering the height of the barrier between base and collector
And the transmittance of the quasiparticles to the collector is increased.
【0009】[0009]
【実施例】以下、この発明の実施例につき図面を参照し
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【0010】図1はこの発明に係る準粒子注入型の超電
導トランジスタの構成を示す模式図である。FIG. 1 is a schematic diagram showing the structure of a quasiparticle injection type superconducting transistor according to the present invention.
【0011】図1に示すように、この準粒子注入型の超
電導トランジスタは、基板1としてGaAs等の半導体
基板を用い、この基板1内にこの半導体を活性化するた
めの不純物がハイドープされた半導体活性化領域2が設
けられている。この活性化領域2から、コレクタ電流を
取り出す。As shown in FIG. 1, this quasi-particle-injection type superconducting transistor uses a semiconductor substrate such as GaAs as a substrate 1 and has a semiconductor doped with impurities for activating the semiconductor. An activation region 2 is provided. From this activation region 2, a collector current is taken out.
【0012】この基板1上にMBE(分子線エピタキシ
ャル)法などにより錫(Sn)層3を数原子層形成し、
このSn層3上に活性化酸素を導入して、反応性蒸着法
により酸化物半導体としてのSnO2からなるコレクタ
領域4が設けられる。A few atomic layers of tin (Sn) 3 are formed on the substrate 1 by MBE (molecular beam epitaxy) or the like.
Activated oxygen is introduced onto the Sn layer 3, and a collector region 4 made of SnO 2 as an oxide semiconductor is provided by a reactive evaporation method.
【0013】そして、このSnO2の(001)面上に
酸化物超電導体BiBa1-xKxO2(以下、BKBOと
いう。)をエピタキシャル成長させることにより、ベー
ス領域5が形成される。SnO2の(001)面はBK
BOと格子定数が近接し、且つ馴染みが良いので、この
SnO2上に酸化反応層を形成することなくBKBOが
エピタキシャル成長され、良好なベース・コレクタ接合
が形成される。Then, a base region 5 is formed by epitaxially growing an oxide superconductor BiBa 1-x K x O 2 (hereinafter referred to as BKBO) on the (001) plane of the SnO 2 . The (001) plane of SnO 2 is BK
Since the lattice constant of BO is close to that of BO and familiar, BKBO is epitaxially grown without forming an oxidation reaction layer on SnO 2 , and a good base-collector junction is formed.
【0014】このベース領域5上にMgO、SrTiO
3等からなる所定膜厚の絶縁層6をMBE法より形成し
た後、BKBOからなるエミッタ領域7を形成し、この
発明に係る超電導トランジスタが得られる。On the base region 5, MgO, SrTiO
After an insulating layer 6 of 3 or the like having a predetermined thickness is formed by the MBE method, an emitter region 7 of BKBO is formed to obtain a superconducting transistor according to the present invention.
【0015】次に、この発明に係る超電導トランジスタ
の製造例について説明する。Next, an example of manufacturing a superconducting transistor according to the present invention will be described.
【0016】基板1としてGaAs基板を用い、このG
aAs基板1の所定領域にSe,Teの不純物を高濃度
にドープしたn+型の活性化領域2を形成する。As a substrate 1, a GaAs substrate is used.
An n + -type activation region 2 doped with Se and Te impurities at a high concentration is formed in a predetermined region of the aAs substrate 1.
【0017】続いて、Sn層3を数原子層、すなわち、
膜厚0.3〜1nmのSn層3をMBE法で基板1表面
に形成する、この時の成膜条件は、基板温度500〜6
00℃、成膜速度0.1〜0.3nm/sec、真空度
は1〜5×10-10Torrである。このSn層3を設
けることにより、次工程で形成するSnO2層とGaA
s基板1とのマッチングがとられる。Subsequently, the Sn layer 3 is replaced with several atomic layers, ie,
A Sn layer 3 having a thickness of 0.3 to 1 nm is formed on the surface of the substrate 1 by the MBE method.
00 ° C., the film formation rate is 0.1 to 0.3 nm / sec, and the degree of vacuum is 1 to 5 × 10 −10 Torr. By providing the Sn layer 3, the SnO 2 layer formed in the next step and the GaAs
Matching with the s substrate 1 is performed.
【0018】その後、このSn層3上に膜厚100〜2
00nmのSnO2層4を反応性蒸着法で形成する。こ
の時の基板温度は400〜450℃、成膜速度は0.5
〜3Å/sec、O2ガス圧は4〜6×10-3Tor
r、また蒸着源はSn金属を用いた。Thereafter, a film thickness of 100 to 2
A 00 nm SnO 2 layer 4 is formed by a reactive evaporation method. At this time, the substrate temperature is 400 to 450 ° C., and the deposition rate is 0.5.
Å3Å / sec, O 2 gas pressure is 4-6 × 10 -3 Torr
r, and Sn metal was used as the evaporation source.
【0019】然る後SnO2層4上にマグネトロンスパ
ッタリング法によりBKBOからなる膜厚10〜20nm
のベース領域5を形成する。この時ターゲットはBa
0.6K0.5BiOxの粉末を図2に示す条件でN2及びO2
により仮焼成したもの用いた。成膜は基板温度400
℃、スパッタガスとしてAr+O2(O2:40〜50
%)、ガス圧4〜8Pa、入力電圧50Wで成膜速度
0.8〜12nm/minで行ない、as−grown
でTc=16Kの超電導薄膜が形成される。After that, a film thickness of 10 to 20 nm made of BKBO is formed on the SnO 2 layer 4 by magnetron sputtering.
Is formed. At this time, the target is Ba
0.6 K 0.5 BiO x powder was mixed with N 2 and O 2 under the conditions shown in FIG.
Was used. Film formation at substrate temperature 400
° C, Ar + O 2 (O 2 : 40-50) as a sputtering gas
%), A gas pressure of 4 to 8 Pa, an input voltage of 50 W, a film formation rate of 0.8 to 12 nm / min, and as-grown.
Thus, a superconducting thin film having Tc = 16K is formed.
【0020】そして、このBKBOからなるベース領域
5上に、膜厚0.5〜7nmのトンネル接合絶縁層6を
MBE法で形成する。この時の成膜条件は基板温度30
0〜400℃、真空度1〜5×10-10Torr成膜速
度は0.1〜1Å/sec、蒸着限はMgOを用いた。Then, a tunnel junction insulating layer 6 having a thickness of 0.5 to 7 nm is formed on the base region 5 made of BKBO by MBE. At this time, the film forming condition is a substrate temperature 30
The film formation rate was 0 to 400 ° C., the degree of vacuum was 1 to 5 × 10 −10 Torr, and the deposition limit was MgO.
【0021】最後に、この絶縁層6上に前述のベース領
域5と同様の方法により、BKBOからなるエミッタ領
域7を形成することにより、図1に示す超電導トランジ
スタが形成される。Finally, an emitter region 7 made of BKBO is formed on the insulating layer 6 in the same manner as the base region 5 described above, whereby the superconducting transistor shown in FIG. 1 is formed.
【0022】[0022]
【発明の効果】以上説明したように、この発明はコレク
タ領域の半導体として、酸化物半導体を用いることによ
り、コレクタとベース間を良好なオーミックコンタクト
をとることができるので、ベース・コレクタ間の障壁の
高さを低くし、コレクタへの準粒子の透過率が高くな
る。As described above, according to the present invention, by using an oxide semiconductor as a semiconductor in the collector region, a good ohmic contact can be made between the collector and the base. And the transmittance of quasiparticles to the collector increases.
【図面の簡単な説明】[Brief description of the drawings]
【図1】 この発明に係る超電導トランジスタを示す概
略断面図である。FIG. 1 is a schematic sectional view showing a superconducting transistor according to the present invention.
【図2】 この発明に用いる超電導薄膜の形成に用るパ
ウダーの仮焼成条件を示す図である。FIG. 2 is a view showing conditions for preliminarily firing powder used for forming a superconducting thin film used in the present invention.
1 基板 3 Sn層 4 コレクタ領域(酸化物半導体) 5 ベース領域 6 絶縁層 7 エミッタ領域 DESCRIPTION OF SYMBOLS 1 Substrate 3 Sn layer 4 Collector region (oxide semiconductor) 5 Base region 6 Insulating layer 7 Emitter region
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高橋 和彦 守口市京阪本通2丁目18番地 三洋電機 株式会社内 (72)発明者 善里 順信 守口市京阪本通2丁目18番地 三洋電機 株式会社内 (56)参考文献 特開 平2−111082(JP,A) 特開 平1−207981(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 39/22 H01L 39/24 H01L 39/00 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Kazuhiko Takahashi 2-18-18 Keihanhondori, Moriguchi City Sanyo Electric Co., Ltd. (72) Inventor Junnobu Yoshizato 2-18-18 Keihanhondori, Moriguchi City Sanyo Electric Co., Ltd. (56) References JP-A-2-111082 (JP, A) JP-A-1-2097981 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 39/22 H01L 39 / 24 H01L 39/00
Claims (1)
クタ領域と、この酸化錫の(001)面上にエピタキシ
ャル成長により設けられたBiBa1-xKxO2 組成の酸
化物超電導体からなるベース領域と、このベース領域上
に絶縁層を介して設けられた超電導体または金属からな
るエミッタ領域と、を備えたことを特徴とする超電導ト
ランジスタ。1. A collector region composed of a semiconductor made of tin oxide, and BiBa 1-x K x O 2 formed by epitaxial growth on a (001) plane of the tin oxide. A superconducting transistor comprising: a base region formed of an oxide superconductor having a composition; and an emitter region formed of a superconductor or a metal provided on the base region via an insulating layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124820A JP3002010B2 (en) | 1991-04-26 | 1991-04-26 | Superconducting transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3124820A JP3002010B2 (en) | 1991-04-26 | 1991-04-26 | Superconducting transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326775A JPH04326775A (en) | 1992-11-16 |
| JP3002010B2 true JP3002010B2 (en) | 2000-01-24 |
Family
ID=14894922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3124820A Expired - Fee Related JP3002010B2 (en) | 1991-04-26 | 1991-04-26 | Superconducting transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3002010B2 (en) |
-
1991
- 1991-04-26 JP JP3124820A patent/JP3002010B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04326775A (en) | 1992-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1088256C (en) | Method for producing ohmic contact and manufacturing semiconductor device provided with such ohmic contact | |
| CN1014382B (en) | Electronic device utilizing superconducting materials | |
| US4495510A (en) | Improved superconductor/semiconductor junction structures | |
| JP3002010B2 (en) | Superconducting transistor | |
| JPH08316535A (en) | Josephson device and manufacturing method thereof | |
| JP3124641B2 (en) | Superconducting device | |
| EP0371462B1 (en) | Oxide superconducting device | |
| JP3216089B2 (en) | Superconducting device manufacturing method and superconducting transistor using the same | |
| JP3282748B2 (en) | Superconducting base transistor | |
| JP2650188B2 (en) | Method of forming electrical contact between superconductor and semiconductor | |
| JP2746241B2 (en) | Alloy ohmic contact electrode and method of forming the same | |
| JPH0573353B2 (en) | ||
| JP3068905B2 (en) | Superconducting transistor | |
| JP2624666B2 (en) | Superconducting element | |
| JP3281248B2 (en) | Superconducting resonant tunneling diode element | |
| JP2944238B2 (en) | Method for forming superconductor and superconducting element | |
| JPH04328883A (en) | Superconductive device | |
| JP2950958B2 (en) | Superconducting element manufacturing method | |
| JP3329401B2 (en) | Superconducting transistor | |
| JP3121940B2 (en) | Superconducting base transistor | |
| JP3102948B2 (en) | Superconducting transistor and method of manufacturing the same | |
| JP2929084B2 (en) | Method of forming compound semiconductor low contact resistance electrode | |
| JPH05327045A (en) | Superconducting transistor | |
| JPS62195189A (en) | Superconducting three-terminal device | |
| WO1989006863A1 (en) | Method of producing semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |