Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3039541B2 - Manufacturing method of liquid crystal display device - Google Patents
[go: Go Back, main page]

JP3039541B2 - Manufacturing method of liquid crystal display device - Google Patents

Manufacturing method of liquid crystal display device

Info

Publication number
JP3039541B2
JP3039541B2 JP11034213A JP3421399A JP3039541B2 JP 3039541 B2 JP3039541 B2 JP 3039541B2 JP 11034213 A JP11034213 A JP 11034213A JP 3421399 A JP3421399 A JP 3421399A JP 3039541 B2 JP3039541 B2 JP 3039541B2
Authority
JP
Japan
Prior art keywords
substrate
film
liquid crystal
crystal display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP11034213A
Other languages
Japanese (ja)
Other versions
JPH11271750A (en
Inventor
久雄 林
芳男 鈴木
哲夫 占部
明士 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11034213A priority Critical patent/JP3039541B2/en
Publication of JPH11271750A publication Critical patent/JPH11271750A/en
Application granted granted Critical
Publication of JP3039541B2 publication Critical patent/JP3039541B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示装置の製
造方法、特に各絵素毎に分離されたレンズが形成された
液晶表示装置の製造方法に関する。
The present invention relates to a liquid crystal display device.
Manufacturing method , especially separated lenses were formed for each picture element
The present invention relates to a method for manufacturing a liquid crystal display device .

【0002】[0002]

【従来の技術】従来から液晶表示装置に使用されるスイ
ッチング素子(TFT)のパッシベーション膜としてP
SG(phospho-silicate glass)又はプラズマ窒化膜
(P−SiN膜)が用いられている。
2. Description of the Related Art Conventionally, P has been used as a passivation film of a switching element (TFT) used in a liquid crystal display device.
SG (phospho-silicate glass) or plasma nitride film (P-SiN film) is used.

【0003】特にP−SiN膜をパッシベーション膜と
して用いた場合、その機械的強度が高いため、スイッチ
ング素子をキズから守ることができると共に、スイッチ
ング素子ヘの水分の侵入を防止することができる。ま
た、水素H2 を多く含むため、水素H2 がスイッチング
素子のチャンネル領域に供給され、特性の向上につなが
るという利点を有する。
[0003] In particular, when a P-SiN film is used as a passivation film, its mechanical strength is high, so that the switching element can be protected from scratches, and the invasion of moisture into the switching element can be prevented. Further, since the hydrogen-rich H 2, hydrogen H 2 is supplied to the channel region of the switching element has the advantage that leads to improved properties.

【0004】次に、パッシベーション膜としてP−Si
N膜を用いた従来の液晶表示装置の製造方法を図17〜
図19に基いて説明する。
Next, P-Si is used as a passivation film.
FIGS. 17 to 17 show a conventional method of manufacturing a liquid crystal display device using an N film.
This will be described with reference to FIG.

【0005】まず、図17Aに示すように、ガラス等か
らなる絶縁性基板41上の所要箇所にゲートセルアライ
ン型TFTによるスイッチング素子Qを形成する。ここ
で、42は活性層、43はゲート絶縁膜、44はゲート
電極選択線である。その後、スイッチング素子Qを含む
全面に層間絶縁膜(例えばPSG)45を形成する。
First, as shown in FIG. 17A, a switching element Q of a gate cell aligned type TFT is formed at a required position on an insulating substrate 41 made of glass or the like. Here, 42 is an active layer, 43 is a gate insulating film, and 44 is a gate electrode selection line. After that, an interlayer insulating film (for example, PSG) 45 is formed on the entire surface including the switching element Q.

【0006】次に、図17Bに示すように、層間絶縁膜
45における活性層42のソース領域42s及びドレイ
ン領域42dと対応する箇所に窓46s及び46dを形
成する。
Next, as shown in FIG. 17B, windows 46s and 46d are formed in the interlayer insulating film 45 at locations corresponding to the source region 42s and the drain region 42d of the active layer 42.

【0007】次に、図17Cに示すように、全面にAl
層を形成したのち、パターニングして信号線47を形成
する。この信号線47は、窓46dを介してドレイン領
域42dと電気的に接続される。
[0007] Next, as shown in FIG.
After the layers are formed, the signal lines 47 are formed by patterning. This signal line 47 is electrically connected to drain region 42d through window 46d.

【0008】次に、図18Dに示すように、全面にバッ
ファ用の層間絶縁膜(例えばPSG)48を形成したの
ち、該層間絶縁膜48の上面にパッシベーション用のプ
ラズマ窒化膜(P−SiN膜)49を形成する。
Next, as shown in FIG. 18D, after an interlayer insulating film (for example, PSG) 48 for buffer is formed on the entire surface, a plasma nitride film (P-SiN film) for passivation is formed on the upper surface of the interlayer insulating film 48. ) 49 is formed.

【0009】次に、図18Eに示すように、ソース領域
42sと対応する箇所に、P−SiN膜49、層間絶縁
膜48及び45を夫々貫通する窓50を形成したのち、
全面に透明導電膜51を形成する。その後、該透明導電
膜51をパターニングして透明電極52を形成する。こ
のとき、透明電極52はパターニングによって各絵素毎
に分離されたかたちとなる。
Next, as shown in FIG. 18E, windows 50 penetrating through the P-SiN film 49 and the interlayer insulating films 48 and 45 are formed at positions corresponding to the source regions 42s.
A transparent conductive film 51 is formed on the entire surface. After that, the transparent conductive film 51 is patterned to form a transparent electrode 52. At this time, the transparent electrode 52 has a shape separated for each picture element by patterning.

【0010】次に、図18Fに示すように、もう一方の
絶縁性基板53上に、該基板53と上記基板41を対向
させたとき、配線部分(選択線44、信号線47等が存
在する部分)及びスイッチング素子Qと対応する箇所に
光遮蔽層54を形成する。その後、光遮蔽層54を含む
全面に対向電極55を形成する。尚、基板41の透明電
極52及び基板53上の対向電極55に対し分子配向処
理が施される。
Next, as shown in FIG. 18F, when the substrate 53 and the substrate 41 are opposed to each other on the other insulating substrate 53, wiring portions (selection lines 44, signal lines 47, etc.) are present. The light shielding layer 54 is formed at a position corresponding to the (portion) and the switching element Q. Thereafter, a counter electrode 55 is formed on the entire surface including the light shielding layer 54. The transparent electrode 52 on the substrate 41 and the counter electrode 55 on the substrate 53 are subjected to a molecular orientation treatment.

【0011】次に、図19Gに示すように、基板41と
基板53とを夫々透明電極52及び対向電極55を対向
させ、かつ図示しないスペーサを介して封着し、更に基
板41と基板53間に液晶層56を注入したのちその注
入口を封止して従来例に係る液晶表示装置Bを得る。
Next, as shown in FIG. 19G, the substrate 41 and the substrate 53 are sealed with a transparent electrode 52 and a counter electrode 55 facing each other and a spacer (not shown). After the liquid crystal layer 56 is injected, the injection port is sealed to obtain a liquid crystal display device B according to a conventional example.

【0012】[0012]

【発明が解決しようとする課題】上述の液晶表示装置B
では、マトリクス状に多数の絵素を配列し、各絵素を外
部からの信号で制御して、即ち各絵素毎に分離されて形
成された透明電極52と該透明電極52と対向して形成
された対向電極55とで液晶をON/OFFして画像を
表示する。
The above-mentioned liquid crystal display device B
In the above, a large number of picture elements are arranged in a matrix, and each picture element is controlled by an external signal, that is, a transparent electrode 52 formed separately for each picture element and facing the transparent electrode 52. The liquid crystal is turned ON / OFF with the formed counter electrode 55 to display an image.

【0013】ところで、透明電極52は、上述の如く、
各絵素毎に区切られており、必ず透明電極52のない部
分が存在する。この部分は常に光が透過するため、コン
トラストの低下を引起こす。
Incidentally, the transparent electrode 52 is, as described above,
Each pixel is separated, and there is always a portion without the transparent electrode 52. This portion always transmits light, causing a decrease in contrast.

【0014】そこで、透明電極52のない部分に対応し
て基板53内面に光遮蔽層54を形成している(図19
G参照)。特に、この液晶表示装置Bは、アクティブマ
トリクス駆動方式であるため、スイッチング素子Qを各
絵素毎に形成して構成している。そのため、スイッチン
グ素子Qと対応する箇所にも光遮蔽層54を形成するよ
うにしている。
Therefore, a light shielding layer 54 is formed on the inner surface of the substrate 53 corresponding to the portion where the transparent electrode 52 is not provided.
G). In particular, since the liquid crystal display device B employs an active matrix driving method, the switching element Q is formed for each picture element. Therefore, the light shielding layer 54 is also formed at a position corresponding to the switching element Q.

【0015】ところが、この光遮蔽層54は、光を透過
しないので、透明電極52側に到達する光量が下がって
しまう。特に、光遮蔽層54のない部分の面積の割合
(開口率)は、50%前後でしかないため、光利用率が
悪くなる。
However, since the light shielding layer 54 does not transmit light, the amount of light reaching the transparent electrode 52 is reduced. In particular, since the area ratio (opening ratio) of the portion without the light shielding layer 54 is only about 50%, the light utilization factor is deteriorated.

【0016】本発明は、このような点に鑑み成されたも
ので、入射光の損失を低減し、光利用率の高い液晶表示
装置の製造方法を提供するものである。
The present invention has been made in view of the above points, and a liquid crystal display having a high light utilization rate by reducing the loss of incident light.
It is intended to provide a method of manufacturing the device .

【0017】[0017]

【0018】[0018]

【0019】[0019]

【0020】[0020]

【0021】[0021]

【0022】[0022]

【0023】[0023]

【課題を解決するための手段】本発明は、スイッチング
素子Qを有する第1の基板1を形成する工程と、第1の
基板1に所定の間隙を介して第2の基板13を接合する
工程と、間隙内に電気光学物質16を封入する工程と、
第2の基板13上で間隙16とは反対側に透明材21
らなる溝22を形成する工程とを有する液晶表示装置の
製造方法である。
SUMMARY OF THE INVENTION The present invention relates to a switching system.
A step of forming the first substrate 1 having the element Q, a step of bonding the second substrate 13 to the first substrate 1 via a predetermined gap, and a step of sealing the electro-optical material 16 in the gap ,
Forming a groove 22 made of a transparent material 21 on a side opposite to the gap 16 on the second substrate 13.

【0024】また本発明は、上記液晶表示装置の製造方
法において、溝22を形成する工程は、透明材21を塗
布する工程と、透明材21をパターニングする工程と、
透明材21を熱処理する工程とを含む。
[0024] The present invention is the manufacturing method of the liquid crystal display device, the step of forming the groove 22, a step of applying the transparent material 21, and the step of patterning the transparent material 21,
Heat treating the transparent material 21 .

【0025】本発明は、スイッチング素子Qを有する第
1の基板1を形成する工程と、第1の基板1に所定の間
隙を介して第2の基板13を接合する工程と、間隙内に
電気光学物質16を封入する工程と、第2の基板13上
で間隙16とは反対側に第2の基板13と同一の材料か
らなる突起31を形成する工程とを有する液晶表示装置
の製造方法である。
The present invention comprises a step of forming a first substrate 1 having a switching element Q, a step of bonding a second substrate 13 to the first substrate 1 via a predetermined gap, A method for manufacturing a liquid crystal display device, comprising: a step of enclosing an optical substance 16; and a step of forming a projection 31 made of the same material as the second substrate 13 on the second substrate 13 on a side opposite to the gap 16. is there.

【0026】また本発明は、上記液晶表示装置の製造方
法において、突起31を形成する工程は、第2の基板1
3をエッチングする工程を含む。
According to the present invention, in the above-mentioned method for manufacturing a liquid crystal display device, the step of forming the projections 31 comprises the step of:
3 is etched.

【0027】[0027]

【0028】[0028]

【0029】[0029]

【0030】上述の本発明の液晶表示装置の製造方法に
よれば、第2の基板13上で間隙16とは反対側に透明
材21からなる溝22を形成することにより、溝22
よって透明電極12のない部分に入射した光を透明電極
12に導くことができる液晶表示装置を製造することが
できる。
According to the above-described manufacturing method of the liquid crystal display device of the present invention, the transparent substrate is formed on the second substrate 13 on the side opposite to the gap 16.
By forming the groove 22 made of the material 21, it is possible to manufacture a liquid crystal display device that can guide the light incident on the portion without the transparent electrode 12 to the transparent electrode 12 by the groove 22 .

【0031】上述の本発明の液晶表示装置の製造方法に
よれば、第2の基板13上で間隙16とは反対側に第2
の基板13と同一の材料からなる突起31を形成するこ
とにより、同様に突起31によって透明電極12のない
部分に入射した光を透明電極12に導くことができる液
晶表示装置を製造することができる。
According to the above-described method of manufacturing a liquid crystal display device of the present invention, the second substrate 13 is provided on the side opposite to the gap 16 on the second substrate 13.
By forming the projections 31 made of the same material as that of the substrate 13, it is possible to manufacture a liquid crystal display device that can similarly guide the light incident on the portion without the transparent electrode 12 by the projections 31 to the transparent electrode 12. .

【0032】[0032]

【発明の実施の形態】本発明の実施の形態の説明に先立
ち、本発明の参考例としてアクティブマトリクス駆動方
式における液晶表示装置及びその製造方法を説明する。
図1〜図4は、本発明の参考例に係るアクティブマトリ
クス駆動方式における液晶表示装置の製造方法を示す工
程図である。以下、順にその工程を説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Prior to the description of the embodiments of the present invention, a liquid crystal display device in an active matrix driving system and a method of manufacturing the same will be described as a reference example of the present invention.
1 to 4 are process diagrams showing a method for manufacturing a liquid crystal display device in an active matrix driving method according to a reference example of the present invention. Hereinafter, the steps will be described in order.

【0033】まず、図1Aに示すように、ガラス等から
なる透明の絶縁性基板1上の所要箇所にゲートセルアラ
イン型TFTによるスイッチング素子Qを形成する。こ
こで、図中2は多結晶シリコン薄膜からなる活性層、3
はSiO2 等からなるゲート絶縁膜、4はN型の不純物
がドープされた多結晶シリコン層からなるゲート電極選
択線である。その後、スイッチング素子Qを含む全面に
層間絶縁膜(例えばPSG)5を形成する。
First, as shown in FIG. 1A, a switching element Q of a gate cell aligned type TFT is formed at a required position on a transparent insulating substrate 1 made of glass or the like. Here, reference numeral 2 denotes an active layer made of a polycrystalline silicon thin film;
Denotes a gate insulating film made of SiO 2 or the like, and 4 denotes a gate electrode selection line made of a polycrystalline silicon layer doped with an N-type impurity. Thereafter, an interlayer insulating film (for example, PSG) 5 is formed on the entire surface including the switching element Q.

【0034】上記活性層2の形成方法として、CVD
(化学気相成長)法があるが、この方法の場合、グレイ
ンサイズが不均一でしかも表面が凹凸になるという不都
合がある。そのため、本例では、まず基板1上の膜厚が
約800Åの非晶質シリコン薄膜(多結晶シリコン薄膜
を形成したのち、Siイオンを打込んで非晶質化する)
に熱処理(例えば700℃,5〜10分)を施して10
8 個/cm3 ・sec以上の密度で核(多結晶シリコン
を成長させるための核、所謂種結晶、マイクログレイ
ン)を発生させたのち、106 個/cm3 ・sec以下
の密度で核が発生する速度に相当する温度で熱処理(例
えば600℃,5〜10時間)を行って固相成長させて
グレインサイズが均一な多結晶シリコン薄膜2にする。
As a method for forming the active layer 2, CVD is used.
Although there is a (chemical vapor deposition) method, this method has a disadvantage that the grain size is not uniform and the surface is uneven. Therefore, in this example, first, an amorphous silicon thin film having a thickness of about 800 ° on the substrate 1 (after forming a polycrystalline silicon thin film, implanting Si ions to make it amorphous).
Heat treatment (for example, 700 ° C., 5 to 10 minutes)
8 / cm 3 · sec or more density nuclei (polycrystalline silicon nuclei for growing, so-called seed crystal, micro grain) after caused the, 106 / cm 3 · sec nucleus following density A heat treatment (for example, at 600 ° C. for 5 to 10 hours) is performed at a temperature corresponding to the speed at which the particles are generated, and solid phase growth is performed to form a polycrystalline silicon thin film 2 having a uniform grain size.

【0035】通常は、非晶質シリコン薄膜に対して1回
の熱処理(例えば600℃,30時間)を施して非晶質
シリコン薄膜中のグレインを成長させて多結晶シリコン
薄膜2にするが、この場合、図5に示すように、核の発
生に時間依存性があり、最初は少しだけの核しか発生し
ないが、時間とともに急激に増加してくる。このため、
最初に発生した核のグレイン成長がそれよりも後に発生
した核よりも、その時間差分だけ大きく成長し、図6の
曲線Iに示すように、多結晶シリコン薄膜2中のグレイ
ンの大きさに大きなばらつきが生じる。この薄膜2をス
イッチング素子Qの活性層として用いると、1個のグレ
インでチャンネルができてしまったり、何個かのグレイ
ンでチャンネルができてしまったりして特性にばらつき
が生じてしまう。
Normally, the amorphous silicon thin film is subjected to one heat treatment (for example, at 600 ° C. for 30 hours) to grow grains in the amorphous silicon thin film to form the polycrystalline silicon thin film 2. In this case, as shown in FIG. 5, the generation of nuclei is time-dependent, and initially only a small number of nuclei are generated, but increase rapidly with time. For this reason,
The grain growth of the nucleus generated first grows larger by the time difference than the nucleus generated later, and as shown by the curve I in FIG. Variations occur. If the thin film 2 is used as an active layer of the switching element Q, a channel is formed by one grain, or a channel is formed by several grains, causing variations in characteristics.

【0036】そこで、本例では、上述の如く熱処理を2
段階に分けて行ない、最初の比較的高温の熱処理で均等
に核を発生させ、次の低温熱処理で徐々にグレイン成長
させることによって、図6の曲線IIに示すように、ほぼ
中位のサイズを有するグレインが薄膜2全体にわたって
均一に存するようにする。従って、本例においては、ス
イッチング素子Qの特性にばらつきが生じなくなる。ま
た、熱処理時間を見てもわかるとおり、通常は30時間
であったところ、本例では長くても10時間程度で終了
させることができる。
Therefore, in this example, as described above, the heat treatment is performed for 2 hours.
By performing nuclei evenly in the first relatively high-temperature heat treatment and gradually growing grains in the next low-temperature heat treatment, as shown by curve II in FIG. The grains have uniformity throughout the thin film 2. Therefore, in this example, the characteristics of the switching element Q do not vary. In addition, as can be seen from the heat treatment time, the time is usually 30 hours, but in this example, it can be completed in about 10 hours at most.

【0037】尚、非晶質シリコン薄膜の膜厚が800Å
よりも厚い場合、核の発生率が高くなるため、1回目の
熱処理時間を短縮させることが可能となる。また、この
熱処理でレーザアニールを用いてもよい。この場合、更
に熱処理の時間を短縮できる。
The thickness of the amorphous silicon thin film is 800 °
If it is thicker, the nucleation rate increases, so that the time of the first heat treatment can be shortened. Further, laser annealing may be used in this heat treatment. In this case, the heat treatment time can be further reduced.

【0038】また、最終的なグレインサイズとしては、
チャンネル長よりも小さい例えば5μm以下にするを可
とする。
As the final grain size,
It may be smaller than the channel length, for example, 5 μm or less.

【0039】また、2回目の熱処理後、粒界のトラップ
密度を低減化させるために、多結晶シリコン薄膜2が溶
融しない程度のエネルギをもって短波長を可とするレー
ザ(例えばエキシマレーザ)を照射するようにしてもよ
い。この場合、1000℃以上でシリコンの融点以下の
温度で行なう。このレーザアニールでは、粒界のトラッ
プ密度が減少するだけでグレインの粒径は変化しないで
そのままの状態で保持される。
After the second heat treatment, a laser (for example, an excimer laser) that emits light having a short wavelength with an energy that does not melt the polycrystalline silicon thin film 2 is applied to reduce the trap density at the grain boundaries. You may do so. In this case, the heat treatment is performed at a temperature not lower than 1000 ° C. and not higher than the melting point of silicon. In this laser annealing, only the trap density at the grain boundary is reduced, and the grain size is maintained without change.

【0040】次に、図1Bに示すように、層間絶縁膜5
における活性層2のソース領域2s及びドレイン領域2
dと対応する箇所に窓6s及び6dを形成する。
Next, as shown in FIG. 1B, the interlayer insulating film 5
Source region 2s and drain region 2 of active layer 2 in FIG.
Windows 6s and 6d are formed at locations corresponding to d.

【0041】次に、図1Cに示すように、全面にAl層
を蒸着したのち、パターニングして信号線7を形成す
る。この信号線7は、窓6dを介してドレイン領域2d
に電気的に接続される。
Next, as shown in FIG. 1C, a signal line 7 is formed by depositing an Al layer on the entire surface and then patterning it. This signal line 7 is connected to the drain region 2d through the window 6d.
Is electrically connected to

【0042】次に、図2Dに示すように、全面にバッフ
ァ用の層間絶縁膜(例えばPSG)8を例えばCVD法
等で形成したのち、該層間絶縁膜8上にパッシベーショ
ン用のプラズマ窒化膜(P−SiN膜)9を例えばCV
D法等で形成する。
Next, as shown in FIG. 2D, an interlayer insulating film (for example, PSG) 8 for a buffer is formed on the entire surface by, for example, a CVD method or the like, and a plasma nitride film (for passivation) is formed on the interlayer insulating film 8. (P-SiN film) 9 is, for example, CV
It is formed by the D method or the like.

【0043】次に、図2Eに示すように、通常、後に形
成される透明電極12を分離すべき部分にフォトレジス
ト10を形成したのち、図2Fに示すように、該フォト
レジスト10をマスクとしてP−SiN膜9と層間絶縁
膜8をエッチング除去する。即ち、P−SiN膜9をプ
ラズマエッチング(CF4 ガス)によりエッチング除去
したのち、層間絶縁膜8を希フッ酸によるウェットエッ
チングでエッチング除去する。このとき、P−SiN膜
9は、希フッ酸ではエッチング除去されないことと、層
間絶縁膜8がウエットエッチング特有の等方性エッチン
グによって除去されることから、残存するP−SiN膜
9の側端部下方に存する層間絶縁膜8が除去され、P−
SiN膜9の側端部9aが所謂オーバーハング形状とな
る。
Next, as shown in FIG. 2E, usually, a photoresist 10 is formed in a portion where a transparent electrode 12 to be formed later is to be separated, and then, as shown in FIG. 2F, the photoresist 10 is used as a mask. The P-SiN film 9 and the interlayer insulating film 8 are removed by etching. That is, after the P-SiN film 9 is removed by plasma etching (CF 4 gas), the interlayer insulating film 8 is removed by wet etching with diluted hydrofluoric acid. At this time, the P-SiN film 9 is not removed by etching with diluted hydrofluoric acid, and the interlayer insulating film 8 is removed by isotropic etching peculiar to wet etching. The interlayer insulating film 8 existing below the portion is removed, and P-
The side end 9a of the SiN film 9 has a so-called overhang shape.

【0044】次に、図3Gに示すように、全面に透明導
電膜(本例ではITO膜を使用)11をスパッタ蒸着に
より形成する。このとき、透明導電膜11は窓6sを介
してソース領域2sに電気的に接続される。また、透明
導電膜11は、P−SiN膜9のオーバーハング部9a
で切断されるため、蒸着と同時に各絵素毎に分離された
かたちとなり、膜11中、ソース領域2sに接続した部
分が透明電極12となる。このときの基板温度は、透明
導電膜11の遷移温度以下に設定してある。透明導電膜
(ITO膜)11の遷移温度が190℃〜200℃であ
るため、本例では上記基板温度を190℃以下に設定
(アニール処理)して透明導電膜11の蒸着を行なう。
Next, as shown in FIG. 3G, a transparent conductive film (ITO film is used in this example) 11 is formed on the entire surface by sputtering deposition. At this time, the transparent conductive film 11 is electrically connected to the source region 2s via the window 6s. Further, the transparent conductive film 11 is formed by an overhang portion 9 a of the P-SiN film 9.
In the film 11, a portion connected to the source region 2 s becomes a transparent electrode 12. The substrate temperature at this time is set to be equal to or lower than the transition temperature of the transparent conductive film 11. Since the transition temperature of the transparent conductive film (ITO film) 11 is 190 ° C. to 200 ° C., in this example, the substrate temperature is set to 190 ° C. or less (annealing treatment), and the transparent conductive film 11 is deposited.

【0045】次に、図3Hに示すように、透明導電膜1
1をパターニング処理して各絵素毎の完全なる分離を図
る。即ち、透明導電膜11中、信号線7上に形成されて
いる一部分を塩酸溶液等によるウエットエッチングでエ
ッチング除去する。このとき、上述の如く、基板温度を
透明導電膜11の遷移温度以下に設定して該透明導電膜
11を蒸着するようにしているため、透明導電膜11
は、図7AのX線回折強度特性からもわかるとおり、結
晶性を示すピークがないことから、膜11自体がアモル
ファス状となっており、この状態でのエッチング特性
は、下記表1に示すように、エッチングレートが高い
(エッチング液としてHCl25%水溶液を使用)。従
って、透明導電膜11に対するパターニング処理を容易
に行なうことができる。
Next, as shown in FIG.
1 is subjected to a patterning process to achieve complete separation for each picture element. That is, a part of the transparent conductive film 11 formed on the signal line 7 is removed by wet etching using a hydrochloric acid solution or the like. At this time, as described above, since the substrate temperature is set to be equal to or lower than the transition temperature of the transparent conductive film 11 and the transparent conductive film 11 is deposited, the transparent conductive film 11 is deposited.
As can be seen from the X-ray diffraction intensity characteristics in FIG. 7A, since there is no peak indicating crystallinity, the film 11 itself is amorphous, and the etching characteristics in this state are as shown in Table 1 below. And the etching rate is high (using a 25% aqueous solution of HCl as an etching solution). Therefore, the patterning process for the transparent conductive film 11 can be easily performed.

【0046】[0046]

【表1】 [Table 1]

【0047】しかし、透明導電膜11の光透過率は図8
の分光透過特性の曲線I及びIIからわかるとおり、遷移
温度以上でアニール処理したもの(曲線III ,IV)と比
して劣化すると共に、そのシート抵抗も図9のシート抵
抗特性からわかるとおり劣化する(高くなる)。
However, the light transmittance of the transparent conductive film 11 is shown in FIG.
As can be seen from the curves I and II of the spectral transmission characteristics, the sheet resistance deteriorates as compared with those annealed above the transition temperature (curves III and IV), and the sheet resistance also deteriorates as can be seen from the sheet resistance characteristics in FIG. (Will be higher).

【0048】そこで本例では透明導電膜11のパターニ
ング処理後、透明導電膜11がその遷移温度以上(即
ち、200℃以上)になるまでアニール処理する。この
アニール処理によって、透明導電膜11の光透過率は、
図8の曲線3及び4で示すレベルまで向上し、シート抵
抗も図9に示すように低下して膜質が向上する。これ
は、図7BのX線回折強度特性からもわかるとおり、透
明導電膜11の結晶化を示すピークP1 ,P2 及びP3
が存在しており、基板温度を始めから遷移温度以上(こ
こでは200℃)に設定して透明導電膜11を蒸着した
ときの特性(図7C参照)と同じ結晶化状態を示してい
るからである。
Therefore, in this example, after the transparent conductive film 11 is patterned, the transparent conductive film 11 is annealed until its transition temperature becomes equal to or higher than its transition temperature (ie, equal to or higher than 200 ° C.). By this annealing treatment, the light transmittance of the transparent conductive film 11 becomes
8, the sheet resistance is reduced as shown in FIG. 9, and the film quality is improved. This is because the peaks P 1 , P 2 and P 3 indicating the crystallization of the transparent conductive film 11 can be seen from the X-ray diffraction intensity characteristics in FIG. 7B.
And the same crystallization state as the characteristic (see FIG. 7C) when the transparent conductive film 11 is deposited by setting the substrate temperature to the transition temperature or higher (here, 200 ° C.) from the beginning. is there.

【0049】但し、基板温度を始めから遷移温度以上に
して透明導電膜11を形成した場合、確かに膜質は向上
するが、その後のパターニング特性が悪くなる。尚、パ
ターニング後のアニール処理の温度としては、200℃
〜450℃が好ましい。これは、450℃以上の場合、
スイッチング素子Qに影響を与えるおそれがあるからで
ある。
However, when the transparent conductive film 11 is formed by setting the substrate temperature to the transition temperature or higher from the beginning, the film quality is certainly improved, but the subsequent patterning characteristics are deteriorated. The temperature of the annealing treatment after patterning is 200 ° C.
~ 450 ° C is preferred. This is for 450 ° C or higher
This is because the switching element Q may be affected.

【0050】次に、図3Iに示すように、もう一方の絶
縁性基板13上の所要箇所に光遮蔽層14を形成する。
この光遮蔽層14は、この基板13と上記基板1とを対
向させたとき、配線部分(選択線4、信号線7等の部
分)及びスイッチング素子Qの部分と対応する箇所に形
成される(図4J参照)。その後、光遮蔽層14を含む
全面に対向電極15を形成する。尚、基板1上の透明電
極12及び基板13上の対向電極15に対し分子配向処
理が施される。
Next, as shown in FIG. 3I, a light shielding layer 14 is formed at a required position on the other insulating substrate 13.
When the substrate 13 and the substrate 1 are opposed to each other, the light shielding layer 14 is formed at a portion corresponding to a wiring portion (a portion of the selection line 4 and the signal line 7 and the like) and a portion of the switching element Q ( (See FIG. 4J). After that, the counter electrode 15 is formed on the entire surface including the light shielding layer 14. The transparent electrode 12 on the substrate 1 and the counter electrode 15 on the substrate 13 are subjected to a molecular orientation treatment.

【0051】次に図4Jに示すように、基板1と基板1
3とを夫々透明電極12と対向電極15を対向させ、か
つ図示しないスペーサを介して基板1と基板13間に液
晶層16を封入して本例に係る液晶表示装置Aを得る。
Next, as shown in FIG.
The liquid crystal display device A according to the present example is obtained by sealing the liquid crystal layer 16 between the substrate 1 and the substrate 13 with the transparent electrode 12 and the counter electrode 15 facing each other and via a spacer (not shown).

【0052】上述の如く、本例によれば、透明導電膜1
1の形成において、まず基板温度を、後に透明電極12
となる透明導電膜11の遷移温度以下に設定して透明導
電膜11を蒸着するようにしたので、そのパターニング
特性が向上し、その後のパターニング処理が容易にな
り、工数削減を図ることができる。
As described above, according to this example, the transparent conductive film 1
In the formation of the substrate 1, first, the substrate temperature is set, and
Since the transparent conductive film 11 is deposited at a temperature equal to or lower than the transition temperature of the transparent conductive film 11, the patterning characteristics thereof are improved, the subsequent patterning process is facilitated, and the number of steps can be reduced.

【0053】また、透明導電膜11へのパターニング処
理後、透明導電膜11がその遷移温度以上になるように
熱処理を施すようにしたので、透明導電膜11、即ち、
透明電極12の光透過率が向上し、そのシート抵抗も良
好低減化となって膜質が向上し、液晶表示装置Aの高品
質化を図ることができる。
After the patterning of the transparent conductive film 11, a heat treatment is performed so that the temperature of the transparent conductive film 11 is higher than its transition temperature.
The light transmittance of the transparent electrode 12 is improved, the sheet resistance is also reduced, the film quality is improved, and the quality of the liquid crystal display device A can be improved.

【0054】尚、本例は、通常の場合、即ち図18Eに
示すように、ソース領域42s上にP−SiN膜49、
層間絶縁膜48及び45を貫通する窓50を形成したの
ち、透明導電膜51をパターニング形成する過程におい
ても適用することができる。
In this embodiment, the P-SiN film 49 is formed on the source region 42s in a normal case, that is, as shown in FIG.
After forming the window 50 penetrating through the interlayer insulating films 48 and 45, it can be applied also in the process of patterning and forming the transparent conductive film 51.

【0055】また、スイッチング素子Q、特にその活性
層2の形成において、非晶質シリコン薄膜に対し2段階
の熱処理、即ち1回目は比較的高温、2回目はそれより
も低温で行なうようにしたので、グレインサイズがほぼ
均等化した多結晶シリコン薄膜2となり、グレインサイ
ズのばらつきによる特性のばらつきを防止することがで
きると共に、熱処理時間を大幅に短縮させることができ
る。
In the formation of the switching element Q, particularly the active layer 2, the amorphous silicon thin film is subjected to a two-step heat treatment, that is, the first heat treatment is performed at a relatively high temperature and the second heat treatment is performed at a lower temperature. As a result, the polycrystalline silicon thin film 2 has a grain size substantially equalized, so that variations in characteristics due to variations in grain size can be prevented and the heat treatment time can be significantly reduced.

【0056】また、パッシベーション用のP−SiN膜
9及びバッファ用の層間絶縁膜8を配線部分を残してエ
ッチング除去することによって、P−SiN膜9の側端
部9aをオーバーハング形状にし、更にその上面に透明
導電膜11を形成して該透明導電膜11をオーバーハン
グ部9aで分離するようにしたので、配線、特にスイッ
チング素子Q上にP−SiN膜9を残すことができ、P
−SiN膜9中の水素H2 をスイッチング素子Qに供給
することができる。従って、スイッチング素子Qのスイ
ッチング特性を向上させることができ、液晶表示装置A
の高品質化を図ることができる。
Further, the P-SiN film 9 for passivation and the interlayer insulating film 8 for buffer are removed by etching while leaving the wiring portion, so that the side end 9a of the P-SiN film 9 is overhanged. Since the transparent conductive film 11 is formed on the upper surface thereof and separated by the overhang portion 9a, the P-SiN film 9 can be left on the wiring, particularly on the switching element Q,
Hydrogen H 2 in -SiN film 9 can be supplied to the switching element Q. Therefore, the switching characteristics of the switching element Q can be improved, and the liquid crystal display device A
Quality can be improved.

【0057】また、本例では、ソース領域2sから透明
電極12が形成される領域にかけて層間絶縁層8とP−
SiN膜9を除去するため、ソース領域2s上の段差が
低くなってステップカバレージが良好となる。従って、
透明導電膜11を形成したとき、ソース領域2s上での
断切れは生じなくなり、液晶表示装置Aの高信頼性を図
ることができる。
In this embodiment, the interlayer insulating layer 8 and the P-type layer are formed from the source region 2s to the region where the transparent electrode 12 is formed.
Since the SiN film 9 is removed, the step on the source region 2s is reduced, and the step coverage is improved. Therefore,
When the transparent conductive film 11 is formed, disconnection does not occur on the source region 2s, and high reliability of the liquid crystal display device A can be achieved.

【0058】また、図2Fにおいて残存するP−SiN
膜9の側端部をオーバーハング形状としたため、その後
の透明導電膜11の蒸着時、その蒸着と同時に透明導電
膜11を各絵素毎に分離することができる。
Further, the P-SiN remaining in FIG.
Since the side end portion of the film 9 has an overhang shape, the transparent conductive film 11 can be separated for each pixel simultaneously with the subsequent deposition of the transparent conductive film 11 at the time of deposition.

【0059】上述の参考例でも、図19Gに示した従来
例の液晶表示装置Bと同様に、マトリクス状に多数の絵
素を配列し、各絵素を外部からの信号で制御して、即ち
各絵素毎に分離されて形成された透明電極12と該透明
電極12と対向して形成された対向電極15とで液晶を
ON/OFFして画像を表示している。この透明電極1
2は各絵素毎に区切られており、前述のように必ず透明
電極12のない部分が存在し、この部分では常に光が透
過するため、コントラストの低下を引起こす。そこで、
上述の参考例でも、透明電極12のない部分に対応して
基板13内面に光遮蔽層14を形成している(図4J参
照)。さらにアクティブマトリクス駆動方式であるた
め、スイッチング素子Qを各絵素毎に形成したスイッチ
ング素子Qと対応する箇所にも光遮蔽層14を形成する
ようにしている。この光遮蔽層14は光を透過しないの
で、透明電極12側に到達する光量が下がり、前述のよ
うに光利用率が悪くなる。
In the above-described reference example, similarly to the conventional liquid crystal display device B shown in FIG. 19G, a large number of picture elements are arranged in a matrix and each picture element is controlled by an external signal. The liquid crystal is turned on / off by a transparent electrode 12 formed separately for each picture element and a counter electrode 15 formed opposite to the transparent electrode 12 to display an image. This transparent electrode 1
2 is divided for each picture element, and as described above, there is always a portion without the transparent electrode 12, and light always passes through this portion, which causes a decrease in contrast. Therefore,
Also in the above reference example, the light shielding layer 14 is formed on the inner surface of the substrate 13 corresponding to the portion where the transparent electrode 12 is not provided (see FIG. 4J). Further, because of the active matrix driving method, the light shielding layer 14 is formed also at a position corresponding to the switching element Q in which the switching element Q is formed for each picture element. Since the light shielding layer 14 does not transmit light, the amount of light reaching the transparent electrode 12 side is reduced, and the light utilization is deteriorated as described above.

【0060】そこで、この液晶表示装置Aに本発明を適
用して、この光利用率を向上させる。続いて、本発明の
実施の形態を説明する。
Therefore, the present invention is applied to the liquid crystal display device A to improve the light utilization factor. Next, an embodiment of the present invention will be described.

【0061】本発明の一実施の形態の液晶表示装置の構
成図を図10に示す。尚、図10において、前述の図1
〜図4に示した参考例の液晶表示装置と共通する構成に
ついては、同一符号を付して重複説明を省略する。
FIG. 10 shows a configuration diagram of a liquid crystal display device according to an embodiment of the present invention. It should be noted that in FIG.
4 are denoted by the same reference numerals, and redundant description is omitted.

【0062】本実施の形態においては、特に図10に示
すように、光入射側の基板13上に透明材(例えばフォ
トレジスト等)21を形成したのち、透明材21の所要
箇所に溝(凹部)22を形成する。この溝22は、2つ
の対向するテーパ部(曲面も含む)22aで構成され、
基板13内面に形成された光遮蔽層14と対応する箇所
に連続的に形成されてなる。
In this embodiment, as shown in FIG. 10, a transparent material (for example, a photoresist) 21 is formed on the substrate 13 on the light incident side, and a groove (recess) is formed in a required portion of the transparent material 21. ) 22 is formed. The groove 22 is constituted by two opposed tapered portions (including a curved surface) 22a,
It is formed continuously at a position corresponding to the light shielding layer 14 formed on the inner surface of the substrate 13.

【0063】この溝22を設けることによって、基板1
3の光遮蔽層14と対応する箇所に入射した光は、溝2
2のテーパ部22aによって屈折されて透明電極12側
に入射することとなる。従って、この溝22は光を屈折
させる所謂レンズの機能を果たし、基板13に入射した
光を全て透明電極12側に供給するため、光の利用率が
向上する。
The provision of the groove 22 allows the substrate 1
The light incident on the portion corresponding to the light shielding layer 14 of No. 3
The light is refracted by the second tapered portion 22a and enters the transparent electrode 12 side. Therefore, the groove 22 functions as a so-called lens that refracts light, and supplies all the light incident on the substrate 13 to the transparent electrode 12 side, so that the light utilization rate is improved.

【0064】具体的には、例えば図11に示すように、
厚さT=1.1mm のガラス基板13内面に幅d=1
0μmの光遮蔽層14が形成されている場合、その基板
13の上面に厚さt=1〜5μmの透明材21を形成し
たのち、該透明材21のちょうど光遮蔽層14と対応す
る位置に溝22を形成する。ここで、基板13の上方か
ら完全なる平行光が入射した場合を考えると、この溝2
2のテーパ部22aで光を屈折させるべき角度θは0.
26°で十分であり、溝22を設けることによって生じ
る光の散乱は無視できるものと考えてよい。
Specifically, for example, as shown in FIG.
The width d = 1 on the inner surface of the glass substrate 13 having a thickness T = 1.1 mm.
In the case where the light shielding layer 14 having a thickness of 0 μm is formed, a transparent material 21 having a thickness t = 1 to 5 μm is formed on the upper surface of the substrate 13, and the transparent material 21 is formed at a position corresponding to the light shielding layer 14. A groove 22 is formed. Here, considering the case where perfect parallel light is incident from above the substrate 13, the groove 2
The angle θ at which the light should be refracted by the second tapered portion 22a is 0.
26 ° is sufficient, and the scattering of light caused by providing the groove 22 can be considered to be negligible.

【0065】従って、上述したように溝22を設けるこ
とによって、透明電極12側に到達する光量の損失を低
減化でき、開口率を見かけ上、向上させることができ
る。しかも本実施の形態に係る液晶表示装置Aにおい
て、溝22が形成されている面を常に光源側に向けるこ
とによって、画像のぼけも全く生じなくなる。また、高
解像度化も可能となる。
Therefore, by providing the groove 22 as described above, the loss of the amount of light reaching the transparent electrode 12 can be reduced, and the aperture ratio can be apparently improved. Moreover, in the liquid crystal display device A according to the present embodiment, by always directing the surface on which the groove 22 is formed to the light source side, no image blur occurs at all. Also, higher resolution can be achieved.

【0066】次に、溝22の形成方法を図12〜図14
に基いて説明する。まず第1の方法は、図12Aに示す
ように、基板13上に可視光を透過するフォトレジスト
21Aを形成したのち、図12Bに示すように、後に光
遮蔽層が形成される部分に対応する箇所をフォトマスク
等を使用してパターニング除去(露光、現像)する。こ
のとき、開口側端部21Aa間の距離mが後に形成され
る光遮蔽層14の幅(二点鎖線で示す)よりも小さくな
るようにパターニングする。
Next, a method of forming the groove 22 will be described with reference to FIGS.
It will be described based on FIG. First, as shown in FIG. 12A, a first method forms a photoresist 21A that transmits visible light on a substrate 13 as shown in FIG. 12A, and then corresponds to a portion where a light shielding layer is to be formed later, as shown in FIG. 12B. The portion is subjected to patterning removal (exposure and development) using a photomask or the like. At this time, the patterning is performed so that the distance m between the opening side end portions 21Aa is smaller than the width (indicated by a two-dot chain line) of the light shielding layer 14 to be formed later.

【0067】次いで、図12Cに示すように、150℃
〜200℃で熱処理する。このとき、レジスト21Aの
開口側端部21Aaが熱溶融による変形によって図示の
如くほぼテーパ状又は曲面状となって溝22が形成され
る。尚、テーパ部22a間の距離が広くなってしまった
場合は、図13に示すように、更にSiO2 膜23をC
VD法又はスパッタ法で形成すれば、SiO2 膜23上
に形成された溝24のテーパ部24a間の距離を狭める
ことができる。
Then, as shown in FIG.
Heat treatment at ~ 200 ° C. At this time, the opening 21Aa of the resist 21A is deformed due to the thermal melting to have a substantially tapered or curved shape as shown in the drawing to form the groove 22. In the case where the distance between the tapered portion 22a has become widely, as shown in FIG. 13, further SiO 2 film 23 C
If formed by the VD method or the sputtering method, the distance between the tapered portions 24a of the grooves 24 formed on the SiO 2 film 23 can be reduced.

【0068】次に、溝22の形成方法の第2の方法は、
図14Aに示すように、予め内面に光遮蔽層14を形成
した基板13の上面にネガレジスト21Bを形成したの
ち、基板13の内面側(光遮蔽層14が形成されている
面)から光を照射してネガレジスト21Bを感光させ
る。このとき、光遮蔽層14に対応する部分にも光の回
折現象によって、弱い光が照射され、結果的に、図14
Bに示すように、レジスト21Bの光遮蔽層14と対応
する箇所がテーパあるいは曲面をもつ凹状に現像されて
溝22が形成される。この場合、光の回折効果を利用す
るため、非常に幅の狭い溝22を得ることができる。
Next, a second method of forming the groove 22 is as follows.
As shown in FIG. 14A, after a negative resist 21B is formed on the upper surface of the substrate 13 on which the light shielding layer 14 has been formed in advance, light is emitted from the inner surface side of the substrate 13 (the surface on which the light shielding layer 14 is formed). Irradiation exposes the negative resist 21B. At this time, a portion corresponding to the light shielding layer 14 is also irradiated with weak light due to the light diffraction phenomenon.
As shown in FIG. 2B, a portion corresponding to the light shielding layer 14 of the resist 21B is developed into a tapered or curved concave shape to form a groove 22. In this case, a very narrow groove 22 can be obtained because the light diffraction effect is used.

【0069】上述の2つの方法において、レジスト21
A又は21Bと基板13とのエッチングレートを同じに
してスパッタエッチングすれば、即ちレジスト21A又
は21Bがなくなるまでエッチバックすれば、基板13
上面がレジスト21A又は21Bの形状を踏襲するた
め、基板13自体に溝22を形成することが可能とな
る。
In the above two methods, the resist 21
If the etching rate of A or 21B and the substrate 13 is the same and the sputter etching is performed, that is, if the etch back is performed until the resist 21A or 21B disappears, the substrate 13 is removed.
Since the upper surface follows the shape of the resist 21A or 21B, the groove 22 can be formed in the substrate 13 itself.

【0070】尚、レジスト21A又は21Bとしては、
可視光領域を透過する例えば透明のDeepUV用レジ
ストが好ましい。
Incidentally, as the resist 21A or 21B,
For example, a transparent DeepUV resist that transmits a visible light region is preferable.

【0071】また、図12の第1の方法において、レジ
スト21Aの代わりに低融点軟化材を使用し、該低融点
軟化材をフォトレジスト法でパターニングしたのち、上
記低融点軟化材上のフォトレジストを剥離し、更に低融
点軟化材を軟化させて溝22を形成するようにしてもよ
い。
In the first method shown in FIG. 12, a low melting point softening material is used in place of the resist 21A, and the low melting point softening material is patterned by a photoresist method. And the groove 22 may be formed by further softening the low melting point softening material.

【0072】次に、本発明の他の実施の形態を示す。上
述の実施の形態では、基板13上に溝22を形成して光
の利用率を向上させるようにしたが、本実施の形態で
は、図15に示すように、基板13上に両側にテーパ部
31aを有する突起(凸部)31を設ける。尚、図15
において、図4J及び図10と共通する構成は同一符号
を付して重複説明を省略する。
Next, another embodiment of the present invention will be described. In the above-described embodiment, the groove 22 is formed on the substrate 13 to improve the light utilization rate. However, in this embodiment, as shown in FIG. A projection (projection) 31 having 31a is provided. Note that FIG.
In FIG. 4, components common to those in FIGS. 4J and 10 are denoted by the same reference numerals, and redundant description is omitted.

【0073】この場合、図面上、左側に存するテーパ部
31alに入射した光l1は、右方向に屈折されて、光
遮蔽層14を隔てた右側の透明電極12r側に入射し、
反対に右側に存するテーパ部31arに入射した光l2
は、左側の透明電極12lに入射するため、先の実施の
形態の図10に示した溝22と同様に、光の利用率が向
上する。
In this case, the light 11 incident on the tapered portion 31al existing on the left side in the drawing is refracted rightward and is incident on the right transparent electrode 12r side with the light shielding layer 14 interposed therebetween.
Conversely, light l2 incident on the tapered portion 31ar existing on the right side
Is incident on the transparent electrode 12l on the left side, so that the light utilization rate is improved, similarly to the groove 22 shown in FIG. 10 in the above embodiment.

【0074】この突起31の形成方法としては、まず図
16Aに示すように、基板13上に該基板13のエッチ
ングレートとそのレートが異なる例えばP−SiN膜3
2を形成したのち、P−SiN膜32の光遮蔽層14
(図16では図示せず)と対応する箇所にフォトレジス
ト33を形成する。その後、フォトレジスト33をマス
クとしてP−SiN膜32に対しプラズマエッチングを
行なう。このとき、P−SiN膜32の方が基板13よ
りもエッチングレートが高いため、早くエッチングさ
れ、基板13へのエッチングが開始されたと同時にフォ
トレジスト33下方に存する部分にもエッチングが進
み、最終的に図16Bに示すように、基板13上に両面
がテーパ状となされた突起31が形成される。尚、この
突起31の大きさは非常に小さく、例えば高さhが約
0.3μm、横幅Dが約10μmのレベルである。
As a method of forming the projections 31, first, as shown in FIG. 16A, a P-SiN film 3 having a different etching rate from the etching rate of the substrate 13 is formed on the substrate 13.
2 is formed, and the light shielding layer 14 of the P-SiN film 32 is formed.
A photoresist 33 is formed at a location corresponding to (not shown in FIG. 16). Thereafter, the P-SiN film 32 is subjected to plasma etching using the photoresist 33 as a mask. At this time, since the etching rate of the P-SiN film 32 is higher than that of the substrate 13, the P-SiN film 32 is etched earlier. As shown in FIG. 16B, a projection 31 having both sides tapered is formed on the substrate 13. The size of the projection 31 is very small, for example, the height h is about 0.3 μm and the width D is about 10 μm.

【0075】そして、図15に示すように、突起31と
共に光遮蔽層14上に頂角ψがやや鋭角となされた断面
ほぼ二等辺三角形状の光反射層34を設ければ、突起3
1近傍から斜め方向に入射した光l3を透明電極12側
に反射させることができ、光の利用率をより向上させる
ことができる。
Then, as shown in FIG. 15, when the light reflecting layer 34 having a nearly acute isosceles triangular cross section with the vertex angle や slightly formed on the light shielding layer 14 together with the protrusion 31,
Light 13 incident obliquely from near 1 can be reflected to the transparent electrode 12 side, and the light utilization rate can be further improved.

【0076】尚、上述の液晶表示装置Aでは、透明電極
膜11としてITO膜を使用したが、その他SnO2
(ネサ膜)、ZnO膜を透明電極膜11に使用すること
も可能である。
In the above-mentioned liquid crystal display device A, an ITO film is used as the transparent electrode film 11, but an SnO 2 film (Nesa film) or a ZnO film may be used as the transparent electrode film 11.

【0077】本発明の液晶表示装置の製造方法は、上述
の実施の形態に限定されるものではなく、本発明の要旨
を逸脱しない範囲でその他様々な構成が取り得る。
The manufacturing method of the liquid crystal display device of the present invention is not limited to the above-described embodiment, and may take various other configurations without departing from the gist of the present invention.

【0078】[0078]

【発明の効果】上述の本発明によれば、基板に接して外
光の入射側に画素毎のレンズを形成することにより、入
射光の損失を低減して液晶表示装置の光利用率を向上す
ることができる。
According to the present invention described above, by forming a lens for each pixel on the incident side of external light in contact with the substrate, the loss of incident light is reduced and the light utilization of the liquid crystal display device is improved. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】A〜C 本発明の参考例に係る液晶表示装置の
製造方法を示す工程図である。
1A to 1C are process diagrams showing a method for manufacturing a liquid crystal display device according to a reference example of the present invention.

【図2】D〜F 本発明の参考例に係る液晶表示装置の
製造方法を示す工程図である。
FIGS. 2A to 2F are process diagrams showing a method for manufacturing a liquid crystal display device according to a reference example of the present invention.

【図3】G〜I 本発明の参考例に係る液晶表示装置の
製造方法を示す工程図である。
FIG. 3 is a process diagram showing a method for manufacturing a liquid crystal display device according to a reference example of the present invention.

【図4】J 本発明の参考例に係る液晶表示装置の製造
方法を示す工程図である。
FIG. 4 is a process chart showing a method for manufacturing a liquid crystal display device according to a reference example of the present invention.

【図5】グレイン発生速度のアニール時間依存性を示す
特性図である。
FIG. 5 is a characteristic diagram showing an annealing time dependency of a grain generation rate.

【図6】サイズ毎における単位面積当たりのグレインの
個数を示す特性図である。
FIG. 6 is a characteristic diagram showing the number of grains per unit area for each size.

【図7】透明導電膜の結晶状態をX線回折により示す特
性図である。 A 基板温度を遷移温度以下に設定して透明導電膜を蒸
着した場合である。 B 蒸着後遷移温度以上でアニール処理した場合であ
る。 C 基板温度を遷移温度以上に設定して透明導電膜を蒸
着した場合である。
FIG. 7 is a characteristic diagram showing a crystal state of a transparent conductive film by X-ray diffraction. A: The case where the transparent conductive film is deposited by setting the substrate temperature to the transition temperature or lower. B: This is a case where annealing is performed at a transition temperature or higher after vapor deposition. C: The case where the transparent conductive film is deposited by setting the substrate temperature to the transition temperature or higher.

【図8】透明導電膜の分光透過特性を示す特性図であ
る。
FIG. 8 is a characteristic diagram showing spectral transmission characteristics of a transparent conductive film.

【図9】シート抵抗のアニール温度依存性を示す特性図
である。
FIG. 9 is a characteristic diagram showing annealing temperature dependence of sheet resistance.

【図10】本発明の一実施の形態の液晶表示装置を示す
構成図である。
FIG. 10 is a configuration diagram illustrating a liquid crystal display device according to an embodiment of the present invention.

【図11】図10の要部を示す拡大図である。FIG. 11 is an enlarged view showing a main part of FIG. 10;

【図12】溝の形成方法の第1の方法を示す工程図であ
る。
FIG. 12 is a process chart showing a first method of forming a groove.

【図13】テーパ部間の距離を狭める方法を示す構成図
である。
FIG. 13 is a configuration diagram illustrating a method of reducing a distance between tapered portions.

【図14】溝の形成方法の第2の方法を示す工程図であ
る。
FIG. 14 is a process chart showing a second method of forming a groove.

【図15】光の利用率を向上させた他の実施の形態を示
す構成図である。
FIG. 15 is a configuration diagram showing another embodiment in which the utilization factor of light is improved.

【図16】突起の形成方法を示す工程図である。FIG. 16 is a process chart showing a method of forming a projection.

【図17】A〜C 従来例を示す工程図である。17A to 17C are process diagrams showing a conventional example.

【図18】D〜F 従来例を示す工程図である。18A to 18F are process diagrams showing a conventional example.

【図19】G 従来例を示す工程図である。FIG. 19 is a process drawing showing a conventional example.

【符号の説明】[Explanation of symbols]

1,13 絶縁性基板、2 活性層、2s ソース領
域、2d ドレイン領域、3 ゲート絶縁膜、4 ゲー
ト電極、5,8 層間絶縁膜、7 信号線、9 P−S
iN膜、11 透明導電膜、12 透明電極、14 光
遮蔽層、15 対向電極、16 液晶層、21 透明
材、22 溝、31 突起、A 液晶表示装置、Q ス
イッチング素子
1, 13 insulating substrate, 2 active layer, 2s source region, 2d drain region, 3 gate insulating film, 4 gate electrode, 5, 8 interlayer insulating film, 7 signal line, 9 PS
iN film, 11 transparent conductive film, 12 transparent electrode, 14 light shielding layer, 15 counter electrode, 16 liquid crystal layer, 21 transparent material, 22 groove, 31 protrusion, A liquid crystal display device, Q switching element

───────────────────────────────────────────────────── フロントページの続き (72)発明者 河村 明士 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (56)参考文献 特開 平3−166518(JP,A) 特開 平2−251902(JP,A) 特開 平10−177104(JP,A) 特開 平9−101401(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1335 G02F 1/1333 500 G02F 1/1368 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Meiji Kawamura 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (56) References JP-A-3-166518 (JP, A) JP-A JP-A-2-251902 (JP, A) JP-A-10-177104 (JP, A) JP-A-9-101401 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1 / 1335 G02F 1/1333 500 G02F 1/1368

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 スイッチング素子を有する第1の基板を
形成する工程と、 上記第1の基板に所定の間隙を介して第2の基板を接合
する工程と、 上記間隙内に電気光学物質を封入する工程と、 上記第2の基板上で上記間隙とは反対側に透明材からな
を形成する工程とを有することを特徴とする液晶表
示装置の製造方法。
A step of forming a first substrate having a switching element ; a step of bonding a second substrate to the first substrate via a predetermined gap; and enclosing an electro-optical material in the gap. And forming a groove made of a transparent material on the second substrate on the side opposite to the gap.
【請求項2】 上記を形成する工程は、上記透明材
塗布する工程と、該透明材をパターニングする工程と、
透明材を熱処理する工程とを含むことを特徴とする
求項1に記載の液晶表示装置の製造方法。
2. A step of forming the groove includes the steps of applying the transparent material, a step of patterning the transparent material,
which comprises a step of heat-treating the transparent material
The method for manufacturing a liquid crystal display device according to claim 1 .
【請求項3】 スイッチング素子を有する第1の基板を
形成する工程と、 上記第1の基板に所定の間隙を介して第2の基板を接合
する工程と、 上記間隙内に電気光学物質を封入する工程と、 上記第2の基板上で上記間隙とは反対側に該第2の基板
と同一の材料からなる突起を形成する工程とを有するこ
とを特徴とする液晶表示装置の製造方法。
3. A step of forming a first substrate having a switching element , a step of bonding a second substrate to the first substrate via a predetermined gap, and enclosing an electro-optical material in the gap. And forming a protrusion made of the same material as the second substrate on the second substrate on the side opposite to the gap.
【請求項4】 上記突起を形成する工程は、上記第2の
基板をエッチングする工程を含むことを特徴とする請求
項3に記載の液晶表示装置の製造方法。
Wherein the step of forming the projections, claims characterized in that it comprises a step of etching the second substrate
Item 4. The method for manufacturing a liquid crystal display device according to item 3 .
JP11034213A 1999-02-12 1999-02-12 Manufacturing method of liquid crystal display device Expired - Lifetime JP3039541B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11034213A JP3039541B2 (en) 1999-02-12 1999-02-12 Manufacturing method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11034213A JP3039541B2 (en) 1999-02-12 1999-02-12 Manufacturing method of liquid crystal display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP30516989A Division JP3077810B2 (en) 1989-11-25 1989-11-25 Manufacturing method of liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH11271750A JPH11271750A (en) 1999-10-08
JP3039541B2 true JP3039541B2 (en) 2000-05-08

Family

ID=12407889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11034213A Expired - Lifetime JP3039541B2 (en) 1999-02-12 1999-02-12 Manufacturing method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3039541B2 (en)

Also Published As

Publication number Publication date
JPH11271750A (en) 1999-10-08

Similar Documents

Publication Publication Date Title
JP6526778B2 (en) Display panel, electronic equipment
JPH07118443B2 (en) Manufacturing method of semiconductor device
JPH01241862A (en) Manufacture of display device
JP3344418B2 (en) Exposure device, semiconductor thin film, thin film transistor, liquid crystal display device, EL display device and method of manufacturing the same
US5567967A (en) Semiconductor device having a crystallized island semiconductor layer
JP4299308B2 (en) LASER DEVICE AND METHOD FOR MANUFACTURING THIN FILM TRANSISTOR USING THE SAME
JP2000260709A (en) Semiconductor thin film crystallization method and semiconductor device using the same
US7651900B2 (en) Mask for making polysilicon structure, method of making the same, and method of making thin film transistor using the same
KR100380895B1 (en) Liquid crystal display device and method of manufacturing the same
JP3039541B2 (en) Manufacturing method of liquid crystal display device
JPH10161151A (en) Active matrix type liquid crystal display device and manufacturing method thereof
JP3362689B2 (en) Method for manufacturing polycrystalline semiconductor and method for manufacturing liquid crystal display device
JP3077810B2 (en) Manufacturing method of liquid crystal display device
JP2809152B2 (en) Method for manufacturing thin film transistor
JP4249886B2 (en) Method for manufacturing thin film semiconductor device
JP2000260710A (en) Semiconductor device manufacturing method and annealing apparatus
JPH11135797A (en) Shape processing method of laminated film and method of manufacturing thin film transistor using the same
JP2776411B2 (en) Forward staggered thin film transistor and method of manufacturing the same
JPH1187724A (en) Method for manufacturing semiconductor device
KR100317636B1 (en) A thin film transister, Semiconduct layer of a thin film transister and fabricating the same
JPH09133928A5 (en)
KR100840323B1 (en) Thin film transistor substrate for reflective liquid crystal display device and manufacturing method thereof
JP2003229573A (en) Semiconductor device and method of manufacturing the same
JP4514908B2 (en) Manufacturing method of semiconductor device
KR20090073479A (en) Array substrate for liquid crystal display device and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080303

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090303

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100303

Year of fee payment: 10