Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3077810B2 - Manufacturing method of liquid crystal display device - Google Patents
[go: Go Back, main page]

JP3077810B2 - Manufacturing method of liquid crystal display device - Google Patents

Manufacturing method of liquid crystal display device

Info

Publication number
JP3077810B2
JP3077810B2 JP30516989A JP30516989A JP3077810B2 JP 3077810 B2 JP3077810 B2 JP 3077810B2 JP 30516989 A JP30516989 A JP 30516989A JP 30516989 A JP30516989 A JP 30516989A JP 3077810 B2 JP3077810 B2 JP 3077810B2
Authority
JP
Japan
Prior art keywords
film
transparent conductive
substrate
conductive film
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP30516989A
Other languages
Japanese (ja)
Other versions
JPH03166518A (en
Inventor
久雄 林
芳男 鈴木
哲夫 占部
明士 河村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=17941896&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3077810(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP30516989A priority Critical patent/JP3077810B2/en
Publication of JPH03166518A publication Critical patent/JPH03166518A/en
Application granted granted Critical
Publication of JP3077810B2 publication Critical patent/JP3077810B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は液晶表示装置の製造方法、特に絵素に対応し
てマトリクス配列された透明電極を形成する方法に関す
る。
The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly to a method for forming transparent electrodes arranged in a matrix corresponding to picture elements.

〔発明の概要〕[Summary of the Invention]

本発明は、絵素に対応してマトリクス配列された複数
の透明電極と、これら透明電極のそれぞれにスイッチン
グ用の薄膜トランジスタが接続されてなる液晶表示装置
において、前記薄膜トランジスタを含む全面に膜中に水
素を含むパッシベーション膜を形成し、前記膜中に水素
を含むパッシベーション膜をパターニングして前記薄膜
トランジスタ上に前記膜中に水素を含むパッシベーショ
ン膜を残し、この後に遷移温度以下の温度で透明導電膜
を成膜した後、エッチングによってパターニングを行
い、次いで前記透明導電膜を遷移温度以上の温度でアニ
ール処理を行って透明電極を形成することにより、薄膜
トランジスタの特性の向上、透明導電膜のパターニング
性の向上、透明電極の光透過率の向上並びにシート抵抗
の低減化を図って、液晶表示装置の高品質化を実現でき
るようにしたものである。
The present invention relates to a liquid crystal display device comprising a plurality of transparent electrodes arranged in a matrix corresponding to picture elements, and a switching thin film transistor connected to each of these transparent electrodes. Is formed, and the passivation film containing hydrogen is patterned in the film to leave a passivation film containing hydrogen in the film on the thin film transistor, and thereafter, a transparent conductive film is formed at a temperature lower than a transition temperature. After forming the film, patterning is performed by etching, and then the transparent conductive film is annealed at a temperature equal to or higher than the transition temperature to form a transparent electrode, thereby improving the characteristics of the thin film transistor, improving the patterning property of the transparent conductive film, To improve the light transmittance of the transparent electrode and reduce the sheet resistance, the liquid It is obtained by allowing high quality of the display device.

〔従来の技術〕[Conventional technology]

従来から液晶表示装置に使用されるスイッチング素子
(TFT)のパッシベーション膜としてPSG(phospho−sil
icate glass)又はプラズマ窒化膜(P−SiN膜)が用い
られている。特にP−SiN膜をパッシベーション膜とし
て用いた場合、その機械的強度が高いため、スイッチン
グ素子をキズから守ることができると共に、スイッチン
グ素子への水分の侵入を防止することができる。また、
水素(H2)を多く含むため、水素(H2)がスイッチング
素子のチャンネル領域に供給され、特性の向上につなが
るという利点を有する。
Conventionally, PSG (phospho-silicon) has been used as a passivation film for switching elements (TFTs) used in liquid crystal display devices.
icate glass) or a plasma nitride film (P-SiN film). In particular, when a P-SiN film is used as a passivation film, its mechanical strength is high, so that the switching element can be protected from scratches and moisture can be prevented from entering the switching element. Also,
Since a large amount of hydrogen (H 2 ) is contained, hydrogen (H 2 ) is supplied to the channel region of the switching element, which has the advantage of improving characteristics.

次に、パッシベーション膜としてP−SiN膜を用いた
従来の液晶表示装置の製造方法を第14図に基いて説明す
る。
Next, a method of manufacturing a conventional liquid crystal display device using a P-SiN film as a passivation film will be described with reference to FIG.

まず、第14図Aに示すように、ガラス等からなる絶縁
性基板(41)上の所要箇所にゲートセルアライン型TFT
によるスイッチング素子(Q)を形成する。ここで、
(42)は活性層、(43)はゲート絶縁膜、(44)はゲー
ト電極(選択線)である。その後、スイッチング素子
(Q)を含む全面に層間絶縁膜(例えばPSG)(45)を
形成する。
First, as shown in FIG. 14A, a gate cell-aligned TFT is placed at a required position on an insulating substrate (41) made of glass or the like.
To form a switching element (Q). here,
(42) is an active layer, (43) is a gate insulating film, and (44) is a gate electrode (selection line). After that, an interlayer insulating film (for example, PSG) (45) is formed on the entire surface including the switching element (Q).

次に、第14図Bに示すように、層間絶縁膜(45)にお
ける活性層(42)のソース領域(42s)及びドレイン領
域(42d)と対応する箇所に窓(46s)及び(46d)を形
成する。
Next, as shown in FIG. 14B, windows (46s) and (46d) are formed at positions corresponding to the source region (42s) and the drain region (42d) of the active layer (42) in the interlayer insulating film (45). Form.

次に、第14図Cに示すように、全面にAl層を形成した
のち、パターニングして信号線(47)を形成する。この
信号線(47)は、窓(46d)を介してドレイン領域(42
d)と電気的に接続される。
Next, as shown in FIG. 14C, after forming an Al layer on the entire surface, patterning is performed to form a signal line (47). This signal line (47) is connected to the drain region (42) through the window (46d).
electrically connected to d).

次に、第14図Dに示すように、全面にバッファ用の層
間絶縁膜(例えばPSG)(48)を形成したのち、該層間
絶縁膜(48)の上面にパッシベーション用のプラズマ窒
化膜(P−SiN膜)(49)を形成する。
Next, as shown in FIG. 14D, after forming an interlayer insulating film (for example, PSG) (48) for buffer on the entire surface, a plasma nitride film (P) for passivation is formed on the upper surface of the interlayer insulating film (48). -SiN film) (49) is formed.

次に、第14図Eに示すように、ソース領域(42s)と
対応する箇所に、P−SiN膜(49)、層間絶縁膜(48)
及び(45)を夫々貫通する窓(50)を形成したのち、全
面に透明導電膜(51)を形成する。その後、該透明導電
膜(51)をパターニングして透明電極(52)を形成す
る。このとき、透明電極(52)はパターニングによって
各絵素毎に分離されたかたちとなる。
Next, as shown in FIG. 14E, a P-SiN film (49) and an interlayer insulating film (48) are formed at positions corresponding to the source region (42s).
After forming a window (50) penetrating through each of (45) and (45), a transparent conductive film (51) is formed on the entire surface. Thereafter, the transparent conductive film (51) is patterned to form a transparent electrode (52). At this time, the transparent electrode (52) has a shape separated for each picture element by patterning.

次に、第14図Fに示すように、もう一方の絶縁性基板
(53)上に、該基板(53)と上記基板(41)を対向させ
たとき、配線部分(選択線(44)、信号線(47)等が存
在する部分)及びスイッチング素子(Q)と対応する箇
所に光遮蔽層(54)を形成する。その後、光遮蔽層(5
4)を含む全面に対向電極(55)を形成する。尚、基板
(41)上の透明電極(52)及び基板(53)上の対向電極
(55)に対し分子配向処理が施される。
Next, as shown in FIG. 14F, when the substrate (53) and the substrate (41) are opposed to each other on the other insulating substrate (53), wiring portions (selection lines (44), A light shielding layer (54) is formed at a position corresponding to the portion where the signal line (47) and the like are present) and the switching element (Q). Then, the light shielding layer (5
A counter electrode (55) is formed on the entire surface including 4). The transparent electrode (52) on the substrate (41) and the counter electrode (55) on the substrate (53) are subjected to a molecular orientation treatment.

次に、第14図Gに示すように、基板(41)と基板(5
3)とを夫々透明電極(52)及び対向電極(55)を対向
させ、かつ図示しないスペーサを介して封着し、更に基
板(41)と基板(53)間に液晶層(56)を注入したのち
その注入口を封止して従来例に係る液晶表示装置(B)
を得る。
Next, as shown in FIG. 14G, the substrate (41) and the substrate (5
3) with the transparent electrode (52) and the counter electrode (55) facing each other and sealing via a spacer (not shown), and then injecting a liquid crystal layer (56) between the substrate (41) and the substrate (53). After that, the injection port is sealed and the liquid crystal display device (B) according to the conventional example is sealed.
Get.

〔発明が解決しようとする課題〕[Problems to be solved by the invention]

一般に、基板上に形成される透明導電膜は、スパッタ
蒸着で形成される。この際、蒸着時の基板温度により透
明導電膜の膜質が大きく変化する。即ち、基板温度を上
げて透明導電膜を蒸着すると、その膜質として光透過率
が高く、シート抵抗の低いものが得られるが、その後の
パターニング処理、即ちHCl溶液等によるエッチング処
理が困難になるという欠点がある。一方、基板温度を下
げて透明導電膜を蒸着すると、その後のパターニング処
理が容易になるが光透過率が劣化し、そのシート抵抗も
高くなるという欠点がある。その結果、従来ではパター
ニング性を重視して後者の方法、即ち基板温度を下げて
透明導電膜(51)を蒸着し、その後、パターニング処理
して透明電極(52)を形成するようにしている。そのた
め、上述の如く、膜質の悪いものを透明電極(52)とし
て使わざるを得ないのが現状である。
Generally, a transparent conductive film formed on a substrate is formed by sputter deposition. At this time, the film quality of the transparent conductive film changes greatly depending on the substrate temperature at the time of vapor deposition. That is, when a transparent conductive film is deposited by raising the substrate temperature, a film having a high light transmittance and a low sheet resistance can be obtained, but the subsequent patterning process, that is, the etching process using an HCl solution or the like becomes difficult. There are drawbacks. On the other hand, when the transparent conductive film is deposited at a lower substrate temperature, the subsequent patterning process is facilitated, but the light transmittance is deteriorated and the sheet resistance is increased. As a result, in the related art, the latter method is emphasized with emphasis on the patterning property, that is, the transparent conductive film (51) is deposited by lowering the substrate temperature, and thereafter, the transparent electrode (52) is formed by patterning. Therefore, as described above, at present, it is inevitable to use a material having poor film quality as the transparent electrode (52).

尚、膜質を重視して前者の方法、即ち基板温度を上げ
て透明導電膜(51)を形成した場合は、パターニング処
理が困難になることから、強酸を使用してパターニング
することも考えられるが、パッシベーション膜(P−Si
N膜)(49)にクラックが生じている場合、強酸が浸み
込んでAl配線(信号線(47)等)をエッチングしてしま
うという不都合があり、採用することはできない。
When the transparent conductive film (51) is formed by increasing the substrate temperature with emphasis on the film quality, the patterning process becomes difficult. Therefore, patterning using a strong acid may be considered. , Passivation film (P-Si
If a crack is generated in the N film (49), there is a disadvantage that a strong acid infiltrates and the Al wiring (the signal line (47) or the like) is etched, so that it cannot be used.

本発明は、このような点に鑑み成されたもので、その
目的とするところは、透明導電膜のパターニング性の向
上、透明電極の光透過率の向上並びにそのシート抵抗の
低減化を図ることができ、液晶表示装置の高品質化を実
現することができる液晶表示装置の製造方法を提供する
ことにある。
The present invention has been made in view of such a point, and aims at improving the patterning property of a transparent conductive film, improving the light transmittance of a transparent electrode, and reducing the sheet resistance thereof. It is an object of the present invention to provide a method of manufacturing a liquid crystal display device which can realize high quality of the liquid crystal display device.

〔課題を解決するための手段〕[Means for solving the problem]

本発明の液晶表示装置の製造方法は、絵素に対応して
マトリクス配列された複数の透明電極(12)と、これら
透明電極(12)のそれぞれにスイッチング用の薄膜トラ
ンジスタ(Q)が接続されてなる液晶表示装置(A)の
製造方法であって、前記薄膜トランジスタ(Q)を含む
全面に膜中に水素を含むパッシベーション膜(5)を形
成する工程と、前記膜中に水素を含むパッシベーション
膜(5)をパターニングして前記薄膜トランジスタ
(Q)上に前記膜中に水素を含むパッシベーション膜
(5)を残す工程と、この後に遷移温度以下の温度で透
明導電膜(11)を成膜した後、エッチングによってパタ
ーニングを行い、次いでパターニングされた前記透明導
電膜(11)を遷移温度以上の温度でアニール処理を行っ
て透明電極(12)を形成する工程とを備える。
In the method for manufacturing a liquid crystal display device according to the present invention, a plurality of transparent electrodes (12) arranged in a matrix corresponding to picture elements, and a switching thin film transistor (Q) is connected to each of the transparent electrodes (12). Forming a passivation film (5) containing hydrogen in the entire surface including the thin film transistor (Q), and a passivation film (5) containing hydrogen in the film. 5) patterning to leave a passivation film (5) containing hydrogen in the film on the thin film transistor (Q), and thereafter forming a transparent conductive film (11) at a temperature lower than the transition temperature; Patterning is performed by etching, and then the patterned transparent conductive film (11) is annealed at a temperature equal to or higher than the transition temperature to form a transparent electrode (12). With the process.

〔作用〕[Action]

上述の本発明の製造方法によれば、遷移温度以下の温
度で透明導電膜(11)を成膜した後、エッチングによっ
てパターニングを行うようにしたので、透明導電膜(1
1)へのパターニングが容易になり、工数削減を図るこ
とができる。また、その後、透明導電膜(11)が遷移温
度以上になるようにアニール処理を行なうようにしたの
で透明導電膜(11)の光透過率が向上し、そのシート抵
抗も下がって膜質が向上するため、液晶表示装置(A)
の高品質化を図ることができる。さらに、薄膜トランジ
スタ(Q)を含む全面に膜中に水素を含むパッシベーシ
ョン膜(5)を形成し、この膜中に水素を含むパッシベ
ーション膜(5)をパターニングして薄膜トランジスタ
(Q)上に膜中に水素を含むパッシベーション膜(5)
を残すようにしたので、パッシベーション膜(5)の機
械的強度が高いため、薄膜トランジスタ(Q)をキズか
ら守ることができると共に、薄膜トランジスタ(Q)へ
の水分の侵入を防止することができ、しかも水素を多く
含むため水素が薄膜トランジスタ(Q)のチャンネル領
域に供給され、薄膜トランジスタ(Q)の特性の向上に
つながるものである。
According to the above-described manufacturing method of the present invention, the transparent conductive film (11) is formed at a temperature equal to or lower than the transition temperature and then patterned by etching.
Patterning to 1) becomes easy and man-hours can be reduced. After that, since the annealing process is performed so that the transparent conductive film (11) has a temperature equal to or higher than the transition temperature, the light transmittance of the transparent conductive film (11) is improved, and the sheet resistance is also reduced to improve the film quality. Therefore, the liquid crystal display device (A)
Quality can be improved. Furthermore, a passivation film (5) containing hydrogen is formed in the film on the entire surface including the thin film transistor (Q), and the passivation film (5) containing hydrogen is patterned in the film to form a film on the thin film transistor (Q). Passivation film containing hydrogen (5)
Since the mechanical strength of the passivation film (5) is high, the thin film transistor (Q) can be protected from scratches and moisture can be prevented from entering the thin film transistor (Q). Since a large amount of hydrogen is contained, hydrogen is supplied to the channel region of the thin film transistor (Q), which leads to improvement in characteristics of the thin film transistor (Q).

〔実施例〕〔Example〕

以下、第1図〜第13図を参照しながら本発明の実施例
を説明する。
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.

第1図は、本実施例に係るアクティブマトリクス駆動
方式における液晶表示装置の製造方法を示す工程図であ
る。以下、順にその工程を説明する。
FIG. 1 is a process chart showing a method for manufacturing a liquid crystal display device in an active matrix drive system according to the present embodiment. Hereinafter, the steps will be described in order.

まず、第1図Aに示すように、ガラス等からなる透明
の絶縁性基板(1)上の所要箇所にゲートセルアライン
型TFTによるスイッチング素子(Q)を形成する。ここ
で、(2)は多結晶シリコン薄膜からなる活性層、
(3)はSiO2等からなるゲート絶縁膜、(4)はN型の
不純物がドープされた多結晶シリコン層からなるゲート
電極(選択線)である。その後、スイッチング素子
(Q)を含む全面に層間絶縁膜(例えばPSG)(5)を
形成する。
First, as shown in FIG. 1A, a switching element (Q) using a gate cell aligned type TFT is formed at a required position on a transparent insulating substrate (1) made of glass or the like. Here, (2) is an active layer made of a polycrystalline silicon thin film,
(3) is a gate insulating film made of SiO 2 or the like, and (4) is a gate electrode (selection line) made of a polycrystalline silicon layer doped with an N-type impurity. Thereafter, an interlayer insulating film (for example, PSG) (5) is formed on the entire surface including the switching element (Q).

上記活性層(2)の形成方法としてCVD(化学気相成
長)法があるが、この方法の場合、グレインサイズが不
均一でしかも表面が凹凸になるという不都合がある。そ
のため、本例では、まず基板(1)上の膜厚が約800Å
の非晶質シリコン薄膜(多結晶シリコン薄膜を形成した
のち、Siイオンを打込んで非晶質化する)に熱処理(例
えば700℃,5〜10分)を施して108ヶ/cm3・sec以上の密
度で核(多結晶シリコンを成長させるための核、所謂種
結晶、マイクログレイン)を発生させたのち、106ヶ/cm
3・sec以下の密度で核が発生する速度に相当する温度で
熱処理(例えば600℃,5〜10時間)を行って固相成長さ
せてグレインサイズが均一な多結晶シリコン薄膜(2)
にする。通常は、非晶質シリコン薄膜に対して1回の熱
処理(例えば600℃,30時間)を施して非晶質シリコン薄
膜中のグレインを成長させて多結晶シリコン薄膜(2)
にするが、この場合、第2図に示すように、核の発生に
時間依存性があり、最初は少しだけの核しか発生しない
が、時間とともに急激に増加してくる。このため、最初
に発生した核のグレイン成長がそれよりも後に発生した
核よりも、その時間差分だけ大きく成長し、第3図の曲
線Iに示すように、多結晶シリコン薄膜(2)中のグレ
インの大きさに大きなばらつきが生じる。この薄膜
(2)をスイッチング素子(Q)の活性層として用いる
と、1個のグレインでチャンネルができてしまったり、
何個かのグレインでチャンネルができてしまったりして
特性にばらつきが生じてしまう。そこで、本例では、上
述の如く熱処理を2段階に分けて行ない、最初の比較的
高温の熱処理で均等に核を発生させ、次の低温熱処理で
徐々にグレイン成長させることによって、第3図の曲線
IIに示すように、ほぼ中位のサイズを有するグレインが
薄膜(2)全体にわたって均一に存するようになる。従
って、本例においては、スイッチング素子(Q)の特性
にばらつきが生じなくなる。また、熱処理時間を見ても
わかるとおり、通常は30時間であったところ、本例では
長くても10時間程度で終了させることができる。尚、非
晶質シリコン薄膜の膜厚が800Åよりも厚い場合、核の
発生率が高くなるため、1回目の熱処理時間を短縮させ
ることが可能となる。また、この熱処理でレーザアニー
ルを用いてもよい。この場合、更に熱処理の時間を短縮
できる。また、最終的なグレインサイズとしては、チャ
ンネル長よりも小さい例えば5μm以下にするを可とす
る。また、2回目の熱処理後、粒界のトラップ密度を低
減化させるために、多結晶シリコン薄膜(2)が溶融し
ない程度のエネルギをもって短波長を可とするレーザ
(例えばエキシマレーザ)を照射するようにしてもよ
い。この場合、1000℃以上でシリコンの融点以下の温度
で行なう。このレーザアニールでは、粒界のトラップ密
度が減少するだけでグレインの粒径は変化しないでその
ままの状態で保持される。
As a method for forming the active layer (2), there is a CVD (Chemical Vapor Deposition) method, but in this method, there is a disadvantage that the grain size is not uniform and the surface is uneven. Therefore, in this example, first, the film thickness on the substrate (1) is about 800 mm.
Heat treatment (for example, at 700 ° C. for 5 to 10 minutes) on the amorphous silicon thin film (formed after forming a polycrystalline silicon thin film and then implanting Si ions into the amorphous silicon thin film) to obtain 10 8 / cm 3. After generating nuclei (nuclei for growing polycrystalline silicon, so-called seed crystals, micrograin) with a density of sec or more, 10 6 / cm
Heat treatment (for example, 600 ° C., 5 to 10 hours) at a temperature corresponding to the speed at which nuclei are generated at a density of 3 · sec or less, and solid-phase grown to make a polycrystalline silicon thin film having a uniform grain size (2)
To Normally, the amorphous silicon thin film is subjected to a single heat treatment (for example, at 600 ° C. for 30 hours) to grow grains in the amorphous silicon thin film and to form a polycrystalline silicon thin film (2).
However, in this case, as shown in FIG. 2, the generation of nuclei is time-dependent, and only a few nuclei are generated at first, but increase rapidly with time. For this reason, the grain growth of the nucleus generated first grows larger by the time difference than the nucleus generated later, and as shown by the curve I in FIG. Large variations in grain size occur. When this thin film (2) is used as an active layer of the switching element (Q), a channel is formed by one grain,
Channels are formed by several grains, causing variations in characteristics. Therefore, in this example, the heat treatment is performed in two stages as described above, the nuclei are uniformly generated by the first relatively high-temperature heat treatment, and the grains are gradually grown by the next low-temperature heat treatment, whereby the structure shown in FIG. curve
As shown in II, the grains having approximately medium size become uniform throughout the thin film (2). Therefore, in this example, the characteristics of the switching element (Q) do not vary. In addition, as can be seen from the heat treatment time, it is usually 30 hours, but in this example, it can be completed in about 10 hours at most. If the thickness of the amorphous silicon thin film is more than 800 °, the generation rate of nuclei increases, so that the time of the first heat treatment can be reduced. Further, laser annealing may be used in this heat treatment. In this case, the heat treatment time can be further reduced. The final grain size may be smaller than the channel length, for example, 5 μm or less. After the second heat treatment, in order to reduce the trap density at the grain boundaries, a laser (for example, an excimer laser) that emits light having a short wavelength with energy that does not melt the polycrystalline silicon thin film (2) may be used. It may be. In this case, the heat treatment is performed at a temperature equal to or higher than 1000 ° C. and equal to or lower than the melting point of silicon. In this laser annealing, only the trap density at the grain boundary is reduced, and the grain size is maintained without change.

次に、第1図Bに示すように、層間絶縁膜(5)にお
ける活性層(2)のソース領域(2s)及びドレイン領域
(2d)と対応する箇所に窓(6s)及び(6d)を形成す
る。
Next, as shown in FIG. 1B, windows (6s) and (6d) are formed at positions corresponding to the source region (2s) and the drain region (2d) of the active layer (2) in the interlayer insulating film (5). Form.

次に、第1図Cに示すように、全面にAl層を蒸着した
のち、パターニングして信号線(7)を形成する。この
信号線(7)は、窓(6d)を介してドレイン領域(2d)
に電気的に接続される。
Next, as shown in FIG. 1C, a signal line (7) is formed by depositing an Al layer on the entire surface and then patterning. This signal line (7) is connected to the drain region (2d) through the window (6d).
Is electrically connected to

次に、第1図Dに示すように、全面にバッファ用の層
間絶縁膜(例えばPSG)(8)を例えばCVD法等で形成し
たのち、該層間絶縁膜(8)上にパッシベーション用の
プラズマ窒化膜(P−SiN膜)(9)を例えばCVD法等で
形成する。
Next, as shown in FIG. 1D, an interlayer insulating film (for example, PSG) (8) for buffer is formed on the entire surface by, for example, a CVD method or the like, and a plasma for passivation is formed on the interlayer insulating film (8). A nitride film (P-SiN film) (9) is formed by, for example, a CVD method.

次に、第1図Eに示すように、通常、後に形成される
透明電極(12)を分離すべき部分にフォトレジスト(1
0)を形成したのち、第1図Fに示すように、該フォト
レジスト(10)をマスクとしてP−SiN膜(9)と層間
絶縁膜(8)をエッチング除去する。即ち、P−SiN膜
(9)をプラズマエッチング(CF4ガス)によりエッチ
ング除去したのち、層間絶縁膜(8)を希フッ酸による
ウェットエッチングでエッチング除去する。このとき、
P−SiN膜(9)は、希フッ酸ではエッチング除去され
ないことと、層間絶縁膜(8)がウエットエッチング特
有の等方性エッチングによって除去されることから、残
存するP−SiN膜(9)の側端部下方に存する層間絶縁
膜(8)が除去され、P−SiN膜(9)の側端部(9a)
が所謂オーバーハング形状となる。
Next, as shown in FIG. 1E, a photoresist (1) is usually placed on a portion where a transparent electrode (12) to be formed later is to be separated.
After forming (0), as shown in FIG. 1F, the P-SiN film (9) and the interlayer insulating film (8) are removed by etching using the photoresist (10) as a mask. That, after P-SiN film (9) is etched away by plasma etching (CF 4 gas), is etched away by wet etching using the interlayer insulating film (8) to dilute hydrofluoric acid. At this time,
Since the P-SiN film (9) is not removed by etching with diluted hydrofluoric acid and the interlayer insulating film (8) is removed by isotropic etching peculiar to wet etching, the remaining P-SiN film (9) is removed. The interlayer insulating film (8) existing below the side end of the P-SiN film (9) is removed.
Has a so-called overhang shape.

次に、第1図Gに示すように、全面に透明導電膜(本
例ではITO膜を使用)(11)をスパッタ蒸着により形成
する。このとき、透明導電膜(11)は窓(6s)を介して
ソース領域(2s)に電気的に接続される。また、透明導
電膜(11)は、P−SiN膜(9)のオーバーハング部(9
a)で切断されるため、蒸着と同時に各絵素毎に分離さ
れたかたちとなり、膜(11)中、ソース領域(2s)に接
続した部分が透明電極(12)となる。このときの基板温
度は、透明導電膜(11)の遷移温度以下に設定してあ
る。透明導電膜(ITO膜)(11)の遷移温度が190℃〜20
0℃であるため、本例では上記基板温度を190℃以下に設
定(アニール処理)して透明導電膜(11)の蒸着を行な
う。
Next, as shown in FIG. 1G, a transparent conductive film (in this example, an ITO film is used) (11) is formed on the entire surface by sputtering deposition. At this time, the transparent conductive film (11) is electrically connected to the source region (2s) via the window (6s). In addition, the transparent conductive film (11) has an overhang portion (9) of the P-SiN film (9).
Since it is cut in a), it is separated into individual picture elements at the same time as the vapor deposition, and the portion of the film (11) connected to the source region (2s) becomes the transparent electrode (12). At this time, the substrate temperature is set to be lower than or equal to the transition temperature of the transparent conductive film (11). Transition temperature of transparent conductive film (ITO film) (11) is 190 ℃ ~ 20
Since the temperature is 0 ° C., in this example, the above-mentioned substrate temperature is set to 190 ° C. or lower (annealing treatment), and the transparent conductive film (11) is deposited.

次に、第1図Hに示すように、透明導電膜(11)をパ
ターニング処理して各絵素毎の完全なる分離を図る。即
ち、透明導電膜(11)中、信号線(7)上に形成されて
いる一部分をHCl溶液等によるウエットエッチングでエ
ッチング除去する。このとき、上述の如く、基板温度を
透明導電膜(11)の遷移温度以下に設定して該透明導電
膜(11)を蒸着するようにしているため、透明導電膜
(11)は、第4図AのX線回折強度特性からもわかると
おり、結晶性を示すピークがないことから、膜(11)自
体がアモルファス状となっており、この状態でのエッチ
ング特性は、下表に示すように、エッチングレートが高
い(エッチング液としてHCl25%水溶液を使用)。
Next, as shown in FIG. 1H, the transparent conductive film (11) is subjected to a patterning process to achieve complete separation for each picture element. That is, in the transparent conductive film (11), a part formed on the signal line (7) is removed by wet etching using an HCl solution or the like. At this time, as described above, since the substrate temperature is set to be equal to or lower than the transition temperature of the transparent conductive film (11) and the transparent conductive film (11) is deposited, the transparent conductive film (11) becomes the fourth conductive film (11). As can be seen from the X-ray diffraction intensity characteristics in FIG. A, since there is no peak indicating crystallinity, the film (11) itself is amorphous, and the etching characteristics in this state are as shown in the table below. High etching rate (using 25% HCl aqueous solution as an etching solution).

従って、透明導電膜(11)に対するパターニング処理
を容易に行なうことができる。
Therefore, patterning of the transparent conductive film (11) can be easily performed.

しかし、透明導電膜(11)の光透過率は、第5図の分
光透過特性の曲線I及びIIからわかるとおり、遷移温度
以上でアニール処理したもの(曲線III,IV)と比して劣
化すると共に、そのシート抵抗も第6図のシート抵抗特
性からわかるとおり劣化する(高くなる)。そこで本例
では透明導電膜(11)のパターニング処理後、透明導電
膜(11)がその遷移温度以上(即ち、200℃以上)にな
るまでアニール処理する。このアニール処理によって、
透明導電膜(11)の光透過率は、第5図の曲線III及びI
Vで示すレベルまで向上し、シート抵抗も第6図に示す
ように低下して膜質が向上する。これは、第4図BのX
線回折強度特性からもわかるとおり、透明導電膜(11)
の結晶化を示すピーク(P1),(P2)から及び(P3)が
存在しており、基板温度を始めから遷移温度以上(ここ
では200℃)に設定して透明導電膜(11)を蒸着したと
きの特性(第4図C参照)と同じ結晶化状態を示してい
るからである。但し、基板温度を始めから遷移温度以上
にして透明導電膜(11)を形成した場合、確かに膜質は
向上するが、その後のパターニング特性が悪くなる。
尚、パターニング後のアニール処理の温度としては、20
0℃〜450℃が好ましい。これは、450℃以上の場合、ス
イッチング素子(Q)に影響を与えるおそれがあるから
である。
However, as can be seen from the spectral transmission characteristics curves I and II in FIG. 5, the light transmittance of the transparent conductive film (11) is deteriorated as compared with that obtained by annealing at a transition temperature or higher (curves III and IV). At the same time, the sheet resistance also deteriorates (increases) as can be seen from the sheet resistance characteristics in FIG. Therefore, in this example, after the patterning of the transparent conductive film (11), annealing is performed until the temperature of the transparent conductive film (11) becomes higher than its transition temperature (that is, 200 ° C. or higher). By this annealing process,
The light transmittance of the transparent conductive film (11) is shown by curves III and I in FIG.
V, the sheet resistance is reduced as shown in FIG. 6, and the film quality is improved. This is shown in FIG.
As can be seen from the X-ray diffraction intensity characteristics, the transparent conductive film (11)
There are peaks (P 1 ), (P 2 ) and (P 3 ) indicating crystallization of the transparent conductive film (11) by setting the substrate temperature to a transition temperature or more (here, 200 ° C.) from the beginning. ) Shows the same crystallization state as the characteristics when vapor deposition (see FIG. 4C). However, when the transparent conductive film (11) is formed by setting the substrate temperature to the transition temperature or higher from the beginning, the film quality certainly improves, but the patterning characteristics thereafter deteriorate.
The annealing temperature after patterning is 20
0 ° C to 450 ° C is preferred. This is because if the temperature is 450 ° C. or higher, the switching element (Q) may be affected.

次に、第1図Iに示すように、もう一方の絶縁性基板
(13)上の所要箇所に光遮蔽層(14)を形成する。この
光遮蔽層(14)は、この基板(13)と上記基板(1)と
を対向させたとき、配線部分(選択線(4)、信号線
(7)等の部分)及びスイッチング素子(Q)の部分と
対応する箇所に形成される(第1図J参照)。その後、
光遮蔽層(14)を含む全面に対向電極(15)を形成す
る。尚、基板(1)上の透明電極(12)及び基板(13)
上の対向電極(15)に対し分子配向処理が施される。
Next, as shown in FIG. 1I, a light shielding layer (14) is formed at a required position on the other insulating substrate (13). When the substrate (13) and the substrate (1) are opposed to each other, the light shielding layer (14) forms a wiring portion (a portion such as a selection line (4) and a signal line (7)) and a switching element (Q). ) Is formed at a location corresponding to the portion (see FIG. 1J). afterwards,
A counter electrode (15) is formed on the entire surface including the light shielding layer (14). The transparent electrode (12) on the substrate (1) and the substrate (13)
The upper counter electrode (15) is subjected to a molecular orientation treatment.

次に第1図Jに示すように、基板(1)と基板(13)
とを夫々透明電極(12)と対向電極(15)を対向させ、
かつ図示しないスペーサを介して基板(1)と基板(1
3)間に液晶層(16)を封入して本例に係る液晶表示装
置(A)を得る。
Next, as shown in FIG. 1J, the substrate (1) and the substrate (13)
With the transparent electrode (12) and the counter electrode (15) facing each other,
In addition, the substrate (1) and the substrate (1) are
3) The liquid crystal layer (16) is sealed in between to obtain the liquid crystal display device (A) according to this example.

上述の如く、本例によれば、透明導電膜(11)の形成
において、まず基板温度を、後に透明電極(12)となる
透明導電膜(11)の遷移温度以下に設定して透明導電膜
(11)を蒸着するようにしたので、そのパターニング特
性が向上し、その後のパターニング処理が容易になり、
工数削減を図ることができる。また、透明導電膜(11)
へのパターニング処理後、透明導電膜(11)がその遷移
温度以上になるように熱処理を施すようにしたので、透
明導電膜(11)、即ち、透明電極(12)の光透過率が向
上し、そのシート抵抗も良好(低減化)となって膜質が
向上し、液晶表示装置(A)の高品質化を図ることがで
きる。尚、本例は、通常の場合、即ち第14図Eに示すよ
うに、ソース領域(42s)上にP−SiN膜(49)、層間絶
縁膜(48)及び(45)を貫通する窓(50)を形成したの
ち、透明導電膜(51)をパターニング形成する過程にお
いても適用することができる。
As described above, according to this example, in forming the transparent conductive film (11), the substrate temperature is first set to be lower than or equal to the transition temperature of the transparent conductive film (11) which will later become the transparent electrode (12). Since (11) is deposited, its patterning characteristics are improved, and the subsequent patterning process is facilitated.
Man-hours can be reduced. In addition, transparent conductive film (11)
After the patterning process, the transparent conductive film (11) is subjected to a heat treatment so as to have a temperature equal to or higher than the transition temperature, so that the light transmittance of the transparent conductive film (11), that is, the transparent electrode (12) is improved. Further, the sheet resistance is also improved (reduced), the film quality is improved, and the quality of the liquid crystal display device (A) can be improved. In this example, in the normal case, that is, as shown in FIG. 14E, a window (FIG. 14E) penetrating the P-SiN film (49), the interlayer insulating films (48) and (45) on the source region (42s). After the formation of the transparent conductive film (51) after the formation of the transparent conductive film (51), the present invention can be applied to the process of patterning.

また、スイッチング素子(Q)、特にその活性層
(2)の形成において、非晶質シリコン薄膜に対し2段
階の熱処理、即ち1回目は比較的高温、2回目はそれよ
りも低温で行なうようにしたので、グレインサイズがほ
ぼ均等化した多結晶シリコン薄膜(2)となり、グレイ
ンサイズのばらつきによる特性のばらつきを防止するこ
とができると共に、熱処理時間を大幅に短縮させること
ができる。
In the formation of the switching element (Q), particularly the active layer (2), the amorphous silicon thin film is subjected to a two-step heat treatment, that is, the first heat treatment is performed at a relatively high temperature and the second heat treatment is performed at a lower temperature. As a result, the polycrystalline silicon thin film (2) has a grain size substantially equalized, so that variations in characteristics due to variations in grain size can be prevented and the heat treatment time can be significantly reduced.

また、パッシベーション用のP−SiN膜(9)及びバ
ッファ用の層間絶縁膜(8)を配線部分を残してエッチ
ング除去することによって、P−SiN膜(9)の側端部
(9a)をオーバーハング形状にし、更にその上面に透明
導電膜(11)を形成して該透明導電膜(11)をオーバー
ハング部(9a)で分離するようにしたので、配線、特に
スイッチング素子(Q)上にP−SiN膜(9)を残すこ
とができ、P−SiN膜(9)中の水素(H2)をスイッチ
ング素子(Q)に供給することができる。従って、スイ
ッチング素子(Q)のスイッチング特性を向上させるこ
とができ、液晶表示装置(A)の高品質化を図ることが
できる。また、本例では、ソース領域(2s)から透明電
極(12)が形成される領域にかけて層間絶縁層(8)と
P−SiN膜(9)を除去するため、ソース領域(2s)上
の段差が低くなってステップカバレージが良好となる。
従って、透明導電膜(11)を形成したとき、ソース領域
(2s)上での断切れは生じなくなり、液晶表示装置
(A)の高信頼性を図ることができる。また第1図Fに
おいて残存するP−SiN膜(9)の側端部をオーバーハ
ング形状としたため、その後の透明導電膜(11)の蒸着
時、その蒸着と同時に透明導電膜(11)を各絵素毎に分
離することができる。
Further, the P-SiN film (9) for passivation and the interlayer insulating film (8) for buffer are removed by etching while leaving the wiring portion, so that the side edge (9a) of the P-SiN film (9) is overlaid. The transparent conductive film (11) is formed on the hang shape, and the transparent conductive film (11) is separated at the overhang portion (9a). P-SiN film (9) can leave, can be fed hydrogen in P-SiN film (9) to (H 2) to the switching element (Q). Therefore, the switching characteristics of the switching element (Q) can be improved, and the quality of the liquid crystal display device (A) can be improved. Further, in this example, since the interlayer insulating layer (8) and the P-SiN film (9) are removed from the source region (2s) to the region where the transparent electrode (12) is formed, a step on the source region (2s) is formed. And the step coverage becomes good.
Therefore, when the transparent conductive film (11) is formed, disconnection on the source region (2s) does not occur, and high reliability of the liquid crystal display device (A) can be achieved. In addition, since the side end of the remaining P-SiN film (9) in FIG. 1F has an overhang shape, when the subsequent transparent conductive film (11) is deposited, the transparent conductive film (11) is simultaneously formed with the deposition. It can be separated for each picture element.

上記実施例は、マトリクス状に多数の絵素を配列し、
各絵素を外部からの信号で制御して、即ち各絵素毎に分
離されて形成された透明電極(12)と該透明電極(12)
と対向して形成された対向電極(15)とで液晶をON/OFF
して画像を表示する。ところで、透明電極(12)は、上
述の如く、各絵素毎に区切られており、必ず透明電極
(12)のない部分が存在する。この部分は常に光が透過
するため、コントラストの低下を引起こす。そこで本例
では、透明電極(12)のない部分に対応して基板(13)
内面に光遮蔽層(14)を形成している(第1図J参
照)。特に、本例は、アクティブマトリクス駆動方式で
あるため、スイッチング素子(Q)を各絵素毎に形成し
て構成している。そのため、スイッチング素子(Q)と
対応する箇所にも光遮蔽層(14)を形成するようにして
いる。ところが、この光遮蔽層(14)は、光を透過しな
いので、透明電極(12)側に到達する光量が下がってし
まう。特に、光遮蔽層(14)のない部分の面積の割合
(開口率)は、50%前後でしかないため、光利用率が悪
くなる。そこで、本例では、以下に示す手段により光の
利用率を向上させる。
In the above embodiment, a large number of picture elements are arranged in a matrix,
Each picture element is controlled by an external signal, that is, the transparent electrode (12) formed separately for each picture element and the transparent electrode (12)
ON / OFF the liquid crystal with the counter electrode (15) formed opposite to
To display the image. As described above, the transparent electrode (12) is divided for each picture element, and there is always a portion without the transparent electrode (12). This portion always transmits light, causing a decrease in contrast. Therefore, in this example, the substrate (13) corresponding to the part without the transparent electrode (12)
A light shielding layer (14) is formed on the inner surface (see FIG. 1J). In particular, since the present embodiment employs an active matrix driving method, a switching element (Q) is formed for each picture element. Therefore, the light shielding layer (14) is formed also at a position corresponding to the switching element (Q). However, since the light shielding layer (14) does not transmit light, the amount of light reaching the transparent electrode (12) decreases. In particular, since the area ratio (opening ratio) of the portion without the light shielding layer (14) is only about 50%, the light utilization factor is deteriorated. Therefore, in this example, the light utilization rate is improved by the following means.

即ち、第7図に示すように、光入射側の基板(13)上
に透明材(例えばフォトレジスト等)(21)を形成した
のち、透明材(21)の所要箇所に溝(22)を形成する。
この溝(22)は、2つの対向するテーパ部(曲面も含
む)(22a)で構成され、基板(13)内面に形成された
光遮蔽層(14)と対応する箇所に連続的に形成されてな
る。この溝(22)を設けることによって、基板(13)の
光遮蔽層(14)と対応する箇所に入射した光は、溝(2
2)のテーパ部(22a)によって屈折されて透明電極(1
2)側に入射することとなる。従って、上記溝(22)は
光を屈折させる所謂レンズの機能を果たし、基板(13)
に入射した光を全て透明電極(12)側に供給するため、
光の利用率が向上する。
That is, as shown in FIG. 7, a transparent material (for example, a photoresist or the like) (21) is formed on the substrate (13) on the light incident side, and a groove (22) is formed in a required portion of the transparent material (21). Form.
The groove (22) is formed of two opposed tapered portions (including a curved surface) (22a), and is continuously formed at a position corresponding to the light shielding layer (14) formed on the inner surface of the substrate (13). It becomes. By providing the groove (22), light incident on a portion of the substrate (13) corresponding to the light shielding layer (14) is
The transparent electrode (1) is refracted by the tapered portion (22a) of 2).
2) It will be incident on the side. Therefore, the groove (22) functions as a so-called lens for refracting light, and the substrate (13)
To supply all the light incident on the transparent electrode (12) side,
Light utilization is improved.

具体的な例として、例えば第8図に示すように、厚さ
T=1.1mmのガラス基板(13)内面に幅d=10μmの光
遮蔽層(14)が形成されている場合、その基板(13)の
上面に厚さt=1〜5μmの透明材(21)を形成したの
ち、該透明材(21)のちょうど光遮蔽層(14)と対応す
る位置に溝(22)を形成する。ここで、基板(13)の上
方から完全なる平行光が入射した場合を考えると、この
溝(22)のテーパ部(22a)で光を屈折させるべき角度
θは0.26゜で十分であり、溝(22)を設けることによっ
て生じる光の散乱は無視できるものと考えてよい。従っ
て、上記手段(溝(22)を設けること)によって、透明
電極(12)側に到達する光量の損失を低減化でき、開口
率を見かけ上、向上させることができる。しかも本例に
係る液晶表示装置(A)において、溝(22)が形成され
ている面を常に光源側に向けることによって、画像のぼ
けも全く生じなくなる。また、高解像度化も可能とな
る。
As a specific example, for example, as shown in FIG. 8, when a light shielding layer (14) having a width d = 10 μm is formed on the inner surface of a glass substrate (13) having a thickness T = 1.1 mm, the substrate ( After a transparent material (21) having a thickness t = 1 to 5 μm is formed on the upper surface of 13), a groove (22) is formed in the transparent material (21) at a position corresponding to the light shielding layer (14). Here, considering the case where perfect parallel light is incident from above the substrate (13), the angle θ at which the light should be refracted at the tapered portion (22a) of the groove (22) is sufficient to be 0.26 °. Light scattering caused by the provision of (22) can be considered negligible. Therefore, by the above-mentioned means (providing the groove (22)), the loss of the amount of light reaching the transparent electrode (12) side can be reduced, and the aperture ratio can be apparently improved. Moreover, in the liquid crystal display device (A) according to the present embodiment, by always directing the surface on which the groove (22) is formed to the light source side, no image blur occurs at all. Also, higher resolution can be achieved.

次に、上記溝(22)の形成方法の例を第9図〜第11図
に基いて説明する。
Next, an example of a method of forming the groove (22) will be described with reference to FIGS.

まず1つの例は、第9図Aに示すように、基板(13)
上に可視光を透過するフォトレジスト(21A)を形成し
たのち、第9図Bに示すように、後に光遮蔽層が形成さ
れる部分に対応する箇所をフォトマスク等を使用してパ
ターニング除去(露光、現像)する。このとき、開口側
端部(21Aa)間の距離mが後に形成される光遮蔽層(1
4)の幅(二点鎖線で示す)よりも小さくなるようにパ
ターニングする。次いで、第9図Cに示すように、150
℃〜200℃で熱処理する。このとき、レジスト(21A)の
開口側端部(21Aa)が熱溶融による変形によって図示の
如くほぼテーパ状又は曲面状となって溝(22)が形成さ
れる。尚、テーパ部(22a)間の距離が広くなってしま
った場合は、第10図に示すように、更にSiO2膜(23)を
CVD法又はスパッタ法で形成すれば、SiO2膜(23)上に
形成された溝(24)のテーパ部(24a)間の距離を挟め
ることができる。
First, as an example, as shown in FIG.
After a photoresist (21A) transmitting visible light is formed thereon, as shown in FIG. 9B, a portion corresponding to a portion where a light shielding layer is to be formed later is removed by patterning using a photomask or the like ( Exposure and development). At this time, the distance m between the opening-side end portions (21Aa) is equal to the light shielding layer (1
Patterning is performed so as to be smaller than the width of 4) (indicated by a two-dot chain line). Then, as shown in FIG.
Heat treatment at ℃ ~ 200 ℃. At this time, the opening side end (21Aa) of the resist (21A) becomes substantially tapered or curved as shown in FIG. When the distance between the tapered portions (22a) is increased, as shown in FIG. 10, an additional SiO 2 film (23) is formed.
If formed by the CVD method or the sputtering method, the distance between the tapered portions (24a) of the grooves (24) formed on the SiO 2 film (23) can be sandwiched.

次に、溝(22)の形成方法の他の例は第11図Aに示す
ように、予め内面に光遮蔽層(14)を形成した基板(1
3)の上面にネガレジスト(21B)を形成したのち、基板
(13)の内面側(光遮蔽層(14)が形成されている面)
から光を照射してネガレジスト(21B)を感光させる。
このとき、光遮蔽層(14)に対応する部分にも光の回折
現象によって、弱い光が照射され、結果的に、第11図B
に示すように、レジスト(21B)の光遮蔽層(14)と対
応する箇所がテーパあるいは曲面をもつ凹状に現像され
て溝(22)が形成される。この場合、光の回折効果を利
用するため、非常に幅の狭い溝(22)を得ることができ
る。
Next, as another example of the method of forming the groove (22), as shown in FIG. 11A, a substrate (1) having a light shielding layer (14) formed on the inner surface in advance.
After forming a negative resist (21B) on the upper surface of 3), the inner surface side of the substrate (13) (the surface on which the light shielding layer (14) is formed)
To expose the negative resist (21B).
At this time, the portion corresponding to the light shielding layer (14) is also irradiated with weak light by the light diffraction phenomenon, and as a result, FIG.
As shown in (1), a portion of the resist (21B) corresponding to the light shielding layer (14) is developed into a tapered or curved concave shape to form a groove (22). In this case, a very narrow groove (22) can be obtained because the diffraction effect of light is used.

上記2つの方法において、レジスト(21A)又は(21
B)と基板(13)とのエッチングレートを同じにしてス
パッタエッチングすれば、即ちレジスト(21A)又は(2
1B)がなくなるまでエッチバックすれば、基板(13)上
面がレジスト(21A)又は(21B)の形状を踏襲するた
め、基板(13)自体に溝(22)を形成することが可能と
なる。尚、レジスト(21A)又は(21B)としては、可視
光領域を透過する例えば透明のDeep UV用レジストが好
ましい。また、第9図の第1の方法において、レジスト
(21A)の代わりに低融点軟化材を使用し、該低融点軟
化材をフォトレジスト法でパターニングしたのち、上記
低融点軟化材上のフォトレジストを剥離し、更に該低融
点軟化材を軟化させて溝(22)を形成するようにしても
よい。
In the above two methods, the resist (21A) or (21
If the etching rate of the substrate (13) is the same as that of the substrate (13), the resist (21A) or (2
If the etch back is performed until 1B) disappears, the groove (22) can be formed in the substrate (13) itself because the upper surface of the substrate (13) follows the shape of the resist (21A) or (21B). As the resist (21A) or (21B), for example, a transparent Deep UV resist that transmits a visible light region is preferable. In the first method shown in FIG. 9, a low melting point softening material is used in place of the resist (21A), and the low melting point softening material is patterned by a photoresist method. And the groove (22) may be formed by further softening the low melting point softening material.

上記の例では、基板(13)上に溝(22)を形成して光
の利用率を向上させるようにしたが、その他、第12図に
示すように、基板(13)上に両側にテーパ部(31a)を
有する突起(31)を設けるようにしてもよい。この場
合、図面上、左側に存するテーパ部(31al)に入射した
光l1は、右方向に屈折されて、光遮蔽層(14)を隔てた
右側の透明電極(12r)側に入射し、反対に右側に存す
るテーパ部(31ar)に入射した光l2は、左側の透明電極
(12l)に入射するため、上記第7図で示す溝(22)の
例と同様に光の利用率が向上する。
In the above example, the groove (22) was formed on the substrate (13) to improve the light utilization efficiency. However, as shown in FIG. A projection (31) having a portion (31a) may be provided. In this case, the drawing, light l 1 incident on the tapered portion (31aL) existing in the left side is refracted to the right and enters the transparent electrode (12r) side of the right side spaced light-shielding layer (14), light l 2 incident on the tapered portion (31aR) residing whereas right, in order to enter the left side of the transparent electrode (12l), examples as well as the light utilization of the groove (22) indicated by the seventh figure improves.

この突起(31)の形成方法の一例としては、まず第13
図Aに示すように、基板(13)上に該基板(13)のエッ
チングレートとそのレートが異なる例えばP−SiN膜(3
2)を形成したのち、P−SiN膜(32)の光遮蔽層(14)
(第13図では図示せず)と対応する箇所にフォトレジス
ト(33)を形成する。その後、フォトレジスト(33)を
マスクとしてP−SiN膜(32)に対しプラズマエッチン
グを行なう。このとき、P−SiN膜(32)の方が基板(1
3)よりもエッチングレートが高いため、早くエッチン
グされ、基板(13)へのエッチングが開始されたと同時
にフォトレジスト(33)下方に存する部分にもエッチン
グが進み、最終的に第13図Bに示すように、基板(13)
上に両面がテーパ状となされた突起(31)が形成され
る。尚、この突起(31)の大きさは非常に小さく、例え
ば高さhが約0.3μm、横幅Dが約10μmのレベルであ
る。
As an example of a method of forming the projection (31),
As shown in FIG. A, for example, a P-SiN film (3) having a different etching rate from the etching rate of the substrate (13) is formed on the substrate (13).
After forming 2), light shielding layer (14) of P-SiN film (32)
A photoresist (33) is formed at a location corresponding to (not shown in FIG. 13). Thereafter, plasma etching is performed on the P-SiN film (32) using the photoresist (33) as a mask. At this time, the P-SiN film (32) is
Since the etching rate is higher than that of 3), the etching is performed earlier. At the same time as the etching of the substrate (13) is started, the etching proceeds to the portion under the photoresist (33), and finally, as shown in FIG. 13B. As the substrate (13)
A projection (31) having both sides tapered is formed thereon. The size of the projection (31) is very small, for example, the height h is about 0.3 μm and the width D is about 10 μm.

そして、第12図に示すように、上記突起(31)と共に
光遮蔽層(14)上に頂角ψがやや鋭角となされた断面ほ
ぼ二等辺三角形状の光反射層(34)を設ければ、突起
(31)近傍から斜め方向に入射した光l3を透明電極(1
2)側に反射させることができ、光の利用率をより向上
させることができる。
Then, as shown in FIG. 12, if a light reflecting layer (34) having a substantially acute isosceles triangular cross section with a slightly acute angle と is provided on the light shielding layer (14) together with the protrusions (31). , the projections (31) transparent electrode light l 3 incident in an oblique direction from the vicinity (1
2) The light can be reflected to the side, and the light utilization rate can be further improved.

尚、上記実施例は透明電極膜(11)として、ITO膜を
使用したがその他、SnO2膜(ネサ膜)、ZnO膜を利用す
ることも可能である。
In the above embodiment, an ITO film is used as the transparent electrode film (11). Alternatively, a SnO 2 film (Nesa film) or a ZnO film may be used.

〔発明の効果〕〔The invention's effect〕

本発明に係る液晶表示装置の製造方法は、薄膜トラン
ジスタを含む全面に膜中に水素を含むパッシベーション
膜を形成する工程と、膜中に水素を含むパッシベーショ
ン膜をパターニングして薄膜トランジスタ上に膜中に水
素を含むパッシベーション膜を残す工程と、この後に遷
移温度以下の温度で透明導電膜を成膜した後、エッチン
グによってパターニングを行い、次いでパターニングさ
れた前記透明導電膜を遷移温度以上の温度でアニール処
理を行って透明電極を形成する工程とを備えたことによ
り、薄膜トランジスタ特性の向上、透明導電膜のパター
ニング性の向上、透明電極の光透過率の向上並びにその
シート抵抗の低減化を図ることができ、液晶表示装置の
高品質化を実現させることができる。
In the method for manufacturing a liquid crystal display device according to the present invention, a step of forming a passivation film containing hydrogen in the film over the entire surface including the thin film transistor, and patterning the passivation film containing hydrogen in the film to form a hydrogen film on the thin film transistor And a step of leaving a passivation film containing, and after that, after forming a transparent conductive film at a temperature equal to or lower than the transition temperature, patterning is performed by etching, and then the patterned transparent conductive film is annealed at a temperature equal to or higher than the transition temperature. And the step of forming a transparent electrode by performing, the improvement of the thin film transistor characteristics, the improvement of the patterning property of the transparent conductive film, the improvement of the light transmittance of the transparent electrode and the reduction of the sheet resistance thereof can be achieved, High quality of the liquid crystal display device can be realized.

【図面の簡単な説明】[Brief description of the drawings]

第1図は本実施例に係る液晶表示装置の製造方法を示す
工程図、第2図はグレイン発生速度のアニール時間依存
性を示す特性図、第3図はサイズ毎における単位面積当
たりのグレインの個数を示す特性図、第4図は透明導電
膜の結晶状態をX線回折により示す特性図であり、同図
Aは基板温度を遷移温度以下に設定して透明導電膜を蒸
着した場合、同図Bは蒸着後遷移温度以上でアニール処
理した場合、同図Cは基板温度を遷移温度以上に設定し
て透明導電膜を蒸着した場合を示す。第5図は透明導電
膜の分光透過特性を示す特性図、第6図はシート抵抗の
アニール温度依存性を示す特性図、第7図は光の利用率
を向上させた一つの例を示す構成図、第8図はその要部
を示す拡大図、第9図は溝の形成方法を示す工程図、第
10図はテーパ部間の距離を狭める方法の一例を示す構成
図、第11図は溝の形成方法の他の例を示す工程図、第12
図は光の利用率を向上させた他の例を示す構成図、第13
図は突起の形成方法の一例を示す工程図、第14図は従来
例を示す工程図である。 (A)は液晶表示装置、(1),(13)は絶縁性基板、
(Q)はスイッチング素子、(2)は活性層、(2s)は
ソース領域、(2d)はドレイン領域、(3)はゲート絶
縁膜、(4)はゲート電極、(5),(8)は層間絶縁
膜、(7)は信号線、(9)はP−SiN膜、(11)は透
明導電膜、(12)は透明電極、(14)は光遮蔽層、(1
5)は対向電極、(16)は液晶層、(21)は透明材、(2
2)は溝、(31)は突起である。
FIG. 1 is a process chart showing a method of manufacturing a liquid crystal display device according to the present embodiment, FIG. 2 is a characteristic chart showing an annealing time dependency of a grain generation speed, and FIG. 3 is a graph showing a grain size per unit area for each size. FIG. 4 is a characteristic diagram showing the crystal state of the transparent conductive film by X-ray diffraction, and FIG. 4A is a characteristic diagram showing the case where the transparent conductive film is deposited by setting the substrate temperature to the transition temperature or lower. FIG. B shows a case where annealing is performed at a transition temperature or higher after vapor deposition, and FIG. C shows a case where a transparent conductive film is vapor deposited with the substrate temperature set at or above the transition temperature. FIG. 5 is a characteristic diagram showing the spectral transmission characteristics of the transparent conductive film, FIG. 6 is a characteristic diagram showing the annealing temperature dependence of the sheet resistance, and FIG. 7 is a configuration showing one example in which the light utilization is improved. FIG. 8, FIG. 8 is an enlarged view showing a main part thereof, FIG. 9 is a process diagram showing a method of forming a groove, FIG.
FIG. 10 is a configuration diagram showing an example of a method of reducing the distance between tapered portions, FIG. 11 is a process diagram showing another example of a method of forming a groove, and FIG.
FIG. 13 is a configuration diagram showing another example in which the light utilization is improved, and FIG.
FIG. 14 is a process diagram showing an example of a method for forming a projection, and FIG. 14 is a process diagram showing a conventional example. (A) is a liquid crystal display device, (1) and (13) are insulating substrates,
(Q) is a switching element, (2) is an active layer, (2s) is a source region, (2d) is a drain region, (3) is a gate insulating film, (4) is a gate electrode, (5) and (8). Is an interlayer insulating film, (7) is a signal line, (9) is a P-SiN film, (11) is a transparent conductive film, (12) is a transparent electrode, (14) is a light shielding layer, (1)
5) is a counter electrode, (16) is a liquid crystal layer, (21) is a transparent material, (2)
2) is a groove, and (31) is a protrusion.

フロントページの続き (72)発明者 占部 哲夫 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (72)発明者 河村 明士 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (56)参考文献 特開 昭62−39821(JP,A) 特開 昭61−156025(JP,A) 特開 平1−223430(JP,A) 特開 昭63−104026(JP,A)Continued on the front page (72) Inventor Tetsuo Urabe 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Meiji Kawamura 6-35-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Knee Co., Ltd. (56) References JP-A-62-239821 (JP, A) JP-A-61-156025 (JP, A) JP-A-1-223430 (JP, A) JP-A-63-104026 (JP, A) , A)

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】絵素に対応してマトリクス配列された複数
の透明電極と、これら透明電極のそれぞれにスイッチン
グ用の薄膜トランジスタが接続されてなる液晶表示装置
の製造方法であって、 前記薄膜トランジスタを含む全面に膜中に水素を含むパ
ッシベーション膜を形成する工程と、 前記膜中に水素を含むパッシベーション膜をパターニン
グして前記薄膜トランジスタ上に前記膜中に水素を含む
パッシベーション膜を残す工程と、 この後に遷移温度以下の温度で透明導電膜を成膜した
後、エッチングによってパターニングを行い、次いでパ
ターニングされた前記透明導電膜を遷移温度以上の温度
でアニール処理を行って透明電極を形成する工程とを備
えたことを特徴とする液晶表示装置の製造方法。
1. A method of manufacturing a liquid crystal display device, comprising: a plurality of transparent electrodes arranged in a matrix corresponding to picture elements; and a thin film transistor for switching connected to each of the transparent electrodes. Forming a passivation film containing hydrogen in the film on the entire surface; patterning the passivation film containing hydrogen in the film to leave a passivation film containing hydrogen in the film on the thin film transistor; Forming a transparent conductive film at a temperature equal to or lower than the temperature, performing patterning by etching, and then performing an annealing process on the patterned transparent conductive film at a temperature equal to or higher than a transition temperature to form a transparent electrode. A method for manufacturing a liquid crystal display device, comprising:
JP30516989A 1989-11-25 1989-11-25 Manufacturing method of liquid crystal display device Expired - Lifetime JP3077810B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30516989A JP3077810B2 (en) 1989-11-25 1989-11-25 Manufacturing method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30516989A JP3077810B2 (en) 1989-11-25 1989-11-25 Manufacturing method of liquid crystal display device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP3421499A Division JP3362689B2 (en) 1999-02-12 1999-02-12 Method for manufacturing polycrystalline semiconductor and method for manufacturing liquid crystal display device
JP11034213A Division JP3039541B2 (en) 1999-02-12 1999-02-12 Manufacturing method of liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH03166518A JPH03166518A (en) 1991-07-18
JP3077810B2 true JP3077810B2 (en) 2000-08-21

Family

ID=17941896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30516989A Expired - Lifetime JP3077810B2 (en) 1989-11-25 1989-11-25 Manufacturing method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3077810B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4631769B2 (en) 2006-03-23 2011-02-16 セイコーエプソン株式会社 Electro-optical device and projector

Also Published As

Publication number Publication date
JPH03166518A (en) 1991-07-18

Similar Documents

Publication Publication Date Title
US8013946B2 (en) Method for fabrication liquid crystal display device and diffraction mask therefor
JP4366732B2 (en) Method for manufacturing electro-optical device and method for manufacturing drive substrate for electro-optical device
JP2000111952A (en) Electro-optical device, drive substrate for electro-optical device, and manufacturing method thereof
JP2000101088A (en) Electro-optical device, drive substrate for electro-optical device, and manufacturing method thereof
JP2005510063A (en) Mask for polycrystalline silicon and method of manufacturing thin film transistor using the same
JPH01241862A (en) Manufacture of display device
JP2798769B2 (en) Method for manufacturing thin film transistor
JP3421882B2 (en) Preparation method of polycrystalline semiconductor thin film
JPH11195608A (en) Laser annealing method
JP3077810B2 (en) Manufacturing method of liquid crystal display device
TW200421618A (en) Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
KR100380895B1 (en) Liquid crystal display device and method of manufacturing the same
JP3362689B2 (en) Method for manufacturing polycrystalline semiconductor and method for manufacturing liquid crystal display device
JPH10161151A (en) Active matrix type liquid crystal display device and manufacturing method thereof
JP3039541B2 (en) Manufacturing method of liquid crystal display device
JP4249886B2 (en) Method for manufacturing thin film semiconductor device
JP2000260710A (en) Semiconductor device manufacturing method and annealing apparatus
JPH11135797A (en) Shape processing method of laminated film and method of manufacturing thin film transistor using the same
JP4228248B2 (en) Method for manufacturing electro-optical device and method for manufacturing drive substrate for electro-optical device
JP3310321B2 (en) Active matrix substrate manufacturing method
JP2000066234A (en) Electro-optical device, drive substrate for electro-optical device, and manufacturing method thereof
KR20020092016A (en) A structure of thin film transistor and a method for manufacturing the same
JPH0418524A (en) Production of active matrix liquid crystal display panel
JP4366731B2 (en) Method for manufacturing electro-optical device and method for manufacturing drive substrate for electro-optical device
JP3183294B2 (en) Liquid crystal display

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 10