Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP3131173B2 - Method for manufacturing field electron emission type surge absorbing element - Google Patents
[go: Go Back, main page]

JP3131173B2 - Method for manufacturing field electron emission type surge absorbing element - Google Patents

Method for manufacturing field electron emission type surge absorbing element

Info

Publication number
JP3131173B2
JP3131173B2 JP09207093A JP20709397A JP3131173B2 JP 3131173 B2 JP3131173 B2 JP 3131173B2 JP 09207093 A JP09207093 A JP 09207093A JP 20709397 A JP20709397 A JP 20709397A JP 3131173 B2 JP3131173 B2 JP 3131173B2
Authority
JP
Japan
Prior art keywords
substrate member
diamond
substrate
emitter cone
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP09207093A
Other languages
Japanese (ja)
Other versions
JPH1140313A (en
Inventor
良人 河西
雅芳 三沢
荘 米久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Okaya Electric Industry Co Ltd
Nagano Prefectural Government
Original Assignee
Okaya Electric Industry Co Ltd
Nagano Prefectural Government
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Okaya Electric Industry Co Ltd, Nagano Prefectural Government filed Critical Okaya Electric Industry Co Ltd
Priority to JP09207093A priority Critical patent/JP3131173B2/en
Priority to US08/939,217 priority patent/US6052267A/en
Priority claimed from US08/939,217 external-priority patent/US6052267A/en
Priority to DE19743512A priority patent/DE19743512A1/en
Publication of JPH1140313A publication Critical patent/JPH1140313A/en
Application granted granted Critical
Publication of JP3131173B2 publication Critical patent/JP3131173B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、電源線や通信線
等を伝って侵入して来るサージ等の過電圧から電子機器
の電子回路を保護するために、線間あるは各線とグラン
ドとの間に挿入接続されるサージ吸収素子の製造方法に
係り、特に、電界電子放出現象を用いたサージ吸収素子
の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for protecting an electronic circuit of an electronic device from an overvoltage such as a surge that enters through a power line or a communication line, or between lines or between each line and a ground. More particularly, the present invention relates to a method for manufacturing a surge absorbing element using a field electron emission phenomenon.

【0002】[0002]

【従来の技術】従来、図16に示すように、電子機器の
電子回路70に通じる電源線や通信線等の線L1,L2間、
あるいは各線とGND(グランド)との間にサージ吸収
素子72を接続し、誘導雷等のサージから電子回路70を保
護することが行われている。すなわち、線L1,L2間あ
るいは線L1,L2−GND間に、サージ吸収素子72の定
格以上のサージ電圧が印加される場合には、上記サージ
吸収素子72が導通してサージをバイパスし、もって電子
回路70を保護する仕組みである。
2. Description of the Related Art Conventionally, as shown in FIG. 16, between a line L1 and L2 such as a power supply line and a communication line leading to an electronic circuit 70 of an electronic device,
Alternatively, a surge absorbing element 72 is connected between each line and GND (ground) to protect the electronic circuit 70 from a surge such as an induced lightning. That is, when a surge voltage higher than the rating of the surge absorbing element 72 is applied between the lines L1 and L2 or between the lines L1 and L2 and GND, the surge absorbing element 72 conducts and bypasses the surge. This is a mechanism for protecting the electronic circuit 70.

【0003】このようなサージ吸収素子72としては、放
電間隙における放電現象を利用するガスアレスタや、電
圧非直線特性を備えた高抵抗体素子であるバリスタ、あ
るいはpn接合形半導体のアバランシェ(電子雪崩)効
果を利用したシリコンサージアブソーバなど様々な種類
が存在しているが、最近になって電界電子放出現象を用
いたサージ吸収素子が新たに加えられることとなった。
As such a surge absorbing element 72, a gas arrester utilizing a discharge phenomenon in a discharge gap, a varistor which is a high-resistance element having a nonlinear voltage characteristic, or an avalanche (electron avalanche) of a pn junction type semiconductor is used. There are various types such as silicon surge absorbers utilizing the effect, but recently a surge absorbing element using a field electron emission phenomenon has been newly added.

【0004】この電界電子放出現象を用いたサージ吸収
素子は、特願平8−132728号に記載されている。図17
に示すように、そこで開示されている電界電子放出型サ
ージ吸収素子74は、n形半導体よりなる第1の基板部材
12と第2の基板部材14とを所定の距離を隔てて対向配置
させ、両部材の内面周縁部をスペーサも兼ねた枠部材16
を間に介して気密封止することによって形成された外囲
器18を備えており、該外囲器18内は10-6〜10-8Torr
の高真空状態に維持されている。また、上記第1の基板
部材12の内面には、n形半導体よりなる多数のエミッタ
・コーン20が、所定の間隔をおいて突設されている。該
エミッタ・コーン20は先端が尖った円錐または角錐形状
をなしており、その先端が第2の基板部材14の内面に向
いている。エミッタ・コーン20の表面をも含んだ第1の
基板部材12の内面と第2の基板部材14の内面には、N
b、W、Mo、Cr、Ti、Th、Si、Ni、La、
Ge、Al等よりなる薄膜や、W及びZrの二層構造、
あるいは以上の各物質の中、少なくとも1種類を含んだ
炭化物、酸化物、窒化物、無機化合物より構成される保
護膜76が被覆されている。上記第1の基板部材12及び第
2の基板部材14の外面には、それぞれ第1の外部電極24
及び第2の外部電極26が形成され、各外部電極にはカソ
ード端子28及びアノード端子30が接続されている。そし
て、各端子28,30を線L1,L2あるいはGNDに接続す
ることにより、上記電界電子放出型サージ吸収素子74
は、図16に示したのと同様に、線L1,L2間あるいは
線L1,L2−GND間に挿入接続されることとなる。
[0004] A surge absorbing element using this field electron emission phenomenon is described in Japanese Patent Application No. 8-132728. FIG.
As shown in FIG. 7, a field electron emission type surge absorbing element 74 disclosed therein is a first substrate member made of an n-type semiconductor.
The second substrate member 14 and the second substrate member 14 are opposed to each other at a predetermined distance, and the inner peripheral edge of both members is a frame member 16 also serving as a spacer.
And an envelope 18 formed by hermetically sealing the inside of the envelope, and the inside of the envelope 18 is 10 -6 to 10 -8 Torr.
Is maintained in a high vacuum state. On the inner surface of the first substrate member 12, a large number of emitter cones 20 made of an n-type semiconductor are protruded at predetermined intervals. The emitter cone 20 has a pointed cone or pyramid shape, with the tip facing the inner surface of the second substrate member 14. The inner surface of the first substrate member 12 including the surface of the emitter cone 20 and the inner surface of the second substrate member 14
b, W, Mo, Cr, Ti, Th, Si, Ni, La,
A thin film made of Ge, Al, etc., a two-layer structure of W and Zr,
Alternatively, a protective film 76 made of a carbide, oxide, nitride, or inorganic compound containing at least one of the above substances is covered. First external electrodes 24 are provided on the outer surfaces of the first substrate member 12 and the second substrate member 14, respectively.
And a second external electrode 26, and a cathode terminal 28 and an anode terminal 30 are connected to each external electrode. By connecting the terminals 28, 30 to the lines L1, L2 or GND, the above-mentioned field emission type surge absorbing element 74 is connected.
Is inserted and connected between the lines L1 and L2 or between the lines L1 and L2 and GND, as shown in FIG.

【0005】しかして、上記線L1,L2間あるいは線L
1,L2−GND間にサージ等の定格以上の過電圧が印加
され、カソード側のエミッタ・コーン先端部20aに強い
電界集中が生じると、量子力学的なトンネル効果によっ
て、n形半導体内の電子がポテンシャル障壁を越えて真
空中に放出される、いわゆる電界電子放出現象が生じ
る。放出された電子は高い電位のアノード側、すなわち
第2の基板部材14内面で捕捉される結果、第2の基板部
材14及び第1の基板部材12間に電流が流れる先駆放電が
生成され、この先駆放電はその後真空火花放電(真空ア
ーク放電)に移行することとなる。上記先駆放電が真空
火花放電に移行する仕組みとしては、以下のものが考え
られる。すなわち、上記先駆放電時の電子放出によって
エミッタ・コーン先端部の電流密度が増加して生じた熱
エネルギの作用で、エミッタ・コーンの表面を覆ってい
る保護膜76を構成する金属から金属蒸気が発生したり、
先駆放電による電子がアノード側に衝突する結果生じる
熱エネルギによって、第2の基板部材14の内面を覆って
いる保護膜76の金属から同じく金属蒸気が発生し、これ
ら電荷を帯びた金属蒸気が電流を形成する素となって真
空火花放電が生起される。また、外囲器18内を完全な真
空にするのは実際上困難であり、放電空間を構成する物
質の表面には僅かながらガス分子が吸着あるいは付着し
ているのであるが、これらのガス分子が先駆放電の衝撃
で空間内に放出され、このイオン化されたガス分子が電
流を形成する素となることも、真空火花放電を促進する
要因として挙げられる。
The line L1 and L2 or the line L
1. When an overvoltage exceeding a rating such as a surge is applied between L2 and GND, and strong electric field concentration occurs at the tip 20a of the emitter cone on the cathode side, electrons in the n-type semiconductor are caused by a quantum mechanical tunnel effect. A so-called field electron emission phenomenon that is emitted into a vacuum beyond the potential barrier occurs. The emitted electrons are captured on the anode side of the high potential, that is, on the inner surface of the second substrate member 14, so that a precursor discharge in which a current flows between the second substrate member 14 and the first substrate member 12 is generated. The precursor discharge then shifts to a vacuum spark discharge (vacuum arc discharge). The following is conceivable as a mechanism in which the precursor discharge shifts to a vacuum spark discharge. That is, due to the action of thermal energy generated by the increase in current density at the tip of the emitter cone due to electron emission during the precursor discharge, metal vapor is formed from the metal constituting the protective film 76 covering the surface of the emitter cone. Occur,
The metal energy of the protective film 76 covering the inner surface of the second substrate member 14 also generates metal vapor due to thermal energy generated as a result of electrons colliding with the anode side due to the precursor discharge, and these charged metal vapors generate current. And a vacuum spark discharge is generated. Further, it is practically difficult to make the inside of the envelope 18 a complete vacuum, and gas molecules are slightly adsorbed or adhered to the surface of the material constituting the discharge space. Is released into the space by the impact of the precursor discharge, and the ionized gas molecules serve as elements for forming a current. This is also a factor promoting vacuum spark discharge.

【0006】上記の電界電子放出現象は、エミッタ・コ
ーン20に集中する電界強度が所定以上に高まった時点で
初めて生じるものであり、これは所定値以上の電圧が両
電極間に印加された場合にのみ両電極間に電流が流れる
ことを意味するものである。すなわち、両電極間に印加
される電圧の値と流れる電流との間には非直線的な関係
が現れるため、定格以上の過電圧が印加された場合にの
み導通して過電圧をバイパスするというサージ吸収作用
を発揮することが可能となる。
The above-mentioned field electron emission phenomenon occurs only when the electric field intensity concentrated on the emitter cone 20 becomes higher than a predetermined value. This occurs when a voltage higher than a predetermined value is applied between both electrodes. Only means that a current flows between both electrodes. In other words, since a nonlinear relationship appears between the value of the voltage applied between the two electrodes and the flowing current, surge absorption occurs only when an overvoltage exceeding the rated voltage is applied and the overvoltage is bypassed. The function can be exerted.

【0007】しかも、半導体中の電子の速度に比べ、真
空中の電子は散乱を受けることなく進行するため、この
電界電子放出型サージ吸収素子74は極めて高速に動作可
能となる。
In addition, compared with the speed of the electrons in the semiconductor, the electrons in the vacuum travel without being scattered, so that the field electron emission type surge absorbing element 74 can operate at an extremely high speed.

【0008】図18は、このような電界電子放出型サー
ジ吸収素子74によるサージ吸収特性を示すものであり、
ピーク電圧値が3kVの原サージ波形に対するサージ吸
収波形を示すグラフである。図示の通り、サージ電圧が
印加されると、瞬時にピークが約2.32kVの先駆放
電が生成した後、直ちに真空火花放電に移行して約40
0Vの安定したサージ吸収波形が得られる様子が示され
ている。
FIG. 18 shows the surge absorption characteristics of such a field emission type surge absorbing element 74.
It is a graph which shows the surge absorption waveform with respect to the original surge waveform whose peak voltage value is 3 kV. As shown in the figure, when a surge voltage is applied, a precursor discharge having a peak of about 2.32 kV is instantaneously generated.
A state in which a stable surge absorption waveform of 0 V is obtained is shown.

【0009】この電界電子放出型サージ吸収素子74にと
って最も重要な構成要素であるエミッタ・コーン20は、
大略以下のように形成されていた。まず、図19に示す
ように、n形Si基板42を酸化雰囲気中で酸化させ、表
面に約150〜3000オングストロームの厚さのSi
2薄膜44を形成する。つぎに、フォトレジスト加工に
より、上記SiO2薄膜44の表面に直径約3〜10μm
の円形パターンを形成し、BHF(Buffered 弗酸を用
いたウエットエッチング)でSiO2薄膜44を選択的に
エッチングすることにより、図20に示すように、円形
の酸化膜マスク52を形成する。
The emitter cone 20, which is the most important component of the field emission type surge absorbing element 74,
It was formed as follows. First, as shown in FIG. 19, an n-type Si substrate 42 is oxidized in an oxidizing atmosphere, and a surface of about 150 to 3000 angstroms thick
An O 2 thin film 44 is formed. Then, a photoresist process, about the diameter on the surface of the SiO 2 thin film 44 3 to 10 [mu] m
A circular oxide film mask 52 is formed by selectively etching the SiO 2 thin film 44 by BHF (wet etching using buffered hydrofluoric acid) as shown in FIG.

【0010】つぎに、図21に示すように、Si基板42
の表面に異方性ウエットエッチングを施し、上記酸化膜
マスク52以外の表面を侵食させ、酸化膜マスク52が離脱
する直前でこのエッチングを停止する。これにより、ア
ンダーカット54が生じ、先端が平坦なエミッタ・コーン
の原型ができあがる。これだけではエミッタ・コーンの
先端を尖鋭化できないため、図22に示すように、再度
表面を酸化させてSiO2薄膜44を形成し、その後ウエ
ットエッチングを行ってSiO2薄膜44を除去し、先端2
0aが尖ったエミッタ・コーン20を形成する(図2
3)。
Next, as shown in FIG.
Is subjected to anisotropic wet etching to erode the surface other than the oxide film mask 52, and this etching is stopped immediately before the oxide film mask 52 is separated. This results in an undercut 54 and a prototype emitter cone with a flat tip. Since the tip of the emitter cone cannot be sharpened by this method alone, as shown in FIG. 22, the surface is oxidized again to form the SiO 2 thin film 44, and then wet etching is performed to remove the SiO 2 thin film 44, and the tip 2 is removed.
0a forms a sharp emitter cone 20 (FIG. 2).
3).

【0011】[0011]

【発明が解決しようとする課題】ところで、電界電子放
出型サージ吸収素子74の動作電圧(定格電圧)は、外囲
器18内の真空度やエミッタ・コーンの先端部20aと第2
の基板部材14の内面との間の距離、エミッタ・コーン20
表面の仕事関数、あるいはエミッタ・コーン先端部20a
の尖鋭度によって決定される。すなわち、電界電子放出
型サージ吸収素子74の動作電圧を比較的低く設定する必
要がある場合には、外囲器18内の真空度を高める方法、
エミッタ・コーン先端部20aと第2の基板部材14の内面
との距離をより短縮化させる方法、エミッタ・コーン20
の表面の仕事関数を小さくする方法、あるいはエミッタ
・コーンの先端部20aをより尖鋭化させる方法が理論上
は考えられる。しかしながら、外囲器18内の真空度の向
上には一定の限界があり、またエミッタ・コーンの先端
部20aと第2の基板部材14との位置関係をμmオーダー
で制御することも極めて困難である。また、基板部材表
面にエッチング処理を施し、オーバーエッチングによる
アンダーカットを利用してエミッタ・コーン20を形成す
る従来の方法では、エミッタ・コーン先端部20aの尖鋭
度を高めることにも一定の限界があった。さらに、エミ
ッタ・コーン20は基板部材と一体形成されるため、エミ
ッタ・コーン20自身の仕事関数を大幅に小さくすること
も適わなかった。したがって、エミッタ・コーンの表面
を覆っている保護膜として、可能な限り仕事関数が小さ
くて放電特性の良好なものを選定することが、電界電子
放出型サージ吸収素子の放電開始電圧を低減するための
より現実的な方法といえる。
The operating voltage (rated voltage) of the field electron emission type surge absorbing element 74 depends on the degree of vacuum in the envelope 18 and the tip 20a of the emitter cone.
Distance between the inner surface of the substrate member 14 and the emitter cone 20
Surface work function or emitter cone tip 20a
Is determined by the sharpness of That is, when it is necessary to set the operating voltage of the field electron emission type surge absorbing element 74 relatively low, a method of increasing the degree of vacuum in the envelope 18,
A method for further reducing the distance between the tip end portion 20a of the emitter cone and the inner surface of the second substrate member 14,
Theoretically, a method of reducing the work function of the surface or a method of sharpening the tip 20a of the emitter cone can be considered. However, there is a certain limit in improving the degree of vacuum in the envelope 18, and it is extremely difficult to control the positional relationship between the tip 20a of the emitter cone and the second substrate member 14 on the order of μm. is there. In addition, in the conventional method in which the surface of the substrate member is subjected to an etching process and the emitter cone 20 is formed by using an undercut by over-etching, there is a certain limit in increasing the sharpness of the emitter cone tip portion 20a. there were. Further, since the emitter cone 20 is formed integrally with the substrate member, it is not suitable to greatly reduce the work function of the emitter cone 20 itself. Therefore, it is necessary to select a protective film covering the surface of the emitter cone that has the smallest possible work function and good discharge characteristics in order to reduce the firing voltage of the field emission type surge absorbing element. This is a more realistic method.

【0012】この発明は、従来の上記問題を踏まえた上
で案出されたものであり、その目的とするところは、エ
ミッタ・コーン表面を覆っている保護膜の構成物質に工
夫を凝らすことによって、動作電圧を比較的低く設定す
ることが容易な電界電子放出型サージ吸収素子の製造方
法を実現することにある。
The present invention has been devised in view of the above-mentioned conventional problems, and an object thereof is to devise a constituent material of a protective film covering the surface of an emitter cone. Another object of the present invention is to realize a method of manufacturing a field electron emission type surge absorbing element in which an operating voltage can be set relatively low.

【0013】[0013]

【課題を解決するための手段】上記の目的を達成するた
め、この発明に係る電界電子放出型サージ吸収素子の製
造方法にあっては、一面に多数のエミッタ・コーンを一
体形成した半導体よりなる電子放出部を備えた第1の基
板部材と、一面に平面部を備えた第2の基板部材とを、
上記第1の基板部材のエミッタ・コーンの先端部と上記
第2の基板部材の平面部とが所定の距離を隔てて対向す
るように配置し、両基板部材の周縁を気密封止して外囲
器を形成し、該外囲器内を高真空状態と成すと共に、両
基板部材の外面にそれぞれ外部電極を形成し、さらに、
上記エミッタ・コーンの表面にダイヤモンド薄膜よりな
る保護膜を形成してなる電界電子放出型サージ吸収素子
の製造方法であって、半導体よりなる基板部材の表面に
多数のエミッタ・コーンを一体形成し、この基板部材の
表面に微細な傷を多数形成した後、所定の温度に加熱さ
れた真空系内に該基板部材を配置すると共に、該基板部
材の表面に、不純物ガスを混合させたダイヤモンドの原
料ガスを導き、該原料ガスを活性化させて上記エミッタ
・コーンの表面に半導体化させたダイヤモンド薄膜を成
長させ、上記ダイヤモンドの原料ガスの濃度、圧力を調
節することにより、上記ダイヤモンド薄膜を構成するダ
イヤモンド結晶の尖鋭度を制御し、また、上記ダイヤモ
ンド薄膜の不純物の添加量を加減することにより、動作
電圧を制御することを特徴とする。
In order to achieve the above object, a method of manufacturing a field emission type surge absorbing element according to the present invention comprises a semiconductor having a plurality of emitter cones integrally formed on one surface. A first substrate member provided with an electron emission portion, and a second substrate member provided with a flat portion on one surface,
The distal end portion of the emitter cone of the first substrate member and the plane portion of the second substrate member are arranged so as to face each other at a predetermined distance, and the outer edges of both substrate members are hermetically sealed. Forming an envelope, forming the inside of the envelope in a high vacuum state, forming external electrodes on the outer surfaces of both substrate members, respectively,
A method for manufacturing a field electron emission type surge absorbing element comprising forming a protective film made of a diamond thin film on the surface of the emitter cone, wherein a number of emitter cones are integrally formed on a surface of a substrate member made of a semiconductor, After forming a large number of fine scratches on the surface of the substrate member, the substrate member is placed in a vacuum system heated to a predetermined temperature, and a diamond material mixed with an impurity gas on the surface of the substrate member. The diamond thin film is formed by introducing a gas, activating the source gas, growing a diamond thin film which has been converted into a semiconductor on the surface of the emitter cone, and adjusting the concentration and pressure of the source gas of the diamond. controls sharpness of diamond crystals, also, the diamond
Operation by adjusting the amount of impurity added to
It is characterized in that the voltage is controlled .

【0014】また、本発明に係る他の電界電子放出型サ
ージ吸収素子の製造方法は、一面に多数のエミッタ・コ
ーンを一体形成した半導体よりなる電子放出部と、エミ
ッタ・コーンが形成されない平面部とを備えた第1の基
板部材と、同じく一面に多数のエミッタ・コーンを一体
形成した半導体よりなる電子放出部と、エミッタ・コー
ンが形成されない平面部とを備えた第2の基板部材と
を、一方の基板部材のエミッタ・コーンの先端部と他方
の基板部材の平面部とが所定の距離を隔てて対向するよ
うに配置し、両基板部材の周縁を気密封止して外囲器を
形成し、該外囲器内を高真空状態と成すと共に、両基板
部材の外面にそれぞれ外部電極を形成し、さらに、上記
エミッタ・コーンの表面にダイヤモンド薄膜よりなる保
護膜を形成してなる電界電子放出型サージ吸収素子の製
造方法であって、半導体よりなる基板部材の表面に多数
のエミッタ・コーンを一体形成し、この基板部材の表面
に微細な傷を多数形成した後、所定の温度に加熱された
真空系内に該基板部材を配置すると共に、該基板部材の
表面に、不純物ガスを混合させたダイヤモンドの原料ガ
スを導き、該原料ガスを活性化させて上記エミッタ・コ
ーンの表面に半導体化させたダイヤモンド薄膜を成長さ
せ、上記ダイヤモンドの原料ガスの濃度、圧力を調節す
ることにより、上記ダイヤモンド薄膜を構成するダイヤ
モンド結晶の尖鋭度を制御し、また、上記ダイヤモンド
薄膜の不純物の添加量を加減することにより、動作電圧
を制御することを特徴とする。
In another aspect of the present invention, there is provided a method of manufacturing a field electron emission type surge absorbing element, comprising: an electron emission portion made of a semiconductor having a plurality of emitter cones integrally formed on one surface; and a flat portion having no emitter cone formed. A second substrate member having a semiconductor substrate having a plurality of emitter cones integrally formed on one surface, and a planar portion having no emitter cone formed thereon. The tip of the emitter cone of one of the substrate members and the plane portion of the other substrate member are arranged so as to face each other at a predetermined distance, and the outer edges of both substrate members are hermetically sealed to form an envelope. And forming the inside of the envelope into a high vacuum state, forming external electrodes on the outer surfaces of both substrate members, and further forming a protective film made of a diamond thin film on the surface of the emitter cone. A method for manufacturing a field electron emission type surge absorbing element, wherein a number of emitter cones are integrally formed on a surface of a substrate member made of a semiconductor, and a number of fine scratches are formed on the surface of the substrate member. The substrate member is arranged in a vacuum system heated to a temperature of, and a source gas of diamond mixed with an impurity gas is led to the surface of the substrate member, and the source gas is activated to activate the surface of the emitter cone. By growing a diamond thin film that has been made into a semiconductor, adjusting the concentration and pressure of the source gas of the diamond, the sharpness of the diamond crystal constituting the diamond thin film is controlled , and the diamond
The operating voltage can be adjusted by adjusting the amount of impurities added to the thin film.
Is controlled .

【0015】ダイヤモンドの結晶は、負の電子親和力、
すなわち表面におけるフェミル準位が伝導帯の底と一致
するようにバンドが曲がっているため、仕事関数が小さ
いという性質を有している。このため、上記方法で製造
された電界電子放出型サージ吸収素子の両外部電極間に
所定以上の電圧が印加され、エミッタ・コーンの先端部
に電界集中が生じると、トンネル効果を使わなくても比
較的低い電圧印加によってダイヤモンド結晶から電子放
出が実現されると共に、高い電流密度が得られる。この
ことは、電極間距離を狭めたり外囲器内の真空度を上げ
たりすることなく、上記電界電子放出型サージ吸収素子
の動作電圧を比較的低い値に設定することが可能となる
ことを意味する。あるいは、動作電圧をそれほど低い値
に設定する必要がない場合には、エミッタ・コーンの表
面を覆う保護膜の仕事関数が低い分、従来のエミッタ・
コーン及び保護膜を使用した場合に比較して電極間距離
を大きく設定できることとなり、電界電子放出型サージ
吸収素子の製造の容易化が図れる。
The diamond crystal has a negative electron affinity,
That is, since the band is bent so that the femil level on the surface coincides with the bottom of the conduction band, it has a property that the work function is small. For this reason, if a predetermined voltage or more is applied between both external electrodes of the field electron emission type surge absorbing element manufactured by the above method, and the electric field concentration occurs at the tip of the emitter cone, the tunnel effect is not required. Electrons are emitted from the diamond crystal by applying a relatively low voltage, and a high current density is obtained. This means that it is possible to set the operating voltage of the field emission type surge absorbing element to a relatively low value without reducing the distance between the electrodes or increasing the degree of vacuum in the envelope. means. Alternatively, if it is not necessary to set the operating voltage to a very low value, the conventional emitter / emitter may be used because the work function of the protective film covering the surface of the emitter cone is low.
The distance between the electrodes can be set to be larger than in the case where the cone and the protective film are used, and the manufacture of the field emission type surge absorbing element can be facilitated.

【0016】ダイヤモンドは高温安定性に優れ、摂氏1,
100度までの高温に耐えられる。また、地球上で最も硬
度の高い物質であるため、耐スパッタ性にも優れる。こ
のため、エミッタ・コーンの表面をダイヤモンド薄膜よ
りなる保護膜で覆うことにより、電界電子放出型サージ
吸収素子の寿命特性を飛躍的に向上させることが可能と
なる。
Diamond has excellent high-temperature stability,
Can withstand high temperatures up to 100 degrees. In addition, since it is the hardest substance on the earth, it has excellent spatter resistance. Therefore, by covering the surface of the emitter cone with a protective film made of a diamond thin film, it is possible to dramatically improve the life characteristics of the field emission type surge absorbing element.

【0017】本発明では、上記のようないわゆる化学的
気相成長法(CVD)によってダイヤモンド薄膜を形成
するため、多結晶ダイヤモンドの特定の結晶面を選択的
に成長させることができる。例えば、上記した負の電子
親和力は、特にダイヤモンドの<111>面で 顕著である
が、上記製法中で、原料ガスの濃度や合成時間を調節す
ることにより、<111>面を選択的に成長させることがで
きるのである。また、ダイヤモンドの原料ガスの濃度や
圧力を調節することにより、ダイヤモンド薄膜を構成す
るダイヤモンド結晶の尖鋭度を制御することができる。
In the present invention, since a diamond thin film is formed by the so-called chemical vapor deposition (CVD) as described above, a specific crystal plane of polycrystalline diamond can be selectively grown. For example, the negative electron affinity described above is particularly remarkable on the <111> plane of diamond, but during the above-mentioned manufacturing method, the <111> plane is selectively grown by adjusting the concentration of the source gas and the synthesis time. It can be done. In addition, the sharpness of the diamond crystal constituting the diamond thin film can be controlled by adjusting the concentration and pressure of the source gas of diamond.

【0018】不純物を混入しない未ドープのダイヤモン
ド薄膜は真性半導性であるが、上記の通り、成膜過程で
所定の不純物ガスをダイヤモンドの原料ガスに混入させ
ることによって、その半導体的性質を強めることができ
る。例えば、B(ホウ素)を混入することによってp形
の半導体となし、N(窒素)、P(リン)、C(炭素)
を混入することによってn形の半導体となすことができ
る。
Although an undoped diamond thin film containing no impurities has intrinsic semiconductivity, as described above, by mixing a predetermined impurity gas into a diamond source gas during the film formation process, its semiconductor properties are enhanced. be able to. For example, by mixing B (boron), a p-type semiconductor is formed, and N (nitrogen), P (phosphorus), C (carbon)
Can be made into an n-type semiconductor.

【0019】また、各不純物の添加量を加減することに
より、半導体化したダイヤモンド結晶の抵抗率を制御す
ることが可能となる。さらに、不純物の添加量が増加す
るにしたがい、形成されるダイヤモンドのフェミル準位
が高い方へ移行する結果、仕事関数が小さくなり、放電
開始電圧も低くなる。これは結局、不純物の添加量を加
減することによって、電界電子放出型サージ吸収素子の
動作電圧を制御できることを意味している。
Further, by adjusting the amount of each impurity to be added, it becomes possible to control the resistivity of the diamond crystal which has been converted into a semiconductor. Furthermore, as the amount of impurities added increases, the diamond formed has a higher femil level, resulting in a lower work function and a lower firing voltage. This means that the operating voltage of the field electron emission type surge absorbing element can be controlled by adjusting the amount of impurity added.

【0020】上記エミッタ・コーンは、基板部材の表面
に酸化膜マスクを多数形成する工程と、該基板部材の表
面にリアクティブ・イオン・エッチングを施して、上記
酸化膜マスクによって覆われていない部分を侵食させ、
以て酸化膜マスクの下方にエミッタ・コーンの原型とな
る柱状の突出部を形成する工程と、該突出部に対して異
方性ウエット・エッチングを施し、その表面を侵食させ
て先端を鋭利に尖らす工程を経て形成されることが望ま
しい。
In the emitter cone, a step of forming a large number of oxide masks on the surface of the substrate member, and performing a reactive ion etching on the surface of the substrate member so as to cover a portion not covered by the oxide mask. Erode,
Thus, a step of forming a columnar protrusion serving as a prototype of the emitter cone below the oxide film mask, and performing anisotropic wet etching on the protrusion to erode the surface to sharpen the tip. It is desirable to form it through a sharpening process.

【0021】リアクティブ・イオン・エッチング(以下
「RIE」と略称する)は、いわゆるドライエッチング
に分類されるものであり、真空チャンバ内に設置した2
枚の平行電極間に試料を配置させた上で、所定のガス媒
体を真空チャンバ内に充填し、両電極間に高周波プラズ
マ放電を発生させてエッチングを行う方法であり、イオ
ン衝撃による物理的エッチングと化学反応によるエッチ
ングとが重畳作用して試料の加工を実現するものであ
る。このため、エッチング速度が速い、エッチング対象
物質を選択できるといった特性の他に、エッチング方向
がイオン衝撃方向に集中するため、異方性に優れている
という利点を備えている。
Reactive ion etching (hereinafter abbreviated as "RIE") is classified as so-called dry etching.
A method in which a sample is placed between two parallel electrodes, a predetermined gas medium is filled in a vacuum chamber, and high-frequency plasma discharge is generated between the two electrodes to perform etching. And etching by a chemical reaction are superimposed to realize processing of the sample. For this reason, in addition to the characteristics that the etching rate is high and the substance to be etched can be selected, the etching direction is concentrated in the ion bombardment direction, and therefore, there is an advantage that anisotropy is excellent.

【0022】また、ウエットエッチングは、試料を所定
の化学薬品に浸し、その化学反応を利用してエッチング
を行うものであり、一般に、エッチング対象物質の選択
性に優れる反面、等方性が強い、すなわちエッチング方
向を制御し難く、オーバーエッチングが生じ易いという
特徴を備えている。これに対し、異方性ウエットエッチ
ングは、エッチング液の選定に工夫を凝らすことによ
り、ウエットエッチングながらも等方性を弱めてエッチ
ング方向を制御し易くしたものである。
In wet etching, a sample is immersed in a predetermined chemical and etching is performed by utilizing the chemical reaction. Generally, the wet etching is excellent in the selectivity of a substance to be etched, but has strong isotropy. That is, it is characterized in that it is difficult to control the etching direction and overetching easily occurs. On the other hand, in the anisotropic wet etching, by devising the selection of an etchant, the isotropic property is reduced and the etching direction is easily controlled while the wet etching is performed.

【0023】上記した従来のエミッタ・コーン形成方法
にあっては、平板状の基板部材に対して最初からウェッ
トエッチングを施すため、エッチング方向を比較的制御
し易い異方性ウエットエッチングを用いるとはいえ、長
時間侵食させるとオーバーエッチングによってエミッタ
・コーンの高さを形成する以前に幅方向への侵食が進ん
でしまい、十分な高さや幅を備えたエミッタ・コーンを
形成できなくなってしまう。このため、従来はエミッタ
・コーンの先端部が十分な尖鋭度を獲得するまで異方性
ウエットエッチングを継続させることができず、適当な
時間で切り上げざるを得なかった。そこで、エミッタ・
コーン表面を再度酸化させた後に、この酸化膜を除去す
ることで先端部の尖鋭化を図っていたのであるが、酸化
膜自体はエミッタ・コーンの表面に極めて薄く形成され
るに過ぎないため、これを除去したからといって先端部
をそれほど尖鋭化できるものではなかった。
In the above-described conventional method of forming an emitter cone, anisotropic wet etching in which the etching direction is relatively easy to control is used because wet etching is performed from the beginning on a flat substrate member. However, if the erosion is performed for a long time, the erosion in the width direction proceeds before the height of the emitter cone is formed by over-etching, so that an emitter cone having a sufficient height and width cannot be formed. For this reason, conventionally, the anisotropic wet etching cannot be continued until the tip of the emitter cone obtains a sufficient sharpness, and it has to be rounded up in an appropriate time. So, the emitter
After oxidizing the cone surface again, the tip was sharpened by removing this oxide film, but since the oxide film itself is only formed very thinly on the surface of the emitter cone, Removing this did not make the tip much sharper.

【0024】これに対し、より異方性に優れたRIEに
よって、まず平板状の基板部材に柱状の突出部を形成し
てエミッタ・コーンの高さと幅をある程度確保した上
で、異方性ウエットエッチングによるアンダーカットを
利用してこの突出部の尖鋭化を図ることにより、突出部
の先端部が十分に尖鋭化されるまで異方性ウエットエッ
チングを施しても、エミッタ・コーンの高さや幅を必要
なレベルに維持することができるのである。実際に、従
来の形成方法では、エミッタ・コーンの高さをせいぜい
1〜1.3μm程度にしか形成できなかったが、本発明
に係る形成方法を用いることで、エミッタ・コーンの高
さを5μm以上に設定できるようになった。
On the other hand, by using RIE which is more excellent in anisotropy, firstly, a columnar projection is formed on a plate-like substrate member to secure the height and width of the emitter cone to a certain extent. By using the undercut by etching to sharpen this projection, the height and width of the emitter cone can be reduced even if anisotropic wet etching is performed until the tip of the projection is sufficiently sharpened. It can be maintained at the required level. Actually, in the conventional forming method, the height of the emitter cone can be formed only to about 1 to 1.3 μm at most, but by using the forming method according to the present invention, the height of the emitter cone is reduced to 5 μm. Now you can set it.

【0025】要するに、全く平坦な状態の基板部材に対
し、異方性ウエットエッチングによって高さと幅を同時
に確保しながら先端部を尖鋭化させることは極めて困難
であるのに対し、RIEによって十分な高さと幅を備え
たエミッタ・コーンの原型を形成した後に異方性ウエッ
トエッチングを施すのであれば、比較的短時間で先端部
を十分尖鋭化させることが可能となるのである。このよ
うに、従来のエミッタ・コーン形成方法に比べてエミッ
タ・コーン先端部の尖鋭度をより高めることができるた
め、ダイヤモンド薄膜よりなる保護膜の作用と相俟っ
て、電界電子放出型サージ吸収素子の動作電圧をより低
減させることが可能となる。
In short, it is extremely difficult to sharpen the tip of a completely flat substrate member while securing the height and width simultaneously by anisotropic wet etching. If the anisotropic wet etching is performed after forming an emitter cone prototype having a width and a width, the tip can be sufficiently sharpened in a relatively short time. As described above, the sharpness of the tip of the emitter cone can be further increased as compared with the conventional method of forming the emitter cone. It is possible to further reduce the operating voltage of the device.

【0026】上記基板部材の表面に微細な傷を多数形成
する方法としては、例えば、エミッタ・コーンを一体形
成した基板部材を、微細なダイヤモンド粒子の添加され
た溶液中に漬け込んだ後、これに超音波振動をかけるこ
とによって、エミッタ・コーンを含めた基板部材の表面
にダイヤモンド粒子を激しく衝突させることが挙げられ
る。
As a method of forming a large number of fine scratches on the surface of the above-mentioned substrate member, for example, a substrate member integrally formed with an emitter cone is immersed in a solution containing fine diamond particles, and then immersed in the solution. By applying ultrasonic vibration, it is possible to cause diamond particles to violently collide with the surface of the substrate member including the emitter cone.

【0027】[0027]

【発明の実施の態様】本発明に係る第1の電界電子放出
型サージ吸収素子10は、図1に示すように、第1の基板
部材12と第2の基板部材14とを所定の距離を隔てて対向
配置させ、両基板部材の内面周縁部をスペーサを兼ねた
枠部材16を間に介して気密封止することによって外囲器
18を形成し、該外囲器18内を10-6〜10-8Torrの高真
空状態に維持してなる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A first field emission type surge absorbing element 10 according to the present invention, as shown in FIG. 1, places a first substrate member 12 and a second substrate member 14 at a predetermined distance. The outer peripheral portions of the two substrate members are hermetically sealed with a frame member 16 also serving as a spacer interposed therebetween.
The envelope 18 is formed, and the inside of the envelope 18 is maintained in a high vacuum state of 10 -6 to 10 -8 Torr.

【0028】上記第1の基板部材12の内面には、深さ数
μmの凹部19が形成されている。また、この凹部19の底
面には、多数のエミッタ・コーン20が、所定の間隔をお
いて略全面に亘って突設されている。図1は断面図であ
るため、一列のエミッタ・コーン20のみが表されている
が、実際には一定の間隔をおいて縦横に整列配置されて
いる。上記第1の基板部材12は、Si中にPやAs等の
不純物を混入させてなるn形半導体によって形成されて
いる。また、エミッタ・コーン20も同様にn形半導体よ
り成り、第1の基板部材12と一体的に形成されている。
エミッタ・コーン20は先端が尖った円錐または角錐形状
をなしており、その先端部20aが第2の基板部材14の内
面に向いている。ただし、エミッタ・コーン20の先端部
20aと第2の基板部材14の内面との間には、所定の間隙
が保たれている。上記エミッタ・コーン20の高さは約5
μmに、底面の直径は約3〜10μmに、またエミッタ
・コーン20間のピッチは約7.5〜15μmに設定され
ている。
A recess 19 having a depth of several μm is formed on the inner surface of the first substrate member 12. On the bottom surface of the concave portion 19, a large number of emitter cones 20 are provided so as to project over substantially the entire surface at a predetermined interval. Although FIG. 1 is a cross-sectional view, only one row of emitter cones 20 is shown. However, actually, the emitter cones 20 are arranged vertically and horizontally at regular intervals. The first substrate member 12 is formed of an n-type semiconductor in which impurities such as P and As are mixed in Si. The emitter cone 20 is also made of an n-type semiconductor and is formed integrally with the first substrate member 12.
The emitter cone 20 has a pointed cone or pyramid shape, and the tip 20 a faces the inner surface of the second substrate member 14. However, the tip of the emitter cone 20
A predetermined gap is maintained between 20a and the inner surface of the second substrate member 14. The height of the emitter cone 20 is about 5
μm, the diameter of the bottom surface is set to about 3 to 10 μm, and the pitch between the emitter cones 20 is set to about 7.5 to 15 μm.

【0029】エミッタ・コーン20の表面をも含んだ第1
の基板部材12の内面には、第1の保護膜22が被覆されて
いる。この第1の保護膜22は、ダイヤモンド薄膜より構
成されており、図2に示すように、各エミッタ・コーン
20の表面には、微細なダイヤモンドの結晶23が折り重な
るように多数形成されている。ダイヤモンド結晶23の多
くは、特に負の電子親和力が顕著で電子放出特性に優れ
た<111>面によって構成されている。
The first including the surface of the emitter cone 20
The inner surface of the substrate member 12 is coated with a first protective film 22. The first protective film 22 is composed of a diamond thin film, and as shown in FIG.
On the surface of 20, a large number of fine diamond crystals 23 are formed so as to be folded. Most of the diamond crystals 23 are constituted by <111> planes having particularly remarkable negative electron affinity and excellent electron emission characteristics.

【0030】上記第1の基板部材12の外面には、Alま
たはCrを蒸着して形成した第1の層24aと、該第1の
層24aの表面にNiを蒸着して形成した第2の層24bか
らなる第1の外部電極24が形成されている。この第1の
層24aを構成するAlまたはCrと、第2の層24bを構
成するNiとは、良好なオーム接触(ohmic contact)
を実現するものとして選定された。
On the outer surface of the first substrate member 12, a first layer 24a formed by evaporating Al or Cr, and a second layer 24 formed by evaporating Ni on the surface of the first layer 24a. A first external electrode 24 made of the layer 24b is formed. Al or Cr constituting the first layer 24a and Ni constituting the second layer 24b have good ohmic contact.
Was selected to realize

【0031】上記第2の基板部材14は、上記第1の基板
部材12と同じくn形半導体で構成されており、その内面
には第2の保護膜25が被覆されている。この第2の保護
膜25は、W、Mo、Ni、La、Al等よりなる薄膜、
あるいは以上の各物質の中、少なくとも1種類を含んだ
炭化物、酸化物、窒化物、無機化合物より構成される。
さらに、第2の基板部材14の外面には、AlまたはCr
を蒸着して形成した第1の層26aと、該第1の層26aの
表面にNiを蒸着して形成した第2の層26bからなる第
2の外部電極26が形成されている。
The second substrate member 14 is made of an n-type semiconductor similarly to the first substrate member 12, and the inner surface thereof is covered with a second protective film 25. This second protective film 25 is a thin film made of W, Mo, Ni, La, Al, etc.
Alternatively, it is composed of a carbide, oxide, nitride, or inorganic compound containing at least one of the above substances.
Further, on the outer surface of the second substrate member 14, Al or Cr
Is formed on the surface of the first layer 26a, and a second external electrode 26 is formed of a second layer 26b formed by evaporating Ni on the surface of the first layer 26a.

【0032】以上より明らかなように、この第1の電界
電子放出型サージ吸収素子10にあっては、第1の基板部
材12の内面全域が電子放出部を構成していると共に、第
2の基板部材14の内面全域が平面部を構成していること
となる。なお、上記第2の基板部材14の構成材料として
は、n形半導体以外にも、第1の基板部材12と熱膨張係
数が略等しい他の物質を用いることができ、例えばMo
がこれに該当する。
As is clear from the above, in the first field emission type surge absorbing element 10, the entire inner surface of the first substrate member 12 constitutes an electron emission portion, and The entire inner surface of the substrate member 14 constitutes a flat portion. As a constituent material of the second substrate member 14, other than the n-type semiconductor, other substances having substantially the same coefficient of thermal expansion as the first substrate member 12 can be used.
Corresponds to this.

【0033】上記第1の外部電極24及び第2の外部電極
26は、必ずしも二層構造とする必要はなく、Niのみを
蒸着して形成してもよい。上記枠部材16の材質として
は、n形半導体と熱膨張係数が近いパイレックスガラス
等が用いられる。
The first external electrode 24 and the second external electrode
26 need not necessarily have a two-layer structure, and may be formed by evaporating only Ni. As the material of the frame member 16, Pyrex glass or the like having a thermal expansion coefficient close to that of the n-type semiconductor is used.

【0034】上記第1の外部電極24にはカソード端子28
が、また第2の外部電極26にはアノード端子30が接続さ
れる。そして、各端子を図16に示したのと同様、線L
1,L2あるいはGNDに接続することにより、第1の電
界電子放出型サージ吸収素子10は、線L1,L2間あるい
は線L1,L2−GND間に挿入接続されることとなる。
しかして、上記線L1,L2間あるいは線L1,L2−GN
D間に定格以上のサージ電圧が印加されると、エミッタ
・コーン20の先端部20aに強い電界集中が生じ、電子が
表面のポテンシャル障壁を通過して真空中に放出され
る。このいわゆる電界電子放出現象によって生じた電子
は、第2の基板部材14の内面で捕捉されるため、第2の
基板部材14及び第1の基板部材12間に電流が流れる先駆
放電が生成され、この先駆放電が真空火花放電に移行す
ることでサージの吸収が実現されるのである。
The first external electrode 24 has a cathode terminal 28
The anode terminal 30 is connected to the second external electrode 26. Each terminal is connected to a line L in the same manner as shown in FIG.
By connecting to 1, L2 or GND, the first field emission type surge absorbing element 10 is inserted and connected between the lines L1, L2 or between the lines L1, L2 and GND.
Thus, the line L1, L2 or the line L1, L2-GN
When a surge voltage higher than the rated voltage is applied across D, a strong electric field concentration occurs at the tip portion 20a of the emitter cone 20, and electrons are emitted into a vacuum through a potential barrier on the surface. Electrons generated by this so-called field electron emission phenomenon are captured on the inner surface of the second substrate member 14, so that a precursor discharge in which a current flows between the second substrate member 14 and the first substrate member 12 is generated, The transition of the precursor discharge to the vacuum spark discharge realizes the absorption of the surge.

【0035】上記のように、エミッタ・コーン20の表面
には、電子放出特性に優れると共に、耐スパッタ性にも
優れたダイヤモンド結晶を多数備えた第1の保護膜22が
形成されているため、第1の電界電子放出型サージ吸収
素子10の放電開始電圧を比較的低い値に容易に設定する
ことができるのみならず、その寿命特性を向上させるこ
とができる。
As described above, on the surface of the emitter cone 20, the first protective film 22 having a large number of diamond crystals having excellent electron emission characteristics and excellent sputter resistance is formed. Not only can the discharge starting voltage of the first field electron emission type surge absorbing element 10 be easily set to a relatively low value, but also its life characteristics can be improved.

【0036】なお、図示の便宜上、図1においてはエミ
ッタ・コーン20の大きさを強調して描かれているが、実
際には上記のようにエミッタ・コーン20はμm単位の大
きさであるのに対し、第1の基板部材12はmm単位(例え
ば2〜6mm角)の大きさであり、エミッタ・コーン20も
数万〜数十万個以上形成されている。因みに、第1の電
界電子放出型サージ吸収素子10の全体の大きさは、6mm
角で厚さが0.6mm程度となる。
Although the size of the emitter cone 20 is emphasized in FIG. 1 for convenience of illustration, the emitter cone 20 is actually a size of μm as described above. On the other hand, the first substrate member 12 has a size of mm unit (for example, 2 to 6 mm square), and tens to hundreds of thousands of emitter cones 20 are formed. Incidentally, the overall size of the first field emission type surge absorbing element 10 is 6 mm.
The thickness is about 0.6 mm at the corner.

【0037】図3は、この発明に係る第2の電界電子放
出型サージ吸収素子32を示すものである。この第2の電
界電子放出型サージ吸収素子32は、n形半導体よりなる
第1の基板部材12と第2の基板部材14とを所定の距離を
隔てて対向配置し、両部材の内面周縁を枠部材16を間に
介して気密封止することによって外囲器18を形成し、該
外囲器18の内部空間を10-6〜10-8Torrの高真空状態
となしている。
FIG. 3 shows a second field emission type surge absorbing element 32 according to the present invention. In this second field emission type surge absorbing element 32, a first substrate member 12 and a second substrate member 14 made of an n-type semiconductor are arranged facing each other at a predetermined distance, and the inner peripheral edges of both members are arranged. An envelope 18 is formed by hermetically sealing with a frame member 16 interposed therebetween, and the internal space of the envelope 18 is in a high vacuum state of 10 -6 to 10 -8 Torr.

【0038】上記第1の基板部材12の内面には、深さ数
μmの凹部19が形成されており、該凹部19の底面は、多
数のエミッタ・コーン20が所定の距離をおいてドット・
マトリクス状に突設配列された第1の電子放出部34と、
エミッタ・コーン20が形成されずに平面状を維持してい
る第1の平面部35とに区分けされている。また、第2の
基板部材14の内面にも、深さ数μmの凹部19が形成され
ており、該凹部19の底面は、多数のエミッタ・コーン20
が所定の距離をおいてドット・マトリクス状に突設配列
された第2の電子放出部36と、エミッタ・コーンが形成
されずに平面状を維持している第2の平面部37とに区分
けされている。図示の通り、第1の基板部材12の第1の
電子放出部34が第2の基板部材14の第2の平面部37と対
向するように、また第2の基板部材14の第2の電子放出
部36が第1の基板部材12の第1の平面部35と対向するよ
うに、両基板部材は位置決めされている。そして、エミ
ッタ・コーン20の先端部20aと各平面部35,37との間に
は、所定の間隙が保たれている。
A concave portion 19 having a depth of several μm is formed on the inner surface of the first substrate member 12.
A first electron-emitting portion 34 protrudingly arranged in a matrix,
The emitter cone 20 is divided into a first flat portion 35 which is not formed and maintains a flat shape. A concave portion 19 having a depth of several μm is also formed on the inner surface of the second substrate member 14, and the bottom surface of the concave portion 19 has a large number of emitter cones 20.
Are divided into a second electron emitting portion 36 protrudingly arranged in a dot matrix at a predetermined distance, and a second flat portion 37 maintaining a flat shape without forming an emitter cone. Have been. As shown, the first electron emitting portion 34 of the first substrate member 12 faces the second flat portion 37 of the second substrate member 14 and the second electron The two substrate members are positioned so that the emission portion 36 faces the first flat portion 35 of the first substrate member 12. A predetermined gap is maintained between the tip 20a of the emitter cone 20 and each of the flat portions 35 and 37.

【0039】上記第1の電子放出部34及び第2の電子放
出部36の表面には、上記と同様のダイヤモンド薄膜より
なる第1の保護膜22が形成されており、エミッタ・コー
ン20の表面には、図2に示したように、微細なダイヤモ
ンドの結晶23が折り重なるように多数形成されている。
また、ダイヤモンド結晶23の多くは、負の電子親和力が
顕著で電子放出特性に優れた<111>面によって構成され
ている。また、上記第1の平面部35及び第2の平面部37
の表面には、W、Mo、Ni、La、Al等よりなる第
2の保護膜25が被覆されている。
On the surfaces of the first and second electron-emitting portions 34 and 36, a first protective film 22 made of the same diamond thin film as described above is formed. As shown in FIG. 2, a large number of fine diamond crystals 23 are formed so as to be folded.
Many of the diamond crystals 23 are composed of <111> planes having a remarkable negative electron affinity and excellent electron emission characteristics. Further, the first flat portion 35 and the second flat portion 37
Is coated with a second protective film 25 made of W, Mo, Ni, La, Al or the like.

【0040】第1の基板部材12の外面には、Alまたは
Crよりなる第1の層24a及びNiよりなる第2の層24
bの二層構造を備えた第1の外部電極24が形成されてお
り、該第1の外部電極24には第1の外部端子38が接続さ
れている。また、第2の基板部材14の外面には、Alま
たはCrよりなる第1の層26a及びNiよりなる第2の
層26bの二層構造を備えた第2の外部電極26が形成され
ており、該第2の外部電極26には第2の外部端子40が接
続されている。
On the outer surface of the first substrate member 12, a first layer 24a of Al or Cr and a second layer 24 of Ni
A first external electrode 24 having a two-layer structure b is formed, and a first external terminal 38 is connected to the first external electrode 24. On the outer surface of the second substrate member 14, a second external electrode 26 having a two-layer structure of a first layer 26a made of Al or Cr and a second layer 26b made of Ni is formed. A second external terminal 40 is connected to the second external electrode 26.

【0041】この第2の電界電子放出型サージ吸収素子
32は、上記のようにエミッタ・コーン20を第1の外部端
子38側及び第2の外部端子40側にそれぞれ設けることに
より、第1の外部電極24と第2の外部電極26との間で電
子を双方向に放出可能な構造とした点に特徴を有するも
のであり、極性に気遣うことなく利用できると共に、何
らかの理由によって逆方向に過電圧が印加される場合に
も対処できる利点を有する。
This second field electron emission type surge absorbing element
32 is provided between the first external electrode 24 and the second external electrode 26 by providing the emitter cone 20 on the first external terminal 38 side and the second external terminal 40 side as described above. It is characterized in that it has a structure capable of emitting electrons in both directions, and has the advantages that it can be used without concern for polarity and can cope with a case where an overvoltage is applied in the reverse direction for some reason.

【0042】図4〜図15に基づき、第1の電界電子放
出型サージ吸収素子10及び第2の電界電子放出型サージ
吸収素子32を製造する上で最も重要な要素となるエミッ
タ・コーン20及び第1の保護膜22の形成方法について説
明する。まず、抵抗率が0.01〜5(Ω・cm)のn形
Si基板42を、酸化雰囲気中で酸化させ、表面に約30
0nm厚のSiO2薄膜44を形成する(図4)。つぎに、
上記SiO2薄膜44の表面全域に、フォトレジスト46を
スピンナを用いて均一に塗布すると共に、フォトレジス
ト46の上方に円形の遮光性パターン48を形成したフォト
マスク50を被せ、紫外線UVによる露光処理を施す(図
5)。この結果、パターン48によって紫外線が遮られた
部分を除き、フォトレジスト46の表面が感光する。つぎ
に、所定の薬品を用いてフォトレジスト46の中で感光さ
れた部分を除去し、SiO2薄膜44の表面に円形のフォ
トレジスト・マスク51を形成する(図6)。つぎに、B
HF(Buffered 弗酸を用いたウエットエッチング)に
より、SiO2薄膜44の中でフォトレジスト・マスク51
で覆われていない部分を除去した後に、フォトレジスト
・マスク51を剥離することにより、円形の酸化膜マスク
52を形成する(図7)。なお、図においては1個の酸化
膜マスク52のみが表されているが、この酸化膜マスク52
はエミッタ・コーン20の数に対応して形成されるもので
あり、実際には15μm間隔でドット・マトリクス状に多
数形成されるものである。また、酸化膜マスク52の直径
は約10μmに設定されている。
Referring to FIGS. 4 to 15, the emitter cone 20 and the most important elements in manufacturing the first field emission type surge absorbing element 10 and the second field emission type surge absorbing element 32 will be described. A method for forming the first protective film 22 will be described. First, an n-type Si substrate 42 having a resistivity of 0.01 to 5 (Ω · cm) is oxidized in an oxidizing atmosphere,
An SiO 2 thin film 44 having a thickness of 0 nm is formed (FIG. 4). Next,
A photoresist 46 is uniformly applied to the entire surface of the SiO 2 thin film 44 by using a spinner, and a photomask 50 having a circular light-shielding pattern 48 formed thereon is covered above the photoresist 46. (FIG. 5). As a result, the surface of the photoresist 46 is exposed except for the portion where the ultraviolet rays are blocked by the pattern 48. Next, the exposed portion of the photoresist 46 is removed using a predetermined chemical, and a circular photoresist mask 51 is formed on the surface of the SiO 2 thin film 44 (FIG. 6). Next, B
A photoresist mask 51 is formed in the SiO 2 thin film 44 by HF (wet etching using buffered hydrofluoric acid).
After removing the portions not covered with the photoresist mask 51, the circular oxide film mask is removed.
52 are formed (FIG. 7). Although only one oxide film mask 52 is shown in FIG.
Are formed corresponding to the number of the emitter cones 20, and are actually formed in large numbers in a dot matrix at intervals of 15 μm. The diameter of the oxide film mask 52 is set to about 10 μm.

【0043】つぎに、Si基板42の表面にRIE(リア
クティブ・イオン・エッチング)を施して、酸化膜マス
ク52で覆われていない部分を侵食させる(図8)。RI
Eは、真空チャンバ内に設置した2枚の平行電極間に試
料(Si基板42)を配置させた上で、所定のガス媒体を
真空チャンバ内に充填し、両電極間に約150Wの電力
を加えて高周波プラズマ放電を発生させ、このプラズマ
による化学作用とイオン衝撃による物理作用を利用して
エッチングを行う方法である。この場合、ガス媒体とし
て反応性のO2とSF6を用いるのが望ましく、両者の体
積比は、2.2×10-1Torrの圧力下で例えばSF6:O
2=9:1に設定される。RIEは異方性に優れている
ため、酸化膜マスク52の裏面側にもエッチングが進行し
てしまうアンダーカットの程度が比較的低くなり、先端
が平坦な四角錐状の突出部53が形成される(図9)。こ
のRIEは、上記の条件下において例えば15分間実施
される。
Next, the surface of the Si substrate 42 is subjected to RIE (reactive ion etching) to erode portions not covered by the oxide film mask 52 (FIG. 8). RI
E places a sample (Si substrate 42) between two parallel electrodes installed in a vacuum chamber, fills a predetermined gas medium into the vacuum chamber, and applies an electric power of about 150 W between both electrodes. In addition, a high-frequency plasma discharge is generated, and etching is performed using a chemical action of the plasma and a physical action of ion bombardment. In this case, it is desirable to use reactive O 2 and SF 6 as a gas medium, and the volume ratio between them is, for example, SF 6 : O 2 under a pressure of 2.2 × 10 −1 Torr.
2 = 9: 1 is set. Since RIE is excellent in anisotropy, the degree of undercut in which etching proceeds on the back side of the oxide film mask 52 is relatively low, and a quadrangular pyramid-shaped projection 53 having a flat tip is formed. (FIG. 9). This RIE is performed, for example, for 15 minutes under the above conditions.

【0044】つぎに、上記Si基板42の表面に異方性ウ
エットエッチングを施し、上記突出部53の表面を侵食し
て先端部を尖鋭化させる(図10)。この異方性ウエッ
トエッチングに用いるエッチング液は、例えばKOHと
2Oとの混合水溶液よりなり、溶液温度は摂氏50度
程度に設定される。また、両者の混合比率としては、例
えば100mlのH2Oに対して50gのKOHを混合す
ることが挙げられる。
Next, the surface of the Si substrate 42 is subjected to anisotropic wet etching to erode the surface of the protrusion 53 to sharpen the tip (FIG. 10). The etching solution used for the anisotropic wet etching is, for example, a mixed aqueous solution of KOH and H 2 O, and the solution temperature is set to about 50 degrees Celsius. The mixing ratio of the two is, for example, mixing 50 g of KOH with 100 ml of H 2 O.

【0045】上記の異方性ウエットエッチングが進行
し、ある程度のアンダーカット54が生じて突出部53の先
端が極めて尖鋭化すると、酸化膜マスク52は安定性を失
って落下する(図11及び図12)。この段階に至れ
ば、突出部53先端の角度は25〜30度まで尖鋭化され、エ
ミッタ・コーン20として完成しているため、上記異方性
ウエットエッチングが停止される。ここに至るまでの異
方性ウエットエッチングの所要時間としては、約8分程
度が見込まれる。なお、このエミッタ・コーンの先端部
20aは相変わらず四角錐状態を維持しているが、裾野部
分は八角錐状態となされている。
When the above-described anisotropic wet etching proceeds and a certain degree of undercut 54 occurs, and the tip of the projection 53 becomes extremely sharp, the oxide film mask 52 loses stability and falls (FIGS. 11 and 11). 12). At this stage, the angle of the tip of the projection 53 is sharpened to 25 to 30 degrees, and the anisotropic wet etching is stopped because the emitter cone 20 is completed. The time required for the anisotropic wet etching up to here is expected to be about 8 minutes. Note that the tip of this emitter cone
20a still maintains the quadrangular pyramid state, but the foot portion is in the octagonal pyramid state.

【0046】つぎに、図13に示すように、エミッタ・
コーン20を形成したSi基板42を、超音波振動槽55内に
配置させる。この超音波振動槽55の内部には、エタノー
ルやイソプロピルアルコール等の溶液中に粒径が50オン
グストローム・オーダーのダイヤモンド粒子を多数添加
させたものが満たされている。また、この超音波振動槽
55の底面裏側には、圧電素子よりなる超音波発振部材56
が接続されている。上記超音波発振部材56を駆動させる
と、上記Si基板42の表面がダイヤモンド粒子によって
研磨され、非常に細かい傷が高密度で形成されると共
に、ダイヤモンド粒子の一部がSi基板42の表面に付着
する。
Next, as shown in FIG.
The Si substrate on which the cone 20 is formed is placed in the ultrasonic vibration tank 55. The inside of the ultrasonic vibration tank 55 is filled with a solution such as ethanol or isopropyl alcohol to which a large number of diamond particles having a particle size on the order of 50 angstroms are added. Also, this ultrasonic vibration tank
On the back side of the bottom of 55, an ultrasonic oscillation member 56 made of a piezoelectric element
Is connected. When the ultrasonic oscillation member 56 is driven, the surface of the Si substrate 42 is polished by diamond particles, very fine scratches are formed at high density, and a part of the diamond particles adhere to the surface of the Si substrate 42. I do.

【0047】つぎに、このSi基板42の表面に、エタノ
ールやイソプロピルアルコールによる洗浄処理に続いて
純水による洗浄処理を施した後、エミッタ・コーン20の
形成面にダイヤモンド薄膜よりなる第1の保護膜22を形
成する。低圧下におけるダイヤモンド薄膜の形成方法と
して、現在では様々なものが提唱されており、その中で
特に代表的な熱フィラメントCVD法とマイクロ波プラ
ズマCVD法を用いた例を説明する。
Next, the surface of the Si substrate 42 is subjected to a cleaning process using pure water after a cleaning process using ethanol or isopropyl alcohol, and then a first protective film made of a diamond thin film is formed on the surface on which the emitter cone 20 is formed. A film 22 is formed. At present, various methods for forming a diamond thin film under low pressure have been proposed, and in particular, examples using typical hot filament CVD and microwave plasma CVD will be described.

【0048】まず、熱フィラメントCVD法とは、図1
4に示すように、図示しない真空容器内に配置された石
英管57の内部にタングステン・フィラメント58と基板ホ
ルダ60を設置し、該基板ホルダ60の表面にSi基板42を
載置した後に、フィラメント58によって摂氏2000度以上
に、また石英管57の周囲に配置された電気炉62によって
摂氏600〜1000度に加熱しつつ、石英管57の上部からC
4(メタン)とH2との混合ガスを導入すると、これら
はフィラメント58による加熱によって分解・励起(活性
化)され、ラジカル基(CH3,CH,C2)と原子状水
素(H)が生成される。これらの炭素ラジカルがSi基
板42上にダイヤモンド薄膜として成長するのである。こ
の際、水素原子は黒鉛(グラファイト)の成長を抑制す
る役割を果たす。また、上記CH4とH2の混合ガスに、
PH3、NH3、N2等の不純物ガスを混合させることに
より、ダイヤモンド薄膜をn形半導体化させることが可
能となる。上記真空容器内の圧力は、数k〜数10kPaに
設定されている。この熱フィラメントCVD法を用いた
場合、ダイヤモンド薄膜の成長速度は数μm/時間程度
である。
First, the hot filament CVD method is shown in FIG.
As shown in FIG. 4, a tungsten filament 58 and a substrate holder 60 are placed inside a quartz tube 57 placed in a vacuum vessel (not shown), and after the Si substrate 42 is placed on the surface of the substrate holder 60, the filament While heating to more than 2000 degrees Celsius by 58 and 600 to 1000 degrees Celsius by electric furnace 62 arranged around quartz tube 57, C
When a mixed gas of H 4 (methane) and H 2 is introduced, these are decomposed and excited (activated) by heating by the filament 58, and radical groups (CH 3 , CH, C 2 ) and atomic hydrogen (H) are produced. Is generated. These carbon radicals grow on the Si substrate 42 as a diamond thin film. At this time, the hydrogen atoms play a role in suppressing the growth of graphite (graphite). In addition, in the above mixed gas of CH 4 and H 2 ,
By mixing an impurity gas such as PH 3 , NH 3 and N 2 , the diamond thin film can be made into an n-type semiconductor. The pressure in the vacuum container is set to several k to several tens kPa. When this hot filament CVD method is used, the growth rate of the diamond thin film is about several μm / hour.

【0049】上記熱フィラメントCVD法によれば、導
入されるCH4ガスの濃度によって、形成されるダイヤ
モンド粒子の形状を制御することができる。例えば、C
4濃度を1%以下に設定すると、ダイヤモンド本来の
角張った形状にダイヤモンドの結晶を成長させることが
できるが、CH4濃度を2%程度に高めると角がとれた
ボール状の結晶となる。すなわち、ダイヤモンド結晶一
つ一つの尖鋭度を可変とすることができる。また、上記
真空容器内の圧力を数k〜数10kPaの範囲内で加減する
ことによっても、ダイヤモンド粒子の形状やダイヤモン
ド薄膜の厚さを制御することができる。さらに、CH4
ガスの濃度や全体の合成時間を加減することにより、負
の電子親和力が特に強い<111>面を優先的に成長させる
ことも可能となる。
According to the hot filament CVD method, the shape of the diamond particles to be formed can be controlled by the concentration of the introduced CH 4 gas. For example, C
When the H 4 concentration is set to 1% or less, the diamond crystal can be grown in an original angular shape of diamond. However, when the CH 4 concentration is increased to about 2%, the crystal becomes a corner-shaped ball-shaped crystal. That is, the sharpness of each diamond crystal can be made variable. The shape of the diamond particles and the thickness of the diamond thin film can also be controlled by adjusting the pressure in the vacuum vessel within the range of several k to several tens kPa. In addition, CH 4
By adjusting the gas concentration and the overall synthesis time, it is also possible to preferentially grow the <111> plane having a particularly strong negative electron affinity.

【0050】CH4とH2との混合ガスのほかに、例えば
COとH2との混合ガスや、C22とH2との混合ガス、
あるいは気化させたアルコールやアセトンとH2とを混
合させたものをダイヤモンド薄膜形成の原料として用い
ることもできる。
In addition to the mixed gas of CH 4 and H 2 , for example, a mixed gas of CO and H 2 , a mixed gas of C 2 H 2 and H 2 ,
Or those obtained by mixing vaporized alcohol or acetone and H 2 can be used as a raw material for diamond film formation.

【0051】つぎに、マイクロ波プラズマCVD法と
は、図15に示すように、図示しない真空容器内に配置
された石英管57の内部に基板ホルダ60を設置し、該基板
ホルダ60の表面にSi基板42を載置すると共に、Si基
板42の表面にCH4とH2との混合ガスを導入する点では
上記熱フィラメントCVD法と共通するのであるが、電
気炉62や熱フィラメント58を用いる代わりに、導波管66
を介してマイクロ波電源68から石英管57内に供給される
2.45GHzのマイクロ波によって無電極のプラズマ放電
を生成させ、該プラズマを用いてメタンと水素の分解・
励起を行う点に特徴がある。この際、プランジャ69の作
用によって定在波の発生を制御すると共に、整合器(図
示省略)を用いて、プラズマが石英管57内全体に広がら
ずにSi基板42付近に集中するように調整することが必
要である。
Next, as shown in FIG. 15, the microwave plasma CVD method is to install a substrate holder 60 inside a quartz tube 57 placed in a vacuum vessel (not shown), Although the Si substrate 42 is placed and a mixed gas of CH 4 and H 2 is introduced onto the surface of the Si substrate 42, it is common to the hot filament CVD method, but an electric furnace 62 and a hot filament 58 are used. Instead, waveguide 66
A 2.45 GHz microwave supplied from a microwave power supply 68 into the quartz tube 57 through a microwave power source generates an electrodeless plasma discharge, which is used to decompose methane and hydrogen using the plasma.
It is characterized in that it is excited. At this time, the generation of the standing wave is controlled by the action of the plunger 69, and a matching device (not shown) is adjusted so that the plasma is not spread over the entirety of the quartz tube 57 but is concentrated near the Si substrate 42. It is necessary.

【0052】上記熱フィラメントCVD法では、フィラ
メント58の一部が蒸発してダイヤモンド粒子の内部に侵
入することにより、生成されるダイヤモンド粒子の純度
が低下する場合があるが、このマイクロ波プラズマCV
D法は無電極の放電作用を用いるため、このような危険
性は一切ない。このマイクロ波プラズマCVD法におい
ても、CH4濃度や真空容器内の圧力、合成時間を調節
することによって、形成されるダイヤモンド粒子の形状
(尖鋭度)やダイヤモンド薄膜の厚さを制御したり、<1
11>面など特定の結晶面を選択的に成長させることが可
能である。また、熱フィラメントCVD法と同様、原料
ガス中にPH3やNH3、あるいはN2等といった不純物
ガスを混入させることにより、生成されるダイヤモンド
薄膜をn形半導体化させることが可能となる。このマイ
クロ波プラズマCVD法によるダイヤモンドの成長速度
は、0.数μm/時間であり、上記熱フィラメントCV
D法よりも遅いのが欠点といえる。この場合も、CH4
とH2との混合ガスのほかに、例えばCOとH2との混合
ガスや、C22とH2との混合ガス、あるいは気化させ
たアルコールやアセトンとH2とを混合させたものをダ
イヤモンド形成の原料として用いることもできる。
In the above-mentioned hot filament CVD method, a part of the filament 58 evaporates and enters the inside of the diamond particles, which may lower the purity of the generated diamond particles.
Since the method D uses an electrodeless discharge action, there is no such danger. Also in this microwave plasma CVD method, the shape (sharpness) of the formed diamond particles and the thickness of the diamond thin film can be controlled by adjusting the CH 4 concentration, the pressure in the vacuum vessel, and the synthesis time. 1
It is possible to selectively grow a specific crystal plane such as an 11> plane. Also, as in the hot filament CVD method, by mixing an impurity gas such as PH 3 , NH 3 , or N 2 into the raw material gas, it is possible to convert the generated diamond thin film into an n-type semiconductor. The growth rate of diamond by the microwave plasma CVD method is 0.1 μm / hour.
The disadvantage is that it is slower than the D method. Again, CH 4
And in addition to the mixed gas of H 2, for example, mixing or gas of CO and H 2, C 2 H 2 mixed gas of H 2 or a vaporized alcohol or acetone and H 2 that are mixed, Can also be used as a raw material for diamond formation.

【0053】ダイヤモンド薄膜を形成する方法として、
上記以外にも、例えば電子衝撃CVD法、有磁場マイク
ロ波プラズマCVD法、直流放電プラズマCVD法、燃
焼炎CVD法等を用いることができる。
As a method of forming a diamond thin film,
In addition to the above, for example, an electron impact CVD method, a magnetic field microwave plasma CVD method, a DC discharge plasma CVD method, a combustion flame CVD method, or the like can be used.

【0054】なお、上記のようにダイヤモンド薄膜形成
の前に、Si基板42を微細なダイヤモンド粒子の添加さ
れた溶液中に漬けて超音波振動をかけることにより、S
i基板42の表面に微細な傷を数多く形成する工程を設け
たのは、以下の理由による。まず、Si基板42の表面が
完全な平滑面に近い場合、Si基板42の表面にダイヤモ
ンド結晶の材料となる気体を導いても、結晶核が基板表
面に留まり難く、ダイヤモンド薄膜を均一な厚さに形成
できなくなる。また、Si基板42の表面に形成された傷
が比較的粗い場合には、ダイヤモンドの核発生密度が低
くなり、ダイヤモンド結晶の形成数が少ないものとなる
ため、放電開始電圧の低減に資する<111>面の絶対量を
確保することが困難となる。これに対し、50オングスト
ローム・オーダーの微細なダイヤモンド粒子を添加した
溶液中にSi基板42を漬けて超音波振動をかければ、エ
ミッタ・コーン20を含めたSi基板42の表面に極めて微
細な傷が多数形成されると共に、微細な粒径のダイヤモ
ンド粒子が付着することとなる。このため、熱フィラメ
ントCVD法やマイクロ波プラズマCVD法等によって
Si基板42の表面にダイヤモンド結晶の材料となる気体
を導くと、ダイヤモンドの核発生密度が高くなり、その
分電子放出特性に優れた<111>面の形成数が増大するこ
ととなる。これはすなわち、このSi基板42を用いた電
界電子放出型サージ吸収素子の放電開始電圧をより低減
できることを意味するのである。
Prior to the formation of the diamond thin film as described above, the Si substrate 42 is immersed in a solution containing fine diamond particles and subjected to ultrasonic vibration to obtain
The step of forming many fine scratches on the surface of the i-substrate 42 is provided for the following reason. First, when the surface of the Si substrate 42 is close to a perfect smooth surface, the crystal nuclei are unlikely to remain on the substrate surface even when a gas serving as a diamond crystal material is guided to the surface of the Si substrate 42, and the diamond thin film is formed to a uniform thickness. Cannot be formed. Further, when the scratches formed on the surface of the Si substrate 42 are relatively rough, the nucleation density of diamond becomes low and the number of diamond crystals formed becomes small, contributing to the reduction of the firing voltage. > It is difficult to secure the absolute amount of the surface. On the other hand, if the Si substrate 42 is immersed in a solution containing fine diamond particles of the order of 50 angstroms and subjected to ultrasonic vibration, extremely fine flaws are formed on the surface of the Si substrate 42 including the emitter cone 20. A large number is formed, and diamond particles having a fine particle diameter adhere. For this reason, when a gas serving as a diamond crystal material is introduced to the surface of the Si substrate 42 by the hot filament CVD method, the microwave plasma CVD method, or the like, the nucleation density of diamond increases, and the electron emission characteristics are accordingly improved. The number of 111> faces increases. This means that the discharge start voltage of the field electron emission type surge absorbing element using the Si substrate 42 can be further reduced.

【0055】上記のようにしてエミッタ・コーン20の表
面にダイヤモンド薄膜よりなる保護膜22を形成した後、
このSi基板42、すなわち第1の基板部材12の表面に、
間に枠部材16を介して第2の基板部材14を重ね合わせ、
両基板部材12,14の対向面周縁と枠部材16の両端面間を
真空雰囲気中で接合させることにより、第1の電界電子
放出型サージ吸収素子10が完成する(図1)。また、第
2の電界電子放出型サージ吸収素子32を形成する場合に
は、第1の基板部材12及び第2の基板部材14の内面の一
部に、それぞれ上記と同様の方法でエミッタ・コーン20
及びダイヤモンド薄膜よりなる第1の保護膜22を形成す
ると共に、残りの部分に第2の保護膜25を形成した後、
両基板部材の対向面周縁と枠部材16の両端面間を真空雰
囲気中で接合させればよい。なお、両基板部材12,14と
枠部材16との接合方法としては、フリットガラス等の低
融点ガラスを用いて融着させる方法や、ポリイミド系の
接着剤を用いて接着させる方法の他、Na+やH+といっ
た可動イオンを含む材料(例えばパイレックスガラス)
によって枠部材16を構成し、加熱環境下において両基板
部材12,14と枠部材16との間に直流電圧を印加させて両
者を接合させる陽極接合法を用いてもよい。
After forming the protective film 22 made of a diamond thin film on the surface of the emitter cone 20 as described above,
On the surface of the Si substrate 42, ie, the first substrate member 12,
The second substrate member 14 is overlapped with a frame member 16 therebetween,
The first field electron emission type surge absorbing element 10 is completed by joining the peripheral edges of the opposing surfaces of both substrate members 12 and 14 and both end surfaces of the frame member 16 in a vacuum atmosphere (FIG. 1). When forming the second field emission type surge absorbing element 32, the emitter cone is formed on a part of the inner surfaces of the first substrate member 12 and the second substrate member 14 in the same manner as described above. 20
And a first protective film 22 made of a diamond thin film and a second protective film 25 formed on the remaining portion.
The peripheral edges of the opposing surfaces of both substrate members and both end surfaces of the frame member 16 may be joined in a vacuum atmosphere. In addition, as a method for joining the two substrate members 12, 14 and the frame member 16, there are a method of fusing using a low melting point glass such as frit glass, a method of bonding using a polyimide-based adhesive, Materials containing mobile ions such as + and H + (for example, Pyrex glass)
The frame member 16 may be formed by using an anodic bonding method in which a DC voltage is applied between the substrate members 12 and 14 and the frame member 16 in a heating environment to bond them together.

【0056】上記においては、第1の基板部材12及び第
2の基板部材14の材質としてn形半導体を用いる例を示
したが、この発明はこれに限定されるものではなく、S
i中にB(ホウ素)等の不純物を混入させてなるp形半
導体によって各基板部材12,14を構成することももちろ
ん可能である。この場合、第1の保護膜22を構成するダ
イヤモンド薄膜にもB(ホウ素)等の不純物を混入させ
て、p形半導体化させる必要がある。
In the above, an example in which an n-type semiconductor is used as the material of the first substrate member 12 and the second substrate member 14 has been described. However, the present invention is not limited to this.
Of course, each of the substrate members 12 and 14 can be made of a p-type semiconductor in which an impurity such as B (boron) is mixed in i. In this case, it is necessary to mix impurities such as B (boron) into the diamond thin film constituting the first protective film 22 to make it into a p-type semiconductor.

【0057】[0057]

【発明の効果】本発明に係る方法で製造される電界電子
放出型サージ吸収素子は、上記のようにエミッタ・コー
ンの表面を負の電子親和力を備えたダイヤモンド薄膜よ
りなる保護膜で覆っているため、動作電圧を比較的低い
値に容易に設定できる利点を有している。
As described above, in the field electron emission type surge absorbing element manufactured by the method according to the present invention, the surface of the emitter cone is covered with the protective film made of a diamond thin film having a negative electron affinity. Therefore, there is an advantage that the operating voltage can be easily set to a relatively low value.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る第1の電界電子放出型サージ吸収
素子を示す断面図である。
FIG. 1 is a sectional view showing a first field emission type surge absorbing element according to the present invention.

【図2】エミッタ・コーンの表面に形成されたダイヤモ
ンド薄膜のイメージを示す説明図である。
FIG. 2 is an explanatory diagram showing an image of a diamond thin film formed on the surface of an emitter cone.

【図3】本発明に係る第2の電界電子放出型サージ吸収
素子を示す断面図である。
FIG. 3 is a sectional view showing a second field-emission-type surge absorbing element according to the present invention.

【図4】Si基板の表面にエミッタ・コーンを形成する
過程を示す部分断面図である。
FIG. 4 is a partial cross-sectional view showing a process of forming an emitter cone on the surface of a Si substrate.

【図5】Si基板の表面にエミッタ・コーンを形成する
過程を示す部分断面図である。
FIG. 5 is a partial sectional view showing a process of forming an emitter cone on the surface of a Si substrate.

【図6】Si基板の表面にエミッタ・コーンを形成する
過程を示す部分断面図である。
FIG. 6 is a partial cross-sectional view showing a process of forming an emitter cone on the surface of a Si substrate.

【図7】Si基板の表面にエミッタ・コーンを形成する
過程を示す部分断面図である。
FIG. 7 is a partial cross-sectional view showing a process of forming an emitter cone on the surface of a Si substrate.

【図8】Si基板の表面にエミッタ・コーンを形成する
過程を示す部分断面図である。
FIG. 8 is a partial cross-sectional view showing a process of forming an emitter cone on the surface of a Si substrate.

【図9】Si基板の表面にエミッタ・コーンを形成する
過程を示す部分斜視図である。
FIG. 9 is a partial perspective view showing a process of forming an emitter cone on the surface of a Si substrate.

【図10】Si基板の表面にエミッタ・コーンを形成す
る過程を示す部分断面図である。
FIG. 10 is a partial cross-sectional view showing a process of forming an emitter cone on the surface of a Si substrate.

【図11】Si基板の表面にエミッタ・コーンを形成す
る過程を示す部分断面図である。
FIG. 11 is a partial cross-sectional view showing a process of forming an emitter cone on the surface of a Si substrate.

【図12】Si基板の表面にエミッタ・コーンを形成す
る過程を示す部分斜視図である。
FIG. 12 is a partial perspective view showing a process of forming an emitter cone on the surface of a Si substrate.

【図13】Si基板を超音波振動槽内に配置させた状態
を示す断面図である。
FIG. 13 is a cross-sectional view showing a state in which a Si substrate is arranged in an ultrasonic vibration tank.

【図14】熱フィラメントCVD法を示す概略図であ
る。
FIG. 14 is a schematic view showing a hot filament CVD method.

【図15】マイクロ波プラズマCVD法を示す概略図で
ある。
FIG. 15 is a schematic view showing a microwave plasma CVD method.

【図16】サージ吸収素子の使用例を示す回路図であ
る。
FIG. 16 is a circuit diagram showing a usage example of a surge absorbing element.

【図17】従来の電界電子放出型サージ吸収素子を示す
断面図である。
FIG. 17 is a cross-sectional view showing a conventional field emission type surge absorbing element.

【図18】電界電子放出形サージ吸収素子のサージ吸収
特性を示す波形図である。
FIG. 18 is a waveform chart showing surge absorption characteristics of the field emission type surge absorbing element.

【図19】従来のエミッタ・コーンの形成過程を示す部
分断面図である。
FIG. 19 is a partial cross-sectional view showing a process of forming a conventional emitter cone.

【図20】従来のエミッタ・コーンの形成過程を示す部
分断面図である。
FIG. 20 is a partial cross-sectional view showing a process of forming a conventional emitter cone.

【図21】従来のエミッタ・コーンの形成過程を示す部
分断面図である。
FIG. 21 is a partial cross-sectional view showing a process of forming a conventional emitter cone.

【図22】従来のエミッタ・コーンの形成過程を示す部
分断面図である。
FIG. 22 is a partial cross-sectional view showing a process of forming a conventional emitter cone.

【図23】従来のエミッタ・コーンの形成過程を示す部
分断面図である。
FIG. 23 is a partial cross-sectional view showing a process of forming a conventional emitter cone.

【符号の説明】[Explanation of symbols]

10 第1の電界電子放出型サージ吸収素子 12 第1の基板部材 14 第2の基板部材 16 枠部材 18 外囲器 20 エミッタ・コーン 20a エミッタ・コーンの先端部 22 第1の保護膜 24 第1の外部電極 26 第2の外部電極 32 第2の電界電子放出型サージ吸収素子 34 第1の電子放出部 35 第1の平面部 36 第2の電子放出部 37 第2の平面部 52 酸化膜マスク 53 突出部 55 超音波振動槽 56 超音波発振部材 10 First Field Electron Emission Surge Absorber 12 First Substrate Member 14 Second Substrate Member 16 Frame Member 18 Enclosure 20 Emitter Cone 20a Tip of Emitter Cone 22 First Protective Film 24 First External electrode 26 second external electrode 32 second field electron emission type surge absorbing element 34 first electron emitting section 35 first plane section 36 second electron emitting section 37 second plane section 52 oxide mask 53 Projection 55 Ultrasonic vibration tank 56 Ultrasonic oscillation member

フロントページの続き (56)参考文献 特開 平2−278681(JP,A) 特開 平6−260262(JP,A) 特開 平8−264862(JP,A) 特開 平8−212908(JP,A) 特開 平7−320635(JP,A) 特開 平7−29483(JP,A) 特開 平5−205617(JP,A) 特開 平8−195165(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01T 1/00 - 4/20 Continuation of the front page (56) References JP-A-2-278681 (JP, A) JP-A-6-260262 (JP, A) JP-A-8-264862 (JP, A) JP-A-8-212908 (JP) JP-A-7-320635 (JP, A) JP-A-7-29483 (JP, A) JP-A-5-205617 (JP, A) JP-A 8-195165 (JP, A) (58) Field surveyed (Int. Cl. 7 , DB name) H01T 1/00-4/20

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 一面に多数のエミッタ・コーンを一体形
成した半導体よりなる電子放出部を備えた第1の基板部
材と、一面に平面部を備えた第2の基板部材とを、上記
第1の基板部材のエミッタ・コーンの先端部と上記第2
の基板部材の平面部とが所定の距離を隔てて対向するよ
うに配置し、両基板部材の周縁を気密封止して外囲器を
形成し、該外囲器内を高真空状態と成すと共に、両基板
部材の外面にそれぞれ外部電極を形成し、さらに、上記
エミッタ・コーンの表面にダイヤモンド薄膜よりなる保
護膜を形成してなる電界電子放出型サージ吸収素子の製
造方法であって、半導体よりなる基板部材の表面に多数
のエミッタ・コーンを一体形成し、この基板部材の表面
に微細な傷を多数形成した後、所定の温度に加熱された
真空系内に該基板部材を配置すると共に、該基板部材の
表面に、不純物ガスを混合させたダイヤモンドの原料ガ
スを導き、該原料ガスを活性化させて上記エミッタ・コ
ーンの表面に半導体化させたダイヤモンド薄膜を成長さ
せ、上記ダイヤモンドの原料ガスの濃度、圧力を調節す
ることにより、上記ダイヤモンド薄膜を構成するダイヤ
モンド結晶の尖鋭度を制御し、また、上記ダイヤモンド
薄膜の不純物の添加量を加減することにより、動作電圧
を制御することを特徴とする電界電子放出型サージ吸収
素子の製造方法。
1. A first substrate member provided with an electron emitting portion made of a semiconductor having a plurality of emitter cones integrally formed on one surface thereof, and a second substrate member provided with a flat surface portion on one surface thereof. The tip of the emitter cone of the substrate member and the second
Are arranged so that the flat portions of the substrate members face each other with a predetermined distance therebetween, and the peripheral edges of both substrate members are hermetically sealed to form an envelope, and the inside of the envelope is brought into a high vacuum state. A method of manufacturing a field electron emission type surge absorbing element comprising forming external electrodes on the outer surfaces of both substrate members, respectively, and further forming a protective film made of a diamond thin film on the surface of the emitter cone. A large number of emitter cones are integrally formed on the surface of a substrate member made of, and after forming a large number of fine scratches on the surface of the substrate member, the substrate member is placed in a vacuum system heated to a predetermined temperature. , the surface of the substrate member, lead to the raw material gas of the diamond obtained by mixing an impurity gas, a raw material gas by activating grown diamond film obtained by the semiconductor to the surface of the emitter cone, the diamond The concentration of de material gas, by adjusting the pressure to control the sharpness of diamond crystals constituting the diamond film, also, the diamond
The operating voltage can be adjusted by adjusting the amount of impurities added to the thin film.
A method for manufacturing a field electron emission type surge absorbing element, characterized by controlling the following .
【請求項2】 一面に多数のエミッタ・コーンを一体形
成した半導体よりなる電子放出部と、エミッタ・コーン
が形成されない平面部とを備えた第1の基板部材と、同
じく一面に多数のエミッタ・コーンを一体形成した半導
体よりなる電子放出部と、エミッタ・コーンが形成され
ない平面部とを備えた第2の基板部材とを、一方の基板
部材のエミッタ・コーンの先端部と他方の基板部材の平
面部とが所定の距離を隔てて対向するように配置し、両
基板部材の周縁を気密封止して外囲器を形成し、該外囲
器内を高真空状態と成すと共に、両基板部材の外面にそ
れぞれ外部電極を形成し、さらに、上記エミッタ・コー
ンの表面にダイヤモンド薄膜よりなる保護膜を形成して
なる電界電子放出型サージ吸収素子の製造方法であっ
て、半導体よりなる基板部材の表面に多数のエミッタ・
コーンを一体形成し、この基板部材の表面に微細な傷を
多数形成した後、所定の温度に加熱された真空系内に該
基板部材を配置すると共に、該基板部材の表面に、不純
物ガスを混合させたダイヤモンドの原料ガスを導き、該
原料ガスを活性化させて上記エミッタ・コーンの表面に
半導体化させたダイヤモンド薄膜を成長させ、上記ダイ
ヤモンドの原料ガスの濃度、圧力を調節することによ
り、上記ダイヤモンド薄膜を構成するダイヤモンド結晶
の尖鋭度を制御し、また、上記ダイヤモンド薄膜の不純
物の添加量を加減することにより、動作電圧を制御する
ことを特徴とする電界電子放出型サージ吸収素子の製造
方法。
2. A first substrate member having an electron emission portion made of a semiconductor having a plurality of emitter cones integrally formed on one surface, a first substrate member having a flat portion on which no emitter cone is formed, and a plurality of emitter cones formed on the same surface. A second substrate member provided with an electron emission portion made of a semiconductor integrally formed with a cone and a flat portion on which no emitter cone is formed is formed by combining the tip of the emitter cone of one substrate member and the other substrate member. A flat portion is disposed so as to face at a predetermined distance, and the outer edges of both substrate members are hermetically sealed to form an envelope, and the inside of the envelope is brought into a high vacuum state. A method for manufacturing a field electron emission type surge absorption element, comprising forming an external electrode on an outer surface of each member and further forming a protective film made of a diamond thin film on the surface of the emitter cone, comprising: A large number of emitters
After integrally forming a cone and forming a large number of fine scratches on the surface of the substrate member, the substrate member is placed in a vacuum system heated to a predetermined temperature, and an impurity is formed on the surface of the substrate member.
A source gas of diamond mixed with a source gas, activates the source gas, and applies the source gas to the surface of the emitter cone.
By growing a diamond thin film which has been converted into a semiconductor and adjusting the concentration and pressure of the source gas for the diamond, the sharpness of the diamond crystal constituting the diamond thin film is controlled, and the impurity of the diamond thin film is also controlled.
A method for manufacturing a field-emission-type surge absorbing element, wherein an operating voltage is controlled by adjusting an amount of an additive .
【請求項3】 上記エミッタ・コーンは、上記基板部材
の表面に酸化膜マスクを多数形成する工程と、該基板部
材の表面にリアクティブ・イオン・エッチングを施し
て、上記酸化膜マスクによって覆われていない部分を侵
食させ、以て酸化膜マスクの下方にエミッタ・コーンの
原型となる柱状の突出部を形成する工程と、該突出部に
対して異方性ウエット・エッチングを施し、その表面を
侵食させて先端を鋭利に尖らす工程を経て形成される
とを特徴とする請求項1または2に記載の電界電子放出
型サージ吸収素子の製造方法。
3. The substrate of claim 1, wherein said emitter cone is provided on said substrate member.
Forming a large number of oxide masks on the surface of the substrate,
Reactive ion etching on the surface of the material
To cover the area not covered by the oxide mask.
So that the emitter cone is located below the oxide mask.
Forming a columnar protrusion serving as a prototype;
Anisotropic wet etching is applied to the
The method for manufacturing a field electron emission type surge absorbing element according to claim 1 or 2, wherein the method is formed through a step of sharpening the tip by eroding .
【請求項4】 上記エミッタ・コーンを一体形成した基
板部材を、微細なダイヤモンド粒子が添加された溶液中
に漬け込んだ後、これに超音波振動をかけることによっ
て、上記基板部材の表面に微細な傷を形成することを特
徴とする請求項1乃至3の何れかに記載の電界電子放出
型サージ吸収素子の製造方法。
4. A base in which said emitter cone is integrally formed.
Place the plate member in a solution containing fine diamond particles.
After immersion, apply ultrasonic vibration to this.
4. The method for manufacturing a field emission type surge absorbing element according to claim 1 , wherein fine scratches are formed on the surface of the substrate member .
JP09207093A 1996-12-24 1997-07-16 Method for manufacturing field electron emission type surge absorbing element Expired - Fee Related JP3131173B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP09207093A JP3131173B2 (en) 1997-07-16 1997-07-16 Method for manufacturing field electron emission type surge absorbing element
US08/939,217 US6052267A (en) 1996-12-24 1997-09-29 Electric field discharge surge absorbing element and method for making same
DE19743512A DE19743512A1 (en) 1996-12-24 1997-10-01 Electron discharge shock absorber element for electric field for over-voltage protection in electronic circuit

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09207093A JP3131173B2 (en) 1997-07-16 1997-07-16 Method for manufacturing field electron emission type surge absorbing element
US08/939,217 US6052267A (en) 1996-12-24 1997-09-29 Electric field discharge surge absorbing element and method for making same

Publications (2)

Publication Number Publication Date
JPH1140313A JPH1140313A (en) 1999-02-12
JP3131173B2 true JP3131173B2 (en) 2001-01-31

Family

ID=26516058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09207093A Expired - Fee Related JP3131173B2 (en) 1996-12-24 1997-07-16 Method for manufacturing field electron emission type surge absorbing element

Country Status (1)

Country Link
JP (1) JP3131173B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001169460A (en) * 1999-12-09 2001-06-22 Takayasu Kanemura Surge current avoidance element and avoidance circuit thereof

Also Published As

Publication number Publication date
JPH1140313A (en) 1999-02-12

Similar Documents

Publication Publication Date Title
US6780075B2 (en) Method of fabricating nano-tube, method of manufacturing field-emission type cold cathode, and method of manufacturing display device
Pirio et al. Fabrication and electrical characteristics of carbon nanotube field emission microcathodes with an integrated gate electrode
JP3726117B2 (en) Method for manufacturing flat panel display system and components
US5709577A (en) Method of making field emission devices employing ultra-fine diamond particle emitters
US5757344A (en) Cold cathode emitter element
KR20010056153A (en) Field emission display device and its fabrication method
EP0675519A1 (en) Apparatus comprising field emitters
JP2002373570A (en) Electric field emission cold cathode and its manufacturing method
JP4792625B2 (en) Method for manufacturing electron-emitting device and electronic device
JP3847235B2 (en) Electron emitter
JP3131173B2 (en) Method for manufacturing field electron emission type surge absorbing element
Nakamoto et al. Low operation voltage field emitter arrays using low work function materials fabricated by transfer mold technique
US6052267A (en) Electric field discharge surge absorbing element and method for making same
JP3357640B2 (en) Method for manufacturing field electron emission type surge absorbing element
JP3312015B2 (en) Field electron emission type surge absorbing element and method of manufacturing the same
Lim et al. Investigation of field emission characteristics for Si-base materials: Titanium silicide, poly-Si, and single crystal Si
JP3213248B2 (en) Method for manufacturing field electron emission type surge absorbing element
JPH10285793A (en) Field electron emission type surge absorbing element and method of manufacturing the same
JP3312008B2 (en) Method for manufacturing field electron emission type surge absorbing element
JP2000125466A (en) Field emission type surge absorbing element
JP4312331B2 (en) Electron emission device
JP3131196B2 (en) Field emission type surge absorbing element
JP2000048929A (en) Surge absorber and method of manufacturing the same
Yun et al. Novel lateral field emission device fabricated on silicon-on-insulator material
JP2001016769A (en) Method for manufacturing field electron emission type surge absorbing element

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees