JP3213248B2 - Method for manufacturing field electron emission type surge absorbing element - Google Patents
Method for manufacturing field electron emission type surge absorbing elementInfo
- Publication number
- JP3213248B2 JP3213248B2 JP35617796A JP35617796A JP3213248B2 JP 3213248 B2 JP3213248 B2 JP 3213248B2 JP 35617796 A JP35617796 A JP 35617796A JP 35617796 A JP35617796 A JP 35617796A JP 3213248 B2 JP3213248 B2 JP 3213248B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate member
- emitter cone
- emitter
- forming
- absorbing element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【0001】[0001]
【発明の属する技術分野】この発明は、電源線や通信線
等を伝って侵入して来るサージ等の過電圧から電子機器
の電子回路を保護するために、線間あるは各線とグラン
ドとの間に挿入接続されるサージ吸収素子に係り、特
に、電界電子放出現象を用いたサージ吸収素子の製造方
法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for protecting an electronic circuit of an electronic device from an overvoltage such as a surge that enters through a power line or a communication line, or between lines or between each line and a ground. In particular, the present invention relates to a method for manufacturing a surge absorbing element using a field electron emission phenomenon.
【0002】[0002]
【従来の技術】従来、図12に示すように、電子機器の
電子回路60に通じる電源線や通信線等の線L1,L2間、
あるいは各線とGND(グランド)との間にサージ吸収
素子62を接続し、誘導雷等のサージから電子回路60を保
護することが行われている。すなわち、線L1,L2間あ
るいは線L1,L2−GND間に、サージ吸収素子62の定
格以上のサージ電圧が印加される場合には、上記サージ
吸収素子62が導通してサージをバイパスし、もって電子
回路60を保護する仕組みである。2. Description of the Related Art Conventionally, as shown in FIG. 12, between a line L1, L2 such as a power supply line and a communication line leading to an electronic circuit 60 of an electronic device,
Alternatively, a surge absorbing element 62 is connected between each line and GND (ground) to protect the electronic circuit 60 from a surge such as an induced lightning. That is, when a surge voltage higher than the rating of the surge absorbing element 62 is applied between the lines L1 and L2 or between the lines L1 and L2 and GND, the surge absorbing element 62 conducts and bypasses the surge. This is a mechanism for protecting the electronic circuit 60.
【0003】このようなサージ吸収素子62としては、放
電間隙における放電現象を利用するガスアレスタや、電
圧非直線特性を備えた高抵抗体素子であるバリスタ、あ
るいはpn接合形半導体のアバランシェ(電子雪崩)効
果を利用したシリコンサージアブソーバなど様々な種類
が存在しているが、最近になって電界電子放出現象を用
いたサージ吸収素子が新たに加えられることとなった。As such a surge absorbing element 62, a gas arrester utilizing a discharge phenomenon in a discharge gap, a varistor which is a high-resistance element having a nonlinear voltage characteristic, or an avalanche (electron avalanche) of a pn junction type semiconductor is used. There are various types such as silicon surge absorbers utilizing the effect, but recently a surge absorbing element using a field electron emission phenomenon has been newly added.
【0004】この電界電子放出現象を用いたサージ吸収
素子は、特願平8−132728号に記載されている。図1に
示すように、そこで開示されている電界電子放出型サー
ジ吸収素子10は、n形半導体より成る第1の基板部材12
と第2の基板部材14とを所定の距離を隔てて対向配置さ
せ、両部材の内面周縁部をスペーサも兼ねた枠部材16を
間に介して気密封止することによって形成された外囲器
18を備えており、該外囲器18内は10-6〜10-8Torrの
高真空状態に維持されている。また、上記第1の基板部
材12の内面には、n形半導体より成る多数のエミッタ・
コーン20が、所定の間隔をおいて突設されている。該エ
ミッタ・コーン20は先端が尖った円錐または角錐形状を
なしており、その先端が第2の基板部材14の内面に向い
ている。エミッタ・コーン20の表面をも含んだ第1の基
板部材12の内面と第2の基板部材14の内面には、Nb、
W、Mo、Cr、Ti、Th、Si、Ni、La、G
e、Al等よりなる薄膜や、W及びZrの二層構造、あ
るいは以上の各物質の中、少なくとも1種類を含んだ炭
化物、酸化物、窒化物、無機化合物より構成される保護
膜22が被覆されている。上記第1の基板部材12及び第2
の基板部材14の外面には、それぞれ第1の外部電極24及
び第2の外部電極26が形成され、各外部電極にはカソー
ド端子28及びアノード端子30が接続されている。そし
て、各端子28,30を線L1,L2あるいはGNDに接続す
ることにより、上記電界電子放出型サージ吸収素子10
は、図12に示したのと同様に、線L1,L2間あるいは
線L1,L2−GND間に挿入接続されることとなる。[0004] A surge absorbing element using this field electron emission phenomenon is described in Japanese Patent Application No. 8-132728. As shown in FIG. 1, a field electron emission type surge absorbing element 10 disclosed therein includes a first substrate member 12 made of an n-type semiconductor.
And a second substrate member 14 are opposed to each other at a predetermined distance, and the inner peripheral edge of both members is hermetically sealed via a frame member 16 also serving as a spacer.
The envelope 18 is maintained in a high vacuum state of 10 -6 to 10 -8 Torr. On the inner surface of the first substrate member 12, a large number of emitters made of an n-type semiconductor are provided.
The cones 20 are protruded at predetermined intervals. The emitter cone 20 has a pointed cone or pyramid shape, with the tip facing the inner surface of the second substrate member 14. The inner surface of the first substrate member 12 including the surface of the emitter cone 20 and the inner surface of the second substrate member 14 include Nb,
W, Mo, Cr, Ti, Th, Si, Ni, La, G
e, a thin film made of Al or the like, a two-layer structure of W and Zr, or a protective film 22 made of a carbide, oxide, nitride, or inorganic compound containing at least one of the above substances. Have been. The first substrate member 12 and the second
A first external electrode 24 and a second external electrode 26 are formed on the outer surface of the substrate member 14, respectively. A cathode terminal 28 and an anode terminal 30 are connected to each external electrode. Then, by connecting the terminals 28, 30 to the lines L1, L2 or GND, the above-mentioned field emission type surge absorbing element 10 is connected.
Is inserted and connected between the lines L1 and L2 or between the lines L1 and L2 and GND, as shown in FIG.
【0005】しかして、上記線L1,L2間あるいは線L
1,L2−GND間にサージ等の定格以上の過電圧が印加
され、カソード側のエミッタ・コーン先端部20aに強い
電界集中が生じると、量子力学的なトンネル効果によっ
て、n形半導体内の電子がポテンシャル障壁を越えて真
空中に放出される、いわゆる電界電子放出現象が生じ
る。放出された電子は高い電位のアノード側、すなわち
第2の基板部材14内面で捕捉される結果、第2の基板部
材14及び第1の基板部材12間に電流が流れる先駆放電が
生成され、この先駆放電はその後真空火花放電(真空ア
ーク放電)に移行することとなる。上記先駆放電が真空
火花放電に移行する仕組みとしては、以下のものが考え
られる。すなわち、上記先駆放電時の電子放出によって
エミッタコーン先端部の電流密度が増加して生じた熱エ
ネルギの作用で、エミッタコーンの表面を覆っている保
護膜22を構成する金属から金属蒸気が発生したり、先駆
放電による電子がアノード側に衝突する結果生じる熱エ
ネルギによって、第2の基板部材14の内面を覆っている
保護膜22の金属から同じく金属蒸気が発生し、これら電
荷を帯びた金属蒸気が電流を形成する素となって真空火
花放電が生起される。また、外囲器18内を完全な真空に
するのは実際上困難であり、放電空間を構成する物質の
表面には僅かながらガス分子が吸着あるいは付着してい
るのであるが、これらのガス分子が先駆放電の衝撃で空
間内に放出され、このイオン化されたガス分子が電流を
形成する素となることも、真空火花放電を促進する要因
として挙げられる。The line L1 and L2 or the line L
1. When an overvoltage exceeding a rating such as a surge is applied between L2 and GND, and strong electric field concentration occurs at the tip 20a of the emitter cone on the cathode side, electrons in the n-type semiconductor are caused by a quantum mechanical tunnel effect. A so-called field electron emission phenomenon that is emitted into a vacuum beyond the potential barrier occurs. The emitted electrons are captured on the anode side of the high potential, that is, on the inner surface of the second substrate member 14, so that a precursor discharge in which a current flows between the second substrate member 14 and the first substrate member 12 is generated. The precursor discharge then shifts to a vacuum spark discharge (vacuum arc discharge). The following is conceivable as a mechanism in which the precursor discharge shifts to a vacuum spark discharge. That is, due to the effect of thermal energy generated by increasing the current density at the tip of the emitter cone due to electron emission during the precursor discharge, metal vapor is generated from the metal constituting the protective film 22 covering the surface of the emitter cone. Also, due to thermal energy generated as a result of electrons colliding with the anode side due to the precursor discharge, a metal vapor is similarly generated from the metal of the protective film 22 covering the inner surface of the second substrate member 14, and these charged metal vapors Becomes the element that forms a current, and a vacuum spark discharge is generated. Further, it is practically difficult to make the inside of the envelope 18 a complete vacuum, and gas molecules are slightly adsorbed or adhered to the surface of the material constituting the discharge space. Is released into the space by the impact of the precursor discharge, and the ionized gas molecules serve as elements for forming a current. This is also a factor promoting vacuum spark discharge.
【0006】上記の電界電子放出現象は、エミッタ・コ
ーン20に集中する電界強度が所定以上に高まった時点で
初めて生じるものであり、これは所定値以上の電圧が両
電極間に印加された場合にのみ両電極間に電流が流れる
ことを意味するものである。すなわち、両電極間に印加
される電圧の値と流れる電流との間には非直線的な関係
が現れるため、定格以上の過電圧が印加された場合にの
み導通して過電圧をバイパスするというサージ吸収作用
を発揮することが可能となる。The above-mentioned field electron emission phenomenon occurs only when the electric field intensity concentrated on the emitter cone 20 becomes higher than a predetermined value. This occurs when a voltage higher than a predetermined value is applied between both electrodes. Only means that a current flows between both electrodes. In other words, since a nonlinear relationship appears between the value of the voltage applied between the two electrodes and the flowing current, surge absorption occurs only when an overvoltage exceeding the rated voltage is applied and the overvoltage is bypassed. The function can be exerted.
【0007】しかも、半導体中の電子の速度に比べ、真
空中の電子は散乱を受けることなく進行するため、この
電界電子放出型サージ吸収素子10は極めて高速に動作可
能となる。また、p形半導体とn形半導体との接合構造
を有していないため、シリコンサージアブソーバのよう
に静電容量が大きくなるという問題も生じない。Furthermore, compared with the speed of electrons in a semiconductor, electrons in a vacuum travel without being scattered, so that the field emission type surge absorbing element 10 can operate at an extremely high speed. Further, since the semiconductor device does not have a junction structure between the p-type semiconductor and the n-type semiconductor, there is no problem that the capacitance is increased unlike the silicon surge absorber.
【0008】図13は、このような電界電子放出型サー
ジ吸収素子10によるサージ吸収特性を示すものであり、
ピーク電圧値が3kVの原サージ波形に対するサージ吸
収波形を示すグラフである。図示の通り、サージ電圧が
印加されると、瞬時にピークが約2.32kVの先駆放
電が生成した後、直ちに真空火花放電に移行して約40
0Vの安定したサージ吸収波形が得られる様子が示され
ている。FIG. 13 shows the surge absorption characteristics of such a field electron emission type surge absorbing element 10.
It is a graph which shows the surge absorption waveform with respect to the original surge waveform whose peak voltage value is 3 kV. As shown in the figure, when a surge voltage is applied, a precursor discharge having a peak of about 2.32 kV is instantaneously generated.
A state in which a stable surge absorption waveform of 0 V is obtained is shown.
【0009】この電界電子放出型サージ吸収素子10にと
って最も重要な構成要素であるエミッタ・コーン20は、
大略以下のように形成されていた。まず、図14に示す
ように、n形Si基板42を酸化雰囲気中で酸化させ、表
面に約150〜3000オングストロームの厚さのSi
O2薄膜44を形成する。つぎに、フォトレジスト加工に
より、上記SiO2薄膜44の表面に直径約3〜10μm
の円形パターンを形成し、BHF(Buffered 弗酸を用
いたウエットエッチング)でSiO2薄膜44を選択的に
エッチングすることにより、図15に示すように、円形
の酸化膜マスク54を形成する。The emitter cone 20, which is the most important component of the field electron emission type surge absorbing element 10, is:
It was formed as follows. First, as shown in FIG. 14, an n-type Si substrate 42 is oxidized in an oxidizing atmosphere, and a surface of about 150 to 3000 angstroms thick
An O 2 thin film 44 is formed. Then, a photoresist process, about the diameter on the surface of the SiO 2 thin film 44 3 to 10 [mu] m
The circular oxide film mask 54 is formed by selectively etching the SiO 2 thin film 44 by BHF (wet etching using buffered hydrofluoric acid) as shown in FIG.
【0010】つぎに、図16に示すように、Si基板42
の表面に異方性ウエットエッチングを施し、上記酸化膜
マスク54以外の表面を侵食させ、酸化膜マスク54が離脱
する直前でこのエッチングを停止する。これにより、ア
ンダーカット58が生じ、先端が平坦なエミッタ・コーン
の原型ができあがる。これだけではエミッタ・コーンの
先端を尖鋭化できないため、図17に示すように、再度
表面を酸化させてSiO2薄膜44を形成し、その後ウエ
ットエッチングを行ってSiO2薄膜44を除去し、先端2
0aが尖ったエミッタ・コーン20を形成する(図1
8)。Next, as shown in FIG.
Is anisotropically wet-etched on the surface to erode the surface other than the oxide film mask 54, and this etching is stopped immediately before the oxide film mask 54 is separated. This produces an undercut 58, creating a prototype emitter cone with a flat tip. Since the tip of the emitter cone cannot be sharpened by this alone, as shown in FIG. 17, the surface is oxidized again to form the SiO 2 thin film 44, and then the SiO 2 thin film 44 is removed by wet etching to remove the tip 2.
0a forms a sharp emitter cone 20 (FIG. 1).
8).
【0011】[0011]
【発明が解決しようとする課題】ところで、上記電界電
子放出型サージ吸収素子10の動作電圧(定格電圧)は、
外囲器18内の真空度やエミッタ・コーン20表面の仕事関
数、エミッタ・コーン先端部20aと第2の基板部材14の
内面との間の距離、あるいはエミッタ・コーン先端部20
aの尖鋭度によって決定される。すなわち、電界電子放
出型サージ吸収素子10の動作電圧を比較的低く設定する
必要がある場合には、外囲器18内の真空度を高める方
法、エミッタ・コーン20の仕事関数を低下させる方法、
エミッタ・コーン先端部20aと第2の基板部材14内面と
の間の距離をより短縮化させる方法、あるいはエミッタ
・コーンの先端部20aをより尖鋭化させる方法が理論上
は考えられるが、これらの中、外囲器18内の真空度の向
上やエミッタ・コーン20の仕事関数の低減には一定の限
界があり、また、エミッタ・コーンの先端部20aと第2
の基板部材14との位置関係をμmオーダーで制御するこ
とは極めて困難であるため、結局エミッタ・コーン先端
部20aの尖鋭度をより高める方法が最も現実的といえ
る。The operating voltage (rated voltage) of the field emission type surge absorbing element 10 is as follows.
The degree of vacuum in the envelope 18, the work function of the surface of the emitter cone 20, the distance between the emitter cone tip 20a and the inner surface of the second substrate member 14, or the emitter cone tip 20
It is determined by the sharpness of a. That is, when it is necessary to set the operating voltage of the field electron emission type surge absorbing element 10 relatively low, a method of increasing the degree of vacuum in the envelope 18, a method of reducing the work function of the emitter cone 20,
Although a method of shortening the distance between the emitter cone tip 20a and the inner surface of the second substrate member 14 or a method of sharpening the emitter cone tip 20a is theoretically conceivable. There is a certain limit in improving the degree of vacuum inside the envelope 18 and reducing the work function of the emitter cone 20, and the tip 20a of the emitter cone and the second
It is extremely difficult to control the positional relationship with the substrate member 14 on the order of μm, and ultimately the most realistic method is to increase the sharpness of the emitter cone tip 20a.
【0012】しかしながら、上記したエミッタ・コーン
20の形成方法では、先端部20aの角度をせいぜい40〜45
度程度にしか形成できないという問題があった。このた
め、従来の電界電子放出型サージ吸収素子10にあって
は、動作電圧を高めに設定することは比較的容易である
のに対し、動作電圧を低く設定することには限界があっ
た。However, the emitter cone described above
In the method of forming 20, the angle of the tip 20a is at most 40-45.
There is a problem that it can be formed only to a degree. For this reason, in the conventional field electron emission type surge absorbing element 10, it is relatively easy to set the operating voltage to be higher, but there is a limit to setting the operating voltage to be lower.
【0013】この発明は、従来の上記問題に鑑みてなさ
れたものであり、エミッタ・コーン先端部の尖鋭度をよ
り高めることで動作電圧を比較的低く設定することが容
易な電界電子放出型サージ吸収素子の製造方法を実現す
ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and a field electron emission type surge capable of easily setting an operation voltage to a relatively low level by further increasing the sharpness of the tip of an emitter cone. An object of the present invention is to realize a method for manufacturing an absorbing element.
【0014】[0014]
【課題を解決するための手段】上記の目的を達成するた
め、この発明に係る電界電子放出型サージ吸収素子の製
造方法は、一面に多数のエミッタ・コーンを一体形成し
た半導体よりなる電子放出部を備えた第1の基板部材
と、一面に平面部を備えた第2の基板部材とを、上記第
1の基板部材のエミッタ・コーンの先端部と上記第2の
基板部材の平面部とが所定の距離を隔てて対向するよう
に配置し、両基板部材の周縁を気密封止して外囲器を形
成し、該外囲器内を高真空状態と成すと共に、両基板部
材の外面にそれぞれ外部電極を形成してなる電界電子放
出型サージ吸収素子の製造方法において、上記基板部材
の表面に酸化膜マスクを多数形成する工程と、該基板部
材の表面に、SF6とO2との混合ガスを用いたリアクテ
ィブ・イオン・エッチングを施して、上記酸化膜マスク
によって覆われていない部分を侵食させ、以て酸化膜マ
スクの下方にエミッタ・コーンの原型となる柱状の突出
部を形成する工程と、該突出部に対して、KOHとH 2
Oとを、その混合比率が100mlのH 2 Oに対し て50
gのKOHを混合してなる混合水溶液を用いて異方性ウ
エット・エッチングを施してその表面を侵食させ、以て
先端が鋭利に尖ったエミッタ・コーンを形成する工程と
を含むことを特徴とする。また、本発明に係る他の電界
電子放出型サージ吸収素子の製造方法は、一面に多数の
エミッタ・コーンを一体形成した半導体よりなる電子放
出部と、エミッタ・コーンが形成されない平面部とを備
えた第1の基板部材と、同じく一面に多数のエミッタ・
コーンを一体形成した半導体よりなる電子放出部と、エ
ミッタ・コーンが形成されない平面部とを備えた第2の
基板部材とを、一方の基板部材のエミッタ・コーンの先
端部と他方の基板部材の平面部とが所定の距離を隔てて
対向するように配置し、両基板部材の周縁を気密封止し
て外囲器を形成し、該外囲器内を高真空状態と成すと共
に、両基板部材の外面にそれぞれ外部電極を形成してな
る電界電子放出型サージ吸収素子の製造方法において、
上記基板部材の表面に酸化膜マスクを多数形成する工程
と、該基板部材の表面に、SF6とO2との混合ガスを用
いたリアクティブ・イオン・エッチングを施して、上記
酸化膜マスクによって覆われていない部分を侵食させ、
以て酸化膜マスクの下方にエミッタ・コーンの原型とな
る柱状の突出部を形成する工程と、該突出部に対して、
KOHとH 2 Oとを、その混合比率が100mlのH 2 Oに
対して50gのKOHを混合してなる混合水溶液を用い
て異方性ウエット・エッチングを施してその表面を侵食
させ、以て先端が鋭利に尖ったエミッタ・コーンを形成
する工程とを含むことを特徴とする。In order to achieve the above object, a method of manufacturing a field electron emission type surge absorbing element according to the present invention is directed to an electron emission portion made of a semiconductor having a plurality of emitter cones integrally formed on one surface. A first substrate member provided with a first substrate member, a second substrate member provided with a flat portion on one surface, and a tip portion of an emitter cone of the first substrate member and a flat portion of the second substrate member. Arranged so as to face each other at a predetermined distance, the outer edges of both substrate members are hermetically sealed to form an envelope, and the inside of the envelope is in a high vacuum state, and the outer surfaces of both substrate members are In a method of manufacturing a field electron emission type surge absorbing element having external electrodes formed thereon, a step of forming a large number of oxide masks on the surface of the substrate member, and a step of forming SF 6 and O 2 on the surface of the substrate member. Reactive ion etching using mixed gas Forming a column-shaped protrusion serving as a prototype of an emitter cone under the oxide film mask by performing etching to erode a portion not covered by the oxide film mask; and , KOH and H 2
And O, the mixing ratio is to of H 2 O 100 ml 50
g of KOH to form an anisotropic wet-etched surface, thereby eroding the surface thereof, thereby forming an emitter cone having a sharp tip. I do. Further, another method of manufacturing a field electron emission type surge absorbing element according to the present invention includes an electron emission portion made of a semiconductor having a plurality of emitter cones integrally formed on one surface, and a flat portion on which no emitter cone is formed. The first substrate member, and a large number of emitters
A second substrate member having an electron emission portion made of a semiconductor integrally formed with a cone and a flat portion on which no emitter cone is formed is connected to the tip of the emitter cone of one substrate member and the second substrate member of the other substrate member. It is arranged so that the flat portion and the flat portion face each other at a predetermined distance, and the peripheral edges of both substrate members are hermetically sealed to form an envelope, and the inside of the envelope is brought into a high vacuum state. In a method of manufacturing a field electron emission type surge absorption element formed by forming external electrodes on the outer surface of the member,
Forming a large number of oxide film masks on the surface of the substrate member, and performing reactive ion etching using a mixed gas of SF 6 and O 2 on the surface of the substrate member; Erodes uncovered areas,
Thus, a step of forming a columnar protrusion serving as a prototype of the emitter cone below the oxide film mask, and for the protrusion ,
The KOH and H 2 O, in H 2 O of the mixture ratio of 100ml
Using a mixed aqueous solution obtained by mixing 50 g of KOH
The surface was eroded by performing anisotropic wet etching Te, characterized in that it comprises a step of leading end Te than to form a sharply pointed emitter cones.
【0015】リアクティブ・イオン・エッチング(以下
「RIE」と略称する)は、いわゆるドライエッチング
に分類されるものであり、真空チャンバ内に設置した2
枚の平行電極間に試料を配置させた上で、所定のガス媒
体を真空チャンバ内に充填し、両電極間に高周波プラズ
マ放電を発生させてエッチングを行う方法であり、イオ
ン衝撃による物理的エッチングと化学反応によるエッチ
ングとが重畳作用して試料の加工を実現するものであ
る。このため、エッチング速度が速い、エッチング対象
物質を選択できるといった特性の他に、エッチング方向
がイオン衝撃方向に集中するため、異方性に優れている
という利点を備えている。[0015] Reactive ion etching (hereinafter abbreviated as "RIE") is classified as so-called dry etching.
A method in which a sample is placed between two parallel electrodes, a predetermined gas medium is filled in a vacuum chamber, and high-frequency plasma discharge is generated between the two electrodes to perform etching. And etching by a chemical reaction are superimposed to realize processing of the sample. For this reason, in addition to the characteristics that the etching rate is high and the substance to be etched can be selected, the etching direction is concentrated in the ion bombardment direction, and therefore, there is an advantage that anisotropy is excellent.
【0016】また、ウエットエッチングは、試料を所定
の化学薬品に浸し、その化学反応を利用してエッチング
を行うものであり、一般に、エッチング対象物質の選択
性に優れる反面、等方性が強い、すなわちエッチング方
向を制御し難く、オーバーエッチングが生じ易いという
特徴を備えている。これに対し、異方性ウエットエッチ
ングは、エッチング液の選定に工夫を凝らすことによ
り、ウエットエッチングながらも等方性を弱めてエッチ
ング方向を制御し易くしたものである。In wet etching, a sample is immersed in a predetermined chemical, and etching is performed by utilizing the chemical reaction. Generally, the wet etching is excellent in the selectivity of a substance to be etched, but has strong isotropy. That is, it is characterized in that it is difficult to control the etching direction and overetching easily occurs. On the other hand, in the anisotropic wet etching, by devising the selection of an etchant, the isotropic property is reduced and the etching direction is easily controlled while the wet etching is performed.
【0017】ところで、上記した従来のエミッタ・コー
ン形成方法にあっては、平板状の基板部材に対して最初
からウェットエッチングを施すため、如何にエッチング
方向を制御し易いといわれる異方性ウエットエッチング
を用いるとはいえ、長時間侵食させるとオーバーエッチ
ングによってエミッタ・コーンの高さを形成する以前に
幅方向への侵食が進んでしまい、十分な高さや幅を備え
たエミッタ・コーンを形成できなくなってしまう。この
ため、従来はエミッタ・コーンの先端部が十分な先鋭度
を獲得するまで異方性ウエットエッチングを継続させる
ことができず、適当な時間で切り上げざるを得なかっ
た。そこで、エミッタ・コーン表面を再度酸化させた後
に、この酸化膜を除去することで先端部の尖鋭化を図っ
ていたのであるが、酸化膜自体はエミッタ・コーンの表
面に極めて薄く形成されるに過ぎないため、これを除去
したからといって先端部をそれほど尖鋭化できるもので
はなかった。In the above-mentioned conventional method for forming an emitter cone, since the flat substrate member is subjected to wet etching from the beginning, anisotropic wet etching is said to be easy to control the etching direction. However, if erosion is used for a long time, erosion in the width direction will proceed before the height of the emitter cone is formed by over-etching, making it impossible to form an emitter cone with sufficient height and width Would. For this reason, conventionally, the anisotropic wet etching cannot be continued until the tip of the emitter cone obtains a sufficient sharpness, and it has to be rounded up in an appropriate time. Therefore, after the surface of the emitter cone was oxidized again, the tip was sharpened by removing this oxide film.However, the oxide film itself was extremely thin on the surface of the emitter cone. However, the removal of this did not make the tip much sharper.
【0018】これに対し、この発明に係るエミッタ・コ
ーンの形成方法にあっては、より異方性に優れたRIE
によって、まず平板状の基板部材に柱状の突出部を形成
してエミッタ・コーンの高さと幅をある程度確保した上
で、異方性ウエットエッチングによるアンダーカットを
利用してこの突出部の尖鋭化を図るため、突出部の先端
部が十分に尖鋭化されるまで異方性ウエットエッチング
を施しても、エミッタ・コーンの高さや幅を必要なレベ
ルに維持することができるのである。実際に、従来の形
成方法では、エミッタ・コーンの高さをせいぜい1〜
1.3μm程度にしか形成できなかったが、本発明に係
る形成方法を用いることで、エミッタ・コーンの高さを
5μm以上に設定できるようになった。On the other hand, in the method for forming the emitter cone according to the present invention, the RIE having more excellent anisotropy is provided.
First, a columnar protrusion is formed on a flat substrate member to secure the height and width of the emitter cone to some extent, and then the undercut by anisotropic wet etching is used to sharpen the protrusion. For this reason, the height and width of the emitter cone can be maintained at required levels even if anisotropic wet etching is performed until the tip of the projection is sufficiently sharpened. In fact, in the conventional forming method, the height of the emitter cone is at most 1 to
Although it could be formed only to a thickness of about 1.3 μm, the height of the emitter cone could be set to 5 μm or more by using the forming method according to the present invention.
【0019】要するに、全く平坦な状態の基板部材に対
し、異方性ウエットエッチングによって高さと幅を同時
に確保しながら先端部を尖鋭化させることは極めて困難
であるのに対し、RIEによって十分な高さと幅を備え
たエミッタ・コーンの原型を形成した後に異方性ウエッ
トエッチングを施すのであれば、比較的短時間で先端部
を十分尖鋭化させることが可能となるのである。In short, it is extremely difficult to sharpen the tip of a completely flat substrate member while securing the height and width simultaneously by anisotropic wet etching, but to achieve a sufficiently high height by RIE. If the anisotropic wet etching is performed after forming an emitter cone prototype having a width and a width, the tip can be sufficiently sharpened in a relatively short time.
【0020】[0020]
【発明の実施の態様】本発明に係る第1の電界電子放出
型サージ吸収素子10の基本的な構成は、上記した従来例
と共通している。すなわち、図1に示したように、第1
の基板部材12と第2の基板部材14とを所定の距離を隔て
て対向配置させ、両基板部材の内面周縁部をスペーサを
兼ねた枠部材16を間に介して気密封止することによって
外囲器18を形成し、該外囲器18内を10-6〜10-8Torr
の高真空状態に維持して成る。DESCRIPTION OF THE PREFERRED EMBODIMENTS The basic structure of a first field-emission type surge absorbing element 10 according to the present invention is common to the above-mentioned conventional example. That is, as shown in FIG.
The substrate member 12 and the second substrate member 14 are opposed to each other at a predetermined distance from each other, and the inner peripheral edges of the two substrate members are hermetically sealed via a frame member 16 also serving as a spacer. An envelope 18 is formed, and the inside of the envelope 18 is set to 10 -6 to 10 -8 Torr.
And maintained in a high vacuum state.
【0021】上記第1の基板部材12の内面には、多数の
エミッタ・コーン20が、所定の間隔をおいて略全面に亘
って突設されている。図1は断面図であるため、一列の
エミッタ・コーン20のみが表されているが、実際には一
定の間隔をおいて縦横に整列配置されている。上記第1
の基板部材12は、Si中にPやAs等の不純物を混入さ
せて成るn形半導体によって形成されている。また、エ
ミッタ・コーン20も同様にn形半導体より成り、第1の
基板部材12と一体的に形成されている。エミッタ・コー
ン20は先端が尖った円錐または角錐形状をなしており、
その先端部20aが第2の基板部材14の内面に向いてい
る。ただし、エミッタ・コーン20の先端部20aと第2の
基板部材14の内面との間には、所定の間隙が保たれてい
る。上記エミッタ・コーン20の高さは約5μmに、底面
の直径は約3〜10μmに、またエミッタ・コーン20間
のピッチは約7.5〜15μmに設定されている。On the inner surface of the first substrate member 12, a large number of emitter cones 20 are provided projecting over substantially the entire surface at predetermined intervals. Although FIG. 1 is a cross-sectional view, only one row of emitter cones 20 is shown. However, actually, the emitter cones 20 are arranged vertically and horizontally at regular intervals. The first
The substrate member 12 is formed of an n-type semiconductor in which impurities such as P and As are mixed in Si. The emitter cone 20 is also made of an n-type semiconductor and is formed integrally with the first substrate member 12. The emitter cone 20 has a pointed cone or pyramid shape,
The tip portion 20a faces the inner surface of the second substrate member 14. However, a predetermined gap is maintained between the tip 20a of the emitter cone 20 and the inner surface of the second substrate member 14. The height of the emitter cone 20 is set to about 5 μm, the diameter of the bottom surface is set to about 3 to 10 μm, and the pitch between the emitter cones 20 is set to about 7.5 to 15 μm.
【0022】エミッタ・コーン20の表面をも含んだ第1
の基板部材12の内面には、保護膜22が被覆されている。
この保護膜22は、Nb、W、Mo、Cr、Ti、Th、
Si、Ni、La、Ge、Al、ダイヤモンド(アモル
ファス・カーボン)等よりなる薄膜や、W及びZrの二
層構造、あるいは以上の各物質の中、少なくとも1種類
を含んだ炭化物、酸化物、窒化物、無機化合物より構成
される。上記第1の基板部材12の外面には、Alまたは
Crを蒸着して形成した第1の層24aと、該第1の層24
aの表面にNiを蒸着して形成した第2の層24bから成
る第1の外部電極24が形成されている。この第1の層24
aを構成するAlまたはCrと、第2の層24bを構成す
るNiとは、良好なオーム接触(ohmic contact)を実
現するものとして選定された。The first including the surface of the emitter cone 20
The inner surface of the substrate member 12 is coated with a protective film 22.
This protective film 22 is made of Nb, W, Mo, Cr, Ti, Th,
Thin films made of Si, Ni, La, Ge, Al, diamond (amorphous carbon), etc., a two-layer structure of W and Zr, or carbides, oxides, nitrides containing at least one of the above materials And inorganic compounds. On the outer surface of the first substrate member 12, a first layer 24a formed by evaporating Al or Cr, and the first layer 24a are formed.
A first external electrode 24 composed of a second layer 24b formed by evaporating Ni on the surface of a is formed. This first layer 24
Al or Cr constituting a and a constituting Ni for the second layer 24b were selected as those which achieve good ohmic contact.
【0023】上記第2の基板部材14は、上記第1の基板
部材12と同じくn形半導体で構成されており、その内面
には、上記エミッタ・コーン20の表面等を覆っているの
と同様の物質より成る保護膜22が形成されている。さら
に、第2の基板部材14の外面には、AlまたはCrを蒸
着して形成した第1の層26aと、該第1の層26aの表面
にNiを蒸着して形成した第2の層26bから成る第2の
外部電極26が形成されている。The second substrate member 14 is made of an n-type semiconductor like the first substrate member 12 and has an inner surface similar to that covering the surface of the emitter cone 20 and the like. Is formed. Further, on the outer surface of the second substrate member 14, a first layer 26a formed by evaporating Al or Cr, and a second layer 26b formed by evaporating Ni on the surface of the first layer 26a. A second external electrode 26 is formed.
【0024】以上より明らかなように、この第1の電界
電子放出型サージ吸収素子10にあっては、第1の基板部
材12の内面全域が電子放出部を構成していると共に、第
2の基板部材14の内面全域が平面部を構成していること
となる。なお、上記第2の基板部材14の構成材料として
は、n形半導体以外にも、第1の基板部材12と熱膨張係
数が略等しい他の物質を用いることができ、例えばMo
がこれに該当する。As is clear from the above, in the first field emission type surge absorbing element 10, the entire inner surface of the first substrate member 12 constitutes an electron emission portion, and The entire inner surface of the substrate member 14 constitutes a flat portion. As a constituent material of the second substrate member 14, other than the n-type semiconductor, other substances having substantially the same coefficient of thermal expansion as the first substrate member 12 can be used.
Corresponds to this.
【0025】上記第1の外部電極24及び第2の外部電極
26は、必ずしも二層構造とする必要はなく、Niのみを
蒸着して形成してもよい。上記枠部材16の材質として
は、n形半導体と熱膨張係数が近いパイレックスガラス
等が用いられる。The first external electrode 24 and the second external electrode
26 need not necessarily have a two-layer structure, and may be formed by evaporating only Ni. As the material of the frame member 16, Pyrex glass or the like having a thermal expansion coefficient close to that of the n-type semiconductor is used.
【0026】上記第1の基板部材12側の第1の外部電極
24にはカソード端子28が、また第2の基板部材14側の第
2の外部電極26にはアノード端子30が接続される。そし
て、各端子を図12に示したのと同様、線L1,L2ある
いはGNDに接続することにより、第1の電界電子放出
型サージ吸収素子10は、図12に示したのと同様に線L
1,L2間あるいは線L1,L2−GND間に挿入接続され
ることとなる。しかして、上記線L1,L2間あるいは線
L1,L2−GND間に定格以上のサージ電圧が印加され
ると、エミッタ・コーン20の先端部20aに強い電界集中
が生じ、量子力学的なトンネル効果によって電子が表面
のポテンシャル障壁を通過して真空中に放出される。こ
のいわゆる電界電子放出現象によって生じた電子は、第
2の基板部材14の内面で捕捉されるため、第2の基板部
材14及び第1の基板部材12間に電流が流れる先駆放電が
生成され、この先駆放電が真空火花放電に移行すること
でサージの吸収が実現されるのである。A first external electrode on the first substrate member 12 side
A cathode terminal 28 is connected to 24, and an anode terminal 30 is connected to the second external electrode 26 on the second substrate member 14 side. Then, by connecting each terminal to the line L1, L2 or GND in the same manner as shown in FIG. 12, the first field-emission type surge absorbing element 10 can be connected to the line L in the same manner as shown in FIG.
1 and L2 or between lines L1 and L2 and GND. When a surge voltage exceeding the rated voltage is applied between the lines L1 and L2 or between the lines L1 and L2 and GND, a strong electric field concentration occurs at the tip 20a of the emitter cone 20, and a quantum mechanical tunnel effect occurs. As a result, electrons pass through a potential barrier on the surface and are emitted into a vacuum. Electrons generated by this so-called field electron emission phenomenon are captured on the inner surface of the second substrate member 14, so that a precursor discharge in which a current flows between the second substrate member 14 and the first substrate member 12 is generated, The transition of the precursor discharge to the vacuum spark discharge realizes the absorption of the surge.
【0027】上記エミッタ・コーン20の表面を覆う保護
膜22の材質として、可能な限り融点が高く、かつイオン
衝撃に強い材料を選定することにより、このサージ吸収
素子10の寿命特性を向上させることができる。あるい
は、外囲器18中の真空度をより高めて内部の残留気体を
減少させたり、第1の基板部材12の面積を広げてエミッ
タ・コーン20の形成数を増加させることによっても寿命
特性を高めることが可能となる。The life characteristics of the surge absorbing element 10 can be improved by selecting a material having a melting point as high as possible and resistant to ion bombardment as a material of the protective film 22 covering the surface of the emitter cone 20. Can be. Alternatively, the life characteristics can be improved by increasing the degree of vacuum in the envelope 18 to reduce the residual gas inside, or by increasing the area of the first substrate member 12 to increase the number of emitter cones 20 formed. It is possible to increase.
【0028】なお、図示の便宜上、図1においてはエミ
ッタ・コーン20の大きさを強調して描かれているが、実
際には上記のようにエミッタ・コーン20はμm単位の大
きさであるのに対し、第1の基板部材12はmm単位(例え
ば2〜6mm角)の大きさであり、エミッタ・コーン20も
数万〜数十万個以上形成されている。因みに、第1の電
界電子放出型サージ吸収素子10の全体の大きさは、6mm
角で厚さが0.6mm程度となる。Although the size of the emitter cone 20 is emphasized in FIG. 1 for convenience of illustration, the emitter cone 20 is actually in a size of μm as described above. On the other hand, the first substrate member 12 has a size of mm unit (for example, 2 to 6 mm square), and tens to hundreds of thousands of emitter cones 20 are formed. Incidentally, the overall size of the first field emission type surge absorbing element 10 is 6 mm.
The thickness is about 0.6 mm at the corner.
【0029】図2は、本発明に係る第2の電界電子放出
型サージ吸収素子32を示すものである。この第2の電界
電子放出型サージ吸収素子32は、n形半導体より成る第
1の基板部材12と第2の基板部材14とを所定の距離を隔
てて対向配置し、両部材の内面周縁を枠部材16を間に介
して気密封止することによって外囲器18を形成し、該外
囲器18の内部空間を10-6〜10-8Torrの高真空状態と
なしている。FIG. 2 shows a second field emission type surge absorbing element 32 according to the present invention. In the second field emission type surge absorbing element 32, a first substrate member 12 and a second substrate member 14 made of an n-type semiconductor are arranged facing each other at a predetermined distance, and the inner peripheral edges of both members are arranged. An envelope 18 is formed by hermetically sealing with a frame member 16 interposed therebetween, and the internal space of the envelope 18 is in a high vacuum state of 10 -6 to 10 -8 Torr.
【0030】上記第1の基板部材12の内面は、多数のエ
ミッタ・コーン20が所定の距離をおいてドット・マトリ
クス状に突設配列された第1の電子放出部34と、エミッ
タ・コーン20が形成されずに平面状を維持している第1
の平面部35とに区分けされている。また、第2の基板部
材14の内面も、多数のエミッタ・コーン20が所定の距離
をおいてドット・マトリクス状に突設配列された第2の
電子放出部36と、エミッタ・コーンが形成されずに平面
状を維持している第2の平面部37とに区分けされてい
る。図示の通り、第1の基板部材12の第1の電子放出部
34が第2の基板部材14の第2の平面部37と対向するよう
に、また第2の基板部材14の第2の電子放出部36が第1
の基板部材12の第1の平面部35と対向するように、両基
板部材は位置決めされている。そして、エミッタ・コー
ン20の先端部20aと各平面部35,37との間には、所定の
間隙が保たれている。The inner surface of the first substrate member 12 includes a first electron emitting portion 34 in which a large number of emitter cones 20 are arranged in a dot matrix at a predetermined distance, and an emitter cone 20. Is maintained without being formed
And a flat portion 35 of the same. Also, the inner surface of the second substrate member 14 is formed with a second electron emitting portion 36 in which a large number of emitter cones 20 are arranged in a dot matrix at a predetermined distance, and an emitter cone. And a second flat portion 37 that maintains a flat shape. As shown, the first electron-emitting portion of the first substrate member 12
The second electron-emitting portion 36 of the second substrate member 14 is arranged so as to face the second planar portion 37 of the second substrate member 14.
The two substrate members are positioned so as to face the first flat portion 35 of the substrate member 12 of FIG. A predetermined gap is maintained between the tip 20a of the emitter cone 20 and each of the flat portions 35 and 37.
【0031】両基板部材の内面(第1の電子放出部34,
第2の電子放出部36及び第1の平面部35,第2の平面部
37)には、上記と同様の物質(Nb、W、Mo、Cr、
Ti、Th、Si、Ni、La、Ge、Al等)より成
る保護膜22がそれぞれ形成されている。また、第1の基
板部材12の外面には、AlまたはCrより成る第1の層
24a及びNiより成る第2の層24bの二層構造を備えた
第1の外部電極24が形成されており、該第1の外部電極
24には第1の外部端子38が接続されている。さらに、第
2の基板部材14の外面には、AlまたはCrより成る第
1の層26a及びNiより成る第2の層26bの二層構造を
備えた第2の外部電極26が形成されており、該第2の外
部電極26には第2の外部端子40が接続されている。The inner surfaces of the two substrate members (first electron emitting portions 34,
Second electron emitting portion 36, first flat portion 35, second flat portion
37) includes the same substances (Nb, W, Mo, Cr,
A protective film 22 made of Ti, Th, Si, Ni, La, Ge, Al, etc.) is formed. A first layer made of Al or Cr is formed on the outer surface of the first substrate member 12.
A first external electrode 24 having a two-layer structure of a second layer 24b of Ni and a second layer 24b of Ni is formed.
24 is connected to a first external terminal 38. Further, on the outer surface of the second substrate member 14, a second external electrode 26 having a two-layer structure of a first layer 26a made of Al or Cr and a second layer 26b made of Ni is formed. A second external terminal 40 is connected to the second external electrode 26.
【0032】この第2の電界電子放出型サージ吸収素子
32は、上記のようにエミッタ・コーン20を第1の外部端
子38側及び第2の外部端子40側にそれぞれ設けることに
より、第1の外部電極24と第2の外部電極26との間で電
子を双方向に放出可能な構造とした点に特徴を有するも
のであり、極性に気遣うことなく利用できると共に、何
らかの理由によって逆方向に過電圧が印加される場合に
も対処できる利点を有する。This second field emission type surge absorbing element
32 is provided between the first external electrode 24 and the second external electrode 26 by providing the emitter cone 20 on the first external terminal 38 side and the second external terminal 40 side as described above. It is characterized in that it has a structure capable of emitting electrons in both directions, and has the advantages that it can be used without concern for polarity and can cope with a case where an overvoltage is applied in the reverse direction for some reason.
【0033】図3〜図11に基づき、第1の電界電子放
出型サージ吸収素子10及び第2の電界電子放出型サージ
吸収素子32を製造する上で最も重要な要素となるエミッ
タ・コーン20の形成方法について説明する。まず、抵抗
率が0.01〜5(Ω・cm)のn形Si基板42を、酸化
雰囲気中で酸化させ、表面に約150〜3000オング
ストロームの厚さのSiO2薄膜44を形成する(図
3)。つぎに、上記SiO2薄膜44の表面全域に、フォ
トレジスト46をスピンナを用いて均一に塗布する(図
4)。また、フォトレジスト46の上方に遮光塗料48を円
形に塗布したフォトマスク50を被せ、紫外線UVによる
露光処理を施す。この結果、遮光塗料48によって紫外線
UVが遮られる部分を除き、フォトレジスト46の表面が
感光する。つぎに、所定の薬品を用いてフォトレジスト
46の中で感光された部分を除去し、SiO2薄膜44の表
面に円形のフォトレジスト・マスク52を形成する(図
5)。つぎに、BHF(Buffered 弗酸を用いたウエッ
トエッチング)により、SiO2薄膜44の中でフォトレ
ジスト・マスク52で覆われていない部分を除去した後
に、フォトレジスト・マスク52を剥離することにより、
円形の酸化膜マスク54を形成する(図6)。なお、図に
おいては1個の酸化膜マスク54のみが表されているが、
この酸化膜マスク54はエミッタ・コーン20の数に対応し
て形成されるものであり、実際には15μm間隔でドット
・マトリクス状に多数形成されるものである。また、酸
化膜マスク54の直径は約10μmに設定されている。Referring to FIGS. 3 to 11, the emitter cone 20 which is the most important element in manufacturing the first field emission type surge absorbing element 10 and the second field emission type surge absorbing element 32 will be described. The formation method will be described. First, an n-type Si substrate 42 having a resistivity of 0.01 to 5 (Ω · cm) is oxidized in an oxidizing atmosphere to form a SiO 2 thin film 44 having a thickness of about 150 to 3000 Å on the surface (FIG. 3). Next, a photoresist 46 is uniformly applied to the entire surface of the SiO 2 thin film 44 using a spinner (FIG. 4). Further, a photomask 50 in which a light-shielding paint 48 is applied in a circular shape is placed over the photoresist 46, and an exposure process using ultraviolet rays UV is performed. As a result, the surface of the photoresist 46 is exposed except for the part where the ultraviolet rays UV are blocked by the light-shielding paint 48. Next, the photoresist is
The exposed portion of 46 is removed, and a circular photoresist mask 52 is formed on the surface of the SiO 2 thin film 44 (FIG. 5). Next, after removing a portion of the SiO 2 thin film 44 that is not covered with the photoresist mask 52 by BHF (wet etching using buffered hydrofluoric acid), the photoresist mask 52 is peeled off.
A circular oxide mask 54 is formed (FIG. 6). Although only one oxide mask 54 is shown in FIG.
The oxide film masks 54 are formed corresponding to the number of the emitter cones 20, and are actually formed in a large number in a dot matrix at intervals of 15 μm. The diameter of the oxide film mask 54 is set to about 10 μm.
【0034】つぎに、Si基板42表面にRIE(リアク
ティブ・イオン・エッチング)を施して、酸化膜マスク
54で覆われていない部分を侵食させる(図7)。RIE
は、真空チャンバ内に設置した2枚の平行電極間に試料
(Si基板42)を配置させた上で、所定のガス媒体を真
空チャンバ内に充填し、両電極間に約150Wの電力を
加えて高周波プラズマ放電を発生させ、このプラズマに
よる化学作用とイオン衝撃による物理作用を利用してエ
ッチングを行う方法である。この場合、ガス媒体として
反応性のO2とSF6を用いるのが望ましく、両者の体積
比は、2.2×10-1Torrの圧力下で例えばSF6:O2
=9:1に設定される。RIEは異方性に優れているた
め、酸化膜マスク54の裏面側にもエッチングが進行して
しまうアンダーカットの程度が比較的低くなり、先端が
平坦な四角錐状の突出部56が形成される(図8)。この
RIEは、上記の条件下において例えば15分間実施さ
れる。Next, RIE (reactive ion etching) is performed on the surface of the Si substrate 42 to form an oxide film mask.
The part not covered with 54 is eroded (FIG. 7). RIE
Discloses a method in which a sample (Si substrate 42) is placed between two parallel electrodes placed in a vacuum chamber, a predetermined gas medium is filled in the vacuum chamber, and a power of about 150 W is applied between the two electrodes. In this method, a high-frequency plasma discharge is generated, and etching is performed using the chemical action of this plasma and the physical action of ion bombardment. In this case, it is desirable to use reactive O 2 and SF 6 as a gas medium, and the volume ratio between them is, for example, SF 6 : O 2 under a pressure of 2.2 × 10 −1 Torr.
= 9: 1. Since RIE is excellent in anisotropy, the degree of undercut in which etching proceeds on the back side of the oxide film mask 54 is relatively low, and a quadrangular pyramid-shaped protrusion 56 having a flat tip is formed. (FIG. 8). This RIE is performed, for example, for 15 minutes under the above conditions.
【0035】つぎに、上記Si基板42の表面に異方性ウ
エットエッチングを施し、上記突出部56の表面を侵食し
て先端部を尖鋭化させる(図9)。この異方性ウエット
エッチングに用いるエッチング液は、例えばKOHとH
2Oとの混合水溶液よりなり、溶液温度は摂氏50度程
度に設定される。また、両者の混合比率としては、例え
ば100mlのH2Oに対して50gのKOHを混合する
ことが挙げられる。Next, the surface of the Si substrate 42 is subjected to anisotropic wet etching to erode the surface of the protrusion 56 to sharpen the tip (FIG. 9). The etchant used for this anisotropic wet etching is, for example, KOH and H
It consists of an aqueous solution mixed with 2 O, and the solution temperature is set to about 50 degrees Celsius. The mixing ratio of the two is, for example, mixing 50 g of KOH with 100 ml of H 2 O.
【0036】上記の異方性ウエットエッチングが進行
し、ある程度のアンダーカット58が生じて突出部56の先
端が極めて尖鋭化すると、酸化膜マスク54は安定性を失
って落下する(図10及び図11)。この段階に至れ
ば、突出部56先端の角度は25〜30度まで尖鋭化され、エ
ミッタ・コーン20として完成しているため、上記異方性
ウエットエッチングが停止される。ここに至るまでの異
方性ウエットエッチングの所要時間としては、約8分程
度が見込まれる。なお、このエミッタ・コーンの先端部
20aは相変わらず四角錐状態を維持しているが、裾野部
分は八角錐状態となされている。When the above-described anisotropic wet etching proceeds and a certain degree of undercut 58 occurs to sharpen the tip of the projection 56, the oxide film mask 54 loses stability and drops (FIGS. 10 and 10). 11). At this stage, the angle of the tip of the protrusion 56 is sharpened to 25 to 30 degrees, and the anisotropic wet etching is stopped because the emitter cone 20 is completed. The time required for the anisotropic wet etching up to here is expected to be about 8 minutes. Note that the tip of this emitter cone
20a still maintains the quadrangular pyramid state, but the foot portion is in the octagonal pyramid state.
【0037】上記においては、第1の基板部材12及び第
2の基板部材14の材質としてn形半導体を用いる例を示
したが、この発明はこれに限定されるものではなく、S
i中にホウ素等の不純物を混入させて成るp形半導体に
よって各基板部材を構成することももちろん可能であ
る。In the above description, an example is shown in which an n-type semiconductor is used as the material of the first substrate member 12 and the second substrate member 14, but the present invention is not limited to this.
Of course, each substrate member can be made of a p-type semiconductor in which an impurity such as boron is mixed in i.
【0038】[0038]
【発明の効果】本発明に係る電界電子放出型サージ吸収
素子の製造方法にあっては、まず異方性に優れたドライ
エッチングの一種であるRIEによって、エミッタ・コ
ーンの原型としての突出部を形成した後に、異方性ウエ
ットエッチングを施してエミッタ・コーンを完成させる
よう構成しているため、エミッタ・コーンの高さや幅を
一定以上確保しつつ、比較的短い時間でその先端部を十
分尖鋭化させることができる。このため、エミッタ・コ
ーンの先端部の尖鋭度をより高めることにより、電界電
子放出型サージ吸収素子の動作電圧を比較的低い値に設
定することが可能となる。According to the method of manufacturing a field electron emission type surge absorbing element of the present invention, first, a projection as a prototype of an emitter cone is formed by RIE which is a kind of dry etching having excellent anisotropy. After forming, anisotropic wet etching is applied to complete the emitter cone, so that the tip of the emitter cone is sharpened in a relatively short time while maintaining the height and width of the emitter cone at a certain level or more. Can be changed. Therefore, the operating voltage of the field electron emission type surge absorbing element can be set to a relatively low value by further increasing the sharpness of the tip of the emitter cone.
【図1】本発明に係る第1の電界電子放出型サージ吸収
素子を示す断面図である。FIG. 1 is a sectional view showing a first field emission type surge absorbing element according to the present invention.
【図2】本発明に係る第2の電界電子放出型サージ吸収
素子を示す断面図である。FIG. 2 is a sectional view showing a second field-emission-type surge absorbing element according to the present invention.
【図3】エミッタ・コーンの形成過程を示す部分断面図
である。FIG. 3 is a partial cross-sectional view showing a process of forming an emitter cone.
【図4】エミッタ・コーンの形成過程を示す部分断面図
である。FIG. 4 is a partial cross-sectional view showing a process of forming an emitter cone.
【図5】エミッタ・コーンの形成過程を示す部分断面図
である。FIG. 5 is a partial sectional view showing a process of forming an emitter cone.
【図6】エミッタ・コーンの形成過程を示す部分断面図
である。FIG. 6 is a partial cross-sectional view showing a process of forming an emitter cone.
【図7】エミッタ・コーンの形成過程を示す部分断面図
である。FIG. 7 is a partial cross-sectional view showing a process of forming an emitter cone.
【図8】エミッタ・コーンの形成過程を示す部分斜視図
である。FIG. 8 is a partial perspective view showing a process of forming an emitter cone.
【図9】エミッタ・コーンの形成過程を示す部分断面図
である。FIG. 9 is a partial cross-sectional view showing a process of forming an emitter cone.
【図10】エミッタ・コーンの形成過程を示す部分断面
図である。FIG. 10 is a partial cross-sectional view showing a process of forming an emitter cone.
【図11】エミッタ・コーンの形成過程を示す部分斜視
図である。FIG. 11 is a partial perspective view showing a process of forming an emitter cone.
【図12】サージ吸収素子の使用例を示す回路図であ
る。FIG. 12 is a circuit diagram showing a usage example of a surge absorbing element.
【図13】電界電子放出形サージ吸収素子のサージ吸収
特性を示す波形図である。FIG. 13 is a waveform chart showing surge absorption characteristics of the field emission type surge absorbing element.
【図14】従来のエミッタ・コーンの形成過程を示す部
分断面図である。FIG. 14 is a partial cross-sectional view showing a process of forming a conventional emitter cone.
【図15】従来のエミッタ・コーンの形成過程を示す部
分断面図である。FIG. 15 is a partial cross-sectional view showing a process of forming a conventional emitter cone.
【図16】従来のエミッタ・コーンの形成過程を示す部
分断面図である。FIG. 16 is a partial cross-sectional view showing a process of forming a conventional emitter cone.
【図17】従来のエミッタ・コーンの形成過程を示す部
分断面図である。FIG. 17 is a partial cross-sectional view showing a process of forming a conventional emitter cone.
【図18】従来のエミッタ・コーンの形成過程を示す部
分断面図である。FIG. 18 is a partial cross-sectional view showing a process of forming a conventional emitter cone.
10 第1の電界電子放出型サージ吸収素子 12 第1の基板部材 14 第2の基板部材 16 枠部材 18 外囲器 20 エミッタ・コーン 20a エミッタ・コーンの先端部 24 第1の外部電極 26 第2の外部電極 32 第2の電界電子放出型サージ吸収素子 34 第1の電子放出部 35 第1の平面部 36 第2の電子放出部 37 第2の平面部 54 酸化膜マスク 56 突出部 10 first field emission type surge absorbing element 12 first substrate member 14 second substrate member 16 frame member 18 envelope 20 emitter cone 20a tip of emitter cone 24 first external electrode 26 second External electrode 32 second field electron emission type surge absorbing element 34 first electron emission section 35 first plane section 36 second electron emission section 37 second plane section 54 oxide mask 56 protrusion
フロントページの続き (56)参考文献 特開 平2−278681(JP,A) 特開 平7−320635(JP,A) 特開 平8−17330(JP,A) 特開 昭62−109319(JP,A) 特開 平2−280323(JP,A) 特開 平8−181087(JP,A) 特開 平3−62432(JP,A) 特公 昭61−27471(JP,B2) (58)調査した分野(Int.Cl.7,DB名) H01T 1/00 - 21/06 H01J 1/00 - 21/36 Continuation of front page (56) References JP-A-2-278681 (JP, A) JP-A-7-320635 (JP, A) JP-A-8-17330 (JP, A) JP-A-62-109319 (JP) JP-A-2-280323 (JP, A) JP-A-8-181087 (JP, A) JP-A-3-62432 (JP, A) JP-B-61-27471 (JP, B2) (58) Field surveyed (Int. Cl. 7 , DB name) H01T 1/00-21/06 H01J 1/00-21/36
Claims (2)
成した半導体よりなる電子放出部を備えた第1の基板部
材と、一面に平面部を備えた第2の基板部材とを、上記
第1の基板部材のエミッタ・コーンの先端部と上記第2
の基板部材の平面部とが所定の距離を隔てて対向するよ
うに配置し、両基板部材の周縁を気密封止して外囲器を
形成し、該外囲器内を高真空状態と成すと共に、両基板
部材の外面にそれぞれ外部電極を形成してなる電界電子
放出型サージ吸収素子の製造方法において、上記基板部
材の表面に酸化膜マスクを多数形成する工程と、該基板
部材の表面に、SF6とO2との混合ガスを用いたリアク
ティブ・イオン・エッチングを施して、上記酸化膜マス
クによって覆われていない部分を侵食させ、以て酸化膜
マスクの下方にエミッタ・コーンの原型となる柱状の突
出部を形成する工程と、該突出部に対して、KOHとH
2 Oとを、その混合比率が100mlのH 2 Oに対して50
gのKOHを混合してなる混合水溶液を用いて異方性ウ
エット・エッチングを施してその表面を侵食させ、以て
先端が鋭利に尖ったエミッタ・コーンを形成する工程と
を含むことを特徴とする電界電子放出型サージ吸収素子
の製造方法。1. A first substrate member provided with an electron emitting portion made of a semiconductor having a plurality of emitter cones integrally formed on one surface thereof, and a second substrate member provided with a flat surface portion on one surface thereof. The tip of the emitter cone of the substrate member and the second
Are arranged so that the flat portions of the substrate members face each other with a predetermined distance therebetween, and the peripheral edges of both substrate members are hermetically sealed to form an envelope, and the inside of the envelope is brought into a high vacuum state. In addition, in a method of manufacturing a field electron emission type surge absorbing element in which external electrodes are respectively formed on outer surfaces of both substrate members, a step of forming a large number of oxide film masks on the surface of the substrate member; , A reactive ion etching using a mixed gas of SF 6 and O 2 to erode portions not covered by the oxide mask, thereby forming a prototype of the emitter cone below the oxide mask. Forming a columnar protrusion, and forming KOH and H on the protrusion.
2 O is mixed with 100 ml of H 2 O at a mixing ratio of 50 ml.
g KOH mixed solution to form an emitter cone having a sharp tip with anisotropic wet etching to erosion the surface thereof. Of manufacturing a field electron emission type surge absorbing element.
成した半導体よりなる電子放出部と、エミッタ・コーン
が形成されない平面部とを備えた第1の基板部材と、同
じく一面に多数のエミッタ・コーンを一体形成した半導
体よりなる電子放出部と、エミッタ・コーンが形成され
ない平面部とを備えた第2の基板部材とを、一方の基板
部材のエミッタ・コーンの先端部と他方の基板部材の平
面部とが所定の距離を隔てて対向するように配置し、両
基板部材の周縁を気密封止して外囲器を形成し、該外囲
器内を高真空状態と成すと共に、両基板部材の外面にそ
れぞれ外部電極を形成してなる電界電子放出型サージ吸
収素子の製造方法において、上記基板部材の表面に酸化
膜マスクを多数形成する工程と、該基板部材の表面に、
SF6とO2との混合ガスを用いたリアクティブ・イオン
・エッチングを施して、上記酸化膜マスクによって覆わ
れていない部分を侵食させ、以て酸化膜マスクの下方に
エミッタ・コーンの原型となる柱状の突出部を形成する
工程と、該突出部に対して、KOHとH 2 Oとを、その
混合比率が100mlのH 2 Oに対して50gのKOHを
混合してなる混合水溶液を用いて異方性ウエット・エッ
チングを施してその表面を侵食させ、以て先端が鋭利に
尖ったエミッタ・コーンを形成する工程とを含むことを
特徴とする電界電子放出型サージ吸収素子の製造方法。2. A first substrate member having an electron emission portion made of a semiconductor having a plurality of emitter cones integrally formed on one surface, a first substrate member having a flat portion on which no emitter cone is formed, and a plurality of emitter cones formed on the same surface. A second substrate member provided with an electron emission portion made of a semiconductor integrally formed with a cone and a flat portion on which no emitter cone is formed is formed by combining the tip of the emitter cone of one substrate member and the other substrate member. A flat portion is disposed so as to face at a predetermined distance, and the outer edges of both substrate members are hermetically sealed to form an envelope, and the inside of the envelope is brought into a high vacuum state. In a method of manufacturing a field electron emission type surge absorbing element formed by forming an external electrode on an outer surface of a member, a step of forming a large number of oxide film masks on the surface of the substrate member;
Reactive ion etching using a mixed gas of SF 6 and O 2 is performed to erode portions not covered by the oxide film mask, thereby forming a prototype of the emitter cone below the oxide film mask. Forming a columnar protrusion, and applying KOH and H 2 O to the protrusion.
50 g of KOH per 100 ml of H 2 O
Subjecting the surface to erosion by anisotropic wet etching using a mixed aqueous solution formed by mixing to form an emitter cone having a sharp tip. Method of manufacturing type surge absorbing element.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35617796A JP3213248B2 (en) | 1996-12-25 | 1996-12-25 | Method for manufacturing field electron emission type surge absorbing element |
| US08/939,217 US6052267A (en) | 1996-12-24 | 1997-09-29 | Electric field discharge surge absorbing element and method for making same |
| DE19743512A DE19743512A1 (en) | 1996-12-24 | 1997-10-01 | Electron discharge shock absorber element for electric field for over-voltage protection in electronic circuit |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35617796A JP3213248B2 (en) | 1996-12-25 | 1996-12-25 | Method for manufacturing field electron emission type surge absorbing element |
| US08/939,217 US6052267A (en) | 1996-12-24 | 1997-09-29 | Electric field discharge surge absorbing element and method for making same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10189208A JPH10189208A (en) | 1998-07-21 |
| JP3213248B2 true JP3213248B2 (en) | 2001-10-02 |
Family
ID=26580387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35617796A Expired - Fee Related JP3213248B2 (en) | 1996-12-24 | 1996-12-25 | Method for manufacturing field electron emission type surge absorbing element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3213248B2 (en) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6127471B2 (en) | 2012-11-27 | 2017-05-17 | 株式会社大林組 | Mounting base for solar panel installation |
-
1996
- 1996-12-25 JP JP35617796A patent/JP3213248B2/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6127471B2 (en) | 2012-11-27 | 2017-05-17 | 株式会社大林組 | Mounting base for solar panel installation |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10189208A (en) | 1998-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5601966A (en) | Methods for fabricating flat panel display systems and components | |
| EP1115134B1 (en) | Field emission device and method for fabricating the same | |
| US20010024084A1 (en) | Luminescence crystal particle, luminescence crystal particle composition, display panel and flat-panel display | |
| JPH05182582A (en) | Multipolar field electron emission device and manufacturing method thereof | |
| US5461009A (en) | Method of fabricating high uniformity field emission display | |
| US6010918A (en) | Gate electrode structure for field emission devices and method of making | |
| JP3249288B2 (en) | Micro vacuum tube and method of manufacturing the same | |
| Nakamoto et al. | Low operation voltage field emitter arrays using low work function materials fabricated by transfer mold technique | |
| JP3213248B2 (en) | Method for manufacturing field electron emission type surge absorbing element | |
| JP3312015B2 (en) | Field electron emission type surge absorbing element and method of manufacturing the same | |
| JP3312008B2 (en) | Method for manufacturing field electron emission type surge absorbing element | |
| JP3357640B2 (en) | Method for manufacturing field electron emission type surge absorbing element | |
| JPH06196086A (en) | Electric field emission negative electrode and its forming method | |
| JP3131173B2 (en) | Method for manufacturing field electron emission type surge absorbing element | |
| JP3131196B2 (en) | Field emission type surge absorbing element | |
| US6052267A (en) | Electric field discharge surge absorbing element and method for making same | |
| US6312966B1 (en) | Method of forming sharp tip for field emission display | |
| JP2001016769A (en) | Method for manufacturing field electron emission type surge absorbing element | |
| JPH09298833A (en) | Surge absorptive element | |
| JP3598267B2 (en) | Image display device | |
| JP2002291151A (en) | Field electron emission type surge absorbing element and method of manufacturing the same | |
| JP2002291153A (en) | Field electron emission type surge absorbing element and method of manufacturing the same | |
| JP2000125466A (en) | Field emission type surge absorbing element | |
| JP3143679B2 (en) | Electron emitting device and method of manufacturing the same | |
| KR100325075B1 (en) | Field emission display device and manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |