JP3169337B2 - 光起電力素子及びその製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、光電変換効率の高い光
起電力素子及びその製造方法に関する。

【０００２】

【従来の技術】太陽光を電気エネルギーに変換する光起
電力素子は、電卓、腕時計など民生用の小電力用電源と
して広く応用されており、また、将来、石油、石炭など
のいわゆる化石燃料の代替用電力として実用化可能な技
術として注目されている。光起電力素子は半導体のｐｎ
接合の光起電力を利用した技術であり、シリコンなどの
半導体が太陽光を吸収して電子と正孔の光キャリヤーを
生成し、該光キャリヤーをｐｎ接合部の内部電界に依り
ドリフトさせ、外部に取り出すものである。この様な光
起電力素子の作製方法としては、ほぼ半導体プロセスを
用いることにより行われる。具体的には、ＣＺ法などの
結晶成長法によりｐ型、あるいはｎ型に価電子制御した
シリコンの単結晶を作製し、該単結晶をスライスして約
３００μｍの厚みのシリコンウエハーを作る。さらに前
記ウエハーの導電型と反対の導電型となるように価電子
制御剤を拡散などの適当な手段により、異種の導電型の
層を形成することでｐｎ接合を作るものである。

【０００３】ところで、信頼性や、変換効率の観点か
ら、現在、主に実用化されている光起電力素子には、単
結晶シリコンが使われているものが多いが、上述のよう
に光起電力素子作製は半導体プロセスを用いるため生産
コストは高いものとなっている。単結晶シリコン光起電
力素子において使用される単結晶シリコンは間接遷移で
あるため光吸収係数が小さく、単結晶の光起電力素子は
入射太陽光を吸収するために少なくとも５０μｍの厚さ
にしなければならないことや、バンドギヤップが約１．
１ｅＶであり、一般に使用される光起電力素子として好
適とされる１．５〜１．６ｅＶよりも狭いため、短波長
成分を有効に利用できないことを考慮する必要がある。
また、仮に、多結晶シリコンを用いて生産コストを下げ
たとしても、単結晶で問題とした間接遷移の問題は残
り、実質的に光起電力素子の厚さを減らすことはできな
い。さらに多結晶シリコンには単結晶に対して粒界その
他の問題を合わせ持っている。さらに、結晶質であるが
ために面積の大きなウエハーは製造できず大面積化が困
難であり、大きな電力を取り出す場合には単位素子を直
列化あるいは、並列化するための配線接続を多数行なわ
なければならないことや、屋外で使用する際に光起電力
素子を様々な気象条件によりもたらされる機械的損傷か
ら保護するため、高価な実装が必要になることなどか
ら、単位発電量に対する生産コストが割高になってしま
うという問題がある。このような事情から光起電力素子
の電力用としての実用化を進めるに当たって、低コスト
化及び大面積化が重要な技術的課題であり、様々な検討
がなされている。

【０００４】コストの安い材料、変換効率の高い材料な
どの材料の探求が行なわれてきたが、このような光起電
力素子の材料としては、非晶質シリコン、非晶質シリコ
ンゲルマニウム、非晶質炭化珪素などのテトラヘドラル
系の非晶質半導体や、ＣｄＳ，Ｃｕ₂Ｓなどのいわゆる
ＩＩ−ＶＩ族系やＧａＡｓ，ＧａＡｌＡｓなどのいわゆ
るＩＩＩ−Ｖ族系の化合物半導体等が挙げられる。とり
わけ、非晶質半導体を光起電力発生層に用いた薄膜光起
電力素子は、単結晶光起電力素子に比較して大面積の膜
が作製できることや、膜厚が薄くて済むこと、任意の基
板材料に堆積できることなどの長所があり有望視されて
いる。しかしながら、上記非晶質半導体を用いた光起電
力素子を電力用素子として実用化するためには、光電変
換効率の向上と信頼性の向上が検討課題となっている。
非晶質半導体を用いた光起電力素子の光電変換効率の向
上の手段としては、さまざまな方法が有るが、例えばｐ
ｉｎ型の半導体接合を用いた光起電力素子の場合、光電
変換効率を向上させるためには、光起電力素子を構成す
るｐ型半導体層、ｉ型半導体層、ｎ型半導体層、透明電
極、裏面電極それぞれの層の特性を向上させる必要が有
る。

【０００５】また、光起電力素子の変換効率を向上させ
る他の方法として単位素子構造の光起電力素子を複数積
層するいわゆるスタックセルを用いることが米国特許第
２，９４９，４９８号明細書に開示されている。このス
タックセルにはｐｎ接合結晶半導体が用いられたが、そ
の思想は非晶質あるいは結晶質いずれにも共通するもの
であり、太陽光スペクトルを、異なるバンドギャップの
光起電力素子により効率よく吸収させ、Ｖ_OCを増大させ
る事により発電効率を向上させるものであった。スタッ
クセルとしては、異なるバンドギャップの素子を積層し
太陽光線のスペクトルの各都分を効率よく吸収すること
により変換効率を向上させるものであり積層する素子の
光入射側に位置するいわゆるトップセルのバンドギャッ
プよりも該トップセルの下に位置するいわゆるボトムセ
ルのバンドギャップが狭くなる様に設計することが考え
られている。これに対して浜川らは同じバンドギャップ
の非晶質シリコンを光起電力素子間に絶縁層を持たない
形で多重積層し素子全体のＶ_OCを増加させるいわゆるカ
スケード型電池を報告している。この方法では同じバン
ドギャップの非晶質シリコン材料から作られる単位素子
を積層する方法である。

【０００６】以上のような、スタックセルの場合も、単
層セル（シングルセル）の場合と同じく、光電変換効率
を向上させるためには、光起電力素子を構成するｐ型半
導体層、ｉ型半導体層、ｎ型半導体層、透明電極、裏面
電極それぞれの層の特性を向上させる必要がある。例え
ば、ｉ型半導体層の場合、シングルセル、スタックセル
の用途に応じて所望のバンドギャップを有する必要があ
り、ギャップ内準位（局在準位）をできるだけ減少さ
せ、光キャリアの走行性を向上させることが重要であ
る。また、このようなｉ型半導体層の膜質の本質的な向
上以外の方法でも光起電力素子特性の向上が検討されて
いる。その一例としてｐ型半導体及び／またはｎ型半導
体とｉ型半導体層との接合界面に於てバンド幅の傾斜を
持たせるいわゆるバッファ層を用いる方法が米国特許第
４，２５４，４２９号明細書、米国特許第４，３７７，
７２３号明細書に開示されている。

【０００７】非晶質シリコンによって作製されるｐ型半
導体またはｎ型半導体と非晶質シリコンゲルマニウムで
作製されるｉ型半導体との接合界面には、格子定数の違
いによる多数の準位が生成される。そこで接合界面には
非晶質シリコンを用いることにより準位を無くして接合
性を良くしキャリヤの走行性を損なわないようにしてＶ
_OCを向上させるためにバッファ層は設けられる。さら
に、他の方法として、例えば、ｉ型半導体層として、非
晶質シリコンゲルマニウムを用い、シリコンとゲルマニ
ウムの組成比を変化させることによりイントリンジック
層中に組成の分布を設け特性を向上させるいわゆる傾斜
層を設ける方法が開示されている。例えば、米国特許
４，８１６，０８２号に依れば、光入射側の第１の価電
子制御された半導体層に接する部分のｉ層のバンドギャ
ップを広くし、中央部に向かうに従い徐々にバンドギャ
ップを狭くし、更に、第２の価電子制御された半導体層
に向かうに従い徐々にバンドギャップを広くしていく方
法が開示されている。該方法に依れば、光により発生し
たキャリヤーは、内部電界の働きにより、効率良く分離
でき光電変換効率が向上する。

【０００８】さらに、非晶質シリコンや非晶質シリコン
ゲルマニウムをｉ型半導体層として用いる場合、わずか
にｎ型になっていることが多いため、ｉ層にわずかにｐ
型の価電子制御剤を混入させて、正孔の走行性を向上さ
せることも検討されている。ところで、ｐ型半導体層や
ｎ型半導体層などのいわゆるドーピング層については、
まず、活性化したアクセプターあるいはドナーの密度が
高く、活性化エネルギーが小さいことが要求される。そ
れによって、ｐｉｎ接合を形成したときの拡散電位（ビ
ルトインポテンシャル）が大きくなり、光起電力素子の
開放電圧（Ｖ_OC）が大きくなって、光電変換効率が向上
する。次に、ドーピング層は基本的に光電流の発生に寄
与しないため、光電流を発生させるｉ型半導体層への光
入射を極力妨げないことが要求される。そこで、光学的
バンドギャップを広くすることと、ドーピング層の膜厚
を薄くすることが重要である。また、ドーピング層とｉ
型半導体層で、ホモあるいはヘテロのｐｉｎ接合が形成
され、接合界面における界面準位が少ないことが要求さ
れる。

【０００９】以上のような、特性を備えたドーピング層
の材料およびその形成方法が、一般に研究されてきた。
ドーピング層の材料としては、Ｓｉ，ＳｉＣ，ＳｉＮ，
ＳｉＯ等があげられ、非晶質あるいは微結晶の形態のも
のが研究されてきた。形成方法としては、ＲＦプラズマ
ＣＶＤ、ＥＣＲプラズマＣＶＤ、光ＣＶＤ等の方法が研
究されてきた。以上のドーピング層の材料の中では、光
入射方向に対してｉ型半導体層の裏側のドーピング層と
して、形成のし易さからアモルファスシリコン（ａ−Ｓ
ｉ）が広く用いられ、ｉ型半導体層の光入射側のドーピ
ング層として、吸収係数の小さいことから、アモルファ
ス炭化シリコン（ａ−ＳｉＣ）が、吸収係数の小さいこ
とと活性化エネルギーが小さいことから、微結晶シリコ
ン（μｃ−Ｓｉ）が用いられる例が知られている。

【００１０】ここで、非晶質のドーピング層と微結晶の
ドーピング層を比較すると、一般に微結晶の方が、吸収
係数が小さくて光学的バンドギャップが大きく、活性化
エネルギーが小さいことから、ドーピング層として望ま
しいと考えられている。しかしながら、活性化したアク
セプターあるいはドナーの密度が高く、活性化エネルギ
ーが小さい微結晶材料を形成することは容易ではなく、
微結晶Ｓｉ以外の材料では、開放電圧（Ｖ_OC）が大きく
光電変換効率の高い、高効率光起電力素子の発表例は少
ない。また、非晶質のｉ型半導体層の上に、微結晶ある
いは多結晶のドーピング層を堆積する場合、特にｉ型半
導体層とドーピング層がヘテロ接合になる場合は、界面
準位が多くなることによって、ｐｉｎ接合に悪影響を及
ぼすことが懸念される。また上述の材料を組み合わせ
て、多層膜の構造にすることにより、量子井戸効果によ
ってドーピング層の吸収係数を小さくすることも検討さ
れているが、総膜厚を薄くすべきドーピング層の多層膜
構造を制御する困難さと、形成するための装置コストが
高くなることから実用向きではないと考えられる。以上
のごとく、非晶質光起電力素子のドーピング層は開発す
べき余地がまだ残されている。非晶質光起電力素子に於
いては、光電変換効率の向上のためには、ｉ型半導体層
の開発も重要ではあるが、同時に理想的なドーピング層
の開発も重要である。

【００１１】一方、非晶質光起電力素子は、結晶系シリ
コン光起電力素子に比べ膜質が劣るため変換効率が充分
ではなく、１ワット当りの発電コストは既存の原子力、
火力、水力発電等よりも高いものとなっている。非晶質
シリコン系の光起電力素子が既存の発電方法と伍して電
力用途に用いられるためには変換効率をさらに向上させ
ることが求められている。上述したような光起電力素子
の量産方法として米国特許４，４００，４０９号公報に
は、ロール・ツー・ロール（Roll to Roll）方式を採用
した連続プラズマＣＶＤ装置が開示されている。この装
置によれば、複数のグロー放電領域を設け、所望の幅の
十分に長い可撓性の帯状基体を、該基体が前記各グロー
放電領域を順次貫通する経路に沿って配置し、前記各グ
ロー放電領域において必要とされる導電型の半導体層を
堆積形成しつつ、前記基体をその長手方向に連続的に搬
送せしめることによって、半導体接合を有する大面積の
素子を連続的に形成することができるとされている。こ
うしたことからこのロール・ツー・ロール方式は大面積
の半導体素子の量産に適する方法といえよう。

【００１２】一方、マイクロ波やＶＨＦ（Very High Fr
equency）波を用いたプラズマプロセスも最近注目され
ている。マイクロ波やＶＨＦ波は周波数が高いため従来
のラジオ周波数の高周波を用いた場合よりもエネルギー
密度を高めることが可能であり、プラズマを効率よく発
生させ、維持させることに適している。例えば、特開平
３−３０４１９号公報には、マイクロ波プラズマＣＶＤ
法を用いたロール・ツー・ロール方式の堆積膜形成方法
および装置が開示されているが、マイクロ波によってプ
ラズマを生起させることにより低圧下でも堆積膜の形成
が可能になり、堆積膜の膜特性低下の原因となる活性種
のポリマライゼーションを防ぎ高品質の堆積膜が得られ
るばかりでなく、プラズマ中でのポリシラン等の粉末の
発生を抑え、且つ、成膜速度の飛躍的向上が図れるとさ
れている。ロール・ツー・ロール方式において、例えば
ｉ型半導体層の形成に成膜速度の速いマイクロ波プラズ
マＣＶＤ法を採用した場合、高周波プラズマＣＶＤ法を
採用した場合と比較して、帯状基体の搬送速度をかなり
高速化することが可能である。そして、帯状基体の搬送
速度を高めた場合には、ｎ、ｐ型半導体層の形成にあた
っては、成膜に必要な時間は一定であるため、成膜室を
帯状基体の搬送方向に搬送速度に比例して長くする必要
がある。しかしながら、高周波プラズマＣＶＤ法によっ
ても、薄く均質な非単結晶半導体層を長い成膜室で大面
積に再現性良く形成するには限界があり、どうしても所
定の膜厚より薄すぎたり厚すぎたりする膜厚のバラツキ
や、導電率等の特性のムラを生じやすい。特に、ｉ型半
導体層の光入射側に配置されるｐ型またはｎ型の不純物
ドープ層は、該不純物ドープでの光の吸収によるｉ型半
導体層への入射光量の減少を防ぐため、その膜厚を必要
最小限に薄くする必要があるが、従来の高周波プラズマ
ＣＶＤ法で長い成膜室で大面積に薄く均質な不純物ドー
プ層を形成することは難しく、形成した光起電力素子の
特性にバラツキやムラを生じる原因になる場合がある。

【００１３】太陽電池等の光起電力素子では、光起電力
素子の単位モジュールを直列または並列に接続してユニ
ット化し、所望の電流、電圧を得ようとすることが多
く、各単位モジュールにおいては単位モジュール間の出
力電圧、出力電流等の特性のバラツキやムラの少ないこ
とが要求され、単位モジュールを形成する段階で、その
最大の特性決定要因である半導体積層膜の特性の均一性
が要求される。また、モジュールの組み立て工程を簡略
なものとするため、大面積にわたって特性の優れた半導
体積層膜が形成できるようにすることが、太陽電池等の
光起電力素子の量産性を高め、生産コストの大幅な削減
をもたらすことになる。こういった点で、従来のｉ型半
導体層をマイクロ波やＶＨＦ波ＣＶＤ法で、ｎ、ｐ型半
導体層を高周波プラズマＣＶＤ法で形成する半導体積層
膜の連続形成装置では、形成される光起電力素子用の半
導体積層膜の特性にバラツキやムラを生じ易く、問題が
あった。ｎ、ｐ型の非単結晶半導体層を形成する方法と
しては他に、イオン注入法が従来から知られている。イ
オン注入法によれば不純物イオンを打ち込む強さを加速
電圧によって制御することでｎ、ｐ型非単結晶半導体層
の層厚を制御することができるが、不純物イオンを打ち
込むためのイオン注入装置は、一般的に、イオンを発生
させる装置系、イオンをビーム状にして引き出す装置
系、ビームを走査する装置系などからなり構成が複雑
で、装置も高価であるため、非単結晶半導体の光起電力
素子を生産性良く、低コストで製造するには適しておら
ず、不純物ドープ層の形成手段としては採用されていな
かった。

【００１４】一方、超ＬＳＩ等で要求されるきわめて浅
い接合を形成する方法として、上述のイオン注入法によ
らず、不純物ガスのプラズマによって不純物の導入を行
うプラズマドーピングが最近注目されており、超ＬＳＩ
プロセスデータハンドブック（サイエンスフォーラム１
９９０年発行）等に報告されている。また、１９８８年
第３５回応用物理学関係連合講演会講演予稿集３０ｐ−
Ｍ−６には、ｉ型のアモルファスシリコン膜を不純物ガ
スの高周波プラズマにさらすプラズマドーピングによっ
て、アモルファスシリコン膜に不純物のドーピングが可
能であることが開示されている。さらに、特開平６−２
３２４３２号公報では、不純物ドープ層をプラズマドー
ピングによって形成するロール・ツー・ロール方式の堆
積膜形成方法および装置が開示されているが、放電周波
数が約５ｋＨｚから約５００ｋＨｚの低周波の範囲にお
いて開放電圧の高い高品質の光起電力素子を大面積にバ
ラツキやムラなく形成できるとされている。これは不純
物ガスがプラズマにより電離されて不純物イオンとな
り、プラズマのエネルギーによってｉ型半導体層の表面
近傍のごく薄い領域に不純物イオンが打ち込まれている
と考えられる。アモルファスシリコン太陽電池では、光
生成する電子−正孔対のうち拡散距離の短い正孔を収集
し易いように、ｐ型層を透明電極側に、すなわち光入射
側に配置して、光の総合収集効率を高めたものが多い。
また、光入射側ｐ型層に微結晶シリコン（μｃ−Ｓｉ：
Ｈ）を用いることで、μｃ−Ｓｉ：Ｈが持つ高い導電性
と短波長領域での小さな吸収係数という物性を利用し
て、開放電圧（Ｖ_OC）が改善され、光電変換効率を高め
られることが良く知られている。

【００１５】プラズマドーピングによって、μｃ−Ｓ
ｉ：Ｈからなる不純物ドープ層を形成した場合、プラズ
マのエネルギーによって、不純物イオンがｉ型半導体層
の表面に打ち込まれ、最表面は大きなダメージを受けて
いると考えられる。とくに結晶領域では多くの表面準位
が存在した状態で、上部透明電極が形成されるため、前
記表面準位が透明電極とｐ型半導体層との間のキャリア
の移動を妨げ、光電変換効率に悪影響を及ぼすことが懸
念される。

【００１６】

【発明が解決しようとする課題】本発明は、上述した問
題点を解決するために、新しいドーピング層の構造及び
形成方法を導入することによって、実用に適した低コス
トで、信頼性が高く、かつ、光電変換効率の高い光起電
力素子及びその製造方法を提供することを目的とする。

【００１７】

【課題を解決するための手段】本発明者は、ドーピング
層の構造及び形成方法鋭意検討した結果、以下のような
構成からなるドーピング層を有する光起電力素子におい
て、大きな開放電圧（Ｖ_OC）と高い光電変換効率がえら
れることを見いだした。すなわち、本発明の光起電力素
子は、非単結晶半導体の積層膜を有する光起電力素子に
おいて、少なくとも第１の導電型半導体層上にｉ型半導
体層、第２の導電型半導体層をこの順で有し、前記第２
の導電型半導体層が、前記ｉ型半導体層の表面を価電子
制御剤を含むプラズマに曝すことで形成した層Ａと、前
記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層
の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
と、を有することを特徴とする。

【００１８】また本発明の光起電力素子の製造方法は、
第１の導電型半導体を堆積する工程、該第１の導電型半
導体上にｉ型半導体を堆積する工程、該ｉ型半導体の表
面を価電子制御剤を含むプラズマ雰囲気にさらす工程、
これによって第２の導電型半導体の層Ａが形成される、
該層Ａ上に価電子制御剤を含む第２の導電型の半導体を
堆積する工程、これによって層Ｂが形成される、を有す
ることを特徴とする。

【００１９】上記の光起電力素子は、前記層Ａが更にバ
ンドギャップを拡大する元素を含んでいてよい。また、
前記層Ｂが更にバンドギャップを拡大する元素を含んで
いてよい。さらに、前記層Ａ及び前記層Ｂが更にバンド
ギャップを拡大する元素を含んでいてよい。上記の光起
電力素子は、前記第１の導電型がｎ型であり、前記第２
の導電型がｐ型としてよい。また、前記第１の導電型が
ｐ型であり、前記第２の導電型がｎ型としてよい。

【００２０】また、上記の光起電力素子は、前記光起電
力素子の表面近傍にあるｉ型半導体層をｐ型化又はｎ型
化して形成された、前記層Ａの水素含有量が、前記ｉ型
半導体層の水素含有量より多くすることは好ましい。さ
らに、上記の光起電力素子は、前記層Ａの結晶形態が非
晶質であり、前記層Ｂの結晶形態が微結晶又は多結晶と
することは望ましい。

【００２１】本発明の光起電力素子の製造方法は、前記
層Ａを形成するときのプラズマを生起させるガスの圧力
が、前記層Ｂを堆積するときのガスの圧力よりも低くす
ることは好ましい。また、上述した光起電力素子の製造
方法は、前記層Ａを形成するときのＤＣ電圧又はＡＣ電
力が、前記層Ｂを堆積するときのＤＣ電圧又はＡＣ電力
よりも大きくしてよい。

【００２２】さらに、上述した光起電力素子の製造方法
は、前記層Ａを形成するときのガスの水素希釈率が、前
記層Ｂを堆積するときのガスの水素希釈率よりも高くす
ることは望ましい。またさらに、上述した光起電力素子
の製造方法は、前記層Ａを形成するときの放電電力の周
波数が、前記層Ｂを堆積するときの放電電力の周波数よ
りも低くすることは望ましい。このとき、好適には、前
記層Ａを形成するときの放電電力の周波数を５ｋＨｚ〜
５００ｋＨｚ（この場合、放電電力は０．０１Ｗ／ｃｍ
²〜５Ｗ／ｃｍ²とするのが好ましい）とし、また、前記
層Ｂを形成するときの放電電力の周波数を１ＭＨｚ〜１
００ＭＨｚ（この場合、放電電力は０．００１Ｗ／ｃｍ
²〜１Ｗ／ｃｍ²とするのが好ましい）とする。

【００２３】

【発明の実施の形態】以下、本発明を更に詳細に説明す
る。本発明では、非単結晶半導体の積層膜を有する光起
電力素子において、少なくとも第１の導電型半導体層上
にｉ型半導体層、第２の導電型半導体層を有し、前記第
２の導電型半導体層が、前記ｉ型半導体層の表面を価電
子制御剤を含むプラズマに曝すことで形成した層Ａと、
前記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体
層の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
と、を有する構成とした。このような構成とした結果、
活性化したアクセプターあるいはドナーの密度が高く、
活性化エネルギーが小さいことと吸収係数が小さいこと
とを両立させたドーピング層を形成することができ、ま
た前記ｉ型半導体層と前記層Ａとの界面と、前記層Ｂを
堆積する時の界面が分離されるため、光起電力素子の開
放電圧（Ｖ_OC）とフィルファクター（Ｆ．Ｆ．）が増大
し、光電変換効率が向上した。

【００２４】以上の作用の詳細なメカニズムはまだ明ら
かになっていないが、以下のようなことが考えられる。
まず、ｉ型半導体層の表面を価電子制御剤を含むプラズ
マに曝すことによって、表面近傍のｉ型半導体層をｐ型
化あるいはｎ型化して前記層Ａを形成することによっ
て、ｐｉｎ接合のｐ／ｉ界面あるいはｎ／ｉ界面を既に
形成されたｉ型半導体層の内部に形成することができ
る。ここでｐｉｎ接合のｐ／ｉ界面あるいはｎ／ｉ界面
は、光起電力素子においてそれらの界面の方向から光を
入射させる場合、ビルトインポテンシャルの大小を左右
する非常に重要な界面である。光入射側のｐ／ｉ界面あ
るいはｎ／ｉ界面は、その界面近傍においてｉ型半導体
層で発生するフォトキャリアの大部分が発生しているた
め、その界面近傍においてｉ型半導体層が十分に空乏層
化していることが重要である。そのためには、ｐ／ｉ界
面あるいはｎ／ｉ界面のバンドプロファイルが、発生し
たフォトキャリアをｐ型半導体層あるいはｎ型半導体層
に逆拡散させないような形になっていることと、ｐ／ｉ
界面あるいはｎ／ｉ界面において界面準位が少なく、発
生したフォトキャリアの再結合が少ないことが必要であ
る。

【００２５】ところが、従来の技術のようにｉ型半導体
層の上に第２の導電型半導体層を堆積して形成する場合
には、ｐｉｎ接合のｐ／ｉ界面あるいはｎ／ｉ界面と堆
積される層と層の界面が一致することになり、ｐ／ｉ界
面あるいはｎ／ｉ界面における界面準位を低減すること
は難しい。これは、堆積層と堆積層の間に生じるの界面
準位のためであると考えられる。このような界面準位の
生じる原因としては、第１の層（例えば、ｉ型半導体
層）を堆積した後、第２の層（例えば、第２の導電型半
導体層）を堆積する前に、第１の層の表面に不必要な不
純物が吸着してその不純物が界面に残るため、あるいは
第１の層と第２の層の構造が異なることで不整合が生じ
るため等があげられる。

【００２６】ところが、本発明の光起電力素子において
は、ｐ／ｉ界面あるいはｎ／ｉ界面が既に形成されたｉ
型半導体層の内部に形成されるため、ｐ／ｉ界面あるい
はｎ／ｉ界面と堆積層と堆積層の間の界面が分離される
ことによって、ｐ／ｉ界面あるいはｎ／ｉ界面における
界面準位を低減することができたと考えられる。また、
表面近傍のｉ型半導体層をｐ型化あるいはｎ型化するた
め、層Ａとｉ型半導体層との間に大きな構造の違いがな
いことによって、ｐ／ｉ界面あるいはｎ／ｉ界面におけ
る界面準位を低減することができたと考えられる。ま
た、表面近傍のｉ型半導体層をｐ型化あるいはｎ型化す
ることは、ｐ型半導体層あるいはｎ型半導体層を堆積す
るよりも、ｐ／ｉ界面あるいはｎ／ｉ界面における界面
準位を低減することができたと考えられる。さらに、本
発明の光起電力素子においては、堆積層と堆積層との間
の界面がｐ／ｐ界面あるいはｎ／ｎ界面となるが、これ
らの界面は多少の界面準位があっても、光起電力素子に
対する悪影響は少ないと考えられる。

【００２７】ところで、本発明者は、実験により、表面
近傍のｉ型半導体層をｐ型化あるいはｎ型化して形成し
た層Ａは、大面積にわたって均一に形成することができ
るが、光起電力素子のビルトインポテンシャルを更に高
めるべくヘビードープするためには、徴妙な形成条件の
選択をすることが望ましいことを見いだした。さらに、
本発明者は、実験により、堆積によって形成される層Ｂ
は、ｉ型半導体層をｐ型化あるいはｎ型化して形成した
層Ａよりも、ヘビードープし易く、活性化したアクセプ
ターあるいはドナーの密度を十分高くすることができ、
ドーピング層の活性化エネルギーを十分小さくできて、
光起電力素子のビルトインポテンシャルを高め易いとい
う知見を得た。そこで、本発明者は、第２の導電型半導
体層全体の光吸収が光起電力素子の短絡電流（Ｊ_SC）を
損なわないように膜厚を薄くしつつ、堆積によって形成
される層Ｂを層Ａの上に積層することにより、ドーピン
グ層全体の活性化エネルギーを十分小さくすることがで
きた。本発明者は、以上の結果を総合し、前記層Ａの上
に、前記層Ｂを堆積して、第２の導電型半導体層を複数
の層からなるようにすることによって、ｐ／ｉ界面ある
いはｎ／ｉ界面における界面準位を低減させ、なおかつ
活性化したアクセプターあるいはドナーの密度が高く、
活性化エネルギーが小さいことと吸収係数が小さいこと
とを両立させたドーピング層を形成することができた。

【００２８】また、本発明では、前記層Ａが更にバンド
ギャップを拡大する元素を含むことで、ビルトインポテ
ンシャルが高まると同時に前記層Ａでの光吸収が減少し
て、光起電力素子の短絡電流（Ｊ_SC）が増大し、光電変
換効率をさらに向上することができる。加えて、本発明
では、前記層Ｂが更にバンドギャップを拡大する元素を
含むため、前記層Ｂでの光吸収が減少して、光起電力素
子の短絡電流（Ｊ_SC）が増大し、光電変換効率をさらに
向上することができる。また、本発明では、前記層Ａ及
び前記層Ｂが更にバンドギャップを拡大する元素を含む
ことで、より一層光電変換効率を向上することができ
る。本発明では、前記第１の導電型をｎ型に、前記第２
の導電型をｐ型とすることで、ｐ型半導体層側から光入
射する構成の光起電力素子を得ることができる。加え
て、本発明では、前記第１の導電型をｐ型とし、前記第
２の導電型をｎ型とすることで、ｎ型半導体層側から光
入射する構成の光起電力素子とすることができる。

【００２９】また、本発明では、前記光起電力素子の表
面近傍にあるｉ型半導体層をｐ型化又はｎ型化して形成
された、前記層Ａの水素含有量が、前記ｉ型半導体層の
水素含有量より多くすることで、層Ａでは、バンドギャ
ップが広がり、ビルトインポテンシャルが高まり、か
つ、吸収係数を減少することができる。その結果、光起
電力素子の開放電圧（Ｖ_OC）と短絡電流（Ｊ_SC）を増大
することができ、光電変換効率を向上できる。また、本
発明では、前記層Ａの結晶形態を非晶質とし、前記層Ｂ
の結晶形態を微結晶又は多結晶とすることで、ドーピン
グ層の活性化エネルギーと吸収係数を低下できる。その
結果、開放電圧（Ｖ_OC）と短絡電流（Ｊ_SC）を増大で
き、光電変換効率を向上することができる。この詳細な
メカニズムはまだ明らかになっていないが、一般に微結
晶あるいは多結晶半導体からなるドーピング層と非晶質
半導体からなるｉ型半導体層が接することによってｐ／
ｉ界面あるいはｎ／ｉ界面が形成される場合、ｐ／ｉ界
面あるいはｎ／ｉ界面に界面準位が生じると考えられる
が、本発明の光起電力素子では、微結晶あるいは多結晶
半導体からなるドーピング層と非晶質半導体からなるｉ
型半導体層との間に非晶質半導体からなるドーピング層
が存在するので、微結晶あるいは多結晶半導体と非晶質
半導体とが接することによって生じる界面準位は、ｐ／
ｐ界面あるいはｎ／ｎ界面にあるので、界面準位による
悪影響が大幅に低減され、ビルトインポテンシャルが高
められたと考えられる。さらに、微結晶あるいは多結晶
半導体からなるドーピング層と非晶質半導体からなるｉ
型半導体層との間に、微結晶あるいは多結晶半導体より
もバンドギャップの広い非晶質半導体からなるドーピン
グ層が存在することにより、ビルトインポテンシャルが
高められたと考えられる。

【００３０】本発明では、前記層Ａを形成するときのプ
ラズマを生起させるガスの圧力を、前記層Ｂを堆積する
ときのガスの圧力よりも低くすることで、前記層Ａを形
成するときに、ｉ型半導体層の表面近傍を、所望の深さ
までｐ型化又はｎ型化しかつバンドギャップを拡大する
ことができ、前記層Ｂを形成するときは、堆積反応を主
にすることができる。また、本発明では、前記層Ａを形
成するときのＤＣ電圧又はＡＣ電力を、前記層Ｂを堆積
するときのＤＣ電圧又はＡＣ電力よりも大きくすること
で、前記層Ａを形成するときに、ｉ型半導体層の表面近
傍を、所望の深さまでｐ型化又はｎ型化しかつバンドギ
ャップを拡大することができ、前記層Ｂを形成するとき
は、堆積反応を主にすることができる。

【００３１】加えて、本発明では、前記層Ａを形成する
ときのガスの水素希釈率が、前記層Ｂを堆積するときの
ガスの水素希釈率よりも高いため、前記層Ａを形成する
ときに、ｉ型半導体層の表面近傍を、所望の深さまでｐ
型化あるいはｎ型化しかつバンドギャップを拡大するこ
とができ、前記層Ｂを形成するときは、堆積反応を主に
することができる。更に、本発明では、前記層Ａを形成
するときの放電電力の周波数を、前記層Ｂを堆積すると
きの放電電力の周波数よりも低くすることで、特性のバ
ラツキやムラがないか、ほとんどなく、半導体層を大面
積にわたって形成することができる。また、本発明で
は、前記層Ａを形成するときの放電電力の周波数を５ｋ
Ｈｚ〜５００ｋＨｚとすること、更に、放電電力を０．
０１Ｗ／ｃｍ²〜５Ｗ／ｃｍ²とすることで、効率よくド
ーピングを行うことができる。加えて、本発明では、前
記層Ｂを形成するときの放電電力の周波数を１ＭＨｚ〜
１００ＭＨｚとすることで、更に、放電電力を０．００
１Ｗ／ｃｍ²〜１Ｗ／ｃｍ²とすることで、高特性の膜を
成膜することができる。以下では、本発明に係る実施態
様例に関して説明する。

【００３２】（光起電力素子） 本発明の光起電力素子の構成としては、例えば、図１又
は図５に示したシングルセル型、及び、図２又は図８に
示したスタックセル型の２種類が好適な一例として挙げ
られる。以下では、図１及び図２を参照して、本発明の
光起電力素子の構成とその製造方法を詳細に説明する。
図１は、本発明に係るシングルセル型の光起電力素子を
示した概略断面図の一例である。ただし、本発明は図１
の構成の光起電力素子に限られるものではない。図１に
おいて、１０１は基板、１０２は裏面電極、１０３は第
１の導電型（ｎ型）半導体層、１０４はｉ型半導体層、
１０５は第２の導電型（ｐ型）半導体層を構成する層
Ａ、１０６は第２の導電型（ｐ型）半導体層を構成する
層Ｂ、１０７は透明電極、１０８は集電電極である。ま
た、図１はｐ型半導体層側から光入射する構成である
が、ｎ型半導体層側から光入射する構成の光起電力素子
の場合は、１０３が第１の導電型（ｐ型）半導体層、１
０５が第２の導電型（ｎ型）半導体層を構成する層Ａ、
１０６が第２の導電型（ｎ型）半導体層を構成する層Ｂ
となる。さらに、図１は基板と逆側から光を入射する構
成であるが、基板側から光を入射する構成の光起電力素
子では、基板１０１が光透過性となり、透明電極と裏面
電極の位置が逆になり１０２が透明電極、１０３が第１
の導電型（ｐ型／ｎ型）半導体層、１０５が第２の導電
型（ｎ型／ｐ型）半導体層を構成する層Ａ、１０６が第
２の導電型（ｎ型／ｐ型）半導体層を構成する層Ｂ、１
０７が裏面電極となることもある。

【００３３】図２は、本発明に係るスタックセル型の光
起電力素子を示した概略断面図の一例である。ただし、
本発明は図２の構成の光起電力素子に限られるものでは
ない。図２のスタックセル型の光起電力素子は、３つの
ｐｉｎ接合が積層された構造をしており、２１９は光入
射側から数えて第１のｐｉｎ接合、２１８は第２のｐｉ
ｎ接合、２１７は第３のｐｉｎ接合である。これら３つ
のｐｉｎ接合は、基板２０１上に形成された、裏面電極
２０２上に積層されたものであり、３つのｐｉｎ接合の
最上部に、透明電極２１５と集電電極２１６が形成され
て、スタック型の光起電力素子を形成している。図２に
示されるｐｉｎ接合２１７、２１８及び２１９は夫々第
１の導電型（ｎ型／ｐ型）半導体層２０３、２０７及び
２１１、ｉ型半導体層２７１、２７２及び２１２、第２
の導電型（ｐ型／ｎ型）半導体層を構成する層Ａ２０
５、２０９及び２１３、第２の導電型（ｐ型／ｎ型）半
導体層を構成する層Ｂ２０６、２１０及び２１４を有す
る。また、ｐｉｎ接合２１７及び２１８においては、ｉ
層２７１及び２７２を３つの領域に分けて作製した例が
示されており、夫々放電周波数としてＲＦ（radio Freq
uency ）波帯を利用して作製されたＲＦ−ｉ層２５１及
び２６１又は２５２及び２６２と放電周波数としてマイ
クロ波（μ波）帯を利用して作製されたμＷ−ｉ層２０
４又は２０８を有している。

【００３４】このような領域は、マイクロ波を用いるこ
とによってｉ層２７１及び２７２を高速成膜可能にし、
短時間で必要な層厚を得るためであり、ＲＦ波の使用に
より総合的にｉ層２７１及び２７２の特性を向上させる
ために結果として設けられる。従って、所望の特性を得
ることができるのであれば、ｉ層２７１又は２７２は１
つの領域として形成されて良い。また、図２において
は、ｐｉｎ接合を３組積層した場合について説明した
が、所望に応じて２組の積層であってもよく、３組より
多い数の積層であってもよい。但し、光の吸収効率、発
電効率は充分に考慮されるべきである。また、図１の光
起電力素子と同様に光の入射方向によって、ドーピング
層や電極の配置が入れ替わることもある。

【００３５】図５は別の光起電力素子の構成の好適な一
例を示す模式的断面図である。図５において、図１と同
じ符号で示してある部分は同じものを示す。図５におい
て示される素子では、基板１０１と裏面電極とを共通化
した例を示している。図８は、更に別の好適な光起電力
素子の構成の一例を示す模式的断面図である。図８にお
いて、図２と同じ符号で示してある部分は同じものを示
す。図８に示される素子では、トリプルセルであること
が図２に示される素子と同じであるが、層Ａを最も光入
射側のセル（トップセル）にのみ形成している点、及び
基板２０１上に反射性導電層２９１を形成した後、緩衝
層２９２を介して半導体層を形成している点が大きな違
いである。なお、図中２８１及び２８２は夫々第２の導
電型半導体層である。

【００３６】以下、上述した本発明の光起電力素子を構
成する各層について、形成する順に詳しく説明する。 （基板） 本発明で使用される基板は所望に応じて適宜選択可能で
あるが、少なくとも基板上に前述した如くの半導体層等
を形成できるものであることが必要である。このような
基板はその結晶形態（例えば、単結晶質又は非単結晶
質）は特に限定されない。電気的性質は導電性であって
も絶縁性であってもよく、総合的な光起電力装置の構成
や作製の手順、工程に応じて適宜選択される。光学的性
質は透光性でも非透光性でも良い。但し、変形や歪みが
少なく、所望の強度を有するものを基板として使用する
ことが好ましい。

【００３７】基板の材料としては、例えば、Ｆｅ，Ｎ
ｉ，Ｃｒ，Ａｌ，Ｍｏ，Ａｕ，Ｎｂ，Ｔａ，Ｖ，Ｔｉ，
Ｐｔ，Ｐｂ等の金属またはこれらの合金、例えば真鍮、
ステンレス鋼等の薄板及びその複合体、及びポリエステ
ル、ポリエチレン、ポリカーボネート、セルロースアセ
テート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビ
ニリデン、ポリスチレン、ポリアミド、ポリイミド、エ
ポキシ等の耐熱性合成樹脂のフィルムまたはシート又は
これらとガラスファイバー、カーボンファイバー、ホウ
素ファイバー、金属繊維等との複合体、及びこれらの金
属の薄板、樹脂シート等の表面に異種材質の金属薄膜及
び／またはＳｉＯ₂，Ｓｉ₃Ｎ₄，Ａｌ₂Ｏ₃，ＡｌＮ等の
絶縁性薄膜をスパッタ法、蒸着法、鍍金法等により表面
コーティング処理を行ったものおよび、ガラス、セラミ
ックスなどが挙げられる。基板が金属等の電気導電性で
ある場合には直接電流取り出し用の電極としても良い
し、更にあるいは合成樹脂等の電気絶縁性である場合に
は堆積膜の形成される側の表面にＡｌ，Ａｇ，Ｐｔ，Ａ
ｕ，Ｎｉ，Ｔｉ，Ｍｏ，Ｗ，Ｆｅ，Ｖ，Ｃｒ，Ｃｕ，ス
テンレス，真鍮，ニクロム，ＳｎＯ₂，Ｉｎ₂Ｏ₃，Ｚｎ
Ｏ，ＩＴＯ等のいわゆる金属単体又は合金、及び透明導
電性酸化物（ＴＣＯ）を鍍金、蒸着、スパッタ等の方法
であらかじめ表面処理を行って電流取り出し用の電極を
形成しておくことが望ましい。

【００３８】勿論、基板が金属等の電気導電性のもので
あるかないかにかかわらず、半導体層を通過してきた光
（例えば長波長光）の基板表面上での反射率を向上させ
たり、基板材質と堆積膜との間での構成元素の相互拡散
を防止する等の目的で異種の金属層等を前記基板上の堆
積膜が形成される側に設けても良い。又、前記基板が比
較的透明であって、該基板の側から光入射を行う層構成
の光起電力素子とする場合には前記透明導電性酸化物や
金属薄膜等の導電性薄膜をあらかじめ堆積形成しておく
ことが望ましい。また、前記基板の表面性としてはいわ
ゆる平滑面であっても、微小の凹凸面であっても良い。
微小の凹凸面とする場合にはその凹凸形状は球状、円錐
状、角錐状等所望の形状であってよいが、その最大高さ
（Ｒmax）を好ましくは０．０５μｍ乃至２μｍとする
ことにより、該表面での光反射を乱反射させることがで
きる。これによって、該表面での反射光の光路長の増大
をもたらすことができ、入射光の一層の利用効率を向上
させることができる。

【００３９】基板の形状は、用途により平滑表面或は凸
凹表面の板状、長尺ベルト状（帯状）、円筒状等である
ことができ、その厚さは、所望通りの光起電力素子を形
成し得るように適宜決定するが、光起電力素子として可
撓性が要求されるされる場合、または基板の側より光入
射がなされる場合には、基板としての機能が充分発揮さ
れる範囲内で可能な限り薄くすることが出来る。しかし
ながら、基板の製造上及び取扱い上、機械的強度等の点
から、通常は、１０μｍ以上とされる。特に、上述した
基板として帯状基体を用いる場合、好適に用いられる帯
状基体の材質は、半導体膜作製時に必要とされる温度に
おいて変形、歪みが少なく、所望の強度を有し、また、
導電性を有するものであることが好ましく、具体的には
ステンレススチール、アルミニウム及びその合金、鉄及
びその合金、銅及びその合金等の金属の薄板及びその複
合体、及びそれらの表面に異種材質の金属薄膜及び／ま
たはＳｉＯ₂、Ｓｉ₃Ｎ₄、Ａｌ₂Ｏ₃、ＡｌＮ等の絶縁性
薄膜をスパッタ法、蒸着法、鍍金法等により表面コーテ
ィング処理を行ったもの、又、ポリイミド、ポリアミ
ド、ポリエチレンテレフタレート、エポキシ等の耐熱性
樹脂製シート又はこれらとガラスファイバー、カーボン
ファイバー、ホウ素ファイバー、金属繊維等との複合体
の表面に金属単体または合金、及び透明導電性酸化物
（ＴＣＯ）等を鍍金、蒸着、スパッタ、塗布等の方法で
導電性処理を行ったものが挙げられる。

【００４０】また、前記帯状基体の厚さとしては、前記
搬送手段による搬送時に作製される湾曲形状が維持され
る強度を発揮する範囲内であれば、コスト、収納スペー
ス等を考慮して可能な限り薄い方が望ましい。具体的に
は、好ましくは０．０１ｍｍ〜５ｍｍ、より好ましくは
０．０２ｍｍ〜２ｍｍ、最適には０．０５ｍｍ〜１ｍｍ
であることが望ましいが、金属等の薄板を用いる場合、
厚さを比較的薄くしても所望の強度が得られやすい。前
記帯状基体の幅寸法については、各成膜室に形成される
プラズマの均一性が保たれ、且つ、形成する光起電力素
子のモジュール化に適した大きさであることが好まし
く、具体的に好ましくは５ｃｍ〜１００ｃｍ、より好ま
しくは１０ｃｍ〜８０ｃｍであることが望ましい。前記
帯状基体の長さについては、特に制限されることはな
く、ロール状に巻き取られる程度の長さであっても良
く、長尺のものを溶接等によって更に長尺化したもので
あっても良い。

【００４１】前記したように、基板表面上での反射率を
向上させるための反射性導電膜を基体上に作製する場
合、該反射性導電膜の材質として好適に用いられるもの
としてＡｇ、Ａｌ、Ｃｒ、Ａｕ、Ｃｕ等が挙げられる。
また、基板材質と半導体膜との間での構成元素の相互拡
散を防止したり、短絡防止用の緩衝層とする等の場合、
透明導電性酸化物を前記基板と半導体膜との間に作製さ
れる側に設けることが好ましい。該透明導電性酸化物相
の材質として好適に用いられるものとして、例えばＺｎ
Ｏが挙げられる。

【００４２】（裏面電極、光反射層） 本発明における裏面電極は、光入射側に対し半導体層の
反対面に配される電極である。したがって、基板上、あ
るいは基板が透光性で、基板の方向から光を入射させる
場合には、半導体層を介して基板と反対側の位置に配置
される。裏面電極の材料としては、例えば、金、銀、
銅、アルミニウム、ニッケル、鉄、クロム、モリブデ
ン、タングステン、チタン、コバルト、タンタル、ニオ
ブ、ジルコニウム等の金属またはステンレス等の合金が
挙げられる。なかでもアルミニウム、銅、銀、金などの
反射率の高い金属が特に好ましい。反射率の高い金属を
用いる場合には、裏面電極に半導体層で吸収しきれなか
った光を再び半導体層に反射する光反射層の役割を兼ね
させる事ができる。また裏面電極の形状は平坦であって
も良いが、光を散乱する凹凸形状を有する事がより好ま
しい。光を散乱する凹凸形状を有する事によって、半導
体層で吸収しきれなかった長波長光を散乱させて半導体
層内での光路長を延ばし、光起電力素子の長波長感度を
向上させて短絡電流を増大させ、光電変換効率を向上さ
せることができる。光を散乱する凹凸形状は、凹凸の山
と谷の高さの差がＲmaxで０．０５μｍ〜２．０μｍ、
より好ましくは０．２μｍから２．０μｍであることが
望ましい。

【００４３】ただし基板が裏面電極を兼ねる場合には、
裏面電極の形成を必要としない場合もある。また、裏面
電極の形成には、蒸着法、スパッタ法、メッキ法、印刷
法などが用いられる。また裏面電極を光を散乱する凹凸
形状に形成する場合には、形成した金属あるいは合金の
膜をドライエッチングするかあるいはウエットエッチン
グするかあるいはサンドブラストするかあるいは加熱す
ること等によって形成される。また基板を加熱しながら
前述の金属あるいは合金を蒸着することにより光を散乱
する凹凸形状を形成することもできる。また、裏面電極
１０２と第１の導電型（ｎ型）半導体層１０３との間
に、図中には示されていないが、導電性酸化亜鉛等の拡
散防止層を更に設けても良い。該拡散防止層の効果とし
ては裏面電極１０２を構成する金属元素がｎ型半導体層
中へ拡散するのを防止するのみならず、若干の抵抗値を
もたせることで半導体層を挟んで設けられた裏面電極１
０２と透明電極１０７との間にピンホール等の欠陥で発
生するショートを防止すること、及び薄膜による多重干
渉を発生させ入射された光を光起電力素子内に閉じ込め
る等の効果を挙げることができる。

【００４４】（半導体層） 本発明における半導体層の材料としては、例えば、Ｓ
ｉ，Ｃ，Ｇｅ等のＩＶ族元素を有する、あるいはＳｉＧ
ｅ，ＳｉＣ，ＳｉＳｎ等のＩＶ族合金を有する非単結晶
材料が好適に用いられる。また、以上の半導体材料の中
で、本発明の光起電力装置に特に好適に用いられる半導
体材料としては、例えば、ａ−Ｓｉ：Ｈ（水素化非晶質
シリコン），ａ−Ｓｉ：Ｆ（フッ素化非晶質シリコ
ン），ａ−Ｓｉ：Ｈ：Ｆ（水素フッ素化非晶質シリコ
ン），ａ−ＳｉＧｅ：Ｈ（水素化非晶質シリコンゲルマ
ニウム），ａ−ＳｉＧｅ：Ｆ（フッ素化非晶質シリコン
ゲルマニウム），ａ−ＳｉＧｅ：Ｈ：Ｆ（水素フッ素化
非晶質シリコンゲルマニウム），ａ−ＳｉＣ：Ｈ（水素
化非晶質シリコンカーバイド），ａ−ＳｉＣ：Ｆ（フッ
素化非晶質シリコンカーバイド），ａ−ＳｉＣ：Ｈ：Ｆ
（水素フッ素化非晶質シリコンカーバイド）等の、ある
いはそれらの微結晶を含むＩＶ族及びＩＶ族合金系非単
結晶半導体材料が挙げられる。また、半導体層は価電子
制御及び禁制帯幅制御を行うことができる。具体的に
は、半導体層を形成する際に価電子制御剤又は禁制帯幅
制御剤となる元素を含む原料化合物を単独で、又は前記
堆積膜形成用原料ガス又は前記希釈ガスに混合して成膜
空間内に導入してやれば良い。

【００４５】また、半導体層は、価電子制御によって、
少なくともその一部が、第１の導電型（ｐ型又はｎ型）
と第２の導電型（第１の導電型と反対のｎ型又はｐ型）
にドーピングされ、少なくとも一組のｐｉｎ接合を形成
する。そして、ｐｉｎ接合を有する組を複数組積層する
ことにより、いわゆるスタックセルの構成になる。ま
た、半導体層の形成方法としては、マイクロ波プラズマ
ＣＶＤ法、ＲＦプラズマＣＶＤ法、光ＣＶＤ法、熱ＣＶ
Ｄ法、ＭＯＣＶＤ法などの各種ＣＶＤ法によって、ある
いはＥＢ蒸着、ＭＢＥ、イオンプレーティング、イオン
ビーム法等の各種蒸着法、スパッタ法、スプレー法、印
刷法などによって、形成される。工業的に採用されてい
る方法としては、原料ガスをプラズマで分解し、基板上
に堆積させるプラズマＣＶＤ法が好んで用いられる。ま
た、反応装置としては、バッチ式の装置や連続成膜装置
などが所望に応じて使用できる。

【００４６】以下では、本発明の光起電力装置に特に好
適なＩＶ族及びＩＶ族合金系非単結晶半導体材料を用い
た半導体層について、さらに詳しく述べる。 （１）ｉ型半導体層（真性半導体層） 特にＩＶ族及びＩＶ族合金系非単結晶半導体材料を用い
た光起電力素子に於いて、ｐｉｎ接合に用いるｉ型層は
照射光に対してキャリアを発生輸送する重要な層であ
る。ｉ型層としては、実質的にｉ型層として機能するの
であれば僅かにｐ型、僅かにｎ型の層も使用することが
できる。ＩＶ族及びＩＶ族合金系非単結晶半導体材料に
は、上述のごとく、水素原子（Ｈ，Ｄ）またはハロゲン
原子（Ｘ）が含有される。ｉ型層に含有される水素原子
（Ｈ，Ｄ）またはハロゲン原子（Ｘ）は、ｉ型層の未結
合手（ダングリングボンド）を補償する働きをし、ｉ型
層でのキァリアの移動度と寿命の積を向上させるもので
ある。またｐ型層／ｉ型層、ｎ型層／ｉ型層の各界面の
界面準位を補償する働きをし、光起電力素子の光起電
力、光電流そして光応答性を向上させる効果のあるもの
である。

【００４７】ｉ型層に含有される水素原子または／及び
ハロゲン原子は１〜４０原子％が最適な含有量として挙
げられる。特に、ｐ型層／ｉ型層、ｎ型層／ｉ型層の各
界面側で水素原子または／及びハロゲン原子の含有量が
多く分布していることは好ましい。該界面近傍での水素
原子または／及びハロゲン原子の含有量はバルク（界面
から離れた位置、例えば層厚方向の中央近傍）内の含有
量の１．１〜２倍の範囲が好ましい範囲として挙げられ
る。更にシリコン原子の含有量に対応して水素原子また
は／及びハロゲン原子の含有量が変化していることが好
ましい。また、スタック型の光起電力素子においては、
光入射側に近いｐｉｎ接合のｉ型半導体層の材料として
は、バンドギャップの広い材料、光入射側に遠いｐｉｎ
接合のｉ型半導体層の材料としては、バンドギャップの
狭い材料を用いることが望ましい。また、ｉ型半導体層
の材料としては非晶質半導体材料が好ましい。例えば、
非晶質シリコン、非晶質シリコンゲルマニウムは、ダン
グリングボンドを補償する元素によって、ａ−Ｓｉ：
Ｈ，ａ−Ｓｉ：Ｆ，ａ−Ｓｉ：Ｈ：Ｆ，ａ−ＳｉＧｅ：
Ｈ，ａ−ＳｉＧｅ：Ｆ，ａ−ＳｉＧｅ：Ｈ：Ｆ等と表記
される。

【００４８】本発明の光起電力素子のに好適なｉ型半導
体層の特性としては、水素原子の含有量（Ｃ_H）が、
１．０〜２５．０％、ＡＭ１．５、１００ｍＷ／ｃｍ²
の疑似太陽光照射下の光電導度（σ_p）が、１．０×１
０^-7Ｓ／ｃｍ以上、暗電導度（σ_d）が、１．０×１０
^-9Ｓ／ｃｍ以下、コンスタントフォトカレントメソッド
（ＣＰＭ）によるアーバックエナジーが、５５ｍｅＶ以
下、局在準位密度は１０／ｃｍ以下のものが好適に用い
られる。また、半導体層は、価電子制御によって、少な
くともその一部が、第１の導電型（ｐ型又はｎ型）と第
２の導電型（第１の導電型と反対のｎ型又はｐ型）にド
ーピングされ、少なくとも一組のｐｉｎ接合を形成す
る。そして、ｐｉｎ接合を複数積層することにより、い
わゆるスタックセルの構成になる。

【００４９】（２）ｐ型半導体層またはｎ型半導体層 本発明におけるｐ型半導体層またはｎ型半導体層は、本
発明の光起電力素子を特徴づける、第１の導電型半導体
層及び第２の導電型半導体層（層Ａ、層Ｂ）を構成する
層であり、また、その特性を左右する重要な層である。
ｐ型半導体層またはｎ型半導体層の材料としては、非単
結晶材料が好適に用いられる。本発明の非単結晶材料と
は、非晶質材料（ａ−と表示する）、微結晶材料（μｃ
−と表示する）、及び、多結晶材料（ｐｏｌｙ−と表示
する）を指す。非晶質材料あるいは微結晶材料として
は、例えば、ａ−Ｓｉ：Ｈ，ａ−Ｓｉ：ＨＸ，ａ−Ｓｉ
Ｃ：Ｈ，ａ−ＳｉＣ：ＨＸ，ａ−ＳｉＧｅ：Ｈ，ａ−Ｓ
ｉＧｅ：ＨＸ，ａ−ＳｉＧｅＣ：Ｈ，ａ−ＳｉＧｅＣ：
ＨＸ，ａ−ＳｉＯ：Ｈ，ａ−ＳｉＯ：ＨＸ，ａ−Ｓｉ
Ｎ：Ｈ，ａ−ＳｉＮ：ＨＸ，ａ−ＳｉＯＮ：Ｈ，ａ−Ｓ
ｉＯＮ：ＨＸ，ａ−ＳｉＯＣＮ：Ｈ，ａ−ＳｉＯＣＮ：
ＨＸ，μｃ−Ｓｉ：Ｈ，μｃ−Ｓｉ：ＨＸ，μｃ−Ｓｉ
Ｃ：Ｈ，μＣ−ＳｉＣ：ＨＸ，μｃ−ＳｉＯ：Ｈ，μＣ
−ＳｉＯ：ＨＸ，μｃ−ＳｉＮ：Ｈ，μｃ−ＳｉＮ：Ｈ
Ｘ，μｃ−ＳｉＧｅＣ：Ｈ，μｃ−ＳｉＧｅＣ：ＨＸ，
μＣ−ＳｉＯＮ：Ｈ，μｃ−ＳｉＯＮ：ＨＸ，μｃ−Ｓ
ｉＯＣＮ：Ｈ，μＣ−ＳｉＯＣＮ：ＨＸ等にｐ型の価電
子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａｌ，Ｇａ，Ｉ
ｎ，Ｔｌ）やｎ型の価電子制御剤（周期率表第Ｖ族原子
Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加した材料が挙げ
られる。

【００５０】多結晶材料としては、例えば、ｐｏｌｙ−
Ｓｉ：Ｈ，ｐｏｌｙ−Ｓｉ：ＨＸ，ｐｏｌｙ−ＳｉＣ：
Ｈ，ｐｏｌｙ−ＳｉＣ：ＨＸ，ｐｏｌｙ−ＳｉＯ：Ｈ，
ｐｏｌｙ−ＳｉＯ：ＨＸ，ｐｏｌｙ−ＳｉＮ：Ｈ，ｐｏ
ｌｙ−ＳｉＮ：ＨＸ，ｐｏｌｙ−ＳｉＧｅＣ：Ｈ，ｐｏ
ｌｙ−ＳｉＧｅＣ：ＨＸ，ｐｏｌｙ−ＳｉＯＮ：Ｈ，ｐ
ｏｌｙ−ＳｉＯＮ：ＨＸ，ｐｏｌｙ−ＳｉＯＣＮ：Ｈ，
ｐｏｌｙ−ＳｉＯＣＮ：ＨＸ，ｐｏｌｙ−Ｓｉ，ｐｏｌ
ｙ−ＳｉＣ，ｐｏｌｙ−ＳｉＯ，ｐｏｌｙ−ＳｉＮ等に
ｐ型の価電子制御剤（周期率表第ＩＩＩ族原子Ｂ，Ａ
ｌ，Ｇａ，Ｉｎ，Ｔｌ）やｎ型の価電子制御剤（周期率
表第Ｖ族原子Ｐ，Ａｓ，Ｓｂ，Ｂｉ）を高濃度に添加し
た材料が挙げられる。特に光入射側のｐ型層またはｎ型
層には、光吸収の少ない結晶性の半導体層か、バンドギ
ャップの広い非晶質半導体層が適している。ｐ型層への
周期率表第ＩＩＩ族原子の添加量およびｎ型層への周期
率表第Ｖ族原子の添加量は０．１〜５０原子％とするの
が望ましい。またｐ型層またはｎ型層に含有される水素
原子（Ｈ，Ｄ）またはハロゲン原子はｐ型層またはｎ型
層の未結合手を補償する働きをし、ｐ型層またはｎ型層
のドーピング効率を向上させるものである。ｐ型層また
はｎ型層へ添加される水素原子またはハロゲン原子は
０．１〜４０原子％とするのが好ましい。特にｐ型層ま
たはｎ型層が結晶性の場合、水素原子またはハロゲン原
子は０．１〜８原子％がとするのが好ましい。

【００５１】さらにｐ型層／ｉ型層、ｎ型層／ｉ型層の
各界面側で水素原子または／及びハロゲン原子の含有量
が多く分布しているものが好ましい分布形態として挙げ
られ、該界面近傍での水素原子または／及びハロゲン原
子の含有量はバルク内の含有量の１．１〜２倍の範囲が
好ましい範囲として挙げられる。このようにｐ型層／ｉ
型層、ｎ型層／ｉ型層の各界面近傍で水素原子またはハ
ロゲン原子の含有量を多くすることによって該界面近傍
の欠陥準位や機械的歪を減少させることができ、本発明
の光起電力素子の光起電力や光電流を増加させることが
できる。光起電力素子のｐ型層及びｎ型層の電気特性と
しては活性化エネルギーが０．２ｅＶ以下が好ましく、
０．１ｅＶ以下がより好ましい。また非抵抗としては１
００Ωｃｍ以下が好ましく、１Ωｃｍ以下がより好まし
い。さらにｐ型層及びｎ型層の層厚は１〜５０ｎｍが好
ましく、３〜１０ｎｍがより好ましい。

【００５２】（３）半導体層の形成方法 本発明の光起電力装置の半導体層として、好適なＩＶ族
及びＩＶ族合金系非晶質半導体層を形成するための好適
な製造方法としては、例えば、ＲＦプラズマＣＶＤ法又
はマイクロ波プラズマＣＶＤ法等からなる交流又は高周
波を用いたプラズマＣＶＤ法が挙げられる。マイクロ波
プラズマＣＶＤ法は、減圧状態にできる堆積室（真空チ
ャンバー）に原料ガス、希釈ガスなどの材料ガスを導入
し、真空排気ポンプによって排気しつつ、堆積室の内圧
を所望の圧力にして、マイクロ波電源によって発振され
たマイクロ波を、導波管によって導き、誘電体窓（アル
ミナセラミックス等）を介して前記堆積室に導入して、
材料ガスのプラズマを生起させて分解し、堆積室内に配
置された基板上に、所望の堆積膜を形成する方法であ
り、広い堆積条件で光起電力装置に適用可能な堆積膜を
形成することができる。

【００５３】本発明の光起電力装置用の半導体層を、マ
イクロ波プラズマＣＶＤ法で、堆積する場合、堆積室内
の基板温度は１００〜４５０℃、内圧は０．５〜３０ｍ
Ｔｏｒｒとし、マイクロ波パワーは０．０１〜１Ｗ／ｃ
ｍ³、マイクロ波の周波数は０．１〜１０ＧＨｚが好ま
しい範囲として挙げられる。また、ＲＦプラズマＣＶＤ
法で堆積する場合、堆積室内の基板温度は１００〜３５
０℃、内圧は０．１〜１０Ｔｏｒｒ、ＲＦパワーは０．
００１〜５．０Ｗ／ｃｍ³、堆積速度は、０．０１〜３
ｎｍ／ｓｅｃが好適な条件として挙げられる。本発明の
光起電力装置に好適なＩＶ族及びＩＶ族合金系非晶質半
導体層の堆積に適した原料ガスとしては、シリコン原子
を含有したガス化し得る化合物、ゲルマニウム原子を含
有したガス化し得る化合物、炭素原子を含有したガス化
し得る化合物等、及び該化合物の混合ガスを挙げること
ができる。具体的にシリコン原子を含有するガス化し得
る化合物としては、鎖状または環状シラン化合物が用い
られ、具体的には例えば、ＳｉＨ₄，Ｓｉ₂Ｈ₆，Ｓｉ
Ｆ₄，ＳｉＦＨ₃，ＳｉＦ₂Ｈ₂，ＳｉＦ₃Ｈ，Ｓｉ₃Ｈ₈，
ＳｉＤ₄，ＳｉＨＤ₃，ＳｉＨ₂Ｄ₂，ＳｉＨ₃Ｄ，ＳｉＦ
Ｄ₃，ＳｉＦ₂Ｄ₂，Ｓｉ₂Ｄ₃Ｈ₃，（ＳｉＦ₂）₅，（Ｓｉ
Ｆ₂）₆，（ＳｉＦ₂）₄，Ｓｉ₂Ｆ₆，Ｓｉ₃Ｆ₈，Ｓｉ₂Ｈ₂
Ｆ₄，Ｓｉ₂Ｈ₃Ｆ₃，ＳｉＣｌ₄，（ＳｉＣｌ₂）₅，Ｓｉ
Ｂｒ₄，（ＳｉＢｒ₂）₅，Ｓｉ₂Ｃｌ₆，ＳｉＨＣｌ₃，Ｓ
ｉＨ₂Ｂｒ₂，ＳｉＨ₂Ｃｌ₂，Ｓｉ₂Ｃｌ₃Ｆ₃などのガス
状態のまたは容易にガス化し得るものが挙げられる。

【００５４】具体的にゲルマニウム原子を含有するガス
化し得る化合物としてはＧｅＨ₄，ＧｅＤ₄，ＧｅＦ₄，
ＧｅＦＨ₃，ＧｅＦ₂Ｈ₂，ＧｅＦ₃Ｈ，ＧｅＨＤ₃，Ｇｅ
Ｈ₂Ｄ₂，ＧｅＨ₃Ｄ，Ｇｅ₂Ｈ₆，Ｇｅ₂Ｄ₆等が挙げられ
る。また、本発明の光起電力素子の第１のｐ型半導体層
の形成に用いられるｉ型半導体層のバンドギャップを拡
大する元素としては、炭素、酸素、窒素等が挙げられ
る。具体的に炭素原子を含有するガス化し得る化合物と
しては、ＣＨ₄，ＣＤ₄，Ｃ_nＨ_2n+2（ｎは整数）Ｃ_nＨ_2n
（ｎは整数），Ｃ₂Ｈ₂，Ｃ₆Ｈ₆，ＣＯ₂，ＣＯ等が挙げ
られる。窒素含有ガスとしては、Ｎ₂，ＮＨ₃，ＮＤ₃，
ＮＯ，ＮＯ₂，Ｎ₂０が挙げられる。酸素含有ガスとして
は、Ｏ₂，ＣＯ，ＣＯ₂，ＮＯ，ＮＯ₂，Ｎ₂Ｏ，ＣＨ₃Ｃ
Ｈ₂ＯＨ，ＣＨ₃ＯＨ等が挙げられる。また、価電子制御
するためにｐ型層またはｎ型層に導入される物質として
は周期率表第ＩＩＩ族原及び第Ｖ族原子が挙げられる。
第ＩＩＩ族原子導入用の出発物質として有効に使用され
るものとしては、具体的にはホウ素原子導入用として
は、Ｂ₂Ｈ₆，Ｂ₄Ｈ₁₀，Ｂ₅Ｈ₉，Ｂ₅Ｈ₁₁，Ｂ₆Ｈ_{1 0}，Ｂ₆
Ｈ₁₂，Ｂ₆Ｈ₁₄等の水素化ホウ素、ＢＦ₃，ＢＣｌ₃等の
ハロゲン化ホウ素等を挙げることができる。このほかに
ＡｌＣｌ₃，ＧａＣｌ₃，ＩｎＣｌ₃，ＴｌＣｌ₃等も挙げ
ることができる。特にＢ₂Ｈ₆，ＢＦ₃が適している。

【００５５】第Ｖ族原子導入用の出発物質として有効に
使用されるのは、具体的には燐原子導入用としてはＰＨ
₃，Ｐ₂Ｈ₄等の水素化燐、ＰＨ₄Ｉ，ＰＦ₃，ＰＦ₅，ＰＣ
ｌ₃，ＰＣｌ₅，ＰＢｒ₃，ＰＢｒ₅，ＰＩ₃等のハロゲン
化燐が挙げられる。このほかＡｓＨ₃，ＡｓＦ₃，ＡｓＣ
ｌ₃，ＡｓＢｒ₃，ＡｓＦ₅，ＳｂＨ₃，ＳｂＦ₃，Ｓｂ
Ｆ₅，ＳｂＣｌ₃，ＳｂＣｌ₅，ＢｉＨ₃，ＢｉＣｌ₃，Ｂ
ｉＢｒ₃等も挙げることができる。特にＰＨ₃，ＰＦ₃が
適している。また前記ガス化し得る化合物をＨ₂，Ｈ
ｅ，Ｎｅ，Ａｒ，Ｘｅ，Ｋｒ等のガスで適宜希釈して、
あるいはこれらから選択されるガスを更に堆積室に導入
しても良い。特に微結晶あるいは多結晶半導体やａ−Ｓ
ｉＣ：Ｈ等の光吸収の少ないかバンドギャップの広い層
を堆積する場合は水素ガスで２〜１００倍に原料ガスを
希釈し、マイクロ波パワー、あるいはＲＦパワーは比較
的高いパワーを導入するのが好ましいものである。

【００５６】（４）第２の導電型（ｐ型またはｎ型）半
導体層を構成する層Ａの製造方法 以下では、本発明の第２の導電型（ｐ型またはｎ型）半
導体層を構成する層Ａの製造方法について述べる。第２
の導電型（ｐ型またはｎ型）半導体層を構成する層Ａ
は、ｉ型半導体層を形成した後、ｉ型半導体層の表面を
ｐ型またはｎ型の価電子制御剤を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｐ型化または
ｎ型化し、あるいは更にバンドギャップを拡大して形成
される。より具体的には、ｐ型またはｎ型の価電子制御
剤を含むプラズマとは、ＤＣ、ＡＣ、又は高周波を印加
することによって生起されるグロー放電プラズマを指
す。周波数としては、ＤＣから１０ＧＨｚ程度のマイク
ロ波までさまざまな周波数を用いることができる。プラ
ズマを形成する材料ガスとしては、前述のＩＶ族及びＩ
Ｖ族合金系非晶質半導体層の堆積に適した原料ガス、前
述の価電子制御に適した物質を含むガス、及び、前述の
希釈用ガスを混合したものが用いられる。

【００５７】ここで、第１のｐ型半導体層またはｎ型半
導体層は、堆積によって得られるものではないので、前
述のＩＶ族及びＩＶ族合金系非晶質半導体層の堆積に適
した原料ガスを、必ずしも用いなくても良い。また、Ｉ
Ｖ族及びＩＶ族合金系非晶質半導体層の堆積に適した原
料ガスを用いる場合も、堆積反応よりも、表面近傍のｉ
型半導体層をｐ型化またはｎ型化する反応、あるいは更
にｉ型半導体層のバンドギャップを拡大する元素の注
入、が主に起こるような形成条件が選択される。このよ
うなプラズマにｉ型半導体層の表面をさらすことによっ
て、ｉ型半導体層の表面から極浅い領域まで、ｐ型また
はｎ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素が注入され、表面近傍のｉ型半導体
層がｐ型化またはｎ型化される。ｐ型化またはｎ型化さ
れる深さは、プラズマの条件によって異なるが、１．０
ｎｍから１０ｎｍが望ましい。

【００５８】このような、グロー放電プラズマによる価
電子制御剤やｉ型半導体層のバンドギャップを拡大する
元素のｉ型半導体層中への注入は、結晶シリコン等に用
いられている従来のイオン注入とは全く異なる。従来の
イオン注入は、イオンをビーム状にして加速するもので
あり、イオンのエネルギーが高いのに対し、グロー放電
プラズマによる注入は、注入される物質のエネルギーが
低く、ｉ型半導体層の表面から極浅い領域までのみに注
入される。また注入する深さの微妙な制御も容易であ
り、大面積にわたって均一な注入が容易にできる。さら
に、加速されたイオンによってｉ型半導体層の表面がダ
メージを受けることがないので、ｉ型半導体層の膜質を
損なうことなく、局在準位の少ないドーピング層を形成
することができる。したがって、第２の導電型（ｐ型ま
たはｎ型）半導体層を構成する層Ａは、良好な膜質で大
面積にわたって均一に形成することができる。

【００５９】また、堆積反応ではなく、価電子制御剤や
ｉ型半導体層のバンドギャップを拡大する元素の注入反
応を起こさせるための別の方法としては、例えば、次に
示す（イ）〜（ハ）の３つの方法が挙げられる。 （イ）プラズマ状態の前記混合ガスの圧力を、通常ドー
ピング層を堆積する時の圧力よりも低くする方法 ガスの圧力を低くすることによって、価電子制御剤やｉ
型半導体層のバンドギャップを拡大する元素の注入効率
を高くすることができる。このメカニズムの詳細は明ら
かになっていないが、ガスの圧力を低くすると電極のセ
ルフバイアスが高くなることから、プラズマ状態で分解
された正イオンのエネルギーが高くなっているためと考
えられる。また正イオンの平均自由工程が増えているこ
とも考えられる。また価電子制御剤がｉ型半導体層表面
に堆積することを抑制し、価電子制御剤の堆積による光
吸収係数の上昇等の悪影響を回避することができる。好
ましいガス圧力の範囲は、混合ガスの種類やプラズマに
印加する電力の周波数あるいは投入電力によって異なる
が、例えばＲＦＣＶＤ法を用いる場合、０．０１〜１Ｔ
ｏｒｒが望ましい。

【００６０】（ロ）プラズマに印加するバイアス電力で
あるＤＣ電圧あるいはＡＣ電力を、通常ドーピング層を
堆積する時よりも高くする方法 ＤＣ電圧あるいはＡＣ電力を高くすることによって、価
電子制御剤、あるいはｉ型半導体層のバンドギャップを
拡大する元素の注入効率を高くすることができる。この
メカニズムの詳細は明らかになっていないが、ＤＣ電圧
あるいはＡＣ電力を高くするとプラズマ電位が高くな
り、プラズマ状態で分解された正イオンのエネルギーが
高くなっているためと考えられる。また価電子制御剤が
ｉ型半導体層表面に堆積することを抑制できる。好まし
いＤＣ電圧あるいはＡＣ電力の範囲は、混合ガスの種類
やプラズマに印加する電力の周波数あるいはガス圧力に
よって異なるが、例えばＲＦＣＶＤ法を用いる場合、電
力にして、０．０１Ｗ／ｃｍ³以上が望ましい。

【００６１】（ハ）前記混合ガスに水素を含有させる方
法 第１に、プラズマによって水素のイオンあるいはラジカ
ルが生成されるが、水素のイオンあるいはラジカルは、
エッチング作用を有するため、混合ガスに前述のＩＶ族
及びＩＶ族合金系非晶質半導体層の堆積に適した原料ガ
スを含む場合であっても、水素ガスによる希釈率を大き
くすることによって、該原料ガスの堆積を抑制し、価電
子制御剤、あるいはｉ型半導体層のバンドギャップを拡
大する元素の注入を行うことができる。また価電子制御
剤がｉ型半導体層表面に堆積することを抑制できる。第
２に、価電子制御剤だけでなく水素原子が、ｉ型半導体
層の表面近傍に注入されることにより、価電子制御剤の
注入によって生じたｉ型半導体層の未結合手（ダングリ
ングボンド）を補償する働きがあり、アクセプターある
いはドナーの活性化率を高めることができる。

【００６２】第３に、水素原子が、ｉ型半導体層の表面
近傍に注入されることにより、表面近傍のｉ型半導体層
のバンドギャップがさらに大きくなり、第１のｐ型半導
体層あるいはｎ型半導体層における光吸収が少なくなっ
て光起電力素子の短絡電流（Ｊ_SC）が増大し、またビル
トインポテンシャルが大きくなって開放電圧（Ｖ_OC）が
増大して、光電変換効率を向上することができる。水素
ガスによる希釈率の好ましい範囲は、混合ガスの種類や
プラズマに印加する電力の周波数あるいは電力あるいは
ガス圧力によって異なるが、例えばＲＦＣＶＤ法を用い
る場合、ＩＶ族及びＩＶ族合金系非晶質半導体層の堆積
に適した原料ガスと価電子制御剤の原料ガスの和の流量
を１とすれば、１００以上の流量が望ましい。

【００６３】（５）第２の導電型（ｐ型またはｎ型）半
導体層を構成する層Ｂの製造方法 本発明における第２の導電型（ｐ型またはｎ型）半導体
層を構成する層Ｂの製造方法としては、上記（３）にお
いて説明した一般的なｐ型半導体層またはｎ型半導体層
の製造方法を用いることができる。ただし、第２の導電
型（ｐ型またはｎ型）半導体層を構成する層Ｂは、一般
的なドーピング層よりもヘビードープにして、膜厚を薄
くすることが望ましい。第２の導電型（ｐ型またはｎ
型）半導体層を構成する層Ｂの好ましい膜厚の範囲は、
１ｎｍから１０ｎｍが望ましい。また、層Ａを形成する
際に用いられる電力の周波数は、層Ｂを形成する際に用
いられる電力の周波数よりも低くすることが好ましい。
この場合、層Ａを形成する際には周波数を５〜５００ｋ
Ｈｚから、層Ｂを形成する際には周波数を１〜１００Ｍ
Ｈｚから夫々選択するのが望ましい。この際の放電電力
は層Ａは０．０１〜５Ｗ／ｃｍ² 、層Ｂは０．０００１
〜１Ｗ／ｃｍ² とするのが好ましい。

【００６４】図３を用いて集電電極の形状の一例につい
て説明する。図３は光起電力素子を入射側から見た模式
的平面図である。図３に示されるように、集電電極１０
８を枝状形状とすることで、効率よく、かつ入射光の素
子内への導入を妨げることなく、実質的な抵抗を下げる
ことができる。また、図３に示されるように、各枝状に
左右に伸びる幹の部分を太くすることで、実質的な抵抗
の低下を一層望むことができる。加えて、該幹を出力に
近くなる程幅広にすることでより一層出力効率を向上さ
せることができる。また、光起電力装置の全体の面積の
中で、集電電極の占める面積は、好ましくは１５％以
下、より好ましくは１０％以下、最適には５％以下が望
ましい。また、集電電極のパターンの形成には、マスク
を用い、形成方法としては、蒸着法、スパッタ法、メッ
キ法、印刷法などが用いられる。なお、本発明の光起電
力素子を用いて、所望の出力電圧、出力電流の光起電力
装置（モジュールあるいはパネル）を製造する場合に
は、本発明の光起電力素子を直列あるいは並列に接続
し、表面と裏面に保護層を形成し、出力の取り出し電極
等が取り付けられる。また、本発明の光起電力素子を直
列接続する場合、逆流防止用のダイオードを組み込むこ
とがある。

【００６５】（光起電力素子の製造装置） 本発明に係る光起電力素子の製造装置としては、例えば
図４又は図６に示した半導体積層膜の連続形成装置が挙
げられる。図４は基板の形状が単板状の場合（枚葉
状）、図６は基板の形状が帯状の場合（連続式）に夫々
用いられる。以下では、図面を参照しながら、本発明に
係る光起電力素子の製造装置を詳細に説明する。図４に
おいて、４０１はロードロックチャンバー（投入室）、
４０２はｎ型（ｐ型層）用の搬送室（チャンバー）、４
０３はｉ層用の搬送室（チャンバー）、４０４はｐ型層
（ｎ型層）用の搬送室（チャンバー）、４０５はアンド
ードチャンバー（取り出し室）である。４０６、４０
７、４０８及び４０９は夫々ゲートバルブであり、隣接
する室との間を連通もしくは各室を独立するために設け
られる。４１０、４１１及び４１２は夫々基板過熱用ヒ
ーターであり、４１３は基板搬送手段としての基板搬送
レールである。４１７はｎ型層（ｐ型層）形成のための
堆積室、４１８はｉ層形成のための堆積室、４１９はｐ
型層（ｎ型層）形成のための堆積室であり、堆積室４１
７及び堆積室４１９内にはＲＦ電源４２２又は４２３と
接続されたＲＦ導入用カップ４２０又は４２１を夫々有
している。

【００６６】各堆積室には夫々ガス供給管４２９、４４
９、４６９が夫々接続され、所望のガスが各堆積室内に
夫々供給可能にされる。堆積室４１８はマイクロ波導入
管４２６がマイクロ波導入窓４２５を介して接続され、
不図示のマイクロ波発生手段で発生されたマイクロ波
は、マイクロ波導入管４２６を通ってマイクロ波導入窓
４２５を介して堆積空間内に導入可能とされる。４２４
は堆積室内（又は室内の基板）に印加されるバイアス電
圧を発生するバイアス印加用電源である。ｉ層形成用の
堆積室を拡大して円の内に示してあるが、円内に示され
るように、バイアス電源は堆積空間内に設けられたバイ
アス電極と電気的に接続されている。４２７はシャッタ
ーで必要に応じて開閉され、基板４９０上にシャッター
４２７が開いたときにｉ層が形成される。過熱ヒーター
４１０、４１１及び４１２は矢印の方向に移動可能とさ
れ、基板４９０とともに堆積室４１７、４１８、４１９
の方に搬送レール４１３側から必要に応じて移動され、
また、堆積室４１７、４１８、４１９側から搬送レール
４１３により基板４９０を移動可能にしている。なお、
各チャンバーには不図示のコンダクタンスバルブを介し
て不図示の真空ポンプのような排気手段が接続されてい
るのはいうまでもない。

【００６７】図６は本発明の半導体積層膜の連続形成装
置の基本的な一例を示す摸式的説明図である。図６にお
いて、本発明の半導体積層膜の連続形成装置は、基本的
には帯状基体の巻き出し室６０１、高周波プラズマＣＶ
Ｄ法によるｎ型半導体層（すなわち、第１の導電型半導
体層）の成膜室６０２、高周波プラズマＣＶＤ法による
ｉ型半導体層成膜室６０３、プラズマドーピングによる
第１ｐ型半導体層（すなわち、第２の導電型半導体層を
構成する層Ａ）の成膜室６０４、高周波プラズマＣＶＤ
法による第２ｐ型半導体層（すなわち、第２の導電型半
導体層を構成する層Ｂ）の成膜室６１１、帯状基体の巻
き取り室６０５から構成されており、各室間はそれぞれ
ガスゲート６０６によって接続されている。本発明の装
置において、帯状基体６０７は、帯状基体の巻き出し室
６０１内のボビン６０８から巻き出され、帯状基体巻き
取り室６０５内のボビン６０９に巻き取られるまでに、
ガスゲートで接続された４個の成膜室を通過しながら移
動させられ、その間に表面にｎｉｐ構造の非単結晶半導
体の積層膜を形成される。図７は、図６に示される装置
の成膜室の一例を説明するための模式的断面図である。
図７において、７０１は帯状基体、７０２は真空容器、
７０３、７０４は夫々ガスゲート、７０５は放電室、７
０６は放電電極、７０７は原料ガス導入管、７０８は排
気管、７０９はブロックヒーター、７１０は放電室外部
排気口、７１１は成膜領域開口調整板、７１２は成膜室
蓋、７１３、７１４は夫々ヒーター、７１５、７１６は
夫々熱電対、７１７はリフレクター、７１８は支持ロー
ラー、７１９は分離通路、７２０はゲートガス導入管で
ある。

【００６８】図示されるように、帯状基板７０１はガス
ゲート７０３及び７０４を通じて成膜空間内に入出され
る。ガスゲート７０３、７０４ではゲートガス導入管７
２０からＨｅガスやＨ₂ ガスのような成膜に悪影響を与
えないガスを分離通路７１９に供給することで、隣接す
る他の成膜室（チャンバー）との間又は大気との間の分
離を行うことができる。真空容器７０２内は排気管７０
８を介して真空ポンプのような排気手段を使用して減圧
可能とされる。図７に示される構成の場合、成膜空間の
みならず、その周囲の空間も放電室外部排気口７１０を
介して排気可能とされる。分離通路７１９を通って供給
された帯状基体７０１は支持ローラー７１８で位置を規
制されつつ成膜空間に搬送される。成膜空間ではハロガ
ンランプのようなランプヒーターを利用したヒーター７
１３、７１４により、基体７０１を所望の温度に過熱可
能にされる。ヒーター７１３、７１４の基体７０１と反
対の側にはリフレクター７１７が設けられており、ラン
プヒーターのようなヒーター７１３、７１４からの熱を
効率よく基体側へ反射可能としている。放電電極７０６
は基体７０１の成膜面に対向して配置され、また、放電
電極７０６の基体７０１とは反対側にはブロックヒータ
ー７０９が配置されている。原料ガス導入管７０７を通
してブロックヒーター７０９の裏面側に供給され、ここ
から成膜空間内に放出される。成膜空間を通った基体７
０１は成膜空間に入ってきたときと同様に支持ローラ７
１８で支持されながらガスゲート７０４を通って搬出さ
れる。

【００６９】図９はトリプルセル構造を有する成膜装置
の一例を説明するための模式的断面構成図である。図９
において、９０１は帯状基体の巻き出し室、Ａは最下部
のボトムセルを形成するための成膜室の組、Ｂはミドル
セルを形成するための成膜室の組、Ｃは最表部のトップ
セルを形成するための成膜室の組であり、９０２Ａ、９
０２Ｂ、９０２Ｃは夫々高周波プラズマを利用した第１
の導電型の半導体層を形成するための成膜室、９０３
Ａ、９０３Ｂ、９０３Ｃ、９１１Ａ、９１１Ｂは夫々高
周波プラズマを利用したｉ型半導体層の成膜室、９１０
Ａ、９１０Ｂは夫々マイクロ波プラズマを利用したｉ型
半導体層の成膜室、９０４Ａ、９０４Ｂ、９１１Ｃは夫
々高周波プラズマを利用した第２導電型の半導体層（層
Ａ）を形成するための成膜室、９０５は帯状基体の巻き
取り室、９０６はガスゲート、９０７は帯状基体、９０
８は帯状基体の巻き出しボビン、９０９は帯状基体の巻
き取りボビンである。図９では、帯状基体９０７は巻き
出しボビン９０８から巻き出されてガスゲート９０６を
通って連続的に配設されている各成膜室（チャンバー）
を通る間に成膜され、再び反対側の巻き取りボビンに巻
き取られるようになっている。また、図９では、帯状基
体９０７が円弧状になるように各成膜室が配置されてい
るが、これは基体をよりスムーズに搬送するため、基体
９０７の自重によるたわみを考慮しているためである。

【００７０】図１０に、図９（又は図６）の成膜室に適
用可能なマイクロ波を利用した成膜室の好適な一例を説
明するための模式的断面図である。図中、図７に示した
符号と同じ符号で示される部分は同じ部材を示す。１０
０２は放電室ユニット、１００９はコンダクタンスバル
ブ、１０１０は荒引き用排気管、１０１４はバイアス電
極、１０２１はマイクロ波導入窓、１０２２は穴開き仕
切り板、１０２３は圧力測定管、１０２４は成膜室温度
調整装置、１０２５は基体温度調整装置（ヒーターな
ど）である。搬入された基体９０７はヒーターで過熱さ
れた後、成膜領域に搬送され、基体９０７上に成膜さ
れ、その後搬出される。もちろん、これ等の装置は必要
に応じて適宜変形可能であるのはいうまでもない。つま
り、第２ｐ型（ｎ型）半導体層（すなわち、第２の導電
型半導体層を構成する層Ｂ）を形成する工程で用いる高
周波電力の周波数よりも低い周波数の放電電力を用いて
プラズマドーピングにより第１ｐ型（ｎ型）半導体層
（すなわち、第２の導電型半導体層を構成する層Ａ）を
形成することで、まず不純物イオンがｉ型半導体層の表
面に効率よく打ち込まれ、結晶質を含む第１ｐ型（ｎ
型）半導体屑が形成される。次に、高周波プラズマＣＶ
Ｄ法で非晶質のみからなる第２ｐ型（ｎ型）半導体層を
前記第１ｐ型（ｎ型）半導体層の上に形成することによ
り、光電変換効率の高い光起電力素子用の半導体積層膜
を大面積に特性のバラツキやムラなく形成することがで
きる。

【００７１】以上の作用の詳細なメカニズムはまだ明ら
かになっていないが、以下のようなことが考えられる。
プラズマドーピングで結晶質を含む層Ａを形成する際
に、まず不純物イオンがｉ型半導体層の表面に打ち込ま
れ、前記層Ａ最表面は大きなダメージを受け、とくに結
晶領域では多くの表面準位が存在していると考えられ
る。前記表面準位は、透明電極を前記層Ａの上に形成し
た場合、透明電極とｐ型（又はｎ型）半導体層との界面
準位となり、ｐ型（又はｎ型）半導体層の最表面におけ
る活性化エネルギーを大きくする、あるいは、キャリア
をトラップすることにより光起電力素子内の内部ポテン
シャルを歪める、などにより、透明電極とｐ型（又はｎ
型）半導体層とのキャリアの移動に対して表面準位が悪
影響を及ぼすと考えられる。これに対して、前記層Ａの
上に、高周波プラズマＣＶＤ法で非晶質のみからなる第
層Ｂを形成することで、大きなダメージを受けた前記層
Ａ最表面に存在する表面準位を非晶質半導体で均一に被
覆し、該表面準位を低減させることができるものと考え
られる。その結果、透明電極とｐ型（又はｎ型）半導体
層とのキャリアの移動に対して表面準位が悪影響を及ぼ
すことがなくなり、光電変換効率の高い光起電力素子用
の半導体積層膜が大面積に特性のバラツキやムラなく形
成することができると考えられる。

【００７２】（透明電極） 本発明における透明電極１０７は、光を透過する光入射
側の電極としての役割と、膜厚を最適化することで反射
防止膜としての役割を兼ねている。透明電極１０７は、
半導体層の吸収可能な波長領域において高い透過率を有
することと、抵抗率が低いことが要求される。好ましく
は、５５０ｎｍにおける透過率が、８０％以上、より好
ましくは、８５％以上であることが望ましい。また、抵
抗率は好ましくは、５×１０^-3Ωｃｍ以下、より好まし
くは、１×１０^-3Ωｃｍ以下であることが望ましい。そ
の材料としては、例えば、Ｉｎ₂Ｏ₃，ＳｎＯ₂，ＩＴＯ
（Ｉｎ₂Ｏ₃＋ＳｎＯ₂），ＺｎＯ，ＣｄＯ，Ｃｄ₂ＳｎＯ
₄，ＴｉＯ₂，Ｔａ₂Ｏ₅，Ｂｉ₂Ｏ₃，ＭｏＯ₃，Ｎａ_xＷＯ
₃等の導電性酸化物あるいはこれらを混合したものが好
適に用いられる。また、これらの化合物に、導電率を変
化させる元素（ドーパント）を添加しても良い。導電率
を変化させる元素（ドーパント）としては、例えば、透
明電極１０７がＺｎＯの場合には、Ａｌ，Ｉｎ，Ｂ，Ｇ
ａ，Ｓｉ，Ｆ等が、またＩｎ₂Ｏ₃の場合には、Ｓｎ，
Ｆ，Ｔｅ，Ｔｉ，Ｓｂ，Ｐｂ等が、またＳｎＯ₂の場合
には、Ｆ，Ｓｂ，Ｐ，Ａｓ，Ｉｎ，Ｔｌ，Ｔｅ，Ｗ，Ｃ
ｌ，Ｂｒ，Ｉ等が好適に用いられる。また、透明電極１
０７の形成方法としては、蒸着法、ＣＶＤ法、スプレー
法、スピンオン法、デップ法等が好適に用いられる。

【００７３】（集電電極） 本発明における集電電極１０８は、透明電極１０７の抵
抗率が充分低くできない場合に必要に応じて透明電極１
０７上の一部分に形成され、電極の抵抗率を下げ光起電
力素子の直列抵抗を下げる働きをする。その材料として
は、例えば、金、銀、銅、アルミニウム、ニッケル、
鉄、クロム、モリブデン、タングステン、チタン、コバ
ルト、タンタル、ニオブ、ジルコニウム等の金属、また
はステンレス等の合金、あるいは粉末状金属を用いた導
電ペーストなどが挙げられる。そしてその形状はできる
だけ半導体層への入射光を遮らないように枝状に形成さ
れる。

【００７４】

【実施例】以下、非単結晶シリコン系半導体材料を有す
る光起電力素子を詳細に説明するが、本発明はこれに限
定されるものではない。実施例１〜１０では、第２の導
電型半導体層が、前記ｉ型半導体層の表面を価電子制御
剤を含むプラズマに曝すことで形成した層Ａと、前記層
Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層の主
たる構成元素とを用いてＣＶＤ法で堆積した層Ｂと、を
有する場合を検討した。実施例１１〜２０では、前記層
Ａが、更にバンドギャップを拡大する元素を含む場合を
検討した。実施例２１〜２８では、前記層Ｂが、更にバ
ンドギャップを拡大する元素を含む場合を検討した。実
施例２９〜３８では、前記層Ａ及び前記層Ｂが、更にバ
ンドギャップを拡大する元素を含む場合を検討した。実
施例３９〜４１では、前記層Ａ及び前記層Ｂを形成する
際に用いる放電電力の周波数と放電電力を検討した。

【００７５】（実施例１） 本例では、図４の堆積装置を用いて、図１に示したシン
グルセル型の光起電力素子を作製した。本例では、第２
の導電型半導体層であるｐ型半導体層が、ｉ型半導体層
の表面をｐ型の価電子制御剤を含むプラズマに曝すこと
で形成した層Ａと、前記層Ａの表面上に、ｐ型の価電子
制御剤及びｉ型半導体層の主たる構成元素を堆積して形
成した層Ｂからなる場合を検討した。以下では、その作
製方法を手順にしたがって説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ²のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。

【００７６】（２）堆積装置４００を用いて、基板４９
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ₄ガスボンベ、ＳｉＦ₄ガスボンベ、ＳｉＨ₄
／Ｈ₂（希釈度：１０％）ガスボンベ、ＣＨ₄ガスボン
ベ、Ｃ₂Ｈ₆ガスボンベ、ＧｅＨ₄ガスボンベ、ＧｅＦ₄ガ
スボンベ、Ｓｉ₂Ｈ₆ガスボンベ、ＰＨ₃／Ｈ₂（Ｈ₂で希
釈したＰＨ₃ガス、希釈度：２％）ガスボンベ、ＢＦ₃／
Ｈ₂（希釈度：１％）ガスボンベ、ＢＦ₃／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ₂ガスボンベ、Ｈｅガスボン
ベを接続した。

【００７７】（３）基板４９０をロードチャンバー４０
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０^-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０^-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。 （５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズマＣＶＤ法に
よって形成したｎ型半導体層）を形成するには、Ｈ₂ガ
スを堆積チャンバー４１７内にガス導入管４２９を通し
て導入し、Ｈ₂ガスが２００ｓｃｃｍになるように不図
示のバルブを開け、不図示のマスコントローラーで調整
した。堆積チャンバー４１７内の圧力が１．１Ｔｏｒｒ
になるように不図示のコンダクタンスバルブで調整し
た。

【００７８】（６）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ₄ガス
が２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ³に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。

【００７９】（８）堆積チャンバー４１７内へのＳｉＨ
₄ガス、ＰＨ₃／Ｈ₂の流入を止め、５分間、堆積室内へ
Ｈ₂ガスを流し続けたのち、Ｈ₂の流入も止め、堆積室内
およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０^-5Ｔｏｒｒになるまで真空排気
した。 （１０）ｉ型層を作製するには、基板４９０の温度が３
５０℃になるように基板加熱用ヒーター４１１を設定
し、基板が十分加熱されたところで不図示のバルブを徐
々に開いて、ＳｉＨ₄ガス、Ｈ₂ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｈ₂ガスが１００
ｓｃｃｍとなるように各々の不図示のマスコントローラ
ーで調整した。ｉ型層堆積チャンバー４１８内の圧力
は、５ｍＴｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。

【００８０】（１１）ＲＦ電源４２４を０．５０Ｗ／ｃ
ｍ³に設定し、バイアス電極４２８に印加した。その
後、不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ
³に設定し、マイクロ波導入用導波管４２６、及びマイ
クロ波導入用窓４２５を通じてｉ型層堆積チャンバー４
１８内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッター４２７を開けることでｎ型層上にｉ型層
の作製を開始し、層厚０．１μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ｉ型層１０４の作製を終えた。 （１２）不図示のバルブを閉じて、ｉ型層堆積チャンバ
ー４１８内へのＳｉＨ₄ガスの流入を止め、２分間ｉ型
層堆積チャンバー４１８内へＨ₂ガスを流し続けたの
ち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４１
８内およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排
気した。

【００８１】（１３）以下の手順で、ａ−Ｓｉのｉ型半
導体層の表面をｐ型の価電子制御剤を含むプラズマにさ
らすことによって、表面近傍のｉ型半導体層をｐ型化し
て第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成し
た。まず、あらかじめ不図示の真空排気ポンプにより真
空引きしておいた搬送チャンバー４０４及びｐ型層堆積
チャンバー４１９内へゲートバルブ４０８を開けて基板
４９０を搬送した。基板４９０の裏面を基板加熱用ヒー
ター４１２に密着させ加熱し、ｐ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０^-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところで、Ｈｅガス、ＢＦ
₃／Ｈｅガスを堆積チャンバー４１９内に不図示のバル
ブを操作してガス導入管４６９を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅガスが５ｓ
ｃｃｍとなるように不図示のマスフローコントローラー
で調整し層堆積チャンバー４１９内の圧力は２．０Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
³に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤を含むプラズマに曝すことによっ
て、表面近傍のｉ型半導体層をｐ型化して第１のｐ型半
導体層ｐ１層（層Ａ）の形成を開始し、層厚３ｎｍを形
成したところでＲＦ電源を切って、グロー放電を止め、
第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終え
た。

【００８２】（１４）不図示のバルブを操作して、Ｈｅ
ガス、ＢＦ₃／Ｈｅガスの流入を止め、Ｈ₂ガスを５０ｓ
ｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．５ｓｃｃｍ、ＢＦ₃／
Ｈ₂ガスを０．５ｓｃｃｍ、ＣＨ₄ガスを５ｓｃｃｍ流し
た。第１のｐ型半導体層ｐ１層（層Ａ）上にＲＦプラズ
マＣＶＤ法でａ−Ｓｉからなる第２のｐ型半導体層ｐ２
層（層Ｂ）を順次積層した。この時、ｐ層堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦ電源４
２３の電力を０．１５Ｗ／ｃｍ³に設定し、プラズマ形
成用カップ４２１にＲＦ電力を導入し、グロー放電を生
起させ、ａ−ＳｉＣのｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層ｐ２層（層Ｂ）の形成を開始し、
層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を
切って、グロー放電を止め、本発明のｐ型層の形成を終
えた。不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガス、ＣＨ₄
ガスの流入を止め、３分間、ｐ型層堆積チャンバー４１
９内へＨ₂ガスを流し続けたのち、不図示のバルブを閉
じてＨ₂の流入も止め、ｐ型層堆積チャンバー４１９内
およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【００８３】（１５）あらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）を順に有する櫛形の集電電極１１３を真空蒸着法で
真空蒸着した。以上で、本例の光起電力素子（ＳＣ実
１）の作製を終えた。

【００８４】（比較例１−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例１と異なる。また、ａ−Ｓｉの第２
のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとした。
他の点は、実施例１と同様とした。本例で作製した光起
電力素子は、ＳＣ比１−１と称する。以下では、実施例
１と比較例１−１において得られた各６個の光起電力素
子に対して行った評価試験に関して説明する。評価試験
として、各光起電力素子をＡＭ１．５（１００ｍＷ／ｃ
ｍ²）光照射下に設置することでＶ−Ｉ特性を観測し
た。その結果から、光起電力／入射光電力である光電変
換効率（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、
曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表１は、
（ＳＣ比１−１）の測定値を１．０として規格化した
（ＳＣ実１）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）で
ある。

【００８５】

【表１】 表１から、（ＳＣ実１）の光起電力素子の方が、開放電
圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。また、基板内のム
ラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ²）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表２は、このような試料に対して、開放電圧（Ｖ
_OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラツキ
を調べた結果である。ただし、同一基板における最大値
を１とした。

【００８６】

【表２】 表２から、（ＳＣ実１）の光起電力素子の方が、基板内
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。さらに、太陽電池のＶ
−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃｍ
²）に青色フィルター（ＨＯＹＡＢ３９０）をかけて、
光入射側の欠陥密度を強く反映する測定を行った。表３
は、このような試料に対して、光電変換効率（η）、開
放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．
Ｆ．）を調べた結果である。表中の各値は、（ＳＣ比１
−１）の測定値を１．０として規格化した数値を示し
た。

【００８７】

【表３】 表１と表３を比較することにより、青色光のもとでの測
定の方が、白色光のもとでの測定よりも曲線因子（Ｆ．
Ｆ．）の向上が顕著であることが分かった。この結果
は、青色光のもとでは、ｉ型半導体層の光入射側近傍
で、大部分のフォトキャリアが発生するので、ｐ／ｉ界
面の界面準位が減少したことを示すものと考えた。

【００８８】（実施例２） 本例では、第２のｐ型半導体層ｐ２層（層Ｂ）を形成す
る際、以下に示す条件を代えた点が実施例１と異なる。 （１）Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを
０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを１ｓｃｃｍとし
た。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ³に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−Ｓｉになる条件で堆積した。 （３）ＲＦｐ型μｃ−Ｓｉ層の膜厚を５ｎｍとした。他
の点は、実施例１と同様とした。本例で作製した光起電
力素子は、ＳＣ実２と称する。

【００８９】（比較例２−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例２と異なる。また、μｃ−Ｓｉの第
２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。他の点は、実施例２と同様とした。本例で作製した
光起電力素子は、ＳＣ比２−１と称する。以下では、実
施例２と比較例２−１において得られた各６個の光起電
力素子に対して行った評価試験に関して説明する。評価
試験として、各光起電力素子をＡＭ１．５（１００ｍＷ
／ｃｍ²）光照射下に設置することでＶ−Ｉ特性を観測
した。その結果から、光起電力／入射光電力である光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表４は、（ＳＣ比２−１）の測定値を１．０として
規格化した（ＳＣ実２）の光電変換効率（η）、開放電
圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）
である。

【００９０】

【表４】 表４から、（ＳＣ実２）の光起電力素子の方が、開放電
圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。

【００９１】（実施例３） 本例では、ＭＷｉ型層（マイクロ波ＣＶＤ法で形成した
ｉ型半導体層）を構成する材料として、ａ−Ｓｉに代え
てａ−ＳｉＧｅを用いた点が実施例２と異なる。以下で
は、ａ−ＳｉＧｅのＭＷｉ型層の作製方法を、手順にし
たがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ₄ガス、
ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ₄ガスが５０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、
Ｈ₂ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。

【００９２】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ³
に設定し、バイアス棒４２８に印加した。その後、不図
示のマイクロ波電源の電力を０．１Ｗ／ｃｍ³に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。

【００９３】（３）不図示のバルブを閉じて、ｉ型層堆
積チャンバー４１８内へのＳｉＨ₄ガス、ＧｅＨ₄ガスの
流入を止め、２分間ｉ型層堆積チャンバー４１８内へＨ
₂ガスを流し続けたのち、不図示のバルブを閉じ、ｉ型
層堆積チャンバー４１８内およびガス配管内を１×１０
^-5Ｔｏｒｒまで真空排気した。他の点は、実施例２と同
様とした。本例で作製した光起電力素子は、ＳＣ実３と
称する。

【００９４】（比較例３−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例３と異なる。また、μｃ−Ｓｉの第
２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。他の点は、実施例３と同様とした。本例で作製した
光起電力素子は、ＳＣ比３−１と称する。以下では、実
施例３と比較例３−１において得られた各６個の光起電
力素子に対して行った評価試験に関して説明する。評価
試験として、各光起電力素子をＡＭ１．５（１００ｍＷ
／ｃｍ²）光照射下に設置することでＶ−Ｉ特性を観測
した。その結果から、光起電力／入射光電力である光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表５は、（ＳＣ比３−１）の測定値を１．０として
規格化した（ＳＣ実３）の光電変換効率（η）、開放電
圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）
である。

【００９５】

【表５】 表５から、（ＳＣ実３）の光起電力素子の方が、特に曲
線因子（Ｆ.Ｆ.）が優れ、光電変換効率（η）も優れて
いることが分かった。

【００９６】（実施例４） 本例では、ＭＷｉ型層（マイクロ波ＣＶＤ法で形成した
ｉ型半導体層）を構成する材料として、ａ−Ｓｉに代え
てａ−ＳｉＣを用いた点が実施例２と異なる。以下で
は、ａ−ＳｉＣのＭＷｉ型層の作製方法を、手順にした
がって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ₄ガス、
ＣＨ₄ガス、Ｈ₂ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
₄ガスが５０ｓｃｃｍ、ＣＨ₄ガスが３５ｓｃｃｍ、Ｈ₂
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。

【００９７】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ³
に設定し、バイアス棒４２８に印加した。その後、不図
示のマイクロ波電源の電力を０．１Ｗ／ｃｍ³に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。不図
示のバルブを閉じて、ｉ型層堆積チャンバー４１８内ヘ
のＳｉＨ₄ガス、ＣＨ₄ガスの流入を止め、２分間ｉ型層
堆積チャンバー４１８内へＨ₂ガスを流し続けたのち、
不図示のバルブを閉じ、ｉ型層堆積チャンバー４１８内
およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。他の点は、実施例２と同様とした。本例で作製した
光起電力素子は、ＳＣ実４と称する。

【００９８】（比較例４−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例４と異なる。また、μｃ−Ｓｉの第
２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。他の点は、実施例４と同様とした。本例で作製した
光起電力素子は、ＳＣ比４−１と称する。以下では、実
施例４と比較例４−１において得られた各６個の光起電
力素子に対して行った評価試験に関して説明する。評価
試験として、各光起電力素子をＡＭ１．５（１００ｍＷ
／ｃｍ²）光照射下に設置することでＶ−Ｉ特性を観測
した。その結果から、光起電力／入射光電力である光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表６は、（ＳＣ比４−１）の測定値を１．０として
規格化した（ＳＣ実２）の光電変換効率（η）、開放電
圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）
である。

【００９９】

【表６】 表６から、（ＳＣ実４）の光起電力素子の方が、開放電
圧（Ｖ_OC）が優れ、光電変換効率（η）も優れているこ
とが分かった。

【０１００】（実施例５） 本例では、実施例２が光入射側をｐ層として層構成を基
体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ２層（層Ｂ）とし
たのに代えて、光入射側をｎ層として層構成を基体／ｐ
層／ｉ層／ｎ１層（層Ａ）／ｎ２層（層Ｂ）とした点が
異なる。以下では、本例の光起電力素子の作製方法を、
手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ₂
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ₂ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。

【０１０１】（２）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ₂ガス、ＳｉＨ₄／Ｈ₂ガス、ＢＦ₃
／Ｈ₂ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスが０．
５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。ＲＦ電
源４２３の電力を０．１５Ｗ／ｃｍ³に設定し、プラズ
マ形成用カップ４２１にＲＦ電力を導入し、グロー放電
を生起させ、ａ−Ｓｉのｐ型半導体層の形成を開始し、
層厚１０ｎｍのＲＦｐ型層を形成したところでＲＦ電源
を切って、グロー放電を止め、本発明のｐ型層の形成を
終えた。

【０１０２】（３）不図示のバルブを閉じてｐ型層堆積
チャンバー４１９内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂
ガスの流入を止め、３分間、ｐ型層堆積チャンバー４１
９内へＨ₂ガスを流し続けたのち、不図示のバルブを閉
じてＨ₂の流入も止め、ｐ型層堆積チャンバ４１９内お
よびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【０１０３】（４）ａ−Ｓｉのｉ型層１０４はマイクロ
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。ｉ型層を作製するには、基板４９０
の温度が３５０℃になるように基板加熱用ヒーター４１
１を設定し、基板が十分加熱されたところで不図示のバ
ルブを徐々に開いて、ＳｉＨ₄ガス、Ｈ₂ガスをガス導入
管４４９を通じてｉ型層堆積チャンバー４１８内に流入
させた。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｈ₂ガス
が１００ｓｃｃｍとなるように各々の不図示のマスコン
トローラーで調整した。ｉ型層堆積チャンバー４１８内
の圧力は、５ｍＴｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。

【０１０４】（５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ
³に設定し、バイアス棒４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ³に設
定し、マイクロ波導入用導波管４２６、及びマイクロ波
導入用窓４２５を通じてｉ型層堆積チャンバー４１８内
にマイクロ波電力導入し、グロー放電を生起させ、シャ
ッター４２７を開けることでｐ型層上にｉ型層の作製を
開始し、層厚０．１μｍのｉ型層を作製したところでマ
イクロ波グロー放電を止め、バイアス電源４２４の出力
を切り、ｉ型層１０４の作製を終えた。不図示のバルブ
を閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ₄
ガスの流入を止め、２分間ｉ型層堆積チャンバー４１８
内へＨ₂ガスを流し続けたのち、不図示のバルブを閉
じ、ｉ型層堆積チャンバー４１８内およびガス配管内を
１×１０^-5Ｔｏｒｒまで真空排気した。

【０１０５】（６）ＲＦｎ型層を形成するには、ａ−Ｓ
ｉのｉ型半導体層の表面をｎ型の価電子制御剤を含むプ
ラズマにさらすことによって、表面近傍のｉ型半導体層
をｎ型化して第１のｎ型半導体層ｎ１層（層Ａ）１０５
を形成するには、あらかじめ不図示の真空排気ポンプに
より真空引きしておいた搬送チャンバー４０２及びｎ型
層堆積チャンバー４１７内へゲートバルブ４０７を開け
て基板４９０を搬送した。

【０１０６】（７）基板４９０の裏面を基板加熱用ヒー
ター４１０に密着させ加熱し、ｎ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０^-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところでＨｅガス、ＳｉＨ
₄ガス、ＰＨ₃／Ｈ₂ガスを堆積チャンバー４１７内に不
図示のバルブを操作してガス導入管４２９を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ3／Ｈ₂ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し層堆積チャンバー４１７内の圧力
は０．５Ｔｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。ＲＦ電源４２３の電力を０．
０１５Ｗ／ｃｍ³に設定し、プラズマ形成用カップ４２
１にＲＦ電力を導入し、グロー放電を生起させ、ｉ型半
導体層の表面をｎ型の価電子制御剤を含むプラズマに曝
すことによって、表面近傍のｉ型半導体層をｎ型化して
第１のｎ型半導体層ｎ１層（層Ａ）を形成を開始し、層
厚３ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、第１のｎ型半導体層ｎ１層（層Ａ）１０５
の形成を終えた。

【０１０７】（８）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄ガス
を０．５ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスを０．５ｓｃｃｍ流
した。第１のｎ型半導体層ｎ１層（層Ａ）上にＲＦプラ
ズマＣＶＤ法でａ−Ｓｉからなる第２のｎ型半導体層ｎ
２層（層Ｂ）を順次積層した。この時、層堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦ電源４
２３の電力を０．１Ｗ／ｃｍ³に設定し、プラズマ形成
用カップ４２１にＲＦ電力を導入し、グロー放電を生起
させ、μｃ−Ｓｉからなる第２のｎ型半導体層ｎ２層
（層Ｂ）の形成を開始し、層厚５ｎｍのＲＦｎ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
本発明のｎ型層の形成を終えた。

【０１０８】（９）不図示のバルブを閉じてｎ型層堆積
チャンバー４１７内へのＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガス
の流入を止め、３分間、ｎ型層堆積チャンバー４１７内
へＨ2ガスを流し続けたのち、不図示のバルブを閉じて
Ｈ₂の流入も止め、ｎ型層堆積チャンバ４１７内および
ガス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。次
にあらかじめ不図示の真空排気ポンプにより真空引きし
ておいたアンロードチャンバー４０５内へ基板４９０を
搬送し、不図示のリークバルブを開けて、アンロードチ
ャンバー４０５をリークした。

【０１０９】（１０）ｎ型層上に、透明導電層１０７と
して、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着し
た。次に透明導電層１０７上に櫛型の穴が開いたマスク
を乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃ
ｒ（４０ｎｍ）からなる櫛形の集電電極１１３を真空蒸
着法で真空蒸着した。他の点は、実施例１と同様とし
た。本例で作製した光起電力素子は、ＳＣ実５と称す
る。

【０１１０】（比較例５−１） 本例では、第１のｎ型半導体層ｎ１層（層Ａ）を形成し
なかった点が実施例５と異なる。また、μｃ−Ｓｉの第
２のｎ型半導体層ｎ２層（層Ｂ）の膜厚は８ｎｍとし
た。他の点は、実施例５と同様とした。本例で作製した
光起電力素子は、ＳＣ比５−１と称する。以下では、実
施例５と比較例５−１において得られた各６個の光起電
力素子に対して行った評価試験に関して説明する。評価
試験として、各光起電力素子をＡＭ１．５（１００ｍＷ
／ｃｍ²）光照射下に設置することでＶ−Ｉ特性を観測
した。その結果から、光起電力／入射光電力である光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表７は、（ＳＣ比５−１）の測定値を１．０として
規格化した（ＳＣ実２）の光電変換効率（η）、開放電
圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）
である。

【０１１１】

【表７】 表７から、（ＳＣ実５）の光起電力素子の方が、開放電
圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効率
（η）も優れていることが分かった。また、基板内のム
ラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ²）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表８は、このような試料に対して、開放電圧（Ｖ
_OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラツキ
を調べた結果である。ただし、同一基板における最大値
を１とした。

【０１１２】

【表８】 表８から、（ＳＣ実５）の光起電力素子の方が、基板内
のムラやバラツキが小さいことから、光電変換特性の均
一性が向上したことが分かった。さらに、太陽電池のＶ
−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／ｃｍ
²）に青色フィルター（ＨＯＹＡＢ３９０）をかけて、
光入射側の欠陥密度を強く反映する測定を行った。表９
は、このような試料に対して、光電変換効率（η）、開
放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．
Ｆ．）を調べた結果である。表中の各値は、（ＳＣ比５
−１）の測定値を１．０として規格化した数値を示し
た。

【０１１３】

【表９】 表７と表９を比較することにより、青色光のもとでの測
定の方が、白色光のもとでの測定よりも曲線因子（Ｆ．
Ｆ．）の向上が顕著であることが分かった。この結果
は、青色光のもとでは、ｉ型半導体層の光入射側近傍
で、大部分のフォトキャリアが発生するので、ｐ／ｉ界
面の界面準位が減少したことを示すものと考える。

【０１１４】（実施例６） 本例では、実施例１が図１に示したシングルセル型の光
起電力素子を作製したのに代えて、図２に示したトリプ
ルセル型（ｐｉｎ型の半導体接合を３回積層した構造体
からなるスタックセル型）の光起電力素子を作製した。
堆積装置は図４に示されるような各堆積室が複数ゲート
バルブを介して連続されたもので、堆積室の数を増やし
たものを使用した。本例の光起電力素子の層構成は、基
板２０１／裏面電極２０２／第１のｐｉｎ接合／第２の
ｐｉｎ接合／第３のｐｉｎ接合／透明電極２１５／集電
電極２１６である。また、各ｐｉｎ接合は、基板側から
以下の層構成とした。

【０１１５】以下に、本例における各ｐｉｎ接合の層構
成を示した。第１のｐｉｎ接合２１７は、裏面電極２０
２の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ１層）２０
３／ａ−ＳｉのＲＦｉ型層２５１／ａ−ＳｉＧｅのＭＷ
ｉ型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ型層２６１
／ｉ型半導体層（ＲＦｉ型層）２６１の表面をｐ型の価
電子制御剤を含むプラズマに曝すことで形成した第１の
ｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５／ｐ型
の価電子制御剤及び前記ｉ型半導体層の主たる構成元素
を堆積して形成した第２のｐ型半導体層（ｐ１２層、す
なわち層Ｂ）２０６とした。

【０１１６】第２のｐｉｎ接合２１８は、第１のｐｉｎ
接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ２
層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧ
ｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型
層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面を
ｐ型の価電子制御剤を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤を堆積して形成した第２のｐ型
半導体層（ｐ２２層、すなわち層Ｂ）２１０とした。

【０１１７】第３のｐｉｎ接合２１９は、第２のｐｉｎ
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面をｐ型の価電子制
御剤を含むプラズマに曝すことで形成した第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電
子制御剤を堆積して形成した第２のｐ型半導体層（ｐ３
２層、すなわち層Ｂ）２１４、とした。

【０１１８】以下では、本例の光起電力素子の作製方法
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０^-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０^-5Ｔｏｒｒになるまで真空排気
した。

【０１１９】（３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２
０３の形成 ＲＦｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ₄ガス、ＰＨ₃
／Ｈ₂ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ₄ガスが２ｓ
ｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。ＲＦ電源の電力を０．００５Ｗ／
ｃｍ³に設定し、プラズマ形成用カップにＲＦ電力を導
入し、グロー放電を生起させ、基板上にＲＦｎ型層の形
成を開始し、層厚２０ｎｍのＲＦｎ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＲＦｎ型層
２０３の形成を終えた。堆積チャンバー内へのＳｉＨ₄
ガス、ＰＨ₃／Ｈ₂の流入を止め、５分間、堆積室内へＨ
₂ガスを流し続けたのち、Ｈ₂の流入も止め、堆積室内お
よびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【０１２０】（４）ａ−ＳｉのＲＦｉ型層２５１、ａ−
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０^-5Ｔｏ
ｒｒになるまで真空排気した。

【０１２１】（４−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが４ｓｃｃｍ、Ｈ
₂ガスが１００ｓｃｃｍとなるように夫々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ³
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を形成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５１の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０１２２】（４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ₄ガス、
ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ₄ガスが５
０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、Ｈ₂ガスが１
２０ｓｃｃｍとなるように夫々マスコントローラーで調
整した。ｉ型層堆積チャンバー４１８内の圧力は、６ｍ
Ｔｏｒｒとなるようにコンダクタンスバルブの開口を調
整した。次に、ＲＦ電源を０．２Ｗ／ｍ³に設定し、バ
イアス電極に印加した。その後、マイクロ波電源の電力
を０．２Ｗ／ｃｍ³に設定し、マイクロ波導入用導波
管、及びマイクロ波導入用窓を通じてｉ型層堆積チャン
バー内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｉ型層上にＭＷｉ型
層の形成を開始し、層厚０．１μｍのｉ型層を形成した
ところでマイクロ波グロー放電を止め、バイアス電源の
出力を切り、ＭＷｉ型層の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ₄ガス、ＧｅＨ₄
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
₂ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０^-5Ｔｏｒｒまで
真空排気した。

【０１２３】（４−４）ａ−ＳｉのＲＦｉ型層２６１の
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが２ｓｃｃｍ、Ｈ
₂ガスが８０ｓｃｃｍとなるように各々マスコントロー
ラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ³
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０１２４】（５）第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１Ｗ／ｃｍ³に設定し、プラズマ形成用
カップにＲＦ電力を導入し、グロー放電を生起させ、ｉ
型半導体層の表面をｐ型の価電子制御剤を含むプラズマ
にさらすことによって、表面近傍のｉ型半導体層をｐ型
化して第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）
２０５の形成を開始し、層厚３ｎｍを形成したところで
ＲＦ電源を切って、グロー放電を止め、第１のｐ型半導
体層（ｐ１１層、すなわち層Ａ）２０５の形成を終え
た。

【０１２５】（６）第２のｐ型半導体層（ｐ１２層、す
なわち層Ｂ）２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ₂ガスを
５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．２５ｓｃｃｍ、
ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ１１層、すなわち層Ａ）２０５の上にＲＦプ
ラズマＣＶＤ法でａ−Ｓｉの第２のｐ型半導体層（ｐ１
２層、すなわち層Ｂ）を順次積層した。この時、層堆積
チャンバー内の圧力は２．０Ｔｏｒｒとなるようにコン
ダクタンスバルブの開口を調整した。ＲＦ電源の電力を
０．１５Ｗ／ｃｍ³に設定し、プラズマ形成用カップに
ＲＦ電力を導入し、グロー放電を生起させ、μｃ−Ｓｉ
のｉ型半導体層の主たる構成元素およびｉ型半導体層の
バンドギャップを拡大する元素を含む第２のｐ型半導体
層（ｐ１２層、すなわち層Ｂ）２０６の形成を開始し、
層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電源を
切って、グロー放電を止め、第２のｐ型半導体層（ｐ１
２層、すなわち層Ｂ）２０６の形成を終えた。バルブを
閉じてｐ型層堆積チャンバー内へのＳｉＨ₄／Ｈ₂ガス、
ＢＦ₃／Ｈ₂ガス、ＣＨ₄ガスの流入を止め、３分間、ｐ
型層堆積チャンバー内へＨ₂ガスを流し続けたのち、バ
ルブを閉じてＨ₂の流入も止め、ｐ型層堆積チャンバー
内およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気
した。上述した工程（３）〜工程（６）により、第１の
ｐｉｎ接合２１７の形成を終えた。

【０１２６】以下では、第２のｐｉｎ接合２１８を形成
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板４
９０の温度が３８０℃になるように基板加熱用ヒーター
４１０を設定し、基板温度が安定したところで、ＳｉＨ
₄ガス、ＰＨ₃／Ｈ₂ガスを堆積チャンバー内にバルブを
操作してガス導入管を通して導入した。この時、ＳｉＨ
₄ガスが２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、ＰＨ₃／
Ｈ₂ガスが０．５ｓｃｃｍとなるようにマスフローコン
トローラーで調整し、堆積チャンバー内の圧力は１．１
Ｔｏｒｒとなるように調整した。

【０１２７】ＲＦ電源の電力を０．００５Ｗ／ｃｍ³に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ₄ガス、Ｐ
Ｈ₃／Ｈ₂の流入を止め、５分間、堆積室内へＨ₂ガスを
流し続けたのち、Ｈ₂の流入も止め、堆積室内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０１２８】（８）ａ−ＳｉのＲＦｉ型層２５２、ａ−
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０^-5Ｔｏ
ｒｒになるまで真空排気した。

【０１２９】（８−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが４ｓｃｃｍ、Ｈ
₂ガスが１００ｓｃｃｍとなるように各々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ³
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０１３０】（８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ₄ガス、
ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ₄ガスが５
０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、Ｈ₂ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。

【０１３１】次に、ＲＦ電源を０．２Ｗ／ｍ³に設定
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ³に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を作製し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０８の形成を終えた。バル
ブを閉じて、ｉ型層堆積チャンバー内へのＳｉＨ₄ガ
ス、ＧｅＨ₄ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー内へＨ₂ガスを流し続けたのち、バルブを閉じ、
ｉ型層堆積チャンバー内およびガス配管内を１×１０^-5
Ｔｏｒｒまで真空排気した。

【０１３２】（８−４）ａ−ＳｉのＲＦｉ型層２６２の
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが２ｓｃｃｍ、Ｈ
₂ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ³
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０１３３】（９）第１のｐ型半導体層（ｐ２１層）２
０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は１．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ³に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ２１層、すなわち層
Ａ）２０９の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ２１層、すなわち層Ａ）２０９の形成を終
えた。

【０１３４】（１０）第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ₂ガスを
５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．２５ｓｃｃｍ、
ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ２１層、すなわち層Ａ）２０９の上に、ＲＦ
プラズマＣＶＤ法でμｃ−Ｓｉからなり、ｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）を順次積層した。この時、層堆積チャン
バー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタ
ンスバルブの開口を調整した。

【０１３５】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ２２層、すなわち
層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２
１０の形成を終えた。バルブを閉じてｐ型層堆積チャン
バー内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガスの流入を
止め、３分間、ｐ型層堆積チャンバー内へＨ₂ガスを流
し続けたのち、バルブを閉じてＨ₂の流入も止め、ｐ型
層堆積チャンバー内およびガス配管内を１×１０^-5Ｔｏ
ｒｒまで真空排気した。上述した工程（７）〜工程（１
０）により、第２のｐｉｎ接合２１８の形成を終えた。

【０１３６】以下では、第３のｐｉｎ接合２１９を形成
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３５０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ₄ガス、ＰＨ₃
／Ｈ₂ガスを堆積チャンバー内にバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ₄ガス
が２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガ
スが０．５ｓｃｃｍとなるようにマスフローコントロー
ラーで調整し、堆積チャンバー内の圧力は１．１Ｔｏｒ
ｒとなるように調整した。

【０１３７】ＲＦ電源の電力を０．００５Ｗ／ｃｍ³に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ₄ガス、Ｐ
Ｈ₃／Ｈ₂の流入を止め、２分間、堆積室内へＨ₂ガスを
流し続けたのち、Ｈ₂の流入も止め、堆積室内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０１３８】（１２）ａ−ＳｉのＲＦｉ型層２１２の形
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになるま
で真空排気した。ＲＦｉ型層２１２を形成するには、基
板の温度が２００℃になるように基板加熱用ヒーターを
設定し、基板が十分加熱されたところでバルブを徐々に
開いて、Ｓｉ₂Ｈ₆ガス、Ｈ₂ガスをガス導入管を通じて
ｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ₂
Ｈ₆ガスが２ｓｃｃｍ、Ｈ₂ガスが８０ｓｃｃｍとなるよ
うに各々のマスコントローラーで調整した。ｉ型層堆積
チャンバー内の圧力は、０．６Ｔｏｒｒとなるようにコ
ンダクタンスバルブの開口を調整した。次に、ＲＦ電源
を０．０７Ｗ／ｃｍ³に設定し、バイアス電極に印加
し、グロー放電を生起させ、シャッターを開けることで
ＲＦｎ型層２１１上にＲＦｉ型層の形成を開始し、層厚
１２０ｎｍのｉ型層を形成したところでＲＦグロー放電
を止め、ＲＦ電源の出力を切り、ＲＦｉ型層２１２の形
成を終えた。バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉ₂Ｈ₆ガスの流入を止め、２分間ｉ型層堆積チャ
ンバー内へＨ₂ガスを流し続けたのち、バルブを閉じ、
ｉ型層堆積チャンバー内およびガス配管内を１×１０^-5
Ｔｏｒｒまで真空排気した。

【０１３９】（１３）第１のｐ型半導体層（ｐ３１層、
すなわち層Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。ＲＦ電
源の電力を０．１５Ｗ／ｃｍ³に設定し、プラズマ形成
用カップにＲＦ電力を導入し、グロー放電を生起させ、
ｉ型半導体層の表面をｐ型の価電子制御剤を含むプラズ
マにさらすことによって、表面近傍のｉ型半導体層をｐ
型化して第１のｐ型半導体層（ｐ３１層、すなわち層
Ａ）２１３の形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、第１のｐ型
半導体層（ｐ３１層、すなわち層Ａ）２１３の形成を終
えた。

【０１４０】（１４）第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ₂ガスを
５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．２５ｓｃｃｍ、
ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ流した。第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３の上に、ＲＦ
プラズマＣＶＤ法でμｃ−Ｓｉからなり、ｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）を順次積層した。この時、層堆積チャン
バー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタ
ンスバルブの開口を調整した。

【０１４１】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ３２層、すなわち
層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２
１４の形成を終えた。バルブを閉じてｐ型層堆積チャン
バー内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガスの流入を
止め、３分間、ｐ型層堆積チャンバー内へＨ₂ガスを流
し続けたのち、バルブを閉じてＨ₂の流入も止め、ｐ型
層堆積チャンバー内およびガス配管内を１×１０^-5Ｔｏ
ｒｒまで真空排気した。上述した工程（１１）〜工程
（１４）により、第３のｐｉｎ接合２１９の形成を終え
た。

【０１４２】（１５）透明導電層２１５および集電電極
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。次に透明導電層２１２上に櫛型の穴が開いた
マスクを乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で形成した櫛形
の集電電極２１６を真空蒸着法で真空蒸着した。以上で
本例の光起電力素子の形成を終えた。本例で作製した光
起電力素子は、ＳＣ実６と称する。

【０１４３】（比較例６−１） 本例では、第１のｐ型半導体層（ｐ１１層、ｐ２１層、
ｐ３１層、すなわち層Ａ）を形成しなかった点が実施例
６と異なる。また、μｃ−Ｓｉの第２のｐ型半導体層
（ｐ１２層、ｐ２２層、ｐ３２層、すなわち層Ｂ）の膜
厚は８ｎｍとした。他の点は、実施例６と同様とした。
本例で作製した光起電力素子は、ＳＣ比６−１と呼称す
ることにした。以下では、実施例６と比較例６−１にお
いて得られた各６個の光起電力素子に対して行った評価
試験に関して説明する。評価試験として、各光起電力素
子をＡＭ１．５（１００ｍＷ／ｃｍ²）光照射下に設置
することでＶ−Ｉ特性を観測した。その結果から、光起
電力／入射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１０は、（ＳＣ比６−１）の測
定値を１．０として規格化した（ＳＣ実６）の光電変換
効率（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲
線因子（Ｆ．Ｆ．）である。

【０１４４】

【表１０】 表１０から、（ＳＣ実６）の光起電力素子の方が、開放
電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。また、基板内の
ムラ、バラツキを見るために、ｐ型層上に、２５個の穴
（面積０．２５ｃｍ²）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表１１は、このような試料に対して、開放電圧
（Ｖ_OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。

【０１４５】

【表１１】 表１１から、（ＳＣ実６）の光起電力素子の方が、基板
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。

【０１４６】（実施例７） 本例では、実施例５と同様に、実施例６が光入射側をｐ
層としてトリプルセル型の光起電力素子を形成したのに
代えて、光入射側をｎ層としてトリプルセル型の光起電
力素子を形成した点が異なる。他の点は、実施例６と同
様とした。本例で作製した光起電力素子は、ＳＣ実７と
称する。

【０１４７】（比較例７−１） 本例では、第１のｎ型半導体層（ｎ１１層、ｎ２１層、
ｎ３１層、すなわち層Ａ）を形成しなかった点が実施例
７と異なる。また、μｃ−Ｓｉの第２のｎ型半導体層
（ｎ１２層、ｎ２２層、ｎ３２層、すなわち層Ｂ）の膜
厚は８ｎｍとした。他の点は、実施例７と同様とした。
本例で作製した光起電力素子は、ＳＣ比７−１と称す
る。以下では、実施例７と比較例７−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１０は、（ＳＣ比７−１）の測
定値を１．０として規格化した（ＳＣ実７）の光電変換
効率（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲
線因子（Ｆ．Ｆ．）である。

【０１４８】

【表１２】 表１２から、（ＳＣ実７）の光起電力素子の方が、開放
電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。また、基板内の
ムラ、バラツキを見るために、ｎ型層上に、２５個の穴
（面積０．２５ｃｍ²）の開いたマスクを乗せ、透明導
電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形成
した。表１３は、このような試料に対して、開放電圧
（Ｖ_OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。

【０１４９】

【表１３】 表１３から、（ＳＣ実７）の光起電力素子の方が、基板
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。

【０１５０】（実施例８） 本例では、第１のｐ型半導体層（ｐ１１層、ｐ２１層、
ｐ３１層、すなわち層Ａ）を形成する際、以下に示す条
件を代えた点が実施例６と異なる。 （１）Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを
０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを１ｓｃｃｍとし
た。他の点は、実施例６と同様とした。本例で作製した
光起電力素子は、ＳＣ実８と称する。この太陽電池をＳ
ＩＭＳで評価したところ、第１のｐ型半導体層は、ｉ型
半導体層よりも水素含有量が多い事がわかった。以下で
は、実施例８と比較例６−１において得られた各６個の
光起電力素子に対して行った評価試験に関して説明す
る。評価試験として、各光起電力素子をＡＭ１．５（１
００ｍＷ／ｃｍ²）光照射下に設置することでＶ−Ｉ特
性を観測した。その結果から、光起電力／入射光電力で
ある光電変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算し
た。表１４は、（ＳＣ比６−１）の測定値を１．０とし
て規格化した（ＳＣ実８）の光電変換効率（η）、開放
電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．
Ｆ．）である。

【０１５１】

【表１４】 表１４から、（ＳＣ実８）の光起電力素子の方が、開放
電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。

【０１５２】 （実施例９）本例では、第１のｐ型半導体層（ｐ１層、
すなわち層Ａ）１０５、及び、第２のｐ型半導体層（ｐ
２層、すなわち層Ｂ）１０６を形成する際、以下に示す
条件を代えた点が実施例２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガ
スが０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが１ｓｃｃｍと
なるように調整し、圧力は２．０Ｔｏｒｒとなるように
調整した。ＲＦ電力を０．２０Ｗ／ｃｍ³に設定し、グ
ロー放電を生起させ、表面近傍のｉ型半導体層をｐ型化
して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０
５を形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ１層、すなわち層Ａ）１０５の形成を終えた。

【０１５３】（２）第２のｐ型半導体層（ｐ２層、すな
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ³
に下げて設定し、グロー放電を生起させ、μｃ−Ｓｉが
堆積する条件により、第２のｐ型半導体層（ｐ２層、す
なわち層Ｂ）１０６の形成を開始し、層厚５ｎｍのＲＦ
ｐ型層を形成したところでＲＦ電源を切って、グロー放
電を止め、第２のｐ型半導体層（ｐ２層、すなわち層
Ｂ）１０６の形成を終えた。他の点は、実施例２と同様
とした。本例で作製した光起電力素子は、ＳＣ実９と称
する。以下では、実施例９と比較例２−１において得ら
れた各６個の光起電力素子に対して行った評価試験に関
して説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表１５は、（ＳＣ比２−１）の測
定値を１．０として規格化した（ＳＣ実９）の光電変換
効率（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲
線因子（Ｆ．Ｆ．）である。

【０１５４】

【表１５】 表１５から、（ＳＣ実９）の光起電力素子の方が、開放
電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換効
率（η）も優れていることが分かった。

【０１５５】（実施例１０） 本例では、第１のｐ型半導体層（ｐ１層、すなわち層
Ａ）１０５、及び、第２のｐ型半導体層（ｐ２層、すな
わち層Ｂ）１０６を形成する際、以下に示す条件を代え
た点が実施例２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ₂ガスが２００ｓｃｃｍ、ＳｉＨ₄／Ｈ₂
ガスが０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが１ｓｃｃｍ
となるように調整し、圧力は２．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電力を０．１５Ｗ／ｃｍ³に設定し、
グロー放電を生起させ、表面近傍のｉ型半導体層をｐ型
化して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１
０５を形成を開始し、層厚３ｎｍを形成したところでＲ
Ｆ電源を切って、グロー放電を止め、第１のｐ型半導体
層（ｐ１層、すなわち層Ａ）１０５の形成を終えた。

【０１５６】（２）第２のｐ型半導体層（ｐ２層、すな
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＨ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄／Ｈ
₂ガスが０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが１ｓｃｃ
ｍとなるように調整し、μｃ−Ｓｉが堆積する条件によ
り、第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層（ｐ２層、すなわち層Ｂ）１０６の形成を
終えた。他の点は、実施例２と同様とした。本例で作製
した光起電力素子は、ＳＣ実１０と称する。以下では、
実施例１０と比較例２−１において得られた各６個の光
起電力素子に対して行った評価試験に関して説明する。
評価試験として、各光起電力素子をＡＭ１．５（１００
ｍＷ／ｃｍ²）光照射下に設置することでＶ−Ｉ特性を
観測した。その結果から、光起電力／入射光電力である
光電変換効率（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ
_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算した。表
１６は、（ＳＣ比２−１）の測定値を１．０として規格
化した（ＳＣ実１０）の光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）で
ある。

【０１５７】

【表１６】 表１６から、（ＳＣ実１０）の光起電力素子の方が、開
放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ.
Ｆ.）のいずれもが優れ、光電変換効率（η）も優れて
いることが分かった。

【０１５８】（実施例１１） 本例では、層Ａを、ｉ型半導体層の表面をｐ型の価電子
制御剤及び前記ｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマに曝すことで形成した点が実施例
１と異なる。すなわち、本例では、図４の堆積装置を用
いて、図１に示したシングルセル型の光起電力素子を作
製した。本例では、第２の導電型半導体層であるｐ型半
導体層が、ｉ型半導体層の表面をｐ型の価電子制御剤及
び前記ｉ型半導体層のバンドギャップを拡大する元素を
含むプラズマに曝すことで形成した層Ａと、前記層Ａの
表面上に、ｐ型の価電子制御剤及びｉ型半導体層の主た
る構成元素を堆積して形成した層Ｂからなる場合を検討
した。

【０１５９】以下では、その作製方法を手順にしたがっ
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ²のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。

【０１６０】（２）堆積装置４００を用いて、基板４９
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ₄ガスボンベ、ＳｉＦ₄ガスボンベ、ＳｉＨ₄
／Ｈ₂（希釈度：１０％）ガスボンベ、ＣＨ₄ガスボン
ベ、Ｃ₂Ｈ₆ガスボンベ、ＧｅＨ₄ガスボンベ、ＧｅＦ₄ガ
スボンベ、Ｓｉ₂Ｈ₆ガスボンベ、ＰＨ₃／Ｈ₂（Ｈ₂で希
釈したＰＨ₃ガス、希釈度：２％）ガスボンベ、ＢＦ₃／
Ｈ₂（希釈度：１％）ガスボンベ、ＢＦ₃／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ₂ガスボンベ、Ｈｅガスボン
ベ、ＮＨ₃ガスボンベ、Ｏ₂／Ｈｅ（希釈度：１％）ガス
ボンベ、ＮＯガスボンベを接続した。

【０１６１】（３）基板４９０をロードチャンバー４０
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０^-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０^-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。

【０１６２】（５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズ
マＣＶＤ法によって形成したｎ型半導体層）を形成する
には、Ｈ₂ガスを堆積チャンバー４１７内にガス導入管
４２９を通して導入し、Ｈ₂ガスが２００ｓｃｃｍにな
るように不図示のバルブを開け、不図示のマスコントロ
ーラーで調整した。堆積チャンバー４１７内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。

【０１６３】（６）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ₄ガス
が２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。 （７）ＲＦ高周波（以下「ＲＦ」と略記する）電源４２
２の電力を０．００５Ｗ／ｃｍ³に設定し、プラズマ形
成用カップ４２０にＲＦ電力を導入し、グロー放電を生
起させ、基板上にＲＦｎ型層の形成を開始し、層厚２０
ｎｍのＲＦｎ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、ＲＦｎ型層１０３の形成を終え
た。

【０１６４】（８）堆積チャンバー４１７内へのＳｉＨ
₄ガス、ＰＨ₃／Ｈ₂の流入を止め、５分間、堆積室内へ
Ｈ₂ガスを流し続けたのち、Ｈ₂の流入も止め、堆積室内
およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０^-5Ｔｏｒｒになるまで真空排気
した。

【０１６５】（１０）ｉ型層を作製するには、基板４９
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ₄ガス、Ｈ₂ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｈ₂ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー４１８
内の圧力は、５ｍＴｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ₃に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ³に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。

【０１６６】（１２）不図示のバルブを閉じて、ｉ型層
堆積チャンバー４１８内へのＳｉＨ₄ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ₂ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０^-5Ｔｏｒ
ｒまで真空排気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成した。まず、あらかじめ不図示の真空排気ポン
プにより真空引きしておいた搬送チャンバー４０４及び
ｐ型層堆積チャンバー４１９内へゲートバルブ４０８を
開けて基板４９０を搬送した。基板４９０の裏面を基板
加熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チ
ャンバー４１９内を不図示の真空排気ポンプにより圧力
が約１×１０^-5Ｔｏｒｒになるまで真空排気した。

【０１６７】基板４９０の温度が２３０℃になるように
基板加熱用ヒーター４１２を設定し、基板温度が安定し
たところで、Ｈｅガス、ＢＦ₃／Ｈｅガス、ＣＨ₄ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ₃／Ｈｅガスが５ｓｃｃｍ、ＣＨ₄ガ
スが５ｓｃｃｍとなるように不図示のマスフローコント
ローラーで調整し層堆積チャンバー４１９内の圧力は
２．０Ｔｏｒｒとなるように不図示のコンダクタンスバ
ルブの開口を調整した。ＲＦ電源４２３の電力を０．１
５Ｗ／ｃｍ³に設定し、プラズマ形成用カップ４２１に
ＲＦ電力を導入し、グロー放電を生起させ、ｉ型半導体
層の表面をｐ型の価電子制御剤およびｉ型半導体層のバ
ンドギャップを拡大する元素を含むプラズマにさらすこ
とによって、表面近傍のｉ型半導体層をｐ型化しかつバ
ンドギャップを拡大して第１のｐ型半導体層ｐ１層（層
Ａ）を形成を開始し、層厚３ｎｍを形成したところでＲ
Ｆ電源を切って、グロー放電を止め、第１のｐ型半導体
層ｐ１層（層Ａ）１０５の形成を終えた。

【０１６８】（１４）不図示のバルブを操作して、Ｈｅ
ガス、ＢＦ₃／Ｈｅガス、ＣＨ₄ガスの流入を止め、Ｈ₂
ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．５ｓｃｃ
ｍ、ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ流した。第１のｐ
型半導体層ｐ１層（層Ａ）上にＲＦプラズマＣＶＤ法で
ａ−Ｓｉの第２のｐ型半導体層ｐ２層（層Ｂ）を順次積
層した。この時、ｐ層堆積チャンバー４１９内の圧力は
２．０Ｔｏｒｒとなるように不図示のコンダクタンスバ
ルブの開口を調整した。ＲＦ電源４２３の電力を０．１
５Ｗ／ｃｍ³に設定し、プラズマ形成用カップ４２１に
ＲＦ電力を導入し、グロー放電を生起させ、ａ−Ｓｉの
第２のｐ型半導体層ｐ２層の形成を開始し、層厚５ｎｍ
のＲＦｐ型層を形成したところでＲＦ電源を切って、グ
ロー放電を止め、本発明のｐ型層の形成を終えた。不図
示のバルブを閉じてｐ型層堆積チャンバー４１９内への
ＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガスの流入を止め、３分
間、ｐ型層堆積チャンバー４１９内へＨ₂ガスを流し続
けたのち、不図示のバルブを閉じてＨ₂の流入も止め、
ｐ型層堆積チャンバー４１９内およびガス配管内を１×
１０^-5Ｔｏｒｒまで真空排気した。

【０１６９】（１５）あらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。以上で、本例の光起電力素子
（ＳＣ実１１）の作製を終えた。

【０１７０】（比較例１１−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例１１と異なる。また、ａ−Ｓｉの第
２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。他の点は、実施例１１と同様とした。本例で作製し
た光起電力素子は、ＳＣ比１１−１と称する。以下で
は、実施例１１と比較例１１−１において得られた各６
個の光起電力素子に対して行った評価試験に関して説明
する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ²）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（Ｖ_OC）、短絡
電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表１７は、（ＳＣ比１１−１）の測定値を１．０
として規格化した（ＳＣ実１１）の光電変換効率
（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因
子（Ｆ．Ｆ．）である。

【０１７１】

【表１７】 表１７から、（ＳＣ実１１）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ．Ｆ．）に優れ、光電変
換効率（η）において特に優れていることが分かった。
また、基板内のムラ、バラツキを見るために、ｐ型層上
に、２５個の穴（面積０．２５ｃｍ²）の開いたマスク
を乗せ、透明導電層として、膜厚７０ｎｍのＩＴＯを真
空蒸着法で形成した。表１８は、このような試料に対し
て、開放電圧（Ｖ_OC）、曲線因子（Ｆ．Ｆ．）の基板内
のムラ、バラツキを調べた結果である。ただし、同一基
板における最大値を１とした。

【０１７２】

【表１８】 表１８から、（ＳＣ実１１）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ²）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表１９は、このような試料に対して、光電変換効率
（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比１１−１）の測定値を１．０として規格化した
数値を示した。

【０１７３】

【表１９】 表１７と表１９を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）及び光電変換効率（η）の向上が顕著であ
ることが分かった。この結果は、青色光のもとでは、ｉ
型半導体層の光入射側近傍で、大部分のフォトキャリア
が発生するので、ｐ／ｉ界面の界面準位が減少したこと
を示すものと考えた。

【０１７４】（実施例１２） 本例では、第２のｐ型半導体層ｐ２層（層Ｂ）を形成す
る際、以下に示す条件を代えた点が実施例１１と異な
る。 （１）Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを
０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを１ｓｃｃｍとし
た。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ³に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−Ｓｉになる条件で堆積した。 （３）ＲＦｐ型μｃ−Ｓｉ層の膜厚を５ｎｍとした。他
の点は、実施例１１と同様とした。本例で作製した光起
電力素子は、ＳＣ実12と称する。

【０１７５】（比較例１２−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例１２と異なる。また、μｃ−Ｓｉの
第２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。他の点は、実施例１２と同様とした。本例で作製し
た光起電力素子は、ＳＣ比１２−１と称する。以下で
は、実施例１２と比較例１２−１において得られた各６
個の光起電力素子に対して行った評価試験に関して説明
する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ²）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（Ｖ_OC）、短絡
電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表２０は、（ＳＣ比１２−１）の測定値を１．０
として規格化した（ＳＣ実１２）の光電変換効率
（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因
子（Ｆ．Ｆ．）である。

【０１７６】

【表２０】 表２０から、（ＳＣ実１２）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０１７７】（実施例１３） 本例では、ＭＷｉ型層（マイクロ波ＣＶＤ法で形成した
ｉ型半導体層）を構成する材料として、ａ−Ｓｉに代え
てａ−ＳｉＧｅを用いた点が実施例１２と異なる。以下
では、ａ−ＳｉＧｅのＭＷｉ型層の作製方法を、手順に
したがって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ₄ガス、
ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管４４９を通じてｉ型
層堆積チャンバー４１８内に流入させた。この時、Ｓｉ
Ｈ₄ガスが５０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、
Ｈ₂ガスが１２０ｓｃｃｍとなるように各々の不図示の
マスコントローラーで調整した。ｉ型層堆積チャンバー
４１８内の圧力は、６ｍＴｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。

【０１７８】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ³
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ³に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。 （３）不図示のバルブを閉じて、ｉ型層堆積チャンバー
４１８内へのＳｉＨ₄ガス、ＧｅＨ₄ガスの流入を止め、
２分間ｉ型層堆積チャンバー４１８内へＨ₂ガスを流し
続けたのち、不図示のバルブを閉じ、ｉ型層堆積チャン
バー４１８内およびガス配管内を１×１０^-5Ｔｏｒｒま
で真空排気した。

【０１７９】（４）ａ−ＳｉＧｅのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成する際、Ｈｅガス、ＢＦ₃／Ｈｅガス、Ｏ₂／Ｈ
ｅガスを堆積チャンバー導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ₃／Ｈｅガスが５ｓｃｃｍ、Ｏ₂／Ｈ
ｅガスが５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し圧力は２．０Ｔｏｒｒとなるよう
調整した。ＲＦ電力を０．１５Ｗ／ｃｍ³に設定し、グ
ロー放電を生起させ、ｉ型半導体層の表面をｐ型の価電
子制御剤およびｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化しかつバンドギャップを拡大し
て第１のｐ型半導体層ｐ１層（層Ａ）の形成を開始し、
層厚３ｎｍを形成したところでＲＦ電源を切って、グロ
ー放電を止め、第１のｐ型半導体層ｐ１層（層Ａ）１０
５の形成を終えた。他の点は、実施例１２と同様とし
た。本例で作製した光起電力素子は、ＳＣ実１３と称す
る。

【０１８０】（比較例１３−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例３と異なる。また、μｃ−Ｓｉの第
２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。他の点は、実施例１３と同様とした。本例で作製し
た光起電力素子は、ＳＣ比１３−１と称する。以下で
は、実施例１３と比較例１３−１において得られた各６
個の光起電力素子に対して行った評価試験に関して説明
する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ²）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（Ｖ_OC）、短絡
電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表２１は、（ＳＣ比１３−１）の測定値を１．０
として規格化した（ＳＣ実１３）の光電変換効率
（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因
子（Ｆ．Ｆ．）である。

【０１８１】

【表２１】 表２１から、（ＳＣ実１３）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０１８２】（実施例１４） 本例では、ＭＷｉ型層（マイクロ波ＣＶＤ法で形成した
ｉ型半導体層）を構成する材料として、ａ−Ｓｉに代え
てａ−ＳｉＣを用いた点が実施例１２と異なる。以下で
は、ａ−ＳｉＣのＭＷｉ型層の作製方法を、手順にした
がって説明する。 （１）基板４９０の温度が３８０℃になるように基板加
熱用ヒーター４１１を設定し、基板が十分加熱されたと
ころで不図示のバルブを徐々に開いて、ＳｉＨ₄ガス、
ＣＨ₄ガス、Ｈ₂ガスをガス導入管４４９を通じてｉ型層
堆積チャンバー４１８内に流入させた。この時、ＳｉＨ
₄ガスが５０ｓｃｃｍ、ＣＨ₄ガスが３５ｓｃｃｍ、Ｈ2
ガスが１２０ｓｃｃｍとなるように各々の不図示のマス
コントローラーで調整した。ｉ型層堆積チャンバー４１
８内の圧力は、６ｍＴｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。

【０１８３】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ³
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ³に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。不図
示のバルブを閉じて、ｉ型層堆積チャンバー４１８内ヘ
のＳｉＨ₄ガス、ＣＨ₄ガスの流入を止め、２分間ｉ型層
堆積チャンバー４１８内へＨ₂ガスを流し続けたのち、
不図示のバルブを閉じ、ｉ型層堆積チャンバー４１８内
およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【０１８４】（３）ａ−ＳｉＣのｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成する際、Ｈｅガス、ＢＦ₃／Ｈｅガス、ＮＨ₃ガ
スを堆積チャンバーへ導入した。この時、Ｈｅガスが５
０ｓｃｃｍ、ＢＦ₃／Ｈｅガスが５ｓｃｃｍ、ＮＨ₃ガス
が５ｓｃｃｍとなるように不図示のマスフローコントロ
ーラーで調整し、圧力は２．０Ｔｏｒｒとなるよう調整
した。ＲＦ電力を０．１５Ｗ／ｃｍ³に設定し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤およびｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマにさらすことによって、表面近傍のｉ
型半導体層をｐ型化しかつバンドギャップを拡大して第
１のｐ型半導体層ｐ１層（層Ａ）を形成し、層厚３ｎｍ
を形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を
終えた。他の点は、実施例１２と同様とした。本例で作
製した光起電力素子は、ＳＣ実１４と称する。

【０１８５】（比較例１４−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例１４と異なる。また、μｃ−Ｓｉの
第２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。他の点は、実施例１４と同様とした。本例で作製し
た光起電力素子は、ＳＣ比１４−１と称する。以下で
は、実施例１４と比較例１４−１において得られた各６
個の光起電力素子に対して行った評価試験に関して説明
する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ²）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（Ｖ_OC）、短絡
電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表２２は、（ＳＣ比14−１）の測定値を１．０と
して規格化した（ＳＣ実１４）の光電変換効率（η）、
開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．
Ｆ．）である。

【０１８６】

【表２２】 表２２から、（ＳＣ実１４）の光起電力素子の方が、曲
線因子（Ｆ.Ｆ.）が優れ、光電変換効率（η）も優れて
いることが分かった。

【０１８７】（実施例１５） 本例では、実施例１１が光入射側をｐ層として層構成を
基体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ２層（層Ｂ）と
したのに代えて、光入射側をｎ層として層構成を基体／
ｐ層／ｉ層／ｎ１層（層Ａ）／ｎ２層（層Ｂ）とした点
が異なる。以下では、本例の光起電力素子の作製方法
を、手順にしたがって説明する。 （１）ａ−ＳｉのＲＦｐ層１０３を形成するには、Ｈ₂
ガスを堆積チャンバー４１９内にガス導入管４１９を通
して導入し、Ｈ₂ガスが２００ｓｃｃｍになるように不
図示のバルブを開け、不図示のマスコントローラーで調
整した。堆積チャンバー４１９内の圧力が１．１Ｔｏｒ
ｒになるように不図示のコンダクタンスバルブで調整し
た。

【０１８８】（２）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ₂ガス、ＳｉＨ₄／Ｈ₂ガス、ＢＦ₃
／Ｈ₂ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスが０．
５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。ＲＦ電
源４２３の電力を０．１５Ｗ／ｃｍ³に設定し、プラズ
マ形成用カップ４２１にＲＦ電力を導入し、グロー放電
を生起させ、ａ−Ｓｉのｐ型半導体層の形成を開始し、
層厚１０ｎｍのＲＦｐ型層を形成したところでＲＦ電源
を切って、グロー放電を止め、本発明のｐ型層の形成を
終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ₂ガ
スを流し続けたのち、不図示のバルブを閉じてＨ₂の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０１８９】（４）ａ−Ｓｉのｉ型層１０４はマイクロ
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。ｉ型層を作製するには、基板４９０
の温度が３５０℃になるように基板加熱用ヒーター４１
１を設定し、基板が十分加熱されたところで不図示のバ
ルブを徐々に開いて、ＳｉＨ₄ガス、Ｈ₂ガスをガス導入
管４４９を通じてｉ型層堆積チャンバー４１８内に流入
させた。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｈ₂ガス
が１００ｓｃｃｍとなるように各々の不図示のマスコン
トローラーで調整した。ｉ型層堆積チャンバー４１８内
の圧力は、５ｍＴｏｒｒとなるように不図示のコンダク
タンスバルブの開口を調整した。

【０１９０】（５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ
³に設定し、バイアス電極４２８に印加した。その後、
不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ³に
設定し、マイクロ波導入用導波管４２６、及びマイクロ
波導入用窓４２５を通じてｉ型層堆積チャンバー４１８
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッター４２７を開けることでｐ型層上にｉ型層の作製
を開始し、層厚０．１μｍのｉ型層を作製したところで
マイクロ波グロー放電を止め、バイアス電源４２４の出
力を切り、ｉ型層１０４の作製を終えた。不図示のバル
ブを閉じて、ｉ型層堆積チャンバー４１８内へのＳｉＨ
₄ガスの流入を止め、２分間ｉ型層堆積チャンバー４１
８内へＨ₂ガスを流し続けたのち、不図示のバルブを閉
じ、ｉ型層堆積チャンバー４１８内およびガス配管内を
１×１０^-5Ｔｏｒｒまで真空排気した。

【０１９１】（６）ＲＦｎ型層を形成するには、ａ−Ｓ
ｉのｉ型半導体層の表面をｎ型の価電子制御剤およびｉ
型半導体層のバンドギャップを拡大する元素を含むプラ
ズマにさらすことによって、表面近傍のｉ型半導体層を
ｎ型化し、かつバンドギャップを拡大して第１のｎ型半
導体層ｎ１層（層Ａ）１０５を形成するには、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０２及びｎ型層堆積チャンバー４１７内
へゲートバルブ４０７を開けて基板４９０を搬送した。

【０１９２】（７）基板４９０の裏面を基板加熱用ヒー
ター４１０に密着させ加熱し、ｎ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０^-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところでＨｅガス、ＢＦ₃
／Ｈ₂ガス、ＮＯガスを堆積チャンバー４１７内に不図
示のバルブを操作してガス導入管４２９を通して導入し
た。この時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガス
が０．５ｓｃｃｍ、ＮＯガスが０．５ｓｃｃｍとなるよ
うに不図示のマスフローコントローラーで調整し層堆積
チャンバー４１７内の圧力は０．５Ｔｏｒｒとなるよう
に不図示のコンダクタンスバルブの開口を調整した。Ｒ
Ｆ電源４２３の電力を０．０１５Ｗ／ｃｍ³に設定し、
プラズマ形成用カップ４２１にＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｎ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｎ型化しかつバンドギャップを拡大して
第１のｎ型半導体層ｎ１層（層Ａ）を形成を開始し、層
厚３ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、第１のｎ型半導体層ｎ１層（層Ａ）１０５
の形成を終えた。

【０１９３】（８）不図示のバルブを操作して、Ｈｅガ
ス、ＮＯガスの流入を止め、Ｈ₂ガスを５０ｓｃｃｍ、
ＳｉＨ₄ガスを０．５ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスを０．
５ｓｃｃｍ流した。第１のｎ型半導体層ｎ１（層Ａ）層
上にｉ型半導体層の主たる構成元素およびｉ型半導体層
のバンドギャップを拡大する元素を含む第２のｎ型半導
体層ｎ２層（層Ｂ）を順次積層した。この時、層堆積チ
ャンバー４１９内の圧力は２．０Ｔｏｒｒとなるように
不図示のコンダクタンスバルブの開口を調整した。ＲＦ
電源４２３の電力を０．１Ｗ／ｃｍ³に設定し、プラズ
マ形成用カップ４２１にＲＦ電力を導入し、グロー放電
を生起させ、ａ−ＳｉＯのｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｎ型半導体層ｎ２層（層Ｂ）の形成を開始
し、層厚５ｎｍのＲＦｎ型層を形成したところでＲＦ電
源を切って、グロー放電を止め、本発明のｎ型層の形成
を終えた。

【０１９４】（９）不図示のバルブを閉じてｎ型層堆積
チャンバー４１７内へのＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガス
の流入を止め、３分間、ｎ型層堆積チャンバー４１７内
へＨ₂ガスを流し続けたのち、不図示のバルブを閉じて
Ｈ₂の流入も止め、ｎ型層堆積チャンバ４１７内および
ガス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。次
にあらかじめ不図示の真空排気ポンプにより真空引きし
ておいたアンロードチャンバー４０５内へ基板４９０を
搬送し、不図示のリークバルブを開けて、アンロードチ
ャンバー４０５をリークした。 （１０）ｎ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に透明
導電層１０７上に櫛型の穴が開いたマスクを乗せ、Ｃｒ
（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。他の点は、実施例１１と同様
とした。本例で作製した光起電力素子は、ＳＣ実１５と
称する。

【０１９５】（比較例１５−１） 本例では、第１のｎ型半導体層ｎ１層（層Ａ）を形成し
なかった点が実施例１５と異なる。また、μｃ−Ｓｉの
第２のｎ型半導体層ｎ２層（層Ｂ）の膜厚は８ｎｍとし
た。他の点は、実施例１５と同様とした。本例で作製し
た光起電力素子は、ＳＣ比１５−１と称する。以下で
は、実施例１５と比較例１５−１において得られた各６
個の光起電力素子に対して行った評価試験に関して説明
する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ²）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（Ｖ_OC）、短絡
電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表２３は、（ＳＣ比15−１）の測定値を１．０と
して規格化した（ＳＣ実１５）の光電変換効率（η）、
開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．
Ｆ．）である。

【０１９６】

【表２３】 表２３から、（ＳＣ実１５）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。また、基板内
のムラ、バラツキを見るために、ｐ型層上に、２５個の
穴（面積０．２５ｃｍ²）の開いたマスクを乗せ、透明
導電層として、膜厚７０ｎｍのＩＴＯを真空蒸着法で形
成した。表２４は、このような試料に対して、開放電圧
（Ｖ_OC）、曲線因子（Ｆ．Ｆ．）の基板内のムラ、バラ
ツキを調べた結果である。ただし、同一基板における最
大値を１とした。

【０１９７】

【表２４】 表２４から、（ＳＣ実１５）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。さらに、太陽電池
のＶ−Ｉ特性を測定する際、ＡＭ１．５（１００ｍＷ／
ｃｍ²）に青色フィルター（ＨＯＹＡＢ３９０）をかけ
て、光入射側の欠陥密度を強く反映する測定を行った。
表２５は、このような試料に対して、光電変換効率
（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因
子（Ｆ．Ｆ．）を調べた結果である。表中の各値は、
（ＳＣ比15−１）の測定値を１．０として規格化した数
値を示した。

【０１９８】

【表２５】 表２３と表２５を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。この
結果は、青色光のもとでは、ｉ型半導体層の光入射側近
傍で、大部分のフォトキャリアが発生するので、ｐ／ｉ
界面の界面準位が減少したことを示すものと考える。

【０１９９】（実施例１６） 本例では、実施例６と同様に図２に示したトリプルセル
型（ｐｉｎ型の半導体接合を３回積層した構造体からな
るスタックセル型）の光起電力素子を作製した。本例の
光起電力素子の層構成は、基板２０１／裏面電極２０２
／第１のｐｉｎ接合／第２のｐｉｎ接合／第３のｐｉｎ
接合／透明電極２１５／集電電極２１６である。また、
各ｐｉｎ接合は、基板側から以下の層構成とした。以下
に、本例における各ｐｉｎ接合の層構成を示した。第１
のｐｉｎ接合２１７は、裏面電極２０２の側から順に、
ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３／ａ−ＳｉのＲ
Ｆｉ型層２５１／ａ−ＳｉＧｅのＭＷｉ型層（ｉ１層）
２０４／ａ−ＳｉのＲＦｉ型層２６１／ｉ型半導体層
（ＲＦｉ型層２６１）の表面をｐ型の価電子制御剤及び
前記ｉ型半導体層のバンドギャップを拡大する元素を含
むプラズマに曝すことで形成した第１のｐ型半導体層
（ｐ１１層、すなわち層Ａ）２０５／ｐ型の価電子制御
剤及び前記ｉ型半導体層の主たる構成元素を堆積して形
成した第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６、とした。

【０２００】第２のｐｉｎ接合２１８は、第１のｐｉｎ
接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ２
層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧ
ｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型
層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面を
ｐ型の価電子制御剤及び前記ｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤を堆積して形成した第２のｐ型
半導体層（ｐ２２層、すなわち層Ａ）２１０とした。

【０２０１】第３のｐｉｎ接合２１９は、第２のｐｉｎ
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面をｐ型の価電子制
御剤及び前記ｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマに曝すことで形成した第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電
子制御剤を堆積して形成した第２のｐ型半導体層（ｐ３
２層、すなわち層Ｂ）２１４とした。

【０２０２】以下では、本例の光起電力素子の作製方法
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０^-5Ｔｏｒｒになるまで真空排気した。 （２）あらかじめ真空排気ポンプにより真空引きしてお
いた搬送チャンバー及び堆積チャンバー内へゲートバル
ブを開けて搬送した。基板の裏面を基板加熱用ヒーター
に密着させ加熱し、堆積チャンバー内を真空排気ポンプ
により圧力が約１×１０^-5Ｔｏｒｒになるまで真空排気
した。

【０２０３】（３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２
０３の形成 ＲＦｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ₄ガス、ＰＨ₃
／Ｈ₂ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ₄ガスが２ｓ
ｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。

【０２０４】ＲＦ電源の電力を０．００５Ｗ／ｃｍ³に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０３の
形成を終えた。堆積チャンバー内へのＳｉＨ₄ガス、Ｐ
Ｈ₃／Ｈ₂の流入を止め、５分間、堆積室内へＨ₂ガスを
流し続けたのち、Ｈ₂の流入も止め、堆積室内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０２０５】（４）ａ−ＳｉのＲＦｉ型層２５１、ａ−
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０^-5Ｔｏ
ｒｒになるまで真空排気した。

【０２０６】（４−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが４ｓｃｃｍ、Ｈ
₂ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃ
ｍ³に設定し、バイアス電極に印加し、グロー放電を生
起させ、シャッターを開けることでＲＦｎ型層上にｉ型
層の形成を開始し、層厚１０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２５１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０２０７】（４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ₄ガス、
ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ₄ガスが５
０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、Ｈ₂ガスが１
２０ｓｃｃｍとなるように各々マスコントローラーで調
整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ³に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ³に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を形成したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０４の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ₄ガス、ＧｅＨ₄
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
₂ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０^-5Ｔｏｒｒまで
真空排気した。

【０２０８】（４−４）ａ−ＳｉのＲＦｉ型層２６１の
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが２ｓｃｃｍ、Ｈ
₂ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ³
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０２０９】（５）第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガス、ＣＨ₄ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ₄ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。ＲＦ電源の電力を０．１Ｗ
／ｃｍ³に設定し、プラズマ形成用カップにＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化し、かつバンドギ
ャップを拡大して第１のｐ型半導体層（ｐ１１層、すな
わち層Ａ）２０５の形成を開始し、層厚３ｎｍを形成し
たところでＲＦ電源を切って、グロー放電を止め、第１
のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５の形
成を終えた。

【０２１０】（６）第２のｐ型半導体層（ｐ１２層、す
なわち層Ｂ）２０６の形成 バルブを操作して、Ｈｅガス、ＣＨ₄ガスの導入を止
め、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．
２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２
０５の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ１２層、すなわち層Ｂ）２０６を順次
積層した。この時、層堆積チャンバー内の圧力は２．０
Ｔｏｒｒとなるようにコンダクタンスバルブの開口を調
整した。ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、μｃ−Ｓｉの第２のｐ型半導体層（ｐ
１２層、すなわち層Ｂ）２０６の形成を開始し、層厚５
ｎｍのＲＦｐ型層を形成したところでＲＦ電源を切っ
て、グロー放電を止め、第２のｐ型半導体層（ｐ１２
層、すなわち層Ｂ）２０６の形成を終えた。

【０２１１】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ₂ガスを流し続けた
のち、バルブを閉じてＨ₂の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０^-5Ｔｏｒｒまで
真空排気した。上述した工程（３）〜工程（６）によ
り、第１のｐｉｎ接合２１７の形成を終えた。

【０２１２】以下では、第２のｐｉｎ接合２１８を形成
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。基板の
温度が３８０℃になるように基板加熱用ヒーターを設定
し、基板温度が安定したところで、ＳｉＨ₄ガス、ＰＨ₃
／Ｈ₂ガスを堆積チャンバー内にバルブを操作してガス
導入管を通して導入した。この時、ＳｉＨ₄ガスが２ｓ
ｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスが
０．５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、堆積チャンバー内の圧力は１．１Ｔｏｒｒと
なるように調整した。

【０２１３】ＲＦ電源の電力を０．００５Ｗ／ｃｍ³に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ₄ガス、Ｐ
Ｈ₃／Ｈ₂の流入を止め、５分間、堆積室内へＨ₂ガスを
流し続けたのち、Ｈ₂の流入も止め、堆積室内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０２１４】（８）ａ−ＳｉのＲＦｉ型層２５２、ａ−
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０^-5Ｔｏ
ｒｒになるまで真空排気した。

【０２１５】（８−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが４ｓｃｃｍ、Ｈ
₂ガスが１００ｓｃｃｍとなるように各々マスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．８Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。次に、ＲＦ電源を０．００７Ｗ／ｃｍ³
に設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０２１６】（８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ₄ガス、
ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ₄ガスが５
０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、Ｈ₂ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。次に、ＲＦ電源を０．２Ｗ／ｍ³に設定し、バイア
ス電極に印加した。その後、マイクロ波電源の電力を
０．２Ｗ／ｃｍ³に設定し、マイクロ波導入用導波管、
及びマイクロ波導入用窓を通じてｉ型層堆積チャンバー
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッターを開けることでＲＦｉ型層上にＭＷｉ型層の形
成を開始し、層厚０．１μｍのｉ型層を作製したところ
でマイクロ波グロー放電を止め、バイアス電源の出力を
切り、ＭＷｉ型層２０８の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉＨ₄ガス、ＧｅＨ₄
ガスの流入を止め、２分間ｉ型層堆積チャンバー内へＨ
₂ガスを流し続けたのち、バルブを閉じ、ｉ型層堆積チ
ャンバー内およびガス配管内を１×１０^-5Ｔｏｒｒまで
真空排気した。

【０２１７】（８−４）ａ−ＳｉのＲＦｉ型層２６２の
形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管４４９を通じてｉ型層堆積チャン
バー内に流入させた。この時、Ｓｉ₂Ｈ₆ガスが２ｓｃｃ
ｍ、Ｈ₂ガスが８０ｓｃｃｍとなるように各々のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー内の圧
力は、０．７Ｔｏｒｒとなるようにコンダクタンスバル
ブの開口を調整した。次に、ＲＦ電源を０．００７Ｗ／
ｃｍ³に設定し、バイアス電極に印加し、グロー放電を
生起させ、シャッターを開けることでＭＷｉ型層上にＲ
Ｆｉ型層の形成を開始し、層厚２０ｎｍのｉ型層を形成
したところでＲＦグロー放電を止め、ＲＦ電源の出力を
切り、ＲＦｉ型層２６２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ2ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【０２１８】（９）第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガス、ＣＨ₄ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ₄ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は１．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。

【０２１９】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ２１層、すなわち層Ａ）２０９の形成を終えた。

【０２２０】（１０）第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガス、ＣＨ₄ガスの導入を止
め、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．
２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２
０９の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ２２層、すなわち層Ｂ）を順次積層し
た。この時、層堆積チャンバー内の圧力は２．０Ｔｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。

【０２２１】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ２２層、すなわち
層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）２
１０の形成を終えた。

【０２２２】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ₂ガスを流し続けた
のち、バルブを閉じてＨ₂の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０^-5Ｔｏｒｒまで
真空排気した。上述した工程（７）〜工程（１０）によ
り、第２のｐｉｎ接合２１８の形成を終えた。

【０２２３】以下では、第３のｐｉｎ接合２１９を形成
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。

【０２２４】基板４９０の温度が３５０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆積チャンバー
内にバルブを操作してガス導入管４２９を通して導入し
た。この時、ＳｉＨ₄ガスが２ｓｃｃｍ、Ｈ₂ガスが５０
ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスが０．５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、堆積チャンバー
内の圧力は１．１Ｔｏｒｒとなるように調整した。

【０２２５】ＲＦ電源の電力を０．００５Ｗ／ｃｍ³に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ₄ガス、Ｐ
Ｈ₃／Ｈ₂の流入を止め、２分間、堆積室内へＨ₂ガスを
流し続けたのち、Ｈ₂の流入も止め、堆積室内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０２２６】（１２）ａ−ＳｉのＲＦｉ型層２１２の形
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになるま
で真空排気した。

【０２２７】ＲＦｉ型層２１２を形成するには、基板の
温度が２００℃になるように基板加熱用ヒーターを設定
し、基板が十分加熱されたところでバルブを徐々に開い
て、Ｓｉ₂Ｈ₆ガス、Ｈ₂ガスをガス導入管を通じてｉ型
層堆積チャンバー内に流入させた。この時、Ｓｉ₂Ｈ₆ガ
スが２ｓｃｃｍ、Ｈ₂ガスが８０ｓｃｃｍとなるように
各々マスコントローラーで調整した。ｉ型層堆積チャン
バー内の圧力は、０．６Ｔｏｒｒとなるようにコンダク
タンスバルブの開口を調整した。

【０２２８】次に、ＲＦ電源を０．０７Ｗ／ｃｍ³に設
定し、バイアス電極に印加し、グロー放電を生起させ、
シャッターを開けることでＲＦｎ型層２１１上にＲＦｉ
型層の形成を開始し、層厚１２０ｎｍのｉ型層を形成し
たところでＲＦグロー放電を止め、ＲＦ電源の出力を切
り、ＲＦｉ型層２１２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ₂ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【０２２９】（１３）第１のｐ型半導体層（ｐ３１層、
すなわち層Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガス、ＣＨ₄ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ₄ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。

【０２３０】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）２１
３の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ３１層、すなわち層Ａ）２１３の形成を終えた。

【０２３１】（１４）第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガス、ＣＨ₄ガスの導入を止
め、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．
２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ流し
た。第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）２
１３の上にＲＦプラズマＣＶＤ法でμｃ−Ｓｉの第２の
ｐ型半導体層（ｐ３２層、すなわち層Ｂ）を順次積層し
た。この時、層堆積チャンバー内の圧力は２．０Ｔｏｒ
ｒとなるようにコンダクタンスバルブの開口を調整し
た。

【０２３２】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−Ｓｉのｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層（ｐ３２層、すなわち
層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型層
を形成したところでＲＦ電源を切って、グロー放電を止
め、第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）２
１３の形成を終えた。

【０２３３】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガスの流入を止め、３
分間、ｐ型層堆積チャンバー内へＨ₂ガスを流し続けた
のち、バルブを閉じてＨ₂の流入も止め、ｐ型層堆積チ
ャンバー内およびガス配管内を１×１０^-5Ｔｏｒｒまで
真空排気した。上述した工程（１１）〜工程（１４）に
より、第３のｐｉｎ接合２１９の形成を終えた。

【０２３４】（１５）透明導電層２１５および集電電極
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバー４０
５をリークした。次に、ＲＦｐ型層２１４上に、透明導
電層２１５として、層厚７０ｎｍのＩＴＯを真空蒸着法
で真空蒸着した。

【０２３５】次に透明導電層２１２上に櫛型の穴が開い
たマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の
集電電極２１６を真空蒸着法で真空蒸着した。以上で本
例の光起電力素子の形成を終えた。本例で作製した光起
電力素子は、ＳＣ実16と称する。

【０２３６】（比較例１６−１） 本例では、第１のｐ型半導体層（ｐ１１層、ｐ２１層、
ｐ３１層、すなわち層Ａ）を形成しなかった点が実施例
１６と異なる。また、μｃ−Ｓｉの第２のｐ型半導体層
（ｐ１２層、ｐ２２層、ｐ３２層、すなわち層Ｂ）の膜
厚は８ｎｍとした。

【０２３７】他の点は、実施例１６と同様とした。本例
で作製した光起電力素子は、ＳＣ比16−１と称する。以
下では、実施例１６と比較例１６−１において得られた
各６個の光起電力素子に対して行った評価試験に関して
説明する。評価試験として、各光起電力素子をＡＭ１．
５（１００ｍＷ／ｃｍ²）光照射下に設置することでＶ
−Ｉ特性を観測した。その結果から、光起電力／入射光
電力である光電変換効率（η）、開放電圧（Ｖ_OC）、短
絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計
算した。表２６は、（ＳＣ比16−１）の測定値を１．０
として規格化した（ＳＣ実１６）の光電変換効率
（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因
子（Ｆ．Ｆ．）である。

【０２３８】

【表２６】 表２６から、（ＳＣ実１６）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０２３９】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表２７は、このよう
な試料に対して、開放電圧（Ｖ_OC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。

【０２４０】

【表２７】 表２７から、（ＳＣ実１６）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。

【０２４１】（実施例１７） 本例では、実施例１５と同様に、実施例１６が光入射側
をｐ層としてトリプルセル型の光起電力素子を形成した
のに代えて、光入射側をｎ層としてトリプルセル型の光
起電力素子を形成した。他の点は、実施例１６と同様と
した。

【０２４２】本例で作製した光起電力素子は、ＳＣ実17
と称する。 （比較例１７−１） 本例では、第１のｎ型半導体層（ｎ１１層、ｎ２１層、
ｎ３１層、すなわち層Ａ）を形成しなかった点が実施例
１７と異なる。また、μｃ−Ｓｉの第２のｎ型半導体層
（ｎ１２層、ｎ２２層、ｎ３２層、すなわち層Ｂ）の膜
厚は８ｎｍとした。

【０２４３】他の点は、実施例１７と同様とした。本例
で作製した光起電力素子は、ＳＣ比１７−１と称する。
以下では、実施例１７と比較例１７−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表２８は、（ＳＣ比17−１）の測
定値を１．０として規格化した（ＳＣ実17）の光電変換
効率（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲
線因子（Ｆ．Ｆ．）である。

【０２４４】

【表２８】 表２８から、（ＳＣ実１７）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０２４５】また、基板内のムラ、バラツキを見るため
に、ｎ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表２９は、このよう
な試料に対して、開放電圧（Ｖ_OC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。

【０２４６】

【表２９】 表２９から、（ＳＣ実１７）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。

【０２４７】（実施例１８） 本例では、第１のｐ型半導体層（ｐ１１層、ｐ２１層、
ｐ３１層、すなわち層Ａ）を形成する際、以下に示す条
件を変えた点が実施例１６と異なる。 （１）Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを
０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを１ｓｃｃｍ、ＣＨ
₄ガスを０．２５ｓｃｃｍとした。

【０２４８】他の点は、実施例１６と同様とした。本例
で作製した光起電力素子は、ＳＣ実18と称する。この太
陽電池をＳＩＭＳで評価したところ、第１のｐ型半導体
層は、ｉ型半導体層よりも水素含有量が多い事がわかっ
た。以下では、実施例１８と比較例１６−１において得
られた各６個の光起電力素子に対して行った評価試験に
関して説明する。

【０２４９】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３０は、（ＳＣ比１６−１）の
測定値を１．０として規格化した（ＳＣ実１８）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０２５０】

【表３０】 表３０から、（ＳＣ実１８）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０２５１】（実施例１９） 本例では、第１のｐ型半導体層（ｐ１層、すなわち層
Ａ）１０５、及び、第２のｐ型半導体層（ｐ２層、すな
わち層Ｂ）１０６を形成する際、以下に示す条件を代え
た点が実施例１２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）の
形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガ
スが０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが１ｓｃｃｍ、
ＣＨ₄ガスが５ｓｃｃｍとなるように調整し、圧力は
２．０Ｔｏｒｒとなるように調整した。ＲＦ電力を０．
２０Ｗ／ｃｍ³に設定し、グロー放電を生起させ、表面
近傍のｉ型半導体層をｐ型化し、かつバンドギャップを
拡大して第１のｐ型半導体層（ｐ１層、すなわち層Ａ）
１０５を形成を開始し、層厚３ｎｍを形成したところで
ＲＦ電源を切って、グロー放電を止め、ＣＨ₄ガスを止
め、第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０
５の形成を終えた。

【０２５２】（２）第２のｐ型半導体層（ｐ２層、すな
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ³
に下げて設定し、グロー放電を生起させ、μｃ−Ｓｉが
堆積する条件により、第２のｐ型半導体層（ｐ２層、す
なわち層Ｂ）１０６の形成を開始し、層厚５ｎｍのＲＦ
ｐ型層を形成したところでＲＦ電源を切って、グロー放
電を止め、第２のｐ型半導体層（ｐ２層、すなわち層
Ｂ）１０６の形成を終えた。

【０２５３】他の点は、実施例１２と同様とした。本例
で作製した光起電力素子は、ＳＣ実19と称する。以下で
は、実施例１９と比較例１２−１において得られた各６
個の光起電力素子に対して行った評価試験に関して説明
する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ²）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（Ｖ_OC）、短絡
電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表３１は、（ＳＣ比１２−１）の測定値を１．０
として規格化した（ＳＣ実９）の光電変換効率（η）、
開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．
Ｆ．）である。

【０２５４】

【表３１】 表３１から、（ＳＣ実１９）の光起電力素子の方が、開
放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）と曲線因子（Ｆ.
Ｆ.）が優れ、光電変換効率（η）も優れていることが
分かった。

【０２５５】（実施例２０） 本例では、第１のｐ型半導体層（ｐ１層、すなわち層
Ａ）１０５、及び、第２のｐ型半導体層（ｐ２層、すな
わち層Ｂ）１０６を形成する際、以下に示す条件を代え
た点が実施例１２と異なる。 （１）第１のｐ型半導体層（ｐ１層、すなわち層Ａ）の
形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５を
形成する際、Ｈ₂ガスが２００ｓｃｃｍ、ＳｉＨ₄／Ｈ₂
ガスが０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが１ｓｃｃｍ
となるように調整し、圧力は２．０Ｔｏｒｒとなるよう
に調整した。ＲＦ電力を０．１５Ｗ／ｃｍ³に設定し、
グロー放電を生起させ、表面近傍のｉ型半導体層をｐ型
化し、かつバンドギャップを拡大して第１のｐ型半導体
層（ｐ１層、すなわち層Ａ）１０５を形成を開始し、層
厚３ｎｍを形成したところでＲＦ電源を切って、グロー
放電を止め、ＣＨ₄ガスを止め、第１のｐ型半導体層
（ｐ１層、すなわち層Ａ）１０５の形成を終えた。

【０２５６】（２）第２のｐ型半導体層（ｐ２層、すな
わち層Ｂ）１０６の形成 第１のｐ型半導体層（ｐ１層、すなわち層Ａ）１０５の
形成を終え、次にＨ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄／Ｈ
₂ガスが０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが１ｓｃｃ
ｍとなるように調整し、μｃ−Ｓｉが堆積する条件によ
り、第２のｐ型半導体層（ｐ２層、すなわち層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層（ｐ２層、すなわち層Ｂ）１０６の形成を
終えた。

【０２５７】他の点は、実施例１２と同様とした。本例
で作製した光起電力素子は、ＳＣ実２０と称する。以下
では、実施例２０と比較例１２−１において得られた各
６個の光起電力素子に対して行った評価試験に関して説
明する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ²）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（Ｖ_OC）、短絡
電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表３２は、（ＳＣ比１２−１）の測定値を１．０
として規格化した（ＳＣ実２０）の光電変換効率
（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因
子（Ｆ．Ｆ．）である。

【０２５８】

【表３２】 表３２から、（ＳＣ実２０）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０２５９】（実施例２１） 本例では、層Ｂを、ｐ型の価電子制御剤、ｉ型半導体層
のバンドギャップを拡大する元素、及び、ｉ型半導体層
の主たる構成元素を堆積して形成した点が実施例１と異
なる。すなわち、本例では、第２の導電型半導体層であ
るｐ型半導体層が、ｉ型半導体層の表面をｐ型の価電子
制御剤を含むプラズマに曝すことで形成した層Ａと、前
記層Ａの表面上に、ｐ型の価電子制御剤、ｉ型半導体層
のバンドギャップを拡大する元素、及び、ｉ型半導体層
の主たる構成元素を堆積して形成した層Ｂからなる場合
を検討した。

【０２６０】以下では、その作製方法を手順にしたがっ
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ²のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。

【０２６１】（２）堆積装置４００を用いて、基板４９
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ₄ガスボンベ、ＳｉＦ₄ガスボンベ、ＳｉＨ₄
／Ｈ₂（希釈度：１０％）ガスボンベ、ＣＨ₄ガスボン
ベ、Ｃ₂Ｈ₆ガスボンベ、ＧｅＨ₄ガスボンベ、ＧｅＦ₄ガ
スボンベ、Ｓｉ₂Ｈ₆ガスボンベ、ＰＨ₃／Ｈ₂（Ｈ₂で希
釈したＰＨ₃ガス、希釈度：２％）ガスボンベ、ＢＦ₃／
Ｈ₂（希釈度：１％）ガスボンベ、ＢＦ₃／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ₂ガスボンベ、Ｈｅガスボン
ベ、ＮＨ₃ガスボンベ、Ｏ₂／Ｈｅ（希釈度：１％）ガス
ボンベ、ＮＯガスボンベを接続した。

【０２６２】（３）基板４９０をロードチャンバー４０
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０^-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０^-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。

【０２６３】（５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズ
マＣＶＤ法によって形成したｎ型半導体層）を形成する
には、Ｈ₂ガスを堆積チャンバー４１７内にガス導入管
４２９を通して導入し、Ｈ₂ガスが２００ｓｃｃｍにな
るように不図示のバルブを開け、不図示のマスコントロ
ーラーで調整した。堆積チャンバー４１７内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。

【０２６４】（６）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ₄ガス
が２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。

【０２６５】（７）ＲＦ高周波（以下「ＲＦ」と略記す
る）電源４２２の電力を０．００５Ｗ／ｃｍ³に設定
し、プラズマ形成用カップ４２０にＲＦ電力を導入し、
グロー放電を生起させ、基板上にＲＦｎ型層の形成を開
始し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲ
Ｆ電源を切って、グロー放電を止め、ＲＦｎ型層１０３
の形成を終えた。

【０２６６】（８）堆積チャンバー４１７内へのＳｉＨ
₄ガス、ＰＨ₃／Ｈ₂の流入を止め、５分間、堆積室内へ
Ｈ₂ガスを流し続けたのち、Ｈ₂の流入も止め、堆積室内
およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０^-5Ｔｏｒｒになるまで真空排気
した。

【０２６７】（１０）ｉ型層を作製するには、基板４９
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ₄ガス、Ｈ₂ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｈ₂ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー４１８
内の圧力は、５ｍＴｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。 （１１）ＲＦ電源４２４を０．５０Ｗ／ｃｍ³に設定
し、バイアス電極４２８に印加した。その後、不図示の
マイクロ波電源の電力を０．２０Ｗ／ｃｍ³に設定し、
マイクロ波導入用導波管４２６、及びマイクロ波導入用
窓４２５を通じてｉ型層堆積チャンバー４１８内にマイ
クロ波電力導入し、グロー放電を生起させ、シャッター
４２７を開けることでｎ型層上にｉ型層の作製を開始
し、層厚０．１μｍのｉ型層を作製したところでマイク
ロ波グロー放電を止め、バイアス電源４２４の出力を切
り、ｉ型層１０４の作製を終えた。

【０２６８】（１２）不図示のバルブを閉じて、ｉ型層
堆積チャンバー４１８内へのＳｉＨ₄ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ₂ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０^-5Ｔｏｒ
ｒまで真空排気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤を含むプラズマにさらすことによ
って、表面近傍のｉ型半導体層をｐ型化して第１のｐ型
半導体層ｐ１層（層Ａ）１０５を形成した。

【０２６９】まず、あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー４０４及びｐ
型層堆積チャンバー４１９内へゲートバルブ４０８を開
けて基板４９０を搬送した。基板４９０の裏面を基板加
熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チャ
ンバー４１９内を不図示の真空排気ポンプにより圧力が
約１×１０^-5Ｔｏｒｒになるまで真空排気した。

【０２７０】基板４９０の温度が２３０℃になるように
基板加熱用ヒーター４１２を設定し、基板温度が安定し
たところで、Ｈｅガス、ＢＦ₃／Ｈｅガスを堆積チャン
バー４１９内に不図示のバルブを操作してガス導入管４
６９を通して導入した。この時、Ｈｅガスが５０ｓｃｃ
ｍ、ＢＦ₃／Ｈｅガスが５ｓｃｃｍとなるように不図示
のマスフローコントローラーで調整し層堆積チャンバー
４１９内の圧力は２．０Ｔｏｒｒとなるように不図示の
コンダクタンスバルブの開口を調整した。

【０２７１】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
³に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化して第１のｐ型半
導体層ｐ１層（層Ａ）を形成を開始し、層厚３ｎｍを形
成したところでＲＦ電源を切って、グロー放電を止め、
第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終え
た。

【０２７２】（１４）不図示のバルブを操作して、Ｈｅ
ガス、ＢＦ₃／Ｈｅガスの流入を止め、Ｈ₂ガスを５０ｓ
ｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．５ｓｃｃｍ、ＢＦ₃／
Ｈ₂ガスを０．５ｓｃｃｍ、ＣＨ₄ガスを５ｓｃｃｍ流し
た。第１のｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体
層の主たる構成元素およびｉ型半導体層のバンドギャッ
プを拡大する元素を含む第２のｐ型半導体層ｐ２層（層
Ｂ）を順次積層した。この時、ｐ層堆積チャンバー４１
９内の圧力は２．０Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。

【０２７３】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
³に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＣのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層
（層Ｂ）の形成を開始し、層厚５ｎｍのＲＦｐ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
本発明のｐ型層の形成を終えた。

【０２７４】不図示のバルブを閉じてｐ型層堆積チャン
バー４１９内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガス、
ＣＨ₄ガスの流入を止め、３分間、ｐ型層堆積チャンバ
ー４１９内へＨ₂ガスを流し続けたのち、不図示のバル
ブを閉じてＨ₂の流入も止め、ｐ型層堆積チャンバー４
１９内およびガス配管内を１×１０^-5Ｔｏｒｒまで真空
排気した。

【０２７５】（１５）あらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４００ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０
ｎｍ）の各層をこの順で有する櫛形の集電電極１１３を
真空蒸着法で真空蒸着した。

【０２７６】以上で、本例の光起電力素子（ＳＣ実21）
の作製を終えた。 （比較例２１−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例２１と異なる。また、ａ−ＳｉＣの
第２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。

【０２７７】他の点は、実施例２１と同様とした。本例
で作製した光起電力素子は、ＳＣ比２１−１と称する。
以下では、実施例２１と比較例２１−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３３は、（ＳＣ比２１−１）の
測定値を１．０として規格化した（ＳＣ実２１）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０２７８】

【表３３】 表３３から、（ＳＣ実２１）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０２７９】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表３４は、このよう
な試料に対して、開放電圧（Ｖ_OC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。

【０２８０】

【表３４】 表３４から、（ＳＣ実２１）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。

【０２８１】さらに、太陽電池のＶ−Ｉ特性を測定する
際、ＡＭ１．５（１００ｍＷ／ｃｍ²）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表３５は、このような試
料に対して、光電変換効率（η）、開放電圧（Ｖ_OC）、
短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比２１−１）の測定値を
１．０として規格化した数値を示した。

【０２８２】

【表３５】 表３３と表３５を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。

【０２８３】この結果は、青色光のもとでは、ｉ型半導
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考える。 （実施例２２） 本例では、第２のｐ型半導体層ｐ２層（層Ｂ）を形成す
る際、以下に示す条件を変えた点が実施例２１と異な
る。 （１）Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを
０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを１ｓｃｃｍ、ＣＨ
₄ガスを０．２５ｓｃｃｍとした。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ³に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−ＳｉＣになる条件で堆積した。 （３）ＲＦｐ型μｃ−ＳｉＣ層の膜厚を５ｎｍとした。

【０２８４】他の点は、実施例２１と同様とした。本例
で作製した光起電力素子は、ＳＣ実２２と称する。 （比較例２２−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例２２と異なる。また、μｃ−ＳｉＣ
の第２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍと
した。

【０２８５】他の点は、実施例２２と同様とした。本例
で作製した光起電力素子は、ＳＣ比２２−１と称する。
以下では、実施例２２と比較例２２−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３６は、（ＳＣ比２２−１）の
測定値を１．０として規格化した（ＳＣ実２２）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０２８６】

【表３６】 表３６から、（ＳＣ実２２）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０２８７】（実施例３） 本例では、ＭＷｉ型層（マイクロ波ＣＶＤ法で形成した
ｉ型半導体層）を構成する材料として、ａ−Ｓｉに代え
てａ−ＳｉＧｅを用いた点が実施例２１と異なる。以下
では、ａ−ＳｉＧｅのＭＷｉ型層の作製方法を、手順に
したがって説明する。

【０２８８】（１）基板４９０の温度が３８０℃になる
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ₄ガス、ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、ＧｅＨ₄ガスが３
５ｓｃｃｍ、Ｈ₂ガスが１２０ｓｃｃｍとなるように各
々の不図示のマスコントローラーで調整した。ｉ型層堆
積チャンバー４１８内の圧力は、６ｍＴｏｒｒとなるよ
うに不図示のコンダクタンスバルブの開口を調整した。

【０２８９】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ³
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ³に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。

【０２９０】（３）不図示のバルブを閉じて、ｉ型層堆
積チャンバー４１８内へのＳｉＨ₄ガス、ＧｅＨ₄ガスの
流入を止め、２分間ｉ型層堆積チャンバー４１８内へＨ
₂ガスを流し続けたのち、不図示のバルブを閉じ、ｉ型
層堆積チャンバー４１８内およびガス配管内を１×１０
^-5Ｔｏｒｒまで真空排気した。 （４）実施例１と同じ条件でａ−ＳｉＧｅのｉ型半導体
層の表面をｐ型の価電子制御剤を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｐ型化して第
１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する。

【０２９１】（５）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ
₂ガスを０．５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを０．５ｓｃ
ｃｍ、Ｏ₂／Ｈｅガスを０．５ｓｃｃｍ流した。第１の
ｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体層の主たる
構成元素およびｉ型半導体層のバンドギャップを拡大す
る元素を含む第２のｐ型半導体層ｐ２層（層Ｂ）を順次
積層した。この時、ｐ層堆積チャンバー４１９内の圧力
は２．０Ｔｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。

【０２９２】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
³に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＯのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層
（層Ｂ）の形成を開始し、層厚５ｎｍのＲＦｐ型層を形
成したところでＲＦ電源を切って、グロー放電を止め、
本発明のｐ型層の形成を終えた。

【０２９３】（６）不図示のバルブを閉じてｐ型層堆積
チャンバー４１９内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂
ガス、Ｏ₂／Ｈｅガスの流入を止め、３分間、ｐ型層堆
積チャンバー４１９内へＨ₂ガスを流し続けたのち、不
図示のバルブを閉じてＨ₂の流入も止め、ｐ型層堆積チ
ャンバ４１９内およびガス配管内を１×１０^-5Ｔｏｒｒ
まで真空排気した。

【０２９４】他の点は、実施例２１と同様とした。本例
で作製した光起電力素子は、ＳＣ実23と称する。 （比較例２３−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例２３と異なる。また、ａ−ＳｉＯの
第２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。なお、第２のｐ型半導体層ｐ２層（層Ｂ）を形成す
る際には、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガス
を０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを１ｓｃｃｍ、Ｏ
₂／Ｈｅガスを０．２５ｓｃｃｍ流した。

【０２９５】他の点は、実施例２３と同様とした。本例
で作製した光起電力素子は、ＳＣ比２３−１と称する。
以下では、実施例２３と比較例２３−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３７は、（ＳＣ比２３−１）の
測定値を１．０として規格化した（ＳＣ実２３）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０２９６】

【表３７】 表３７から、（ＳＣ実２３）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０２９７】（実施例２４） 本例では、ＭＷｉ型層（マイクロ波ＣＶＤ法で形成した
ｉ型半導体層）を構成する材料として、ａ−Ｓｉに代え
てａ−ＳｉＣを用いた点が実施例２１と異なる。以下で
は、ａ−ＳｉＣのＭＷｉ型層の作製方法を、手順にした
がって説明する。

【０２９８】（１）基板４９０の温度が３８０℃になる
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ₄ガス、ＣＨ₄ガス、Ｈ₂ガスをガス導入管４４９を
通じてｉ型層堆積チャンバー４１８内に流入させた。こ
の時、ＳｉＨ₄ガスが５０ｓｃｃｍ、ＣＨ₄ガスが３５ｓ
ｃｃｍ、Ｈ₂ガスが１２０ｓｃｃｍとなるように各々の
不図示のマスコントローラーで調整した。ｉ型層堆積チ
ャンバー４１８内の圧力は、６ｍＴｏｒｒとなるように
不図示のコンダクタンスバルブの開口を調整した。

【０２９９】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ³
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ³に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。

【０３００】不図示のバルブを閉じて、ｉ型層堆積チャ
ンバー４１８内ヘのＳｉＨ₄ガス、ＣＨ₄ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ₂ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０^-5Ｔｏｒ
ｒまで真空排気した。 （３）ｉ型半導体層の主たる構成元素およびｉ型半導体
層のバンドギャップを拡大する元素を含む第２のｐ型半
導体層ｐ２層（層Ｂ）を形成する際、Ｈ₂ガスを５０ｓ
ｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．２５ｓｃｃｍ、ＢＦ₃
／Ｈ₂ガスを１ｓｃｃｍ、ＮＨ₃ガスを０．１ｓｃｃｍ流
し、ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ³に設定
し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法でａ
−ＳｉＮになる条件で堆積した。この時、堆積チャンバ
ー４１９内の圧力は２．０Ｔｏｒｒとなるように不図示
のコンダクタンスバルブの開口を調整した。ＲＦｐ型ａ
−ＳｉＮの形成を開始し、層厚５ｎｍを形成した。

【０３０１】他の点は、実施例２１と同様とした。本例
で作製した光起電力素子は、ＳＣ実２４と称する。 （比較例２４−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例４と異なる。また、ａ−ＳｉＮの第
２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。

【０３０２】他の点は、実施例２４と同様とした。本例
で作製した光起電力素子は、ＳＣ比２４−１と称する。
以下では、実施例２４と比較例２４−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３８は、（ＳＣ比２４−１）の
測定値を１．０として規格化した（ＳＣ実２４）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０３０３】

【表３８】 表３８から、（ＳＣ実２４）の光起電力素子の方が、開
放電圧（Ｖ_OC）が優れ、光電変換効率（η）も優れてい
ることが分かった。

【０３０４】（実施例２５） 本例では、実施例２１が光入射側をｐ層として層構成を
基体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ２層（層Ｂ）と
したのに代えて、光入射側をｎ層として層構成を基体／
ｐ層／ｉ層／ｎ１層（層Ａ）／ｎ２層（層Ｂ）とした点
が異なる。以下では、本例の光起電力素子の作製方法
を、手順にしたがって説明する。

【０３０５】（１）ａ−ＳｉのＲＦｐ層１０３を形成す
るには、Ｈ₂ガスを堆積チャンバー４１９内にガス導入
管４１９を通して導入し、Ｈ₂ガスが２００ｓｃｃｍに
なるように不図示のバルブを開け、不図示のマスコント
ローラーで調整した。堆積チャンバー４１９内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。

【０３０６】（２）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ₂ガス、ＳｉＨ₄／Ｈ₂ガス、ＢＦ₃
／Ｈ₂ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスが０．
５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。

【０３０７】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
³に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−Ｓｉのｐ型半導体
層の形成を開始し、層厚１０ｎｍのＲＦｐ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ₂ガ
スを流し続けたのち、不図示のバルブを閉じてＨ₂の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０３０８】（４）ａ−Ｓｉのｉ型層１０４はマイクロ
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。

【０３０９】ｉ型層を作製するには、基板４９０の温度
が３５０℃になるように基板加熱用ヒーター４１１を設
定し、基板が十分加熱されたところで不図示のバルブを
徐々に開いて、ＳｉＨ₄ガス、Ｈ₂ガスをガス導入管４４
９を通じてｉ型層堆積チャンバー４１８内に流入させ
た。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｈ₂ガスが１
００ｓｃｃｍとなるように各々の不図示のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー４１８内の圧
力は、５ｍＴｏｒｒとなるように不図示のコンダクタン
スバルブの開口を調整した。

【０３１０】（５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ
³に設定し、バイアス電極４２８に印加した。その後、
不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ³に
設定し、マイクロ波導入用導波管４２６、及びマイクロ
波導入用窓４２５を通じてｉ型層堆積チャンバー４１８
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッター４２７を開けることでｐ型層上にｉ型層の作製
を開始し、層厚０．１μｍのｉ型層を作製したところで
マイクロ波グロー放電を止め、バイアス電源４２４の出
力を切り、ｉ型層１０４の作製を終えた。

【０３１１】不図示のバルブを閉じて、ｉ型層堆積チャ
ンバー４１８内へのＳｉＨ₄ガスの流入を止め、２分間
ｉ型層堆積チャンバー４１８内へＨ₂ガスを流し続けた
のち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４
１８内およびガス配管内を１×１０^-5Ｔｏｒｒまで真空
排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤を含むプラズマにさら
すことによって、表面近傍のｉ型半導体層をｎ型化して
第１のｎ型半導体層ｎ１層（層Ａ）１０５を形成するに
は、あらかじめ不図示の真空排気ポンプにより真空引き
しておいた搬送チャンバー４０２及びｎ型層堆積チャン
バー４１７内へゲートバルブ４０７を開けて基板４９０
を搬送した。

【０３１２】（７）基板４９０の裏面を基板加熱用ヒー
ター４１０に密着させ加熱し、ｎ型層堆積チャンバー４
１９内を不図示の真空排気ポンプにより圧力が約１×１
０^-5Ｔｏｒｒになるまで真空排気した。基板４９０の温
度が２３０℃になるように基板加熱用ヒーター４１２を
設定し、基板温度が安定したところでＨｅガス、ＳｉＨ
₄ガス、ＰＨ₃／Ｈ₂ガスを堆積チャンバー４１７内に不
図示のバルブを操作してガス導入管４２９を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し層堆積チャンバー４１７内の圧力
は０．５Ｔｏｒｒとなるように不図示のコンダクタンス
バルブの開口を調整した。

【０３１３】ＲＦ電源４２３の電力を０．０１５Ｗ／ｃ
ｍ³に設定し、プラズマ形成用カップ４２１にＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｎ型の価電子制御剤を含むプラズマにさらすことによ
って、表面近傍のｉ型半導体層をｎ型化して第１のｎ型
半導体層ｎ１層（層Ａ）を形成を開始し、層厚３ｎｍを
形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｎ型半導体層ｎ１層１０５の形成を終えた。

【０３１４】（８）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄ガス
を０．５ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスを０．５ｓｃｃｍ、
Ｏ₂／Ｈｅガスを５ｓｃｃｍ流した。第１のｎ型半導体
層ｎ１層（層Ａ）上にｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｎ型半導体層ｎ２層（層Ｂ）を順次積層した。
この時、層堆積チャンバー４１９内の圧力は２．０Ｔｏ
ｒｒとなるように不図示のコンダクタンスバルブの開口
を調整した。

【０３１５】ＲＦ電源４２３の電力を０．１Ｗ／ｃｍ³
に設定し、プラズマ形成用カップ４２１にＲＦ電力を導
入し、グロー放電を生起させ、ａ−ＳｉＯのｉ型半導体
層の主たる構成元素およびｉ型半導体層のバンドギャッ
プを拡大する元素を含む第２のｎ型半導体層ｎ２層（層
Ｂ）の形成を開始し、層厚５ｎｍのＲＦｎ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｎ型層の形成を終えた。

【０３１６】（９）不図示のバルブを閉じてｎ型層堆積
チャンバー４１７内へのＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガ
ス、Ｏ₂／Ｈｅガスの流入を止め、３分間、ｎ型層堆積
チャンバー４１７内へＨ₂ガスを流し続けたのち、不図
示のバルブを閉じてＨ₂の流入も止め、ｎ型層堆積チャ
ンバ４１７内およびガス配管内を１×１０^-5Ｔｏｒｒま
で真空排気した。次にあらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へ基板４９０を搬送し、不図示のリークバルブを開
けて、アンロードチャンバー４０５をリークした。

【０３１７】（１０）ｎ型層上に、透明導電層１０７と
して、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着し
た。次に透明導電層１０７上に櫛型の穴が開いたマスク
を乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００ｎｍ）／
Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の集電電
極１１３を真空蒸着法で真空蒸着した。他の点は、実施
例２１と同様とした。

【０３１８】本例で作製した光起電力素子は、ＳＣ実２
５と称する。 （比較例２５−１） 本例では、第１のｎ型半導体層ｎ１層（層Ａ）を形成し
なかった点が実施例２５と異なる。また、ａ−ＳｉＯの
第２のｎ型半導体層ｎ２層（層Ｂ）の膜厚は８ｎｍとし
た。

【０３１９】他の点は、実施例２５と同様とした。本例
で作製した光起電力素子は、ＳＣ比２５−１と称する。
以下では、実施例２５と比較例２５−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表３９は、（ＳＣ比２５−１）の
測定値を１．０として規格化した（ＳＣ実２５）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０３２０】

【表３９】 表３９から、（ＳＣ実２５）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０３２１】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４０は、このよう
な試料に対して、開放電圧（Ｖ_OC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。

【０３２２】

【表４０】 表４０から、（ＳＣ実２５）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。

【０３２３】さらに、太陽電池のＶ−Ｉ特性を測定する
際、ＡＭ１．５（１００ｍＷ／ｃｍ²）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表４１は、このような試
料に対して、光電変換効率（η）、開放電圧（Ｖ_OC）、
短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比２５−１）の測定値を
１．０として規格化した数値を示した。

【０３２４】

【表４１】 表３９と表４１を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。

【０３２５】この結果は、青色光のもとでは、ｉ型半導
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考えた。 （実施例２６） 本例では、図２に示したトリプルセル型（ｐｉｎ型の半
導体接合を３回積層した構造体からなるスタックセル
型）の光起電力素子を作製した。

【０３２６】本例の光起電力素子の層構成は、基板２０
１／裏面電極２０２／第１のｐｉｎ接合／第２のｐｉｎ
接合／第３のｐｉｎ接合／透明電極２１５／集電電極２
１６である。また、各ｐｉｎ接合は、基板側から以下の
層構成とした。以下に、本例における各ｐｉｎ接合の層
構成を示した。第１のｐｉｎ接合２１７は、裏面電極２
０２の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ１層）２
０３／ａ−ＳｉのＲＦｉ型層２５１／ａ−ＳｉＧｅのＭ
Ｗｉ型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ型層２６
１／ｉ型半導体層（ＲＦｉ型層２６１）の表面をｐ型の
価電子制御剤を含むプラズマに曝すことで形成した第１
のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５／ｐ
型の価電子制御剤、ｉ型半導体層のバンドギャップを拡
大する元素、及び、ｉ型半導体層の主たる構成元素を堆
積して形成した第２のｐ型半導体層（ｐ１２層、すなわ
ち層Ｂ）２０６、とした。第２のｐｉｎ接合２１８は、
第１のｐｉｎ接合２１７の側から順に、ａ−ＳｉのＲＦ
ｎ型層（ｎ２層）２０７／ａ−ＳｉのＲＦｉ型層２５２
／ａ−ＳｉＧｅのＭＷｉ型層（ｉ２層）２０８／ａ−Ｓ
ｉのＲＦｉ型層２６２／ｉ型半導体層（ＲＦｉ型層２６
２）の表面をｐ型の価電子制御剤を含むプラズマに曝す
ことで形成した第１のｐ型半導体層（ｐ２１層、すなわ
ち層Ａ）２０９／ｐ型の価電子制御剤、ｉ型半導体層の
バンドギャップを拡大する元素、及び、ｉ型半導体層の
主たる構成元素を堆積して形成した第２のｐ型半導体層
（ｐ２２層、すなわち層Ｂ）２１０、とした。

【０３２７】第３のｐｉｎ接合２１９は、第２のｐｉｎ
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面をｐ型の価電子制
御剤を含むプラズマに曝すことで形成した第１のｐ型半
導体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電
子制御剤、ｉ型半導体層のバンドギャップを拡大する元
素、及び、ｉ型半導体層の主たる構成元素を堆積して形
成した第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）
２１４、とした。

【０３２８】以下では、本例の光起電力素子の作製方法
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例１と同様な方法により準備された基板をロ
ードチャンバー内の基板搬送用レール上に配置し、真空
排気ポンプによりロードチャンバー内を圧力が約１×１
０^-5Ｔｏｒｒになるまで真空排気した。

【０３２９】（２）あらかじめ真空排気ポンプにより真
空引きしておいた搬送チャンバー及び堆積チャンバー内
へゲートバルブを開けて搬送した。基板の裏面を基板加
熱用ヒーターに密着させ加熱し、堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成 ＲＦｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。

【０３３０】基板の温度が３８０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ₄ガスが２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、Ｐ
Ｈ₃／Ｈ₂ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。

【０３３１】ＲＦ電源の電力を０．００５Ｗ／ｃｍ³に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０３の
形成を終えた。堆積チャンバー内へのＳｉＨ₄ガス、Ｐ
Ｈ₃／Ｈ₂の流入を止め、５分間、堆積室チャンバー内へ
Ｈ₂ガスを流し続けたのち、Ｈ₂の流入も止め、堆積室内
およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【０３３２】（４）ａ−ＳｉのＲＦｉ型層２５１、ａ−
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０^-5Ｔｏ
ｒｒになるまで真空排気した。

【０３３３】（４−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが４ｓｃｃｍ、Ｈ
₂ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。

【０３３４】次に、ＲＦ電源を０．００７Ｗ／ｃｍ³に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を形成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５１の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０３３５】（４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ₄ガス、
ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ₄ガスが５
０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、Ｈ₂ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。

【０３３６】次に、ＲＦ電源を０．２Ｗ／ｍ³に設定
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ³に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を形成し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０４の形成を終えた。

【０３３７】バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉＨ₄ガス、ＧｅＨ₄ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ₂ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０^-5Ｔｏｒｒまで真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが２ｓｃｃｍ、Ｈ
₂ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。

【０３３８】次に、ＲＦ電源を０．００７Ｗ／ｃｍ³に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０３３９】（５）第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管４６９を通して導入し
た。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅガ
スが５ｓｃｃｍとなるようにマスフローコントローラー
で調整し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒ
となるようにコンダクタンスバルブの開口を調整した。

【０３４０】ＲＦ電源の電力を０．１Ｗ／ｃｍ³に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化して第１のｐ型半導体層（ｐ１１
層、すなわち層Ａ）２０５の形成を開始し、層厚３ｎｍ
を形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２
０５の形成を終えた。

【０３４１】（６）第２のｐ型半導体層（ｐ１２層、す
なわち層Ｂ）２０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ₂ガスを
５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．２５ｓｃｃｍ、
ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ、ＣＨ₄ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。

【０３４２】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ１２層、すなわ
ち層Ｂ）２０６の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成を終えた。

【０３４３】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガス、ＣＨ₄ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ₂ガス
を流し続けたのち、バルブを閉じてＨ₂の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０^-5
Ｔｏｒｒまで真空排気した。上述した工程（３）〜工程
（６）により、第１のｐｉｎ接合２１７の形成を終え
た。

【０３４４】以下では、第２のｐｉｎ接合２１８を形成
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。

【０３４５】基板の温度が３８０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆積チャンバー内にバ
ルブを操作してガス導入管４２９を通して導入した。こ
の時、ＳｉＨ₄ガスが２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃ
ｍ、ＰＨ₃／Ｈ₂ガスが０．５ｓｃｃｍとなるようにマス
フローコントローラーで調整し、堆積チャンバー内の圧
力は１．１Ｔｏｒｒとなるように調整した。

【０３４６】ＲＦ電源の電力を０．００５Ｗ／ｃｍ³に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ₄ガス、Ｐ
Ｈ₃／Ｈ₂の流入を止め、５分間、堆積室内へＨ₂ガスを
流し続けたのち、Ｈ₂の流入も止め、堆積室内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０３４７】（８）ａ−ＳｉのＲＦｉ型層２５２、ａ−
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０^-5Ｔｏ
ｒｒになるまで真空排気した。

【０３４８】（８−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが４ｓｃｃｍ、Ｈ
₂ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。

【０３４９】次に、ＲＦ電源を０．００７Ｗ／ｃｍ³に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０３５０】（８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ₄ガス、
ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ₄ガスが５
０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、Ｈ₂ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。

【０３５１】次に、ＲＦ電源を０．２Ｗ／ｍ³に設定
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ³に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を作製し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０８の形成を終えた。

【０３５２】バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉＨ₄ガス、ＧｅＨ₄ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ₂ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０^-5Ｔｏｒｒまで真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが２ｓｃｃｍ、Ｈ
₂ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。

【０３５３】次に、ＲＦ電源を０．００７Ｗ／ｃｍ³に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０３５４】（９）第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は１．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。

【０３５５】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化して第１のｐ型半導体層（ｐ２
１層、すなわち層Ａ）２０９の形成を開始し、層厚３ｎ
ｍを形成したところでＲＦ電源を切って、グロー放電を
止め、第１のｐ型半導体層（ｐ２１層）２０９の形成を
終えた。

【０３５６】（１０）第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ₂ガスを
５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．２５ｓｃｃｍ、
ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ、ＣＨ₄ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の上に、ＲＦプラズマＣＶＤ法でμ
ｃ−ＳｉＣからなり、ｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）を順
次積層した。この時、層堆積チャンバー内の圧力は２．
０Ｔｏｒｒとなるようにコンダクタンスバルブの開口を
調整した。

【０３５７】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ２２層、すなわ
ち層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）
２１０の形成を終えた。

【０３５８】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガス、ＣＨ₄ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ₂ガス
を流し続けたのち、バルブを閉じてＨ₂の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０^-5
Ｔｏｒｒまで真空排気した。上述した工程（７）〜工程
（１０）により、第２のｐｉｎ接合２１８の形成を終え
た。

【０３５９】以下では、第３のｐｉｎ接合２１９を形成
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。

【０３６０】基板の温度が３５０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ₄ガスが２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、Ｐ
Ｈ₃／Ｈ₂ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。

【０３６１】ＲＦ電源の電力を０．００５Ｗ／ｃｍ³に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ₄ガス、Ｐ
Ｈ₃／Ｈ₂の流入を止め、２分間、堆積室内へＨ₂ガスを
流し続けたのち、Ｈ₂の流入も止め、堆積室内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０３６２】（１２）ａ−ＳｉのＲＦｉ型層２１２の形
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになるま
で真空排気した。

【０３６３】ＲＦｉ型層２１２を形成するには、基板の
温度が２００℃になるように基板加熱用ヒーターを設定
し、基板が十分加熱されたところでバルブを徐々に開い
て、Ｓｉ₂Ｈ₆ガス、Ｈ₂ガスをガス導入管を通じてｉ型
層堆積チャンバー内に流入させた。この時、Ｓｉ₂Ｈ₆ガ
スが２ｓｃｃｍ、Ｈ₂ガスが８０ｓｃｃｍとなるように
各々のマスコントローラーで調整した。ｉ型層堆積チャ
ンバー内の圧力は、０．６Ｔｏｒｒとなるようにコンダ
クタンスバルブの開口を調整した。

【０３６４】次に、ＲＦ電源を０．０７Ｗ／ｃｍ³に設
定し、バイアス電極に印加し、グロー放電を生起させ、
シャッターを開けることでＲＦｎ型層２１１上にＲＦｉ
型層の形成を開始し、層厚１２０ｎｍのｉ型層を形成し
たところでＲＦグロー放電を止め、ＲＦ電源の出力を切
り、ＲＦｉ型層２１２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ₂ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【０３６５】（１３）第１のｐ型半導体層（ｐ３１層、
すなわち層Ａ）２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガスを堆積チャンバー内
にバルブを操作してガス導入管を通して導入した。この
時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅガスが５ｓ
ｃｃｍとなるようにマスフローコントローラーで調整
し、層堆積チャンバー内の圧力は２．０Ｔｏｒｒとなる
ようにコンダクタンスバルブの開口を調整した。

【０３６６】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化して第１のｐ型半導体層（ｐ３
１層、すなわち層Ａ）２１３の形成を開始し、層厚３ｎ
ｍを形成したところでＲＦ電源を切って、グロー放電を
止め、第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）
２１３の形成を終えた。

【０３６７】（１４）第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ₂ガスを
５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．２５ｓｃｃｍ、
ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ、ＣＨ₄ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ３１層、す
なわち層Ａ）２１３の上に、ＲＦプラズマＣＶＤ法でμ
ｃ−ＳｉＣからなり、ｉ型半導体層の主たる構成元素お
よびｉ型半導体層のバンドギャップを拡大する元素を含
む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）を順
次積層した。この時、層堆積チャンバー内の圧力は２．
０Ｔｏｒｒとなるようにコンダクタンスバルブの開口を
調整した。

【０３６８】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ３２層、すなわ
ち層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ３２層）２１３の形成を
終えた。

【０３６９】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガス、ＣＨ₄ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ₂ガス
を流し続けたのち、バルブを閉じてＨ₂の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０^-5
Ｔｏｒｒまで真空排気した。上述した工程（１１）〜工
程（１４）により、第３のｐｉｎ接合２１９の形成を終
えた。

【０３７０】（１５）透明導電層２１５および集電電極
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。

【０３７１】次に透明導電層２１２上に櫛型の穴が開い
たマスクを乗せ、Ｃｒ（４００ｎｍ）／Ａｇ（１０００
ｎｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形
の集電電極２１６を真空蒸着法で真空蒸着した。以上で
本例の光起電力素子の形成を終えた。本例で作製した光
起電力素子は、ＳＣ実２６と称する。

【０３７２】（比較例２６−１） 本例では、第１のｐ型半導体層（ｐ１１層、ｐ２１層、
ｐ３１層、すなわち層Ａ）を形成しなかった点が実施例
２６と異なる。また、μｃ−ＳｉＣの第２のｐ型半導体
層（ｐ１２層、ｐ２２層、ｐ３２層、すなわち層Ｂ）の
膜厚は８ｎｍとした。

【０３７３】他の点は、実施例２６と同様とした。本例
で作製した光起電力素子は、ＳＣ比２６−１と称する。
以下では、実施例２６と比較例２６−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４２は、（ＳＣ比２６−１）の
測定値を１．０として規格化した（ＳＣ実２６）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０３７４】

【表４２】 表４２から、（ＳＣ実２６）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０３７５】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４３は、このよう
な試料に対して、開放電圧（Ｖ_OC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。

【０３７６】

【表４３】 表４３から、（ＳＣ実２６）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。

【０３７７】（実施例２７） 本例では、実施例２５と同様に、実施例２６が光入射側
をｐ層としてトリプルセル型の光起電力素子を形成した
のに代えて、光入射側をｎ層としてトリプルセル型の光
起電力素子を形成した点が異なる。他の点は、実施例２
６と同様とした。

【０３７８】以下では、本例の光起電力素子の作製方法
における、ｎ型層の形成について説明する。 （１）ａ−Ｓｉのｉ型半導体層（ＲＦｉ型層２６１、Ｒ
Ｆｉ型層２６２、ｉ３層）の表面を、ｎ型の価電子制御
剤を含むプラズマに曝すことで、表面近傍のｉ型半導体
層をｎ型化し、第１のｎ型半導体層（ｎ１１層、ｎ２１
層、ｎ３１層、すなわち層Ａ）を層厚３ｎｍ形成した。

【０３７９】（２）前記第１のｎ型半導体層（ｎ１１
層、ｎ２１層、ｎ３１層、すなわち層Ａ）の表面上に、
ｎ型の価電子制御剤、ｉ型半導体層のバンドギャップを
拡大する元素、ｉ型半導体層の主たる構成元素を堆積し
て、第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２
層、すなわち層Ｂ）を層厚５ｎｍ形成した。本例で作製
した光起電力素子は、ＳＣ実２７と称する。

【０３８０】（比較例２７−１） 本例では、第１のｎ型半導体層（ｎ１１層、ｎ２１層、
ｎ３１層、すなわち層Ａ）を形成しなかった点が実施例
７と異なる。また、ａ−ＳｉＯの第２のｎ型半導体層
（ｎ１２層、ｎ２２層、ｎ３２層、すなわち層Ｂ）の膜
厚は８ｎｍとした。

【０３８１】他の点は、実施例２７と同様とした。本例
で作製した光起電力素子は、ＳＣ比２７−１と称する。
以下では、実施例２７と比較例２７−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４４は、（ＳＣ比２７−１）の
測定値を１．０として規格化した（ＳＣ実２７）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０３８２】

【表４４】 表４４から、（ＳＣ実２７）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０３８３】また、基板内のムラ、バラツキを見るため
に、ｎ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４５は、このよう
な試料に対して、開放電圧（Ｖ_OC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。

【０３８４】

【表４５】 表４５から、（ＳＣ実２７）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。

【０３８５】（実施例２８） 本例では、第１のｐ型半導体層（ｐ１１層、ｐ２１層、
ｐ３１層、すなわち層Ａ）を形成する際、以下に示す条
件を代えた点が実施例２６と異なる。 （１）Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを
０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを１ｓｃｃｍとし
た。

【０３８６】他の点は、実施例２６と同様とした。本例
で作製した光起電力素子は、ＳＣ実２８と称する。この
太陽電池をＳＩＭＳで評価したところ、第１のｐ型半導
体層（すなわち層Ａ）は、ｉ型半導体層よりも水素含有
量が多い事がわかった。以下では、実施例２８と比較例
２６−１において得られた各６個の光起電力素子に対し
て行った評価試験に関して説明する。

【０３８７】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４６は、（ＳＣ比２６−１）の
測定値を１．０として規格化した（ＳＣ実２８）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０３８８】

【表４６】 表４６から、（ＳＣ実２８）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０３８９】（実施例２９） 本例では、層Ａを、ｉ型半導体層の表面をｐ型の価電子
制御剤及びｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマに曝すことで形成し、かつ、層Ｂを、
ｐ型の価電子制御剤、ｉ型半導体層のバンドギャップを
拡大する元素、及び、ｉ型半導体層の主たる構成元素を
堆積して形成した点が実施例１と異なる。

【０３９０】すなわち、本例では、第２の導電型半導体
層であるｐ型半導体層が、ｉ型半導体層の表面をｐ型の
価電子制御剤及びｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマに曝すことで形成した層Ａと、
前記層Ａの表面上に、ｐ型の価電子制御剤、ｉ型半導体
層のバンドギャップを拡大する元素、及び、ｉ型半導体
層の主たる構成元素を堆積して形成した層Ｂからなる場
合を検討した。

【０３９１】以下では、その作製方法を手順にしたがっ
て説明する。 （１）厚さ０．５ｍｍ、５０×５０ｍｍ²のステンレス
製の支持体１０１を、アセトンとイソプロパノールで超
音波洗浄し、これを温風乾燥した。その後、スパッタリ
ング法を用いて室温でステンレス性の支持体１０１表面
上に層厚０．３μｍのＡｇの光反射層とその上に３５０
℃で層厚１．０μｍのＺｎＯの反射増加層を形成し、裏
面電極１０２とした。これらの工程を経たものを基板４
９０とした。

【０３９２】（２）堆積装置４００を用いて、基板４９
０上に各半導体層を形成した。堆積装置４００は、マイ
クロ波プラズマＣＶＤ法とＲＦプラズマＣＶＤ法の両方
を実施することができる。この堆積装置には、不図示の
原料ガスボンベがガス導入管を通して接続されている。
原料ガスボンベはいずれも超高純度に精製されたもの
で、ＳｉＨ₄ガスボンベ、ＳｉＦ₄ガスボンベ、ＳｉＨ₄
／Ｈ₂（希釈度：１０％）ガスボンベ、ＣＨ₄ガスボン
ベ、Ｃ₂Ｈ₆ガスボンベ、ＧｅＨ₄ガスボンベ、ＧｅＦ₄ガ
スボンベ、Ｓｉ₂Ｈ₆ガスボンベ、ＰＨ₃／Ｈ₂（Ｈ₂で希
釈したＰＨ₃ガス、希釈度：２％）ガスボンベ、ＢＦ₃／
Ｈ₂（希釈度：１％）ガスボンベ、ＢＦ₃／Ｈｅ（希釈
度：１％）ガスボンベ、Ｈ₂ガスボンベ、Ｈｅガスボン
ベ、ＮＨ₃ガスボンベ、Ｏ₂／Ｈｅ（希釈度：１％）ガス
ボンベ、ＮＯガスボンベを接続した。

【０３９３】（３）基板４９０をロードチャンバー４０
１内の基板搬送用レール４１３上に配置し、不図示の真
空排気ポンプによりロードチャンバー４０１内を圧力が
約１×１０^-5Ｔｏｒｒになるまで真空排気した。 （４）あらかじめ不図示の真空排気ポンプにより真空引
きしておいた搬送チャンバー４０２及び堆積チャンバー
４１７内へゲートバルブ４０６を開けて搬送した。基板
４９０の裏面を基板加熱用ヒーター４１０に密着させ加
熱し、堆積チャンバー４１７内を不図示の真空排気ポン
プにより圧力が約１×１０^-5Ｔｏｒｒになるまで真空排
気した。以上のようにして成膜の準備が完了した。

【０３９４】（５）ａ−ＳｉのＲＦｎ型層（ＲＦプラズ
マＣＶＤ法によって形成したｎ型半導体層）を形成する
には、Ｈ₂ガスを堆積チャンバー４１７内にガス導入管
４２９を通して導入し、Ｈ₂ガスが２００ｓｃｃｍにな
るように不図示のバルブを開け、不図示のマスコントロ
ーラーで調整した。堆積チャンバー４１７内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。

【０３９５】（６）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１０を設定し、基板温度が
安定したところで、ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆
積チャンバー４１７内に不図示のバルブを操作してガス
導入管４２９を通して導入した。この時、ＳｉＨ₄ガス
が２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガ
スが０．５ｓｃｃｍとなるように不図示のマスフローコ
ントローラーで調整し、堆積チャンバー４１７内の圧力
は１．１Ｔｏｒｒとなるように調整した。

【０３９６】（７）ＲＦ高周波（以下「ＲＦ」と略記す
る）電源４２２の電力を０．００５Ｗ／ｃｍ³に設定
し、プラズマ形成用カップ４２０にＲＦ電力を導入し、
グロー放電を生起させ、基板上にＲＦｎ型層の形成を開
始し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲ
Ｆ電源を切って、グロー放電を止め、ＲＦｎ型層１０３
の形成を終えた。

【０３９７】（８）堆積チャンバー４１７内へのＳｉＨ
₄ガス、ＰＨ₃／Ｈ₂の流入を止め、５分間、堆積室内へ
Ｈ₂ガスを流し続けたのち、Ｈ₂の流入も止め、堆積室内
およびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。 （９）ａ−Ｓｉのｉ型層１０４はマイクロ波プラズマＣ
ＶＤ法によって形成した。まず、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０３及びｉ型層堆積チャンバー４１８内へゲートバル
ブ４０７を開けて基板４９０を搬送した。基板４９０の
裏面を基板加熱用ヒーター４１１に密着させ加熱し、ｉ
型層堆積チャンバー４１８内を不図示の真空排気ポンプ
により圧力が約１×１０^-5Ｔｏｒｒになるまで真空排気
した。

【０３９８】（１０）ｉ型層を作製するには、基板４９
０の温度が３５０℃になるように基板加熱用ヒーター４
１１を設定し、基板が十分加熱されたところで不図示の
バルブを徐々に開いて、ＳｉＨ₄ガス、Ｈ₂ガスをガス導
入管４４９を通じてｉ型層堆積チャンバー４１８内に流
入させた。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｈ₂ガ
スが１００ｓｃｃｍとなるように各々の不図示のマスコ
ントローラーで調整した。ｉ型層堆積チャンバー４１８
内の圧力は、５ｍＴｏｒｒとなるように不図示のコンダ
クタンスバルブの開口を調整した。

【０３９９】（１１）ＲＦ電源４２４を０．５０Ｗ／ｃ
ｍ³に設定し、バイアス電極４２８に印加した。その
後、不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ
³に設定し、マイクロ波導入用導波管４２６、及びマイ
クロ波導入用窓４２５を通じてｉ型層堆積チャンバー４
１８内にマイクロ波電力導入し、グロー放電を生起さ
せ、シャッター４２７を開けることでｎ型層上にｉ型層
の作製を開始し、層厚０．１μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ｉ型層１０４の作製を終えた。

【０４００】（１２）不図示のバルブを閉じて、ｉ型層
堆積チャンバー４１８内へのＳｉＨ₄ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ₂ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０^-5Ｔｏｒ
ｒまで真空排気した。 （１３）以下の手順で、ａ−Ｓｉのｉ型半導体層の表面
をｐ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）１０
５を形成した。

【０４０１】まず、あらかじめ不図示の真空排気ポンプ
により真空引きしておいた搬送チャンバー４０４及びｐ
型層堆積チャンバー４１９内へゲートバルブ４０８を開
けて基板４９０を搬送した。基板４９０の裏面を基板加
熱用ヒーター４１２に密着させ加熱し、ｐ型層堆積チャ
ンバー４１９内を不図示の真空排気ポンプにより圧力が
約１×１０^-5Ｔｏｒｒになるまで真空排気した。

【０４０２】基板４９０の温度が２３０℃になるように
基板加熱用ヒーター４１２を設定し、基板温度が安定し
たところで、Ｈｅガス、ＢＦ₃／Ｈｅガス、ＣＨ₄ガスを
堆積チャンバー４１９内に不図示のバルブを操作してガ
ス導入管４６９を通して導入した。この時、Ｈｅガスが
５０ｓｃｃｍ、ＢＦ₃／Ｈｅガスが５ｓｃｃｍ、ＣＨ₄ガ
スが５ｓｃｃｍとなるように不図示のマスフローコント
ローラーで調整し層堆積チャンバー４１９内の圧力は
２．０Ｔｏｒｒとなるように不図示のコンダクタンスバ
ルブの開口を調整した。

【０４０３】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
³に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ｉ型半導体層の表面を
ｐ型の価電子制御剤およびｉ型半導体層のバンドギャッ
プを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｐ型化しかつバンドギャ
ップを拡大して第１のｐ型半導体層ｐ１層（層Ａ）を形
成を開始し、層厚３ｎｍを形成したところでＲＦ電源を
切って、グロー放電を止め、第１のｐ型半導体層ｐ１層
（層Ａ）１０５の形成を終えた。

【０４０４】（１４）不図示のバルブを操作して、Ｈｅ
ガス、ＢＦ₃／Ｈｅガスの流入を止め、Ｈ₂ガスを５０ｓ
ｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．５ｓｃｃｍ、ＢＦ₃／
Ｈ₂ガスを０．５ｓｃｃｍ、ＣＨ₄ガスを５ｓｃｃｍ流し
た。第１のｐ型半導体層ｐ１層（層Ａ）上にｉ型半導体
層の主たる構成元素およびｉ型半導体層のバンドギャッ
プを拡大する元素を含む第２のｐ型半導体層ｐ２層（層
Ｂ）を順次積層した。この時、ｐ層堆積チャンバー４１
９内の圧力は２．０Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。

【０４０５】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
³に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＣの第２のｐ
型半導体層ｐ２層（層Ｂ）の形成を開始し、層厚５ｎｍ
のＲＦｐ型層を形成したところでＲＦ電源を切って、グ
ロー放電を止め、本発明のｐ型層の形成を終えた。不図
示のバルブを閉じてｐ型層堆積チャンバー４１９内への
ＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガス、ＣＨ₄ガスの流入
を止め、３分間、ｐ型層堆積チャンバー４１９内へＨ₂
ガスを流し続けたのち、不図示のバルブを閉じてＨ₂の
流入も止め、ｐ型層堆積チャンバー４１９内およびガス
配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０４０６】（１５）あらかじめ不図示の真空排気ポン
プにより真空引きしておいたアンロードチャンバー４０
５内へゲートバルブ４０９を開けて基板４９０を搬送し
不図示のリークバルブを開けて、アンロードチャンバー
４０５をリークした。 （１６）ｐ型層上に、透明導電層１０７として、層厚７
０ｎｍのＩＴＯを真空蒸着法で真空蒸着した。次に、透
明導電層１０７上に櫛型の穴の開いたマスクを乗せ、Ｃ
ｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃｒ（４０ｎ
ｍ）の各層をこの順で有する櫛形の集電電極１１３を真
空蒸着法で真空蒸着した。

【０４０７】以上で、本例の光起電力素子（ＳＣ実２
９）の作製を終えた。 （比較例２９−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例１と異なる。また、ａ−ＳｉＣの第
２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。

【０４０８】他の点は、実施例２９と同様とした。本例
で作製した光起電力素子は、ＳＣ比２９−１と称する。
以下では、実施例２９と比較例２９−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表４７は、（ＳＣ比２９−１）の
測定値を１．０として規格化した（ＳＣ実２９）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０４０９】

【表４７】 表４７から、（ＳＣ実２９）の光起電力素子の方が、開
放電圧（Ｖ_OC）及び曲線因子（Ｆ．Ｆ．）が優れ、光電
変換効率（η）において特に優れていることが分かっ
た。

【０４１０】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表４８は、このよう
な試料に対して、開放電圧（Ｖ_OC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。

【０４１１】

【表４８】 表４８から、（ＳＣ実２９）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。

【０４１２】さらに、太陽電池のＶ−Ｉ特性を測定する
際、ＡＭ１．５（１００ｍＷ／ｃｍ²）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表４９は、このような試
料に対して、光電変換効率（η）、開放電圧（Ｖ_OC）、
短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比２９−１）の測定値を
１．０として規格化した数値を示した。

【０４１３】

【表４９】 表４７と表４９を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。

【０４１４】この結果は、青色光のもとでは、ｉ型半導
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考える。 （実施例３０） 本例では、第２のｐ型半導体層ｐ２層（層Ｂ）を形成す
る際、以下に示す条件を代えた点が実施例２９と異な
る。

【０４１５】（１）Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／
Ｈ₂ガスを０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを１ｓｃ
ｃｍ、ＣＨ₄ガスを２．５ｓｃｃｍとした。 （２）ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ³に設
定し、グロー放電を生起させ、ＲＦプラズマＣＶＤ法で
μｃ−ＳｉＣになる条件で堆積した。 （３）ＲＦｐ型μｃ−ＳｉＣ層の膜厚を５ｎｍとした。

【０４１６】他の点は、実施例２９と同様とした。本例
で作製した光起電力素子は、ＳＣ実３０と称する。 （比較例３０−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例３０と異なる。また、μｃ−ＳｉＣ
の第２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍと
した。

【０４１７】他の点は、実施例３０と同様とした。本例
で作製した光起電力素子は、ＳＣ比３０−１と称する。
以下では、実施例３０と比較例３０−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５０は、（ＳＣ比３０−１）の
測定値を１．０として規格化した（ＳＣ実３０）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０４１８】

【表５０】 表５０から、（ＳＣ実３０）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０４１９】（実施例３１） 本例では、ＭＷｉ型層（マイクロ波ＣＶＤ法で形成した
ｉ型半導体層）を構成する材料として、ａ−Ｓｉに代え
てａ−ＳｉＧｅを用いた点が実施例２９と異なる。以下
では、ａ−ＳｉＧｅのＭＷｉ型層の作製方法を、手順に
したがって説明する。

【０４２０】（１）基板４９０の温度が３８０℃になる
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ₄ガス、ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管４４９
を通じてｉ型層堆積チャンバー４１８内に流入させた。
この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、ＧｅＨ₄ガスが３
５ｓｃｃｍ、Ｈ₂ガスが１２０ｓｃｃｍとなるように各
々の不図示のマスコントローラーで調整した。ｉ型層堆
積チャンバー４１８内の圧力は、６ｍＴｏｒｒとなるよ
うに不図示のコンダクタンスバルブの開口を調整した。

【０４２１】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ³
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ³に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１５μｍのｉ型層を作製したと
ころでマイクロ波グロー放電を止め、バイアス電源４２
４の出力を切り、ＭＷｉ型層２０４の作製を終えた。

【０４２２】（３）不図示のバルブを閉じて、ｉ型層堆
積チャンバー４１８内へのＳｉＨ₄ガス、ＧｅＨ₄ガスの
流入を止め、２分間ｉ型層堆積チャンバー４１８内へＨ
₂ガスを流し続けたのち、不図示のバルブを閉じ、ｉ型
層堆積チャンバー４１８内およびガス配管内を１×１０
^-5Ｔｏｒｒまで真空排気した。 （４）ａ−ＳｉＧｅのｉ型半導体層の表面をｐ型の価電
子制御剤およびｉ型半導体層のバンドギャップを拡大す
る元素を含むプラズマにさらすことによって、表面近傍
のｉ型半導体層をｐ型化しかつバンドギャップを拡大し
て第１のｐ型半導体層ｐ１層１０５を形成する際、Ｈｅ
ガス、ＢＦ₃／Ｈｅガス、Ｏ₂／Ｈｅガスを堆積チャンバ
ー導入した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃
／Ｈｅガスが５ｓｃｃｍ、Ｏ₂／Ｈｅガスが５ｓｃｃｍ
となるように不図示のマスフローコントローラーで調整
し圧力は２．０Ｔｏｒｒとなるよう調整した。

【０４２３】ＲＦ電力を０．１５Ｗ／ｃｍ³に設定し、
グロー放電を生起させ、ｉ型半導体層の表面をｐ型の価
電子制御剤およびｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマにさらすことによって、表面近
傍のｉ型半導体層をｐ型化しかつバンドギャップを拡大
して第１のｐ型半導体層ｐ１層を形成を開始し、層厚３
ｎｍを形成したところでＲＦ電源を切って、グロー放電
を止め、第１のｐ型半導体層ｐ１層１０５の形成を終え
た。

【０４２４】（５）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ
₂ガスを０．５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを０．５ｓｃ
ｃｍ、Ｏ₂／Ｈｅガスを０．５ｓｃｃｍ流した。第１の
ｐ型半導体層ｐ１層上にｉ型半導体層の主たる構成元素
およびｉ型半導体層のバンドギャップを拡大する元素を
含む第２のｐ型半導体層ｐ２層を順次積層した。この
時、ｐ層堆積チャンバー４１９内の圧力は２．０Ｔｏｒ
ｒとなるように不図示のコンダクタンスバルブの開口を
調整した。

【０４２５】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
³に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＯのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層の
形成を開始し、層厚５ｎｍのＲＦｐ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、本発明のｐ
型層の形成を終えた。

【０４２６】（６）不図示のバルブを閉じてｐ型層堆積
チャンバー４１９内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂
ガス、Ｏ₂／Ｈｅガスの流入を止め、３分間、ｐ型層堆
積チャンバー４１９内へＨ₂ガスを流し続けたのち、不
図示のバルブを閉じてＨ₂の流入も止め、ｐ型層堆積チ
ャンバ４１９内およびガス配管内を１×１０^-5Ｔｏｒｒ
まで真空排気した。

【０４２７】他の点は、実施例２９と同様とした。本例
で作製した光起電力素子は、ＳＣ実３１と称する。 （比較例３１−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例３と異なる。また、ａ−ＳｉＯの第
２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。

【０４２８】他の点は、実施例３１と同様とした。本例
で作製した光起電力素子は、ＳＣ比３１−１と称する。
以下では、実施例３１と比較例３１−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５１は、（ＳＣ比３１−１）の
測定値を１．０として規格化した（ＳＣ実３１）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０４２９】

【表５１】 表５１から、（ＳＣ実３１）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０４３０】（実施例３２） 本例では、ＭＷｉ型層（マイクロ波ＣＶＤ法で形成した
ｉ型半導体層）を構成する材料として、ａ−Ｓｉに代え
てａ−ＳｉＣを用いた点が実施例２９と異なる。以下で
は、ａ−ＳｉＣのＭＷｉ型層の作製方法を、手順にした
がって説明する。

【０４３１】（１）基板４９０の温度が３８０℃になる
ように基板加熱用ヒーター４１１を設定し、基板が十分
加熱されたところで不図示のバルブを徐々に開いて、Ｓ
ｉＨ₄ガス、ＣＨ₄ガス、Ｈ₂ガスをガス導入管４４９を
通じてｉ型層堆積チャンバー４１８内に流入させた。こ
の時、ＳｉＨ₄ガスが５０ｓｃｃｍ、ＣＨ₄ガスが３５ｓ
ｃｃｍ、Ｈ₂ガスが１２０ｓｃｃｍとなるように各々の
不図示のマスコントローラーで調整した。ｉ型層堆積チ
ャンバー４１８内の圧力は、６ｍＴｏｒｒとなるように
不図示のコンダクタンスバルブの開口を調整した。

【０４３２】（２）ＲＦ電源４２４を０．２Ｗ／ｃｍ³
に設定し、バイアス電極４２８に印加した。その後、不
図示のマイクロ波電源の電力を０．１Ｗ／ｃｍ³に設定
し、マイクロ波導入用導波管４２６、及びマイクロ波導
入用窓４２５を通じてｉ型層堆積チャンバー４１８内に
マイクロ波電力導入し、グロー放電を生起させ、シャッ
ター４２７を開けることでＲＦｉ型層上にＭＷｉ型層の
作製を開始し、層厚０．１μｍのｉ型層を作製したとこ
ろでマイクロ波グロー放電を止め、バイアス電源４２４
の出力を切り、ＭＷｉ型層２０４の作製を終えた。

【０４３３】不図示のバルブを閉じて、ｉ型層堆積チャ
ンバー４１８内ヘのＳｉＨ₄ガス、ＣＨ₄ガスの流入を止
め、２分間ｉ型層堆積チャンバー４１８内へＨ₂ガスを
流し続けたのち、不図示のバルブを閉じ、ｉ型層堆積チ
ャンバー４１８内およびガス配管内を１×１０^-5Ｔｏｒ
ｒまで真空排気した。（３）ａ−ＳｉＣのｉ型半導体層
の表面をｐ型の価電子制御剤およびｉ型半導体層のバン
ドギャップを拡大する元素を含むプラズマにさらすこと
によって、表面近傍のｉ型半導体層をｐ型化しかつバン
ドギャップを拡大して第１のｐ型半導体層ｐ１層１０５
を形成する際、Ｈｅガス、ＢＦ₃／Ｈｅガス、ＮＨ₃ガス
を堆積チャンバーへ導入した。この時、Ｈｅガスが５０
ｓｃｃｍ、ＢＦ₃／Ｈｅガスが５ｓｃｃｍ、ＮＨ₃ガスが
５ｓｃｃｍとなるように不図示のマスフローコントロー
ラーで調整し、圧力は２．０Ｔｏｒｒとなるよう調整し
た。

【０４３４】ＲＦ電力を０．１５Ｗ／ｃｍ³に設定し、
グロー放電を生起させ、ｉ型半導体層の表面をｐ型の価
電子制御剤およびｉ型半導体層のバンドギャップを拡大
する元素を含むプラズマにさらすことによって、表面近
傍のｉ型半導体層をｐ型化しかつバンドギャップを拡大
して第１のｐ型半導体層ｐ１層を形成し、層厚３ｎｍを
形成したところでＲＦ電源を切って、グロー放電を止
め、第１のｐ型半導体層ｐ１層１０５の形成を終えた。

【０４３５】（４）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄／Ｈ
₂ガスを０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスを１ｓｃｃ
ｍ、ＮＨ₃ガスを０．１ｓｃｃｍ流した。第１のｐ型半
導体層ｐ１層上にｉ型半導体層の主たる構成元素および
ｉ型半導体層のバンドギャップを拡大する元素を含む第
２のｐ型半導体層ｐ２層を順次積層した。この時、ｐ層
堆積チャンバー４１９内の圧力は２．０Ｔｏｒｒとなる
ように不図示のコンダクタンスバルブの開口を調整し
た。

【０４３６】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
³に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−ＳｉＮのｉ型半導
体層の主たる構成元素およびｉ型半導体層のバンドギャ
ップを拡大する元素を含む第２のｐ型半導体層ｐ２層の
形成を開始し、層厚５ｎｍのＲＦｐ型層を形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、本発明のｐ
型層の形成を終えた。

【０４３７】（５）不図示のバルブを閉じてｐ型層堆積
チャンバー４１９内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂
ガス、ＮＨ₃ガスの流入を止め、３分間、ｐ型層堆積チ
ャンバー４１９内へＨ₂ガスを流し続けたのち、不図示
のバルブを閉じてＨ₂の流入も止め、ｐ型層堆積チャン
バ４１９内およびガス配管内を１×１０^-5Ｔｏｒｒまで
真空排気した。

【０４３８】他の点は、実施例２９と同様とした。本例
で作製した光起電力素子は、ＳＣ実３２と称する。 （比較例３２−１） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）を形成し
なかった点が実施例４と異なる。また、ａ−ＳｉＮの第
２のｐ型半導体層ｐ２層（層Ｂ）の膜厚は８ｎｍとし
た。

【０４３９】他の点は、実施例３２と同様とした。本例
で作製した光起電力素子は、ＳＣ比３２−１と称する。
以下では、実施例３２と比較例３２−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５２は、（ＳＣ比３２−１）の
測定値を１．０として規格化した（ＳＣ実３２）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０４４０】

【表５２】 表５２から、（ＳＣ実３２）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ．Ｆ．）が優れ、光電変
換効率（η）も優れていることが分かった。

【０４４１】（実施例３３） 本例では、実施例２９が光入射側をｐ層として層構成を
基体／ｎ層／ｉ層／ｐ１層（層Ａ）／ｐ２層（層Ｂ）と
したのに代えて、光入射側をｎ層として層構成を基体／
ｐ層／ｉ層／ｎ１層（層Ａ）／ｎ２層（層Ｂ）とした点
が異なる。以下では、本例の光起電力素子の作製方法
を、手順にしたがって説明する。

【０４４２】（１）ａ−ＳｉのＲＦｐ層１０３を形成す
るには、Ｈ₂ガスを堆積チャンバー４１９内にガス導入
管４１９を通して導入し、Ｈ₂ガスが２００ｓｃｃｍに
なるように不図示のバルブを開け、不図示のマスコント
ローラーで調整した。堆積チャンバー４１９内の圧力が
１．１Ｔｏｒｒになるように不図示のコンダクタンスバ
ルブで調整した。

【０４４３】（２）基板４９０の温度が３５０℃になる
ように基板加熱用ヒーター４１２を設定し、基板温度が
安定したところで、Ｈ₂ガス、ＳｉＨ₄／Ｈ₂ガス、ＢＦ₃
／Ｈ₂ガスを堆積チャンバー４１９内に不図示のバルブ
を操作してガス導入管４６９を通して導入した。この
時、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスが０．
５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが５ｓｃｃｍとなるように
不図示のマスフローコントローラーで調整し層堆積チャ
ンバー４１９内の圧力は２．０Ｔｏｒｒとなるように不
図示のコンダクタンスバルブの開口を調整した。

【０４４４】ＲＦ電源４２３の電力を０．１５Ｗ／ｃｍ
³に設定し、プラズマ形成用カップ４２１にＲＦ電力を
導入し、グロー放電を生起させ、ａ−Ｓｉのｐ型半導体
層の形成を開始し、層厚１０ｎｍのＲＦｐ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｐ型層の形成を終えた。 （３）不図示のバルブを閉じてｐ型層堆積チャンバー４
１９内へのＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガスの流入を
止め、３分間、ｐ型層堆積チャンバー４１９内へＨ₂ガ
スを流し続けたのち、不図示のバルブを閉じてＨ₂の流
入も止め、ｐ型層堆積チャンバ４１９内およびガス配管
内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０４４５】（４）ａ−Ｓｉのｉ型層１０４はマイクロ
波プラズマＣＶＤ法によって形成した。まず、あらかじ
め不図示の真空排気ポンプにより真空引きしておいた搬
送チャンバー４０３及びｉ型層堆積チャンバー４１８内
へゲートバルブ４０７を開けて基板４９０を搬送した。
基板４９０の裏面を基板加熱用ヒーター４１１に密着さ
せ加熱し、ｉ型層堆積チャンバー４１８内を不図示の真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。

【０４４６】ｉ型層を作製するには、基板４９０の温度
が３５０℃になるように基板加熱用ヒーター４１１を設
定し、基板が十分加熱されたところで不図示のバルブを
徐々に開いて、ＳｉＨ₄ガス、Ｈ₂ガスをガス導入管４４
９を通じてｉ型層堆積チャンバー４１８内に流入させ
た。この時、ＳｉＨ₄ガスが５０ｓｃｃｍ、Ｈ₂ガスが１
００ｓｃｃｍとなるように各々の不図示のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー４１８内の圧
力は、５ｍＴｏｒｒとなるように不図示のコンダクタン
スバルブの開口を調整した。

【０４４７】（５）ＲＦ電源４２４を０．５０Ｗ／ｃｍ
³に設定し、バイアス電極４２８に印加した。その後、
不図示のマイクロ波電源の電力を０．２０Ｗ／ｃｍ³に
設定し、マイクロ波導入用導波管４２６、及びマイクロ
波導入用窓４２５を通じてｉ型層堆積チャンバー４１８
内にマイクロ波電力導入し、グロー放電を生起させ、シ
ャッター４２７を開けることでｐ型層上にｉ型層の作製
を開始し、層厚０．１μｍのｉ型層を作製したところで
マイクロ波グロー放電を止め、バイアス電源４２４の出
力を切り、ｉ型層１０４の作製を終えた。

【０４４８】不図示のバルブを閉じて、ｉ型層堆積チャ
ンバー４１８内へのＳｉＨ₄ガスの流入を止め、２分間
ｉ型層堆積チャンバー４１８内へＨ₂ガスを流し続けた
のち、不図示のバルブを閉じ、ｉ型層堆積チャンバー４
１８内およびガス配管内を１×１０^-5Ｔｏｒｒまで真空
排気した。 （６）ＲＦｎ型層を形成するには、ａ−Ｓｉのｉ型半導
体層の表面をｎ型の価電子制御剤およびｉ型半導体層の
バンドギャップを拡大する元素を含むプラズマにさらす
ことによって、表面近傍のｉ型半導体層をｎ型化し、か
つバンドギャップを拡大して第１のｎ型半導体層ｎ１層
（層Ａ）１０５を形成するには、あらかじめ不図示の真
空排気ポンプにより真空引きしておいた搬送チャンバー
４０２及びｎ型層堆積チャンバー４１７内へゲートバル
ブ４０７を開けて基板４９０を搬送した。 （７）基板４９０の裏面を基板加熱用ヒーター４１０に
密着させ加熱し、ｎ型層堆積チャンバー４１９内を不図
示の真空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒ
になるまで真空排気した。基板４９０の温度が２３０℃
になるように基板加熱用ヒーター４１２を設定し、基板
温度が安定したところでＨｅガス、ＰＨ₃／Ｈ₂ガス、Ｎ
Ｏガスを堆積チャンバー４１７内に不図示のバルブを操
作してガス導入管４２９を通して導入した。この時、Ｈ
ｅガスが５０ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスが０．５ｓｃｃ
ｍ、ＮＯガスが０．５ｓｃｃｍとなるように不図示のマ
スフローコントローラーで調整し層堆積チャンバー４１
７内の圧力は０．５Ｔｏｒｒとなるように不図示のコン
ダクタンスバルブの開口を調整した。

【０４４９】ＲＦ電源４２３の電力を０．０１５Ｗ／ｃ
ｍ³に設定し、プラズマ形成用カップ４２１にＲＦ電力
を導入し、グロー放電を生起させ、ｉ型半導体層の表面
をｎ型の価電子制御剤およびｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマにさらすことによっ
て、表面近傍のｉ型半導体層をｎ型化しかつバンドギャ
ップを拡大して第１のｎ型半導体層ｎ１層（層Ａ）を形
成を開始し、層厚３ｎｍを形成したところでＲＦ電源を
切って、グロー放電を止め、第１のｎ型半導体層ｎ１層
（層Ａ）１０５の形成を終えた。

【０４５０】（８）不図示のバルブを操作して、Ｈｅガ
スの流入を止め、Ｈ₂ガスを５０ｓｃｃｍ、ＳｉＨ₄ガス
を０．５ｓｃｃｍ、ＰＨ₃／Ｈ₂ガスを０．５ｓｃｃｍ、
ＮＯガスを０．５ｓｃｃｍ流した。第１のｎ型半導体層
ｎ１層（層Ａ）上にｉ型半導体層の主たる構成元素およ
びｉ型半導体層のバンドギャップを拡大する元素を含む
第２のｎ型半導体層ｎ２層（層Ｂ）を順次積層した。こ
の時、層堆積チャンバー４１９内の圧力は２．０Ｔｏｒ
ｒとなるように不図示のコンダクタンスバルブの開口を
調整した。

【０４５１】ＲＦ電源４２３の電力を０．１Ｗ／ｃｍ³
に設定し、プラズマ形成用カップ４２１にＲＦ電力を導
入し、グロー放電を生起させ、ａ−Ｓｉのｉ型半導体層
の主たる構成元素およびｉ型半導体層のバンドギャップ
を拡大する元素を含む第２のｎ型半導体層ｎ２層（層
Ｂ）の形成を開始し、層厚５ｎｍのＲＦｎ型層を形成し
たところでＲＦ電源を切って、グロー放電を止め、本発
明のｎ型層の形成を終えた。

【０４５２】（９）不図示のバルブを閉じてｎ型層堆積
チャンバー４１７内へのＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガス
の流入を止め、３分間、ｎ型層堆積チャンバー４１７内
へＨ₂ガスを流し続けたのち、不図示のバルブを閉じて
Ｈ₂の流入も止め、ｎ型層堆積チャンバ４１７内および
ガス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。次
にあらかじめ不図示の真空排気ポンプにより真空引きし
ておいたアンロードチャンバー４０５内へ基板４９０を
搬送し、不図示のリークバルブを開けて、アンロードチ
ャンバー４０５をリークした。

【０４５３】（１０）ｎ型層上に、透明導電層１０７と
して、層厚７０ｎｍのＩＴＯを真空蒸着法で真空蒸着し
た。次に透明導電層１０７上に櫛型の穴が開いたマスク
を乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎｍ）／Ｃ
ｒ（４０ｎｍ）の各層をこの順で有する櫛形の集電電極
１１３を真空蒸着法で真空蒸着した。他の点は、実施例
２９と同様とした。

【０４５４】本例で作製した光起電力素子は、ＳＣ実３
３と称する。 （比較例３３−１） 本例では、第１のｎ型半導体層ｎ１層（層Ａ）を形成し
なかった点が実施例３３と異なる。また、ａ−ＳｉＯの
第２のｎ型半導体層ｎ２層（層Ｂ）の膜厚は８ｎｍとし
た。

【０４５５】他の点は、実施例３３と同様とした。本例
で作製した光起電力素子は、ＳＣ比３３−１と称する。
以下では、実施例３３と比較例３３−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５３は、（ＳＣ比３３−１）の
測定値を１．０として規格化した（ＳＣ実３３）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０４５６】

【表５３】 表５３から、（ＳＣ実３３）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０４５７】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表５４は、このよう
な試料に対して、開放電圧（Ｖ_OC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。

【０４５８】

【表５４】 表５４から、（ＳＣ実33）の光起電力素子の方が、基板
内のムラやバラツキが小さいことから、光電変換特性の
均一性が向上したことが分かった。

【０４５９】さらに、太陽電池のＶ−Ｉ特性を測定する
際、ＡＭ１．５（１００ｍＷ／ｃｍ²）に青色フィルタ
ー（ＨＯＹＡＢ３９０）をかけて、光入射側の欠陥密度
を強く反映する測定を行った。表５５は、このような試
料に対して、光電変換効率（η）、開放電圧（Ｖ_OC）、
短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）を調べた結果
である。表中の各値は、（ＳＣ比３３−１）の測定値を
１．０として規格化した数値を示した。

【０４６０】

【表５５】 表５３と表５５を比較することにより、青色光のもとで
の測定の方が、白色光のもとでの測定よりも曲線因子
（Ｆ．Ｆ．）の向上が顕著であることが分かった。

【０４６１】この結果は、青色光のもとでは、ｉ型半導
体層の光入射側近傍で、大部分のフォトキャリアが発生
するので、ｐ／ｉ界面の界面準位が減少したことを示す
ものと考えた。 （実施例３４） 本例では、図２に示したトリプルセル型（ｐｉｎ型の半
導体接合を３回積層した構造体からなるスタックセル
型）の光起電力素子を作製した。

【０４６２】本例の光起電力素子の層構成は、基板２０
１／裏面電極２０２／第１のｐｉｎ接合／第２のｐｉｎ
接合／第３のｐｉｎ接合／透明電極２１５／集電電極２
１６である。また、各ｐｉｎ接合は、基板側から以下の
層構成とした。以下に、本例における各ｐｉｎ接合の層
構成を示した。第１のｐｉｎ接合２１７は、裏面電極２
０２の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ１層）２
０３／ａ−ＳｉのＲＦｉ型層２５１／ａ−ＳｉＧｅのＭ
Ｗｉ型層（ｉ１層）２０４／ａ−ＳｉのＲＦｉ型層２６
１／ｉ型半導体層（ＲＦｉ型層２６１）の表面を、ｐ型
の価電子制御剤及びｉ型半導体層のバンドギャップを拡
大する元素を含むプラズマに曝すことで形成した第１の
ｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５／ｐ型
の価電子制御剤をα、ｉ型半導体層のバンドギャップを
拡大する元素をβ、及び、ｉ型半導体層の主たる構成元
素を堆積して形成した第２のｐ型半導体層（ｐ１２層、
すなわち層Ｂ）２０６とした。

【０４６３】第２のｐｉｎ接合２１８は、第１のｐｉｎ
接合２１７の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ２
層）２０７／ａ−ＳｉのＲＦｉ型層２５２／ａ−ＳｉＧ
ｅのＭＷｉ型層（ｉ２層）２０８／ａ−ＳｉのＲＦｉ型
層２６２／ｉ型半導体層（ＲＦｉ型層２６２）の表面
を、ｐ型の価電子制御剤及びｉ型半導体層のバンドギャ
ップを拡大する元素を含むプラズマに曝すことで形成し
た第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９／ｐ型の価電子制御剤をα、ｉ型半導体層のバンドギ
ャップを拡大する元素をβ、及び、ｉ型半導体層の主た
る構成元素を堆積して形成した第２のｐ型半導体層（ｐ
２２層、すなわち層Ｂ）２１０とした。

【０４６４】第３のｐｉｎ接合２１９は、第２のｐｉｎ
接合２１８の側から順に、ａ−ＳｉのＲＦｎ型層（ｎ３
層）２１１／ａ−ＳｉのＲＦｉ型層（ｉ３層）２１２／
ｉ型半導体層（ｉ３層２１２）の表面を、ｐ型の価電子
制御剤及びｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマに曝すことで形成した第１のｐ型半導
体層（ｐ３１層、すなわち層Ａ）２１３／ｐ型の価電子
制御剤をα、ｉ型半導体層のバンドギャップを拡大する
元素をβ、及び、ｉ型半導体層の主たる構成元素を堆積
して形成した第２のｐ型半導体層（ｐ３２層、すなわち
層Ｂ）２１４とした。

【０４６５】以下では、本例の光起電力素子の作製方法
を、手順にしたがって説明する。括弧付きの番号は工程
を示し、（１）と（２）は準備工程、（３）〜（６）は
第１のｐｉｎ接合２１７の形成工程、（７）〜（１０）
は第２のｐｉｎ接合２１８の形成工程、（１１）〜（１
４）は第３のｐｉｎ接合２１９の形成工程である。 （１）実施例２９と同様な方法により準備された基板を
ロードチャンバー内の基板搬送用レール上に配置し、真
空排気ポンプによりロードチャンバー内を圧力が約１×
１０^-5Ｔｏｒｒになるまで真空排気した。

【０４６６】（２）あらかじめ真空排気ポンプにより真
空引きしておいた搬送チャンバー及び堆積チャンバー内
へゲートバルブを開けて搬送した。基板の裏面を基板加
熱用ヒーターに密着させ加熱し、堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。 （３）ａ−ＳｉのＲＦｎ型層（ｎ１層）２０３の形成Ｒ
Ｆｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー内
にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃｃ
ｃｍになるようにバルブを開け、マスコントローラーで
調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒに
なるようにコンダクタンスバルブで調整した。

【０４６７】基板の温度が３８０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ₄ガスが２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、Ｐ
Ｈ₃／Ｈ₂ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。

【０４６８】ＲＦ電源の電力を０．００５Ｗ／ｃｍ³に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０３の
形成を終えた。堆積チャンバー内へのＳｉＨ₄ガス、Ｐ
Ｈ₃／Ｈ₂の流入を止め、５分間、堆積室内へＨ₂ガスを
流し続けたのち、Ｈ₂の流入も止め、堆積室内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０４６９】（４）ａ−ＳｉのＲＦｉ型層２５１、ａ−
ＳｉＧｅのＭＷｉ型層２０４、及びａ−ＳｉのＲＦｉ型
層２６１を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （４−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０^-5Ｔｏ
ｒｒになるまで真空排気した。

【０４７０】（４−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが４ｓｃｃｍ、Ｈ
₂ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。

【０４７１】次に、ＲＦ電源を０．００７Ｗ／ｃｍ³に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を形成したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５１の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０４７２】（４−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０４の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ₄ガス、
ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ₄ガスが５
０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、Ｈ₂ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。

【０４７３】次に、ＲＦ電源を０．２Ｗ／ｍ³に設定
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ³に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を形成し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０４の形成を終えた。

【０４７４】バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉＨ₄ガス、ＧｅＨ₄ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ₂ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０^-5Ｔｏｒｒまで真空排気した。 （４−４）ａ−ＳｉのＲＦｉ型層２６１の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが２ｓｃｃｍ、Ｈ
₂ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。

【０４７５】次に、ＲＦ電源を０．００７Ｗ／ｃｍ³に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６１の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０４７６】（５）第１のｐ型半導体層（ｐ１１層）２
０５の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガス、ＣＨ₄ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ₄ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。

【０４７７】ＲＦ電源の電力を０．１Ｗ／ｃｍ³に設定
し、プラズマ形成用カップにＲＦ電力を導入し、グロー
放電を生起させ、ｉ型半導体層の表面をｐ型の価電子制
御剤およびｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマにさらすことによって、表面近傍のｉ
型半導体層をｐ型化し、かつバンドギャップを拡大して
第１のｐ型半導体層（ｐ１１層、すなわち層Ａ）２０５
の形成を開始し、層厚３ｎｍを形成したところでＲＦ電
源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ１１層、すなわち層Ａ）２０５の形成を終えた。

【０４７８】（６）第２のｐ型半導体層（ｐ１２層）２
０６の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ₂ガスを
５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．２５ｓｃｃｍ、
ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ、ＣＨ₄ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ１１層、す
なわち層Ａ）２０５の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。

【０４７９】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ１２層、すなわ
ち層Ｂ）２０６の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ１２層、すなわち層Ｂ）
２０６の形成を終えた。

【０４８０】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガス、ＣＨ₄ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ₂ガス
を流し続けたのち、バルブを閉じてＨ₂の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０^-5
Ｔｏｒｒまで真空排気した。上述した工程（３）〜工程
（６）により、第１のｐｉｎ接合２１７の形成を終え
た。

【０４８１】以下では、第２のｐｉｎ接合２１８を形成
する工程に関して説明する。本工程は、基本的に、上述
した第１のｐｉｎ接合２１７の形成と同様の作業であ
る。 （７）ａ−ＳｉのＲＦｎ型層（ｎ２層）２０７の形成 ＲＦｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。

【０４８２】基板の温度が３８０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ₄ガスが２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、Ｐ
Ｈ₃／Ｈ₂ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。

【０４８３】ＲＦ電源の電力を０．００５Ｗ／ｃｍ³に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚２０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２０７の
形成を終えた。堆積チャンバー内へのＳｉＨ₄ガス、Ｐ
Ｈ₃／Ｈ₂の流入を止め、５分間、堆積室内へＨ₂ガスを
流し続けたのち、Ｈ₂の流入も止め、堆積室内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０４８４】（８）ａ−ＳｉのＲＦｉ型層２５２、ａ−
ＳｉＧｅのＭＷｉ型層２０８、及びａ−ＳｉのＲＦｉ型
層２６２を、ＲＦプラズマＣＶＤ法、マイクロ波プラズ
マＣＶＤ法、及びＲＦプラズマＣＶＤ法を用いて順次形
成した。 （８−１）あらかじめ真空排気ポンプにより真空引きし
ておいた搬送チャンバー及びｉ型層堆積チャンバー内へ
ゲートバルブを開けて基板を搬送した。基板の裏面を基
板加熱用ヒーターに密着させ加熱し、ｉ型層堆積チャン
バー内を真空排気ポンプにより圧力が約１×１０^-5Ｔｏ
ｒｒになるまで真空排気した。

【０４８５】（８−２）ａ−ＳｉのＲＦｉ型層２５１の
形成 ＲＦｉ型層を形成するには、基板の温度が３５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが４ｓｃｃｍ、Ｈ
₂ガスが１００ｓｃｃｍとなるように各々のマスコント
ローラーで調整した。ｉ型層堆積チャンバー内の圧力
は、０．８Ｔｏｒｒとなるようにコンダクタンスバルブ
の開口を調整した。

【０４８６】次に、ＲＦ電源を０．００７Ｗ／ｃｍ³に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＲＦｎ型層上にｉ型層の
形成を開始し、層厚１０ｎｍのｉ型層を作製したところ
でＲＦグロー放電を止め、ＲＦ電源の出力を切り、ＲＦ
ｉ型層２５２の形成を終えた。バルブを閉じて、ｉ型層
堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、２分
間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けたの
ち、バルブを閉じ、ｉ型層堆積チャンバー内およびガス
配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０４８７】（８−３）ａ−ＳｉＧｅのＭＷｉ型層（ｉ
１層）２０８の形成 ＭＷｉ型層を形成するには、基板の温度が３８０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、ＳｉＨ₄ガス、
ＧｅＨ₄ガス、Ｈ₂ガスをガス導入管を通じてｉ型層堆積
チャンバー内に流入させた。この時、ＳｉＨ₄ガスが５
０ｓｃｃｍ、ＧｅＨ₄ガスが３５ｓｃｃｍ、Ｈ₂ガスが１
２０ｓｃｃｍとなるように各々のマスコントローラーで
調整した。ｉ型層堆積チャンバー内の圧力は、６ｍＴｏ
ｒｒとなるようにコンダクタンスバルブの開口を調整し
た。

【０４８８】次に、ＲＦ電源を０．２Ｗ／ｍ³に設定
し、バイアス電極に印加した。その後、マイクロ波電源
の電力を０．２Ｗ／ｃｍ³に設定し、マイクロ波導入用
導波管、及びマイクロ波導入用窓を通じてｉ型層堆積チ
ャンバー内にマイクロ波電力導入し、グロー放電を生起
させ、シャッターを開けることでＲＦｉ型層上にＭＷｉ
型層の形成を開始し、層厚０．１μｍのｉ型層を作製し
たところでマイクロ波グロー放電を止め、バイアス電源
の出力を切り、ＭＷｉ型層２０８の形成を終えた。

【０４８９】バルブを閉じて、ｉ型層堆積チャンバー内
へのＳｉＨ₄ガス、ＧｅＨ₄ガスの流入を止め、２分間ｉ
型層堆積チャンバー内へＨ₂ガスを流し続けたのち、バ
ルブを閉じ、ｉ型層堆積チャンバー内およびガス配管内
を１×１０^-5Ｔｏｒｒまで真空排気した。 （８−４）ａ−ＳｉのＲＦｉ型層２６２の形成 ＲＦｉ型層を形成するには、基板の温度が２５０℃にな
るように基板加熱用ヒーターを設定し、基板が十分加熱
されたところでバルブを徐々に開いて、Ｓｉ₂Ｈ₆ガス、
Ｈ₂ガスをガス導入管を通じてｉ型層堆積チャンバー内
に流入させた。この時、Ｓｉ₂Ｈ₆ガスが２ｓｃｃｍ、Ｈ
₂ガスが８０ｓｃｃｍとなるように各々のマスコントロ
ーラーで調整した。ｉ型層堆積チャンバー内の圧力は、
０．７Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。

【０４９０】次に、ＲＦ電源を０．００７Ｗ／ｃｍ³に
設定し、バイアス電極に印加し、グロー放電を生起さ
せ、シャッターを開けることでＭＷｉ型層上にＲＦｉ型
層の形成を開始し、層厚２０ｎｍのｉ型層を形成したと
ころでＲＦグロー放電を止め、ＲＦ電源の出力を切り、
ＲＦｉ型層２６２の形成を終えた。バルブを閉じて、ｉ
型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を止め、
２分間ｉ型層堆積チャンバー内へＨ₂ガスを流し続けた
のち、バルブを閉じ、ｉ型層堆積チャンバー内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０４９１】（９）第１のｐ型半導体層（ｐ２１層）２
０９の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が２３０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガス、ＣＨ₄ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ₄ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は１．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。

【０４９２】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ２１層、すなわち層Ａ）２０
９の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ２１層、すなわち層Ａ）２０９の形成を終えた。

【０４９３】（１０）第２のｐ型半導体層（ｐ２２層、
すなわち層Ｂ）２１０の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ₂ガスを
５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．２５ｓｃｃｍ、
ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ、ＣＨ₄ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ２１層、す
なわち層Ａ）２０９の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。

【０４９４】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ２２層、すなわ
ち層Ｂ）２１０の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ２２層、すなわち層Ｂ）
２１０の形成を終えた。

【０４９５】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガス、ＣＨ₄ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ₂ガス
を流し続けたのち、バルブを閉じてＨ₂の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０^-5
Ｔｏｒｒまで真空排気した。上述した工程（７）〜工程
（１０）により、第２のｐｉｎ接合２１８の形成を終え
た。

【０４９６】以下では、第３のｐｉｎ接合２１９を形成
する工程に関して説明する。 （１１）ａ−ＳｉのＲＦｎ型層（ｎ３層）２１１の形成 ＲＦｎ型層を形成するには、Ｈ₂ガスを堆積チャンバー
内にガス導入管を通して導入し、Ｈ₂ガスが２００ｓｃ
ｃｃｍになるようにバルブを開け、マスコントローラー
で調整した。堆積チャンバー内の圧力が１．１Ｔｏｒｒ
になるようにコンダクタンスバルブで調整した。

【０４９７】基板の温度が３５０℃になるように基板加
熱用ヒーターを設定し、基板温度が安定したところで、
ＳｉＨ₄ガス、ＰＨ₃／Ｈ₂ガスを堆積チャンバー内にバ
ルブを操作してガス導入管を通して導入した。この時、
ＳｉＨ₄ガスが２ｓｃｃｍ、Ｈ₂ガスが５０ｓｃｃｍ、Ｐ
Ｈ₃／Ｈ₂ガスが０．５ｓｃｃｍとなるようにマスフロー
コントローラーで調整し、堆積チャンバー内の圧力は
１．１Ｔｏｒｒとなるように調整した。

【０４９８】ＲＦ電源の電力を０．００５Ｗ／ｃｍ³に
設定し、プラズマ形成用カップにＲＦ電力を導入し、グ
ロー放電を生起させ、基板上にＲＦｎ型層の形成を開始
し、層厚１０ｎｍのＲＦｎ型層を形成したところでＲＦ
電源を切って、グロー放電を止め、ＲＦｎ型層２１１の
形成を終えた。堆積チャンバー内へのＳｉＨ₄ガス、Ｐ
Ｈ₃／Ｈ₂の流入を止め、２分間、堆積室内へＨ₂ガスを
流し続けたのち、Ｈ₂の流入も止め、堆積室内およびガ
ス配管内を１×１０^-5Ｔｏｒｒまで真空排気した。

【０４９９】（１２）ａ−ＳｉのＲＦｉ型層２１２の形
成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｉ型層堆積チャンバーへゲートバルブ
を開けて基板を搬送した。基板の裏面を基板加熱用ヒー
ターに密着させ加熱し、ｉ型層堆積チャンバー内を真空
排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになるま
で真空排気した。

【０５００】ＲＦｉ型層２１２を形成するには、基板の
温度が２００℃になるように基板加熱用ヒーターを設定
し、基板が十分加熱されたところでバルブを徐々に開い
て、Ｓｉ₂Ｈ₆ガス、Ｈ₂ガスをガス導入管４４９を通じ
てｉ型層堆積チャンバー内に流入させた。この時、Ｓｉ
₂Ｈ₆ガスが２ｓｃｃｍ、Ｈ₂ガスが８０ｓｃｃｍとなる
ように各々のマスコントローラーで調整した。ｉ型層堆
積チャンバー内の圧力は、０．６Ｔｏｒｒとなるように
コンダクタンスバルブの開口を調整した。

【０５０１】次に、ＲＦ電源を０．０７Ｗ／ｃｍ³に設
定し、バイアス電極に印加し、グロー放電を生起させ、
シャッターを開けることでＲＦｎ型層２１１上にＲＦｉ
型層の形成を開始し、層厚１２０ｎｍのｉ型層を形成し
たところでＲＦグロー放電を止め、ＲＦ電源の出力を切
り、ＲＦｉ型層２１２の形成を終えた。バルブを閉じ
て、ｉ型層堆積チャンバー内へのＳｉ₂Ｈ₆ガスの流入を
止め、２分間ｉ型層堆積チャンバー内へＨ₂ガスを流し
続けたのち、バルブを閉じ、ｉ型層堆積チャンバー内お
よびガス配管内を１×１０^-5Ｔｏｒｒまで真空排気し
た。

【０５０２】（１３）第１のｐ型半導体層（ｐ３１層）
２１３の形成 あらかじめ真空排気ポンプにより真空引きしておいた搬
送チャンバー及びｐ型層堆積チャンバー内へゲートバル
ブを開けて基板を搬送した。基板の裏面を基板加熱用ヒ
ーターに密着させ加熱し、ｐ型層堆積チャンバー内を真
空排気ポンプにより圧力が約１×１０^-5Ｔｏｒｒになる
まで真空排気した。基板の温度が１７０℃になるように
基板加熱用ヒーターを設定し、基板温度が安定したとこ
ろで、Ｈｅガス、ＢＦ₃／Ｈｅガス、ＣＨ₄ガスを堆積チ
ャンバー内にバルブを操作してガス導入管を通して導入
した。この時、Ｈｅガスが５０ｓｃｃｍ、ＢＦ₃／Ｈｅ
ガスが５ｓｃｃｍ、ＣＨ₄ガスが５ｓｃｃｍとなるよう
にマスフローコントローラーで調整し、層堆積チャンバ
ー内の圧力は２．０Ｔｏｒｒとなるようにコンダクタン
スバルブの開口を調整した。

【０５０３】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、ｉ型半導体層の表面をｐ型の価電子
制御剤およびｉ型半導体層のバンドギャップを拡大する
元素を含むプラズマにさらすことによって、表面近傍の
ｉ型半導体層をｐ型化し、かつバンドギャップを拡大し
て第１のｐ型半導体層（ｐ３１層、すなわち層Ａ）２１
３の形成を開始し、層厚３ｎｍを形成したところでＲＦ
電源を切って、グロー放電を止め、第１のｐ型半導体層
（ｐ３１層、すなわち層Ａ）２１３の形成を終えた。

【０５０４】（１４）第２のｐ型半導体層（ｐ３２層、
すなわち層Ｂ）２１４の形成 バルブを操作して、Ｈｅガスの導入を止め、Ｈ₂ガスを
５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．２５ｓｃｃｍ、
ＢＦ₃／Ｈ₂ガスを０．５ｓｃｃｍ、ＣＨ₄ガスを０．２
５ｓｃｃｍ流した。第１のｐ型半導体層（ｐ３１層、す
なわち層Ａ）２１３の上にｉ型半導体層の主たる構成元
素およびｉ型半導体層のバンドギャップを拡大する元素
を含む第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）
を順次積層した。この時、層堆積チャンバー内の圧力は
２．０Ｔｏｒｒとなるようにコンダクタンスバルブの開
口を調整した。

【０５０５】ＲＦ電源の電力を０．１５Ｗ／ｃｍ³に設
定し、プラズマ形成用カップにＲＦ電力を導入し、グロ
ー放電を生起させ、μｃ−ＳｉＣのｉ型半導体層の主た
る構成元素およびｉ型半導体層のバンドギャップを拡大
する元素を含む第２のｐ型半導体層（ｐ３２層、すなわ
ち層Ｂ）２１４の形成を開始し、層厚５ｎｍのＲＦｐ型
層を形成したところでＲＦ電源を切って、グロー放電を
止め、第２のｐ型半導体層（ｐ３２層、すなわち層Ｂ）
２１３の形成を終えた。

【０５０６】バルブを閉じてｐ型層堆積チャンバー内へ
のＳｉＨ₄／Ｈ₂ガス、ＢＦ₃／Ｈ₂ガス、ＣＨ₄ガスの流
入を止め、３分間、ｐ型層堆積チャンバー内へＨ₂ガス
を流し続けたのち、バルブを閉じてＨ₂の流入も止め、
ｐ型層堆積チャンバー内およびガス配管内を１×１０^-5
Ｔｏｒｒまで真空排気した。上述した工程（１１）〜工
程（１４）により、第３のｐｉｎ接合２１９の形成を終
えた。

【０５０７】（１５）透明導電層２１５および集電電極
２１６の形成 あらかじめ真空排気ポンプにより真空引きしておいたア
ンロードチャンバー内へゲートバルブを開けて基板を搬
送し、リークバルブを開けてアンロードチャンバーをリ
ークした。次に、ＲＦｐ型層２１４上に、透明導電層２
１５として、層厚７０ｎｍのＩＴＯを真空蒸着法で真空
蒸着した。

【０５０８】次に透明導電層２１２上に櫛型の穴が開い
たマスクを乗せ、Ｃｒ（４０ｎｍ）／Ａｇ（１０００ｎ
ｍ）／Ｃｒ（４０ｎｍ）の各層をこの順で有する櫛形の
集電電極２１６を真空蒸着法で真空蒸着した。以上で本
例の光起電力素子の形成を終えた。本例で作製した光起
電力素子は、ＳＣ実３４と称する。

【０５０９】（比較例３４−１） 本例では、第１のｐ型半導体層（ｐ１１層、ｐ２１層、
ｐ３１層、すなわち層Ａ）を形成しなかった点が実施例
３４と異なる。また、μｃ−ＳｉＣの第２のｐ型半導体
層（ｐ１２層、ｐ２２層、ｐ３２層、すなわち層Ｂ）の
膜厚は８ｎｍとした。

【０５１０】他の点は、実施例３４と同様とした。本例
で作製した光起電力素子は、ＳＣ比３４−１と称する。
以下では、実施例３４と比較例３４−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５６は、（ＳＣ比３４−１）の
測定値を１．０として規格化した（ＳＣ実３４）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０５１１】

【表５６】 表５６から、（ＳＣ実３４）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０５１２】また、基板内のムラ、バラツキを見るため
に、ｐ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表５７は、このよう
な試料に対して、開放電圧（Ｖ_OC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。

【０５１３】

【表５７】 表５７から、（ＳＣ実３４）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。

【０５１４】（実施例３５） 本例では、実施例３３と同様に、実施例３４が光入射側
をｐ層としてトリプルセル型の光起電力素子を形成した
のに代えて、光入射側をｎ層としてトリプルセル型の光
起電力素子を形成した点が異なる。他の点は、実施例３
４と同様とした。

【０５１５】以下では、本例の光起電力素子の作製方法
における、ｎ型層の形成について説明する。 （１）ａ−Ｓｉのｉ型半導体層（ＲＦｉ型層２６１、Ｒ
Ｆｉ型層２６２、ｉ３層）の表面を、ｎ型の価電子制御
剤及び前記ｉ型半導体層のバンドギャップを拡大する元
素を含むプラズマに曝すことで、表面近傍のｉ型半導体
層をｎ型化し、第１のｎ型半導体層（ｎ１１層、ｎ２１
層、ｎ３１層、すなわち層Ａ）を層厚３ｎｍ形成した。 （２）前記第１のｎ型半導体層（ｎ１１層、ｎ２１層、
ｎ３１層、すなわち層Ａ）の表面上に、ｎ型の価電子制
御剤、前記ｉ型半導体層のバンドギャップを拡大する元
素、及び、ｉ型半導体層の主たる構成元素を堆積して、
第２のｎ型半導体層（ｎ１２層、ｎ２２層、ｎ３２層、
すなわち層Ｂ）を層厚５ｎｍ形成した。

【０５１６】本例で作製した光起電力素子は、ＳＣ実３
５と称する。 （比較例３５−１） 本例では、第１のｎ型半導体層（ｎ１１層、ｎ２１層、
ｎ３１層、すなわち層Ａ）を形成しなかった点が実施例
３５と異なる。また、ａ−ＳｉＯの第２のｎ型半導体層
（ｎ１２層、ｎ２２層、ｎ３２層、すなわち層Ｂ）の膜
厚は８ｎｍとした。

【０５１７】他の点は、実施例３５と同様とした。本例
で作製した光起電力素子は、ＳＣ比３５−１と称する。
以下では、実施例３５と比較例３５−１において得られ
た各６個の光起電力素子に対して行った評価試験に関し
て説明する。評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表５８は、（ＳＣ比３５−１）の
測定値を１．０として規格化した（ＳＣ実３５）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０５１８】

【表５８】 表５８から、（ＳＣ実３５）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０５１９】また、基板内のムラ、バラツキを見るため
に、ｎ型層上に、２５個の穴（面積０．２５ｃｍ²）の
開いたマスクを乗せ、透明導電層として、膜厚７０ｎｍ
のＩＴＯを真空蒸着法で形成した。表５９は、このよう
な試料に対して、開放電圧（Ｖ_OC）、曲線因子（Ｆ．
Ｆ．）の基板内のムラ、バラツキを調べた結果である。
ただし、同一基板における最大値を１とした。

【０５２０】

【表５９】 表５９から、（ＳＣ実３５）の光起電力素子の方が、基
板内のムラやバラツキが小さいことから、光電変換特性
の均一性が向上したことが分かった。

【０５２１】（実施例３６） 本例では、第１のｐ型半導体層（ｐ１１層、ｐ２１層、
ｐ３１層、すなわち層Ａ）を形成する際、以下に示す条
件を代えた点が実施例３４と異なる。（１）Ｈ₂ガスを
５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスを０．２５ｓｃｃｍ、
ＢＦ₃／Ｈ₂ガスを１ｓｃｃｍ、ＣＨ₄ガスを０．２５ｓ
ｃｃｍとした。

【０５２２】他の点は、実施例３４と同様とした。本例
で作製した光起電力素子は、ＳＣ実３６と称する。この
太陽電池をＳＩＭＳで評価したところ、第１のｐ型半導
体層（層Ａ）は、ｉ型半導体層よりも水素含有量が多い
事がわかった。以下では、実施例３６と比較例３４−１
において得られた各６個の光起電力素子に対して行った
評価試験に関して説明する。

【０５２３】評価試験として、各光起電力素子をＡＭ
１．５（１００ｍＷ／ｃｍ²）光照射下に設置すること
でＶ−Ｉ特性を観測した。その結果から、光起電力／入
射光電力である光電変換効率（η）、開放電圧
（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の
各平均値を計算した。表６０は、（ＳＣ比３４−１）の
測定値を１．０として規格化した（ＳＣ実３６）の光電
変換効率（η）、開放電圧（Ｖ_OC）、短絡電流
（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）である。

【０５２４】

【表６０】 表６０から、（ＳＣ実３６）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０５２５】（実施例３７） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）１０５、
及び、第２のｐ型半導体層ｐ２層（層Ｂ）１０６を形成
する際、以下に示す条件を代えた点が実施例３０と異な
る。 （１）第１のｐ型半導体層ｐ１層（層Ａ）の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスが０．
２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが１ｓｃｃｍ、ＣＨ₄ガ
スが２．５ｓｃｃｍとなるように調整し、圧力は２．０
Ｔｏｒｒとなるように調整した。ＲＦ電力を０．２０Ｗ
／ｃｍ³に設定し、膜が堆積しない条件でグロー放電を
生起させ、表面近傍のｉ型半導体層をｐ型化し、かつバ
ンドギャップを拡大して第１のｐ型半導体層ｐ１層（層
Ａ）１０５を形成を開始し、層厚３ｎｍを形成したとこ
ろでＲＦ電源を切って、グロー放電を止め、ＣＨ₄ガス
を止め、第１のｐ型半導体層ｐ１層（層Ａ）１０５の形
成を終えた。

【０５２６】（２）第２のｐ型半導体層ｐ２層（層Ｂ）
１０６の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終
え、次にＲＦ電源の電力を０．１５Ｗ／ｃｍ3に下げて
設定し、グロー放電を生起させ、μｃ−ＳｉＣが堆積す
る条件により、第２のｐ型半導体層ｐ２層（層Ｂ）１０
６の形成を開始し、層厚５ｎｍのＲＦｐ型層を形成した
ところでＲＦ電源を切って、グロー放電を止め、第２の
ｐ型半導体層ｐ２層（層Ｂ）１０６の形成を終えた。

【０５２７】他の点は、実施例３０と同様とした。本例
で作製した光起電力素子は、ＳＣ実３７と称する。以下
では、実施例３７と比較例３０−１において得られた各
６個の光起電力素子に対して行った評価試験に関して説
明する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ²）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（Ｖ_OC）、短絡
電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表６１は、（ＳＣ比３０−１）の測定値を１．０
として規格化した（ＳＣ実３７）の光電変換効率
（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因
子（Ｆ．Ｆ．）である。

【０５２８】

【表６１】 表６１から、（ＳＣ実３７）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０５２９】（実施例３８） 本例では、第１のｐ型半導体層ｐ１層（層Ａ）１０５、
及び、第２のｐ型半導体層ｐ２層（層Ｂ）１０６を形成
する際、以下に示す条件を代えた点が実施例３０と異な
る。 （１）第１のｐ型半導体層ｐ１層（層Ａ）の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５を形成する
際、Ｈ₂ガスが２００ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスが
０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが１ｓｃｃｍとなる
ように調整し、圧力は２．０Ｔｏｒｒとなるように調整
した。ＲＦ電力を０．１５Ｗ／ｃｍ³に設定し、膜が堆
積しない条件でグロー放電を生起させ、表面近傍のｉ型
半導体層をｐ型化し、かつバンドギャップを拡大して第
１のｐ型半導体層ｐ１層（層Ａ）１０５を形成を開始
し、層厚３ｎｍを形成したところでＲＦ電源を切って、
グロー放電を止め、ＣＨ₄ガスを止め、第１のｐ型半導
体層（ｐ１層）１０５の形成を終えた。

【０５３０】（２）第２のｐ型半導体層ｐ２層（層Ｂ）
１０６の形成 第１のｐ型半導体層ｐ１層（層Ａ）１０５の形成を終
え、次にＨ₂ガスが５０ｓｃｃｍ、ＳｉＨ₄／Ｈ₂ガスが
０．２５ｓｃｃｍ、ＢＦ₃／Ｈ₂ガスが１ｓｃｃｍとなる
ように調整し、μｃ−ＳｉＣが堆積する条件により、第
２のｐ型半導体層ｐ２層（層Ｂ）１０６の形成を開始
し、層厚５ｎｍのＲＦｐ型層を形成したところでＲＦ電
源を切って、グロー放電を止め、第２のｐ型半導体層ｐ
２層（層Ｂ）１０６の形成を終えた。

【０５３１】他の点は、実施例３０と同様とした。本例
で作製した光起電力素子は、ＳＣ実３８と称する。以下
では、実施例３８と比較例３０−１において得られた各
６個の光起電力素子に対して行った評価試験に関して説
明する。評価試験として、各光起電力素子をＡＭ１．５
（１００ｍＷ／ｃｍ²）光照射下に設置することでＶ−
Ｉ特性を観測した。その結果から、光起電力／入射光電
力である光電変換効率（η）、開放電圧（Ｖ_OC）、短絡
電流（Ｊ_SC）、曲線因子（Ｆ．Ｆ．）の各平均値を計算
した。表６２は、（ＳＣ比３０−１）の測定値を１．０
として規格化した（ＳＣ実３８）の光電変換効率
（η）、開放電圧（Ｖ_OC）、短絡電流（Ｊ_SC）、曲線因
子（Ｆ．Ｆ．）である。

【０５３２】

【表６２】 表６２から、（ＳＣ実３８）の光起電力素子の方が、開
放電圧（Ｖ_OC）と曲線因子（Ｆ.Ｆ.）が優れ、光電変換
効率（η）も優れていることが分かった。

【０５３３】（実施例３９） 本例では、図５に示した光起電力素子の作製において、
層Ａと層Ｂを形成する際に用いる放電電力の周波数と放
電電力とを検討した。本例の光起電力素子は、一般的な
平行平板容量結合型の方式のプラズマＣＶＤ装置（不図
示）を用いて作製した。

【０５３４】以下では、作製手順にしたがって説明す
る。 （１）ステンレスからなる基体（サイズ：５０ｍｍ×１
００ｍｍ）の上に、高周波プラズマＣＶＤ法によってｎ
型μｃ−Ｓｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型層半導
体層を形成した。 （２）上記ｎ型半導体層の上に、高周波プラズマＣＶＤ
法によって実質的に真性なａ−Ｓｉ：Ｈ膜からなる膜厚
１２０ｎｍのｉ型半導体層を形成した。

【０５３５】（３）上記ｉ型半導体層に、プラズマドー
ピングによって不純物を打ち込み、ｐ型μｃ−Ｓｉ：Ｈ
膜からなる膜厚１０ｎｍの第１ｐ型層（層Ａ）を形成し
た。この工程で用いる放電電力の周波数は、低周波（７
５ｋＨｚ）とした。 （４）上記第１ｐ型半導体層（層Ａ）の上に、高周波プ
ラズマＣＶＤ法によって１３．５６ＭＨｚの周波数でｐ
型ａ−Ｓｉ：Ｈ膜からなる膜厚５ｎｍの第２ｐ型層（層
Ｂ）を形成した。

【０５３６】表６３は、上述した工程（１）〜（４）の
成膜条件である。

【０５３７】

【表６３】 以上のように半導体積層膜まで形成した基体を面積５０
ｃｍ²で切り取り、真空蒸着法によってＩＴＯ（Ｉｎ₂Ｏ
₃＋ＳｎＯ₂）膜からなる８７ｎｍ、面積０．２５ｃｍ²
の透明導電層を上部電極とし５０個形成し、５０個の小
面積セルを（実３９素子）を作製した。

【０５３８】これらのセルにＡＭ１．５（１００ｍＷ／
ｃｍ²）の疑似太陽光を照射し、光電変換特性の評価を
行なった。また、比較のために前記第２ｐ型半導体層
（層Ｂ）を積層しない５０個の小面積セル（比３９−１
素子）を作製し、同様の測定を行なった。また、比較の
ために前記第１ｐ型半導体層（層Ａ）を積層せずに、前
記第２ｐ型半導体層（層Ｂ）を厚く（２０ｎｍ）堆積
し、ｐ層とした５０個の小面積セル（比３９−２素子）
を作製し、同様の測定を行なった。

【０５３９】その結果、比３９−１素子の値を１．０と
して規格化した実３９素子の光電変換効率は１．２０で
あった。また、比３９−２素子の値で規格化した実３９
素子の光電変換効率は１．１６であった。従って、実３
９素子は良好な特性であることが確認できた。更に工程
（３）においてバンドギャップ拡大元素を含むガスを導
入した場合、より特性の良い素子が得られた。

【０５４０】また工程（４）においてバンドギャップ拡
大元素を含むガスを導入した場合、より特性の良い素子
が得られた。また工程（３）及び（４）においてバンド
ギャップ拡大元素を含むガスを導入した場合、より特性
の良い素子が得られた。 （実施例４０） 本例では、図６に示した、帯状基体の上に連続的に半導
体膜を積層形成できるロール・ツー・ロール方式の装置
を用いた点が実施例３９と異なる。光起電力素子の層構
成は、実施例３９と同様とした。

【０５４１】以下では、作製手順にしたがって説明す
る。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上に、スパッタ
リング法により約１μｍのＺｎＯ透明導電層を積層し、
微小な凹凸表面を有する帯状基体を形成した。

【０５４２】（２）上記（１）で作製した基体をボビン
に巻き付けた状態で、帯状基体の巻き出し室にセットし
た。 （３）帯状基体は、各ガスゲートを介して成膜室６を順
に貫通させ、帯状基体の巻き取り室まで渡し、弛まない
程度に張力をかけた。帯状基体をセットした後、各室内
を真空排気した。

【０５４３】（４）真空排気しながらＨｅガスを導入
し、約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３
５０℃に加熱ベーキングした。 （５）加熱ベーキングの後、各ガスゲートにゲートガス
としてＨ₂を各５００ｓｃｃｍ、各成膜室にそれぞれの
原料ガスを所定流量導入し、各室の内圧を所定圧力に設
定した。

【０５４４】（６）帯状基体の巻き取り室の巻き取りボ
ビンを回転させ、帯状基体を各成膜室を通過するに向か
う方向に１００ｃｍ／分の一定速度で連続的に移動させ
た。また、各成膜室内に設けた不図示の温度制御装置に
より、移動する帯状基体が各成膜室の成膜空間内で所定
の温度になるように温度制御を行った。 （７）帯状基体の温度が安定したところで、成膜室６０
２，６０３，６１１に平行平板電極から１３．５６ＭＨ
ｚの高周波電力を、成膜室６０４に平行平板電極から７
５ｋＨｚの低周波電力をそれぞれ不図示の電源からマッ
チング装置を介して投入した。放電電力の投入により各
成膜室内の原料ガスをプラズマ化し、各成膜室内で連続
的に移動する帯状基体の表面上に半導体膜の形成を行な
った。

【０５４５】なお、成膜室６０４，６１１は図７に示す
ような構造で、連続的に移動する帯状基体表面にガス排
気側プラズマ、ガス供給側プラズマの順序で半導体膜が
形成され、成膜室６０２，６０３は図７とはガス供給側
とガス排気側が逆方向になるように放電室を配置した。
成膜室６０４では微結晶シリコンが形成されることをＲ
ＨＥＥＤパターンで確認した。

【０５４６】（７−１）帯状基体の表面上に、成膜室６
０２内で高周波プラズマＣＶＤ法によってｎ型ａ−Ｓ
ｉ：Ｈ膜からなる膜厚１０ｎｍのｎ型半導体層を形成し
た。 （７−２）上記ｎ型半導体層の上に、成膜室６０３内で
高周波プラズマＣＶＤ法によって実質的に真性なａ−Ｓ
ｉ：Ｈ膜からなる膜厚１２０ｎｍのｉ型半導体層を形成
した。

【０５４７】（７−３）上記ｉ型半導体層の上に、成膜
室６０４内でプラズマドーピングによってｉ型半導体層
に不純物を打ち込み、ｐ型μｃ−Ｓｉ：Ｈからなる膜厚
１０ｎｍの第１ｐ型半導体層（層Ａ）を形成した。 （７−４）上記第１ｐ型半導体層（層Ａ）の上に、成膜
室６１１で高周波プラズマＣＶＤ法によってｐ型ａ−Ｓ
ｉ：Ｈ膜からなる膜厚５ｎｍの第２ｐ型半導体層（層
Ｂ）を形成した。

【０５４８】表６４は、上述した工程（７−１）〜（７
−４）の成膜条件である。

【０５４９】

【表６４】 （８）帯状基体は、搬送を開始してから連続して１８０
分間移動させた。その間、１７０分間連続して半導体積
層膜の形成を行なった。

【０５５０】（９）約１７０ｍに亘って半導体積層膜を
形成した後、放電電力の投入と、原料ガスの導入と、帯
状基体および成膜室の加熱とを停止し、成膜室内のパー
ジを行った。その後、帯状基体および装置内部を十分冷
却してから装置を開け、ボビンに巻かれた帯状基体を、
帯状基体の巻き取り室から装置の外へ取り出した。さら
に、取り出した帯状基体を連続モジュール化装置によっ
て連続的に加工し、本発明の装置で形成した半導体積層
膜の上に、透明電極として全面に７０ｎｍのＩＴＯ（Ｉ
ｎ₂Ｏ₃＋ＳｎＯ₂）薄膜を形成し、集電電極として一定
間隔に細線状のＡｇ電極を形成し、単位素子の直列化等
のモジュール化を行うことにより、シングル型太陽電池
によって構成された３５ｃｍ×３５ｃｍの太陽電池モジ
ュール（実４０素子）を連続的に作製した。

【０５５１】この太陽電池モジュールについて、ＡＭ
１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下にて
特性評価を行った。また、比較のために、成膜室６０５
の高周波電力印加を止め、前記第２ｐ型半導体層（層
Ｂ）を積層しない太陽電池モジュール（比４０−１）を
作製し、同様の測定を行なった。

【０５５２】また、比較のために、成膜室６０４の半導
体形成方法を低周波プラズマＣＶＤ法から高周波プラズ
マＣＶＤ法に変更し、成膜室６０４の成膜条件を成膜室
６１１と同じ成膜条件にして、前記第１ｐ型半導体層
（層Ａ）を積層せずに前記第２ｐ型半導体層（層Ｂ）を
厚く堆積した太陽電池モジュール（比４０−２）を作製
し、同様の測定を行なった。

【０５５３】その結果、比４０−１素子の値で規格化し
た実４０素子の光電変換効率の平均値は１．２０と良好
な値を示した。また、比４０−２素子の値で規格化した
実４０素子の光電変換効率の平均値は１．１６と良好な
値を示した。また、比４０−１素子や比４０−２素子で
±５〜７％もあったモジュール間の光電変換効率のバラ
ツキが、実４０素子では±２〜３％以内と改善された。

【０５５４】更に成膜室２０４にバンドギャップ拡大元
素を含むガスを導入した場合、より特性の良い素子が得
られた。また成膜室２０５にバンドギャップ拡大元素を
含むガスを導入した場合、より特性の良い素子が得られ
た。また成膜室２０４及び２０５にバンドギャップ拡大
元素を含むガスを導入した場合、より特性の良い素子が
得られた。

【０５５５】（実施例４１） 本例では、光起電力素子の層構成を、図８に示すよう
な、ｐｉｎ単位セルを３個で構成したトリプルセルとし
た点が実施例４０と異なる。本例では、上部電極と接す
るトップセルのｐ型層のみを第１ｐ型半導体層（層Ａ）
と第２ｐ型半導体層（層Ｂ）とで構成した。

【０５５６】帯状基体の上に連続的に半導体膜を積層形
成できるロール・ツー・ロール方式の成膜装置として
は、図９に示したものを用いた。以下では、作製手順に
したがって説明する。 （１）基体としては、ＳＵＳ４３０ＢＡからなる帯状の
ステンレス板（幅１２ｃｍ×長さ２００ｍ×厚さ０．１
５ｍｍ）を用いた。この帯状基体の表面上にＤＣスパッ
タ法によって反射性導電層としてＡｇ４００ｎｍ、さら
に緩衝層としてＺｎＯ１μｍを堆積し、微小な凹凸表面
を有する帯状基体を形成した。

【０５５７】（２）上記（１）で作製した基体をボビン
に巻き付けた状態で、帯状基体の巻き出し室にセットし
た。 （３）帯状基体は、各ガスゲートを介して各成膜室を貫
通させ、帯状基体の巻き取り室まで渡し、弛まない程度
に張力をかけた。帯状基体をセットした後、各室内を真
空排気した。

【０５５８】（４）真空排気しながらＨｅガスを導入
し、約２００ＰａのＨｅ雰囲気中で各成膜室内部を約３
５０℃に加熱ベーキングした。 （５）加熱ベーキングの後、各ガスゲートにゲートガス
としてＨ₂を各５００ｓｃｃｍ、各成膜室にそれぞれの
原料ガスを所定流量導入し、各室の内圧を所定圧力に設
定した。

【０５５９】（６）帯状基体の巻き取り室９０５の巻き
取りボビンを回転させ、帯状基体を１００ｃｍ／分の一
定速度で連続的に移動させた。また、各成膜室内に設け
た不図示の温度制御装置により、移動する帯状基体が各
成膜室の成膜空間内で所定の温度になるように温度制御
を行った。 （７）帯状基体の温度が安定したところで、成膜室９０
２Ａ，９０２Ｂ，９０２Ｃ，９０３Ａ，９０３Ｂ，９０
３Ｃ，９０４Ａ，９０４Ｂ，９１１Ａ，９１１Ｂ，９１
１Ｃに平行平板電極から１３．５６ＭＨｚの高周波電力
を、成膜室９０４Ｃに平行平板電極から７５ｋＨｚの低
周波電力をそれぞれ不図示の電源からマッチング装置を
介して投入した。

【０５６０】また、成膜室９１０Ａおよび９１０Ｂの構
造の一例が図１０に示される。成膜室９１０Ａ，９１０
Ｂにおけるそれぞれの成膜室の片側の側壁に設けたマイ
クロ波導入窓からは２．４５ＧＨｚのマイクロ波電力
を、マイクロ波導入窓前方に帯状基体に平行に配設した
棒状バイアス電極から１３．５６ＭＨｚの高周波電力を
それぞれ不図示の電源からマッチング装置を介して投入
した。

【０５６１】放電電力の投入により各成膜室内の原料ガ
スをプラズマ化し、各成膜室内で連続的に移動する帯状
基体の表面上に半導体膜の形成を行なった。なお、成膜
室９０４Ａ，９０４Ｂ，９０４Ｃ，９１１Ｃは図７に示
すような構造で、連続的に移動する帯状基体表面にガス
排気側プラズマ、ガス供給側プラズマの順序で半導体膜
が形成され、成膜室９０２Ａ，９０２Ｂ，９０２Ｃ，９
０３Ａ，９０３Ｂ，９０３Ｃ，９１１Ａ，９１１Ｂは図
７とはガス供給側とガス排気側が逆方向になるように放
電室を配置した。

【０５６２】（７−１）帯状基体の表面上に、ボトムセ
ルとして、ｎ型層（成膜室９０２Ａ）、ｉ型層（成膜室
９０３Ａ）、ｉ型層（成膜室９１０Ａ）、ｉ型層（成膜
室９１１Ａ）、ｐ型層（成膜室９０４Ａ）を順次積層し
た。 （７−２）ボトムセルの上に、ミドルセルとして、ｎ型
層（成膜室９０２Ｂ）、ｉ型層（成膜室９０３Ｂ）、ｉ
型層（成膜室９１０Ｂ）、ｉ型層（成膜室９１１Ｂ）、
ｐ型層（成膜室９０４Ｂ）を順次積層した。

【０５６３】（７−３）ミドルセルの上に、トップセル
として、ｎ型層（成膜室９０２Ｃ）、ｉ型層（成膜室９
０３Ｃ）、第１ｐ型層（層Ａ）（成膜室９１０Ｃ）、第
２ｐ型層（層Ｂ）（成膜室９１１Ｃ）を順次積層した。 上記（７−１）〜（７−３）により、ｎｉｐｎｉｐｎｉ
ｐ構造の半導体積層膜の形成を行なった。表６５は、上
述した工程（７−１）を行なった成膜室９０２Ａ〜９０
４Ａにおける成膜条件である。表６６は、上述した工程
（７−２）を行なった成膜室９０２Ｂ〜９０４Ｂにおけ
る成膜条件である。表６７は、上述した工程（７−３）
を行なった成膜室９０２Ｃ〜９１１Ｃにおける成膜条件
である。

【０５６４】

【表６５】

【０５６５】

【表６６】

【０５６６】

【表６７】 （８）帯状基体は、搬送を開始してから連続して１８０
分間移動させた。その間、１７０分間連続して半導体積
層膜の形成を行なった。

【０５６７】（９）約１７０ｎｍに亘って半導体積層膜
を形成した後、放電電力の投入と、原料ガスの導入と、
帯状基体および成膜室の加熱とを停止し、成膜室内のパ
ージを行った。その後、帯状基体および装置内部を十分
冷却してから装置を開け、ボビン９０９に巻かれた帯状
基体を、帯状基体の巻き取り室９０５から装置の外へ取
り出した。

【０５６８】さらに、実施例４０と同様に、モジュール
化を行ない、バンドギャップの異なる光起電力素子を積
層した３層タンデム型太陽電池によって構成された３５
ｃｍ×３５ｃｍの太陽電池モジュール（実４１素子）を
連続的に作製した。この太陽電池モジュールについて、
ＡＭ１．５（１００ｍＷ／ｃｍ²）の疑似太陽光照射下
にて特性評価を行った。

【０５６９】また、比較のために、成膜室９１１Ｃの高
周波電力印加を止め、前記第２ｐ型半導体層（層Ｂ）８
１７を積層しない太陽電池モジュール（比４１−１）を
作製し、同様の測定を行なった。また、比較のために、
成膜室９０４Ｃの半導体形成方法を低周波プラズマＣＶ
Ｄ法から高周波プラズマＣＶＤ法に変更し、成膜室９０
４Ｃの成膜条件を成膜室９１１Ｃと同じ成膜条件にし
て、前記第１ｐ型半導体層（層Ａ）８１６を積層せずに
前記第２ｐ型半導体層（層Ｂ）８１７を厚く堆積した太
陽電池モジュール（比４１−２）を作製し、同様の測定
を行なった。

【０５７０】その結果、比４１−１素子の値で規格化し
た実４１素子の光電変換効率の平均値は１．０６と良好
な値を示した。また、比４１−２素子の値で規格化した
実４１素子の光電変換効率の平均値は１．０４と良好な
値を示した。また、比４１−１素子や比４１−２素子で
±４〜６％もあったモジュール間の光電変換効率のバラ
ツキが、実４１素子では±１〜２％以内と改善された。

【０５７１】更に成膜室９０４Ｃにバンドギャップ拡大
元素を含むガスを導入した場合、より特性の良い素子が
得られた。また成膜室９１１Ｃにバンドギャップ拡大元
素を含むガスを導入した場合、より特性の良い素子が得
られた。また成膜室９０４Ｃ及び９１１Ｃにバンドギャ
ップ拡大元素を含むガスを導入した場合、より特性の良
い素子が得られた。

【０５７２】

【発明の効果】以上説明したように、本発明によれば、
非単結晶半導体の積層膜を有する光起電力素子におい
て、少なくとも第１の導電型半導体層上にｉ型半導体
層、第２の導電型半導体層を有し、前記第２の導電型半
導体層が、前記ｉ型半導体層の表面を価電子制御剤を含
むプラズマに曝すことで形成した層Ａと、前記層Ａ上に
少なくとも価電子制御剤と前記ｉ型半導体層の主たる構
成元素とを用いてＣＶＤ法で堆積した層Ｂと、を有する
ため、活性化したアクセプターあるいはドナーの密度が
高く、活性化エネルギーが小さいことと吸収係数が小さ
いこととを両立させたドーピング層を形成することがで
き、また前記ｉ型半導体層と前記層Ａとの界面と、前記
層Ｂを堆積する時の界面が分離され、その結果、光起電
力素子の開放電圧（Ｖ_OC）とフィルファクター（Ｆ．
Ｆ．）が増大し、光電変換効率が向上した光起電力素子
が得られる。

【０５７３】また本発明によれば、ビルトインポテンシ
ャルが高まると同時に前記層Ａでの光吸収が減少して、
光起電力素子の短絡電流（Ｊ_SC）が増大し、光電変換効
率がさらに向上した光起電力素子が得られる。さらに本
発明によれば、前記層Ｂが更にバンドギャップを拡大す
る元素を含むため、前記層Ｂでの光吸収が減少して、光
起電力素子の短絡電流（Ｊ_SC）が増大し、光電変換効率
がさらに向上した光起電力素子が得られる。

【０５７４】加えて本発明によれば、前記第１の導電型
がｎ型であり、前記第２の導電型がｐ型として、ｐ型半
導体層側から光入射する構成の光起電力素子が得られ
る。また本発明によれば、前記第１の導電型がｐ型であ
り、前記第２の導電型がｎ型として、ｎ型半導体層側か
ら光入射する構成の光起電力素子が得られる。また本発
明によれば、前記光起電力素子の表面近傍にあるｉ型半
導体層をｐ型化又はｎ型化して形成された、前記層Ａの
水素含有量が、前記ｉ型半導体層の水素含有量より多く
することで、層Ａでは、バンドギャップが広がり、ビル
トインポテンシャルが高まり、かつ、吸収係数が減少
し、光起電力素子の開放電圧（Ｖ_OC）と短絡電流
（Ｊ_SC）が増大し、光電変換効率が向上した光起電力素
子が得られる。

【０５７５】さらに本発明によれば、前記層Ａの結晶形
態を非晶質とし、前記層Ｂの結晶形態を微結晶又は多結
晶とすることで、ドーピング層の活性化エネルギーと吸
収係数が低下し、開放電圧（Ｖ_OC）と短絡電流（Ｊ_SC）
が増大した、光電変換効率が向上した光起電力素子が得
られる。また本深さまでｐ型化又はｎ型化しかつバンド
ギャップを拡大し、前記層Ｂを形成するときは、堆積反
応を主にすることで再現性に優れ、簡単な光起電力素子
の製造方法が得られる。

【０５７６】さらに、本発明によれば、ｐ型半導体層あ
るいはｎ型半導体層を大面積に均一に形成することがで
き、光起電力素子を大面積に均一に形成することができ
る。また、ｐ型半導体層あるいはｎ型半導体層のｉ型半
導体層への密着性を向上させることができ、光起電力素
子の製造の歩留を向上させることができる。

【図面の簡単な説明】

【図１】本発明に係るシングルセル型の光起電力素子の
層構成を示す概略断面図である。

【図２】本発明に係るスタックセル型の光起電力素子の
層構成を示す概略断面図である。

【図３】本発明に係る光起電力素子を上面から見た概略
図である。

【図４】本発明に係る光起電力素子を形成するために用
いた多室分離型の堆積装置の模式的説明図である。

【図５】本発明に係るシングルセル型の光起電力素子の
他の層構成を示す概略断面図である。

【図６】図５に示したシングルセル型の光起電力素子を
作製するために用いたロール・ツー・ロール方式の成膜
装置の模式図である。

【図７】図６のロール・ツー・ロール方式の成膜装置を
構成する平行平板容量結合型プラズマＣＶＤ装置の模式
図である。

【図８】本発明に係るスタックセル型の光起電力素子の
他の層構成を示す概略断面図である。

【図９】図８に示したスタックセル型の光起電力素子を
作製するために用いたロール・ツー・ロール方式の成膜
装置の模式図である。

【図１０】図９のロール・ツー・ロール方式の成膜装置
を構成するマイクロ波プラズマＣＶＤ装置の模式図であ
る。

【符号の説明】

１０１、２０１ 基板、 １０２、２０２ 裏面電極、 １０３ ｎ層（ｐ１層）、 １０４ ｉ層、 １０５ ｐ１層（ｎ１層）、 １０６ ｐ２層（ｎ２層）、 １０７、２１５ 透明電極、 １０８、２１６ 集電電極、 ２０３ ｎ１層（ｐ１層）、 ２５１ ＲＦｉ型層、 ２０４ ｉ１層、 ２５２ ＲＦｉ型層、 ２０５ ｐ１１層（ｎ１１層）、 ２０６ ｐ１２層（ｎ１２層）、 ２０７ ｎ２層（ｐ２層）、 ２６１ ＲＦｉ型層、 ２０８ ｉ２層、 ２６２ ＲＦｉ型層、 ２０９ ｐ２１層（ｎ２１層）、 ２１０ ｐ２２層（ｎ２２層）、 ２１１ ｎ３層（ｐ３層）、 ２１２ ｉ３層、 ２１３ ｐ３１層（ｎ３１層）、 ２１４ ｐ３２層（ｎ３２層）、 ２１７ 第１のｐｉｎ接合、 ２１８ 第２のｐｉｎ接合、 ２１９ 第３のｐｉｎ接合、 ４００ 多室分離型の堆積装置、 ４０１ ロードロック室、 ４０２ ｎ型層（またはｐ型層）用の搬送室、 ４０３ ＭＷ−ｉ層（またはＲＦ−ｉ層）用の搬送室、 ４０４ ｐ型層（またはｎ型層）用の搬送室、 ４０５ アンロード室、 ４０６、４０７、４０８、４０９ ゲートバルブ、 ４１０、４１１、４１２ 基板加熱用ヒーター、 ４１３ 基板搬送用レール、 ４１７ ｎ型層（またはｐ型層）用の堆積室、 ４１８ ＭＷ−ｉ層（またはＲＦ−ｉ層）用の堆積室、 ４１９ ｐ型層（またはｎ型層）用の堆積室、 ４２０、４２１ ＲＦ導入用カップ、 ４２２ ＲＦ電源、 ４２３ ＲＦ電源、 ４２４ バイアス印加用電源、 ４２５ ＭＷ導入用窓、 ４２６ ＭＷ導入用導波管、 ４２７ ＭＷ−ｉ層堆積用シャッター、 ４２８ バイアス電極、 ４２９ ｎ型層（またはｐ型層）堆積用ガス供給設備の
ガス供給管、 ４４９ ＭＷ−ｉ層（またはＲＦ−ｉ層）堆積用ガス供
給設備のガス供給管、 ４６９ ｐ型層（またはｎ型層）堆積用ガス供給設備の
ガス供給管、 ６０１，９０１ 帯状基体の巻き出し室、 ６０２，９０２Ａ，９０２Ｂ，９０２Ｃ 高周波プラズ
マＣＶＤ法によるｎ型半導体層の成膜室、 ６０３，９０３Ａ，９０３Ｂ，９０３Ｃ，９１１Ａ，９
１１Ｂ 高周波プラズマＣＶＤ法によるｉ型半導体層の
成膜室、 ６０４，９０４Ｃ プラズマドーピングによるｐ型半導
体層の成膜室、 ９１０Ａ，９１０Ｂ マイクロ波プラズマＣＶＤ法によ
るｉ型半導体層の成膜室、 ６１１，９０４Ａ，９０４Ｂ，９１１Ｃ 高周波プラズ
マＣＶＤ法によるｐ型半導体層の成膜室、 ９０５ 帯状基体の巻き取り室、 ６０６，７０３，７０４，９０６ ガスゲート、 ６０７，９０７ 帯状基体、 ６０８，９０８ 帯状基体の巻き出しボビン、 ６０９，９０９ 帯状基体の巻き取りボビン、 ７０１ 基体、 ７０２ 真空容器、 ７０５ 放電室、 ７０６ 放電電極、 ７０７ 原料ガス導入管、 ７０８ 排気管、 ７０９ ブロックヒーター、 ７１０ 放電室外部排気口、 ７１１ 成膜領域開口調整板、 ７１２ 蓋、 ７１３，７１４ ランプヒーター、 ７１５，７１６ 熱電対、 ７１７ リフレクター、 ７１８ 支持ローラー、 ７１９ 分離通路、 ７２０，７２０ ゲートガス導入管、 １００２ 放電室ユニット、 １００６ 成膜室、 １０１０ 荒引き用排気管、 １０１４ バイアス電極、 １０２１ マイクロ波導入窓、 １０２２ 穴開き仕切板、 １０２３ 圧力測定管、 １０２４ 成膜室温度制御装置、 １０２５ 基体温度制御装置。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 特願平7−132434 (32)優先日 平成７年５月30日(1995．5．30) (33)優先権主張国 日本（ＪＰ） (72)発明者 藤岡 靖 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 酒井 明 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 岡部 正太郎 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 幸田 勇蔵 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 芳里 直 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 金井 正博 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (56)参考文献 特開 平４−333289（ＪＰ，Ａ) 特開 平４−299576（ＪＰ，Ａ) 特開 平２−252235（ＪＰ，Ａ) 特開 平２−177375（ＪＰ，Ａ) 特開 平２−177372（ＪＰ，Ａ) 特開 平６−232429（ＪＰ，Ａ) 特開 平６−204522（ＪＰ，Ａ) 特開 平７−302920（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 31/04 - 31/078 H01L 21/205

Claims (42)

(57)【特許請求の範囲】
1. 【請求項１】 非単結晶半導体の積層膜を有する光起電
   力素子において、少なくとも第１の導電型半導体層上に
   ｉ型半導体層、第２の導電型半導体層を有し、前記第２
   の導電型半導体層が、前記ｉ型半導体層の表面を価電子
   制御剤を含むプラズマに曝すことで形成した層Ａと、前
   記層Ａ上に少なくとも価電子制御剤と前記ｉ型半導体層
   の主たる構成元素とを用いてＣＶＤ法で堆積した層Ｂ
   と、を有することを特徴とする光起電力素子。
2. 【請求項２】 前記層Ａが更にバンドギャップを拡大す
   る元素を含む請求項１に記載の光起電力素子。
3. 【請求項３】 前記層Ｂが更にバンドギャップを拡大す
   る元素を含む請求項１に記載の光起電力素子。
4. 【請求項４】 前記層Ａ及び前記層Ｂが更にバンドギャ
   ップを拡大する元素を含む請求項１に記載の光起電力素
   子。
5. 【請求項５】 前記第１の導電型がｎ型であり、前記第
   ２の導電型がｐ型である請求項１に記載の光起電力素
   子。
6. 【請求項６】 前記第１の導電型がｐ型であり、前記第
   ２の導電型がｎ型である請求項１に記載の光起電力素
   子。
7. 【請求項７】 前記光起電力素子の表面近傍にあるｉ型
   半導体層をｐ型化又はｎ型化して形成された、前記層Ａ
   の水素含有量が、前記ｉ型半導体層の水素含有量より多
   いことを特徴とする請求項１に記載の光起電力素子。
8. 【請求項８】 前記層Ａの結晶形態が非晶質であり、前
   記層Ｂの結晶形態が微結晶又は多結晶である請求項１に
   記載の光起電力素子。
9. 【請求項９】 請求項１において前記価電子制御剤は周
   期律表第ＩＩＩ族又は第Ｖ族に属する元素である光起電
   力素子。
10. 【請求項１０】 請求項１において前記層Ｂ中には前記
    層Ａ中に含有される価電子制御剤を有する光起電力素
    子。
11. 【請求項１１】 請求項１０において前記価電子制御剤
    は周期律表第ＩＩＩ族又は第Ｖ族に属する元素である光
    起電力素子。
12. 【請求項１２】 請求項２において前記バンドギャップ
    を拡大する元素は、炭素、酸素、窒素からなる群から選
    択された少なくとも１つの元素を有する光起電力素子。
13. 【請求項１３】 請求項３において前記バンドギャップ
    を拡大する元素は、炭素、酸素、窒素からなる群から選
    択された少なくとも１つの元素を有する光起電力素子。
14. 【請求項１４】 請求項４において前記バンドギャップ
    を拡大する元素は、炭素、酸素、窒素からなる群から選
    択された少なくとも１つの元素を有する光起電力素子。
15. 【請求項１５】 請求項１において前記層Ｂは１ｎｍ〜
    １０ｎｍの層厚を有する光起電力素子。
16. 【請求項１６】 請求項１において前記ｉ型半導体層は
    シリコン又はゲルマニウムを有する光起電力素子。
17. 【請求項１７】 請求項１において前記ｉ型半導体層
    は、炭素、酸素及び窒素からなる群から選択された少な
    くとも１つの元素を有する光起電力素子。
18. 【請求項１８】 請求項１６において更に、炭素、酸素
    及び窒素からなる群から選択された少なくとも１つの元
    素を有する光起電力素子。
19. 【請求項１９】 請求項１において、前記第１の導電型
    半導体層、ｉ型半導体層、層Ａ及び層Ｂをこの順で有す
    る組が複数組積層されている光起電力素子。
20. 【請求項２０】 請求項１において、前記第１の導電型
    半導体層、ｉ型半導体層、層Ａ及び層Ｂをこの順で有す
    る第１の組と、第１の導電型半導体層、ｉ型半導体層及
    び第２の導電型半導体層をこの順で有する第２の組とが
    積層されている光起電力素子。
21. 【請求項２１】 請求項２０において前記第２の組は複
    数組有する光起電力素子。
22. 【請求項２２】 請求項２０において前記１の組は前記
    第２の組より光入射側に有する光起電力素子。
23. 【請求項２３】 請求項２２において前記第２の組は複
    数有する光起電力素子。
24. 【請求項２４】 請求項１において前記層Ｂ上に導電層
    を有する光起電力素子。
25. 【請求項２５】 請求項２４において前記導電層は透明
    導電層を有する光起電力素子。
26. 【請求項２６】 請求項２５において前記透明導電層上
    に更に集電電極を有する光起電力素子。
27. 【請求項２７】請求項１において前記半導体層が形成さ
    れる基体は反射膜を有する光起電力素子。
28. 【請求項２８】 請求項１において前記半導体が形成さ
    れる基体は緩衝層を有する光起電力素子。
29. 【請求項２９】 請求項１において前記層Ａは１ｎｍ〜
    １０ｎｍの層厚を有する光起電力素子。
30. 【請求項３０】 請求項１において前記半導体層は水素
    原子を含有し、該水素原子含有量は層の界面近傍で多い
    光起電力素子。
31. 【請求項３１】 請求項３０において前記水素含有量は
    １．１〜２倍高い濃度を有する光起電力素子。
32. 【請求項３２】 第１の導電型半導体を堆積する工程、 該第１の導電型半導体上にｉ型半導体を堆積する工程、 該ｉ型半導体の表面を価電子制御剤を含むプラズマ雰囲
    気にさらす工程、これによって第２の導電型半導体の層
    Ａが形成される、 該層Ａ上に価電子制御剤を含む第２の導電型の半導体を
    堆積する工程、これによって層Ｂが形成される、 を有する光起電力素子の製造方法。
33. 【請求項３３】 請求項３２において前記プラズマ雰囲
    気は更にバンドギャップを拡大する元素を有する光起電
    力素子の製造方法。
34. 【請求項３４】 請求項３２において前記層Ｂは更にバ
    ンドギャップを拡大する元素を含む光起電力素子の製造
    方法。
35. 【請求項３５】 請求項３２において前記価電子制御剤
    は周期律表第ＩＩＩ族又は第Ｖ族に属する元素を含む光
    起電力素子の製造方法。
36. 【請求項３６】 請求項３３において、前記バンドギャ
    ップを拡大する元素は、炭素、酸素、窒素からなる群か
    ら選択された少なくとも１つの元素を有する光起電力素
    子の製造方法。
37. 【請求項３７】 前記層Ａを形成するときのプラズマを
    生起させる圧力が、前記層Ｂを堆積するときの圧力より
    も低い請求項３３に記載の光起電力素子の製造方法。
38. 【請求項３８】 前記層Ａを形成するときのＤＣ電圧又
    はＡＣ電力が、前記層Ｂを堆積するときのＤＣ電圧又は
    ＡＣ電力よりも大きい請求項３３に記載の光起電力素子
    の製造方法。
39. 【請求項３９】 前記層Ａを形成するときの導入される
    原料ガスの水素希釈率が、前記層Ｂを堆積するときの導
    入される原料ガスの水素希釈率よりも高い請求項３３に
    記載の光起電力素子の製造方法。
40. 【請求項４０】 前記層Ａを形成するときの放電電力の
    周波数が、前記層Ｂを堆積するときの放電電力の周波数
    よりも低い請求項３３に記載の光起電力素子の製造方
    法。
41. 【請求項４１】 前記層Ａを形成するときの放電電力の
    周波数が、５ｋＨｚ〜５００ｋＨｚである請求項４０に
    記載の光起電力素子の製造方法。
42. 【請求項４２】 前記層Ｂを形成するときの放電電力の
    周波数が、１ＭＨｚ〜１００ＭＨｚである請求項４０に
    記載の光起電力素子の製造方法。