JP3210464B2 - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor deviceInfo
- Publication number
- JP3210464B2 JP3210464B2 JP01858993A JP1858993A JP3210464B2 JP 3210464 B2 JP3210464 B2 JP 3210464B2 JP 01858993 A JP01858993 A JP 01858993A JP 1858993 A JP1858993 A JP 1858993A JP 3210464 B2 JP3210464 B2 JP 3210464B2
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- temperature
- treatment step
- semiconductor substrate
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、半導体装置の製造方
法に係わり、例えば導体層の間に設けられる層間絶縁膜
の平坦化工程の改良に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to an improvement in a step of flattening an interlayer insulating film provided between conductor layers.
【0002】[0002]
【従来の技術】従来の、集積回路の製造プロセスにおい
て、BPSG(ボロン・リン・シリケード・ガラス)膜
や、PSG(リン・シリケード・ガラス)膜からなる層
間絶縁膜は、半導体基板上に設けられた素子分離のため
のフィールド酸化膜や、多結晶シリコンまたは高融点金
属シリサイドによる配線の上に形成される。この層間絶
縁膜は、例えばリフロー法によって表面が平坦化され
る。すなわち、層間絶縁膜は、例えば900℃〜100
0℃の高温熱処理によって流動化され平坦化される。こ
の後、層間絶縁膜の上に導体層を成膜して配線が形成さ
れる。この種の層間絶縁膜は導体層相互間の絶縁だけで
なく、下地の凹凸を緩和する重要な役割を担っている。
したがって、層間絶縁膜の平坦性が悪い場合、この上に
設けられる配線のステップカバレージが悪化する。2. Description of the Related Art In a conventional integrated circuit manufacturing process, an interlayer insulating film made of a BPSG (boron phosphorus silicate glass) film or a PSG (phosphorus silicate glass) film is provided on a semiconductor substrate. Formed on a wiring made of polycrystalline silicon or high-melting-point metal silicide. The surface of this interlayer insulating film is flattened by, for example, a reflow method. That is, the interlayer insulating film is, for example, 900 ° C to 100 ° C.
It is fluidized and flattened by a high-temperature heat treatment at 0 ° C. Thereafter, a conductor layer is formed on the interlayer insulating film to form a wiring. This kind of interlayer insulating film plays an important role not only in insulating between conductor layers but also in mitigating unevenness of a base.
Therefore, when the flatness of the interlayer insulating film is poor, the step coverage of the wiring provided thereon deteriorates.
【0003】[0003]
【発明が解決しようとする課題】ところで、従来の層間
絶縁膜の平坦化工程では、十分な平坦形状を得るため、
900℃以上の温度で、例えば60分程度の熱処理を必
要としていた。しかし、集積回路の微細化に伴い、特
に、MOS LSIでは、基板中の不純物拡散層を薄く
する、所謂シャロージャンクションが要求されている。
このため、高温長時間の熱処理を用いた場合、不純物拡
散層が延びてしまうため、このような熱処理を用いるこ
とが困難となってきている。In the conventional process of flattening an interlayer insulating film, a sufficient flat shape is obtained.
A heat treatment at a temperature of 900 ° C. or more, for example, for about 60 minutes was required. However, with the miniaturization of integrated circuits, especially in MOS LSI, a so-called shallow junction, in which an impurity diffusion layer in a substrate is thinned, is required.
For this reason, when a heat treatment at a high temperature for a long time is used, the impurity diffusion layer is extended, and it is becoming difficult to use such a heat treatment.
【0004】上記要求に対応して、種々実験を行った。
しかし、低温の熱処理によって層間絶縁膜を平坦化しよ
うとした場合、従来以上の長時間のプロセスが必要であ
った。このため、不純物拡散層の延びは、結果的に従来
と大差ないものであった。また、逆に高温短時間の熱処
理についても実験を行ったが、結果は低温長時間の熱処
理と同様であった。[0004] In response to the above requirements, various experiments were conducted.
However, when an attempt is made to flatten the interlayer insulating film by a low-temperature heat treatment, a longer process than in the past is required. For this reason, the extension of the impurity diffusion layer was not much different from the conventional one. Conversely, an experiment was also conducted on a high-temperature and short-time heat treatment.
【0005】図2は、上記実験に適用される半導体装置
を示すものである。半導体基板11内には例えばボロン
が拡散された不純物拡散層12が設けられている。この
半導体基板11の上には厚さ0.8μmの多結晶シリコ
ン13が設けられ、これらの全面には例えばBPSG膜
14が設けられている。このBPSG膜14はN2 の雰
囲気の中で熱処理される。FIG. 2 shows a semiconductor device applied to the above experiment. An impurity diffusion layer 12 in which, for example, boron is diffused is provided in the semiconductor substrate 11. A 0.8 μm-thick polycrystalline silicon 13 is provided on the semiconductor substrate 11, and a BPSG film 14 is provided on the entire surface thereof, for example. This BPSG film 14 is heat-treated in an atmosphere of N 2 .
【0006】図3は、上記BPSG膜14を種々の熱処
理条件で平坦化した結果を示すものであり、BPSG膜
14表面の段差部における斜度(フローアングルθと称
す)と不純物拡散層12の延び量すなわち、拡散長
((Dt)1/2 )を測定した結果を示すものである。同
図において、▽印は1000℃プロセス、○印は950
℃プロセス、□印は900℃プロセス、△印は850℃
プロセスである。FIG. 3 shows the result of flattening the BPSG film 14 under various heat treatment conditions. The gradient (referred to as flow angle θ) at the step on the surface of the BPSG film 14 and the impurity diffusion layer 12 are shown. The extension amount, that is, the diffusion length ((Dt) 1/2 3) shows the result of the measurement. In the same figure, the symbol ▽ indicates a 1000 ° C. process, and the symbol 9 indicates 950.
° C process, □ indicates 900 ° C process, Δ indicates 850 ° C
Process.
【0007】図3から明らかなように、不純物拡散層1
2の拡散長が同じ条件のものは、フローアングルも同様
であり、高温短時間の熱処理と低温長時間の熱処理とで
は差がないことが分かる。As is apparent from FIG. 3, the impurity diffusion layer 1
When the diffusion length of 2 is the same, the flow angle is the same, and it can be seen that there is no difference between the heat treatment for a short time at a high temperature and the heat treatment for a long time at a low temperature.
【0008】不純物拡散層の延びを抑えて十分な平坦化
形状を得るためには、PSG膜、BPSG膜中のリン濃
度、またはボロン濃度を高めることが考えられる。しか
し、この場合、膜の吸湿性が増すなど、膜自体が不安定
となり実用にならないものであった。In order to suppress the extension of the impurity diffusion layer and obtain a sufficiently flattened shape, it is conceivable to increase the phosphorus concentration or the boron concentration in the PSG film and the BPSG film. However, in this case, the film itself becomes unstable, for example, the hygroscopicity of the film is increased, and the film is not practical.
【0009】この発明は、上記課題を解決するためにな
されたものであり、その目的とするところは、流動性を
有する絶縁膜を用いて不純物拡散層の延びを抑えて十分
な平坦化形状を得ることが可能な半導体装置の製造方法
を提供しようとするものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to suppress the extension of an impurity diffusion layer by using an insulating film having fluidity to form a sufficient flattened shape. It is an object of the present invention to provide a method for manufacturing a semiconductor device which can be obtained.
【0010】[0010]
【課題を解決するための手段】この発明は、上記課題を
解決するため、半導体基板の主表面上に絶縁膜を形成し
た後、熱処理して平坦化する際、前記絶縁膜が十分に流
動性を有する温度に半導体基板を急速に加熱する第1の
熱処理工程と、この半導体基板を前記第1の熱処理工程
の温度から、前記絶縁膜が定常状態では流動性を持たな
い温度に急速に降温する第2の熱処理工程と、前記第2
の熱処理工程において降温した温度で半導体基板を所定
時間保持し、絶縁膜を平坦化させる第3の熱処理工程と
を具備している。According to the present invention, in order to solve the above-mentioned problems, when an insulating film is formed on a main surface of a semiconductor substrate and then flattened by heat treatment, the insulating film has a sufficient fluidity. A first heat treatment step of rapidly heating the semiconductor substrate to a temperature having: a temperature of the semiconductor substrate from the temperature of the first heat treatment step to a temperature at which the insulating film has no fluidity in a steady state. A second heat treatment step;
A third heat treatment step of holding the semiconductor substrate at the temperature lowered in the heat treatment step for a predetermined time and planarizing the insulating film.
【0011】[0011]
【作用】すなわち、この発明は、第1の熱処理工程にお
いて半導体基板を絶縁膜が十分に流動性を有する温度に
急速に加熱し、第2の熱処理工程において絶縁膜が定常
状態では流動性を持たない温度まで急速に降温する。急
速な降温によって、絶縁膜は高温時の流動性を保持し、
第3の熱処理工程において、この温度を保持することに
より、絶縁膜は比較的低い温度でも平坦化が進行する。
したがって、不純物拡散層の延びを抑えて、絶縁膜を十
分に平坦化することができる。According to the present invention, in the first heat treatment step, the semiconductor substrate is rapidly heated to a temperature at which the insulating film has sufficient fluidity, and in the second heat treatment step, the insulating film has fluidity in a steady state. Rapidly cools to no temperature. Due to the rapid temperature drop, the insulating film retains fluidity at high temperatures,
By maintaining this temperature in the third heat treatment step, the insulating film is flattened even at a relatively low temperature.
Accordingly, the extension of the impurity diffusion layer can be suppressed, and the insulating film can be sufficiently flattened.
【0012】[0012]
【実施例】以下、図面を参照してこの発明の一実施例に
ついて説明する。図4乃至図6は、この発明が適用され
るダイナミックRAMの製造工程を示すものである。An embodiment of the present invention will be described below with reference to the drawings. 4 to 6 show a manufacturing process of a dynamic RAM to which the present invention is applied.
【0013】図4において、先ず、シリコンからなる半
導体基板21上に素子分離領域22を形成し、この後、
半導体基板21上にキャパシタ絶縁膜23を形成する。
続いて、このキャパシタ絶縁膜23の上に多結晶シリコ
ンによってキャパシタ電極24を形成し、このキャパシ
タ電極24の表面に熱酸化によって層間絶縁膜25を形
成する。この後、前記半導体基板21上のトランジスタ
領域にゲート絶縁膜26を形成し、このゲート絶縁膜2
6および前記層間絶縁膜25の上に多結晶シリコンによ
ってゲート電極27を形成する。前記トランジスタ領域
に対応する半導体基板21内には、不純物拡散層として
の図示せぬソース、ドレイン領域が設けられている。こ
こまでの工程は、一般的なMOS LSIの製造工程と
同様である。Referring to FIG. 4, first, an element isolation region 22 is formed on a semiconductor substrate 21 made of silicon.
A capacitor insulating film is formed on a semiconductor substrate.
Subsequently, a capacitor electrode 24 is formed of polycrystalline silicon on the capacitor insulating film 23, and an interlayer insulating film 25 is formed on the surface of the capacitor electrode 24 by thermal oxidation. Thereafter, a gate insulating film 26 is formed in the transistor region on the semiconductor substrate 21, and the gate insulating film 2
6 and a gate electrode 27 made of polycrystalline silicon on the interlayer insulating film 25. Source and drain regions (not shown) as impurity diffusion layers are provided in the semiconductor substrate 21 corresponding to the transistor regions. The steps up to this point are the same as the steps for manufacturing a general MOS LSI.
【0014】次に、半導体基板21上の全面に、第1の
層間絶縁膜として例えば濃度4wt%のリン、濃度4w
t%のボロンを含むBPSG膜28を、一般に使用され
ている常圧CVD法により、6000オングストローム
の厚みで堆積する。このBPSG膜28に対して、次の
熱処理を実行する。Next, on the entire surface of the semiconductor substrate 21, for example, a phosphorus having a concentration of 4 wt% and a concentration of 4 w
A BPSG film 28 containing t% of boron is deposited to a thickness of 6000 Å by a commonly used normal pressure CVD method. The following heat treatment is performed on the BPSG film 28.
【0015】図1は、この発明に係わる熱処理工程を示
すものである。同図に示すように、この熱処理工程で
は、先ず、第1の熱処理工程TP1において、上記半導
体基板21をプロセス温度600℃の拡散炉へ導入し、
窒素雰囲気中で100℃/minの昇温速度で950℃ま
で昇温する。次に、第2の熱処理工程TP2において、
プロセス温度が950℃に達した時点で降温を開始し、
70℃/min の降温速度で例えば800℃まで降温す
る。引続き第3の熱処理工程TP3において、800℃
の温度で50分間保持する。一般に、上記濃度のBPS
G膜は、850℃以上の温度に保持しなければ平坦化と
して実用性のある膜の流動性は生じない。しかし、この
実施例のように、BPSG膜を950℃まで急速に昇温
し、十分な流動性を示す状態となった後、急速に800
℃まで冷却した場合、BPSG膜を昇温して800℃に
した場合や、徐冷を行って800℃にした場合に比べて
流動性が高い。このため、この実施例の場合、800℃
の温度でも、膜の流動性が保持され平坦化が進行する。FIG. 1 shows a heat treatment step according to the present invention. As shown in the figure, in this heat treatment step, first, in a first heat treatment step TP1, the semiconductor substrate 21 is introduced into a diffusion furnace at a process temperature of 600 ° C.
The temperature is raised to 950 ° C. at a rate of 100 ° C./min in a nitrogen atmosphere. Next, in a second heat treatment step TP2,
When the process temperature reaches 950 ° C, start cooling down,
The temperature is decreased to, for example, 800 ° C. at a temperature decreasing rate of 70 ° C./min. Subsequently, in the third heat treatment step TP3, at 800 ° C.
At a temperature of 50 minutes. Generally, the above concentration of BPS
Unless the G film is kept at a temperature of 850 ° C. or more, the fluidity of the film which is practical as flattening does not occur. However, as in this example, the temperature of the BPSG film was rapidly raised to 950 ° C., and after a sufficient fluidity was reached, the BPSG film was rapidly cooled to 800 ° C.
When cooled to 800C, the fluidity is higher than when the BPSG film is heated to 800C, or when gradually cooled to 800C. Therefore, in the case of this embodiment,
Even at this temperature, the fluidity of the film is maintained and flattening proceeds.
【0016】また、この実施例の場合、BPSG膜の熱
処理後の平坦性としては、900℃の窒素雰囲気中で3
0分間の熱処理をした場合と同等であるが、半導体基板
中の不純物拡散層の延び量は、温度900℃、処理時間
8分の熱処理と同等である。Further, in the case of this embodiment, the flatness of the BPSG film after the heat treatment is 3 degrees in a nitrogen atmosphere at 900 ° C.
Although it is equivalent to the heat treatment for 0 minutes, the extension amount of the impurity diffusion layer in the semiconductor substrate is equivalent to the heat treatment at 900 ° C. for 8 minutes.
【0017】図5は、上記熱処理工程後のBPSG膜2
8を示すものであり、このBPSG膜28に、図6に示
すように、コンタクトホール29が開口される。この
後、BPSG膜28上およびコンタクトホール29内
に、例えばモリブデンシリサイドによって構成された配
線層30が形成される。次に、全面に第2の層間絶縁膜
として、例えばBPSG膜31を形成しこれを平坦化す
る。この平坦化は前述した図1に示す熱処理工程を用い
てもよい。この後、BPSG膜31内に図示せぬコンタ
クトホールが開口されるとともに、BPSG膜31上に
Al配線32、33が形成される。最後に、これらの全
面に最終保護膜34が形成され、ダイナミックRAMが
完成される。FIG. 5 shows the BPSG film 2 after the heat treatment step.
8, a contact hole 29 is formed in the BPSG film 28 as shown in FIG. After that, a wiring layer 30 made of, for example, molybdenum silicide is formed on the BPSG film 28 and in the contact hole 29. Next, for example, a BPSG film 31 is formed as a second interlayer insulating film on the entire surface, and is planarized. This flattening may use the heat treatment step shown in FIG. 1 described above. Thereafter, contact holes (not shown) are opened in the BPSG film 31, and Al wirings 32 and 33 are formed on the BPSG film 31. Finally, a final protective film 34 is formed on these entire surfaces, and a dynamic RAM is completed.
【0018】上記実施例によれば、第1の熱処理工程に
おいて第1の層間絶縁膜としてのBPSG膜28が十分
に流動性を有する温度に急速に加熱し、第2の熱処理工
程においてBPSG膜28が定常状態では流動性を持た
ない温度まで急速に降温している。この急速な降温によ
り、BPSG膜28は高温時の流動性を保持しているた
め、第3の熱処理工程においてこの温度を保持すること
により平坦化が進行する。したがって、第1、第2の熱
処理工程は高温であるが、短時間の処理であるため、半
導体基板内の不純物拡散層の延びを抑えることができ、
第3の熱処理工程は通常より低温であるが、BPSG膜
28が流動性を有しているため、BPSG膜28を十分
に平坦化することができる。According to the above embodiment, in the first heat treatment step, the BPSG film 28 as the first interlayer insulating film is rapidly heated to a temperature having sufficient fluidity, and in the second heat treatment step, the BPSG film 28 is heated. However, in the steady state, the temperature rapidly decreased to a temperature at which the fluidity was not exhibited. Since the BPSG film 28 retains the fluidity at a high temperature due to the rapid temperature drop, flattening proceeds by maintaining this temperature in the third heat treatment step. Therefore, although the first and second heat treatment steps are performed at a high temperature, the processing is performed in a short time, so that the extension of the impurity diffusion layer in the semiconductor substrate can be suppressed.
In the third heat treatment step, the temperature is lower than usual, but since the BPSG film 28 has fluidity, the BPSG film 28 can be sufficiently flattened.
【0019】上記実施例において、図1に示す熱処理工
程のパターンは一例であり、他にも同様な効果を有する
熱処理パターンが存在する。こうした熱処理パターンを
探すため、次にような実験を行った。In the above embodiment, the pattern of the heat treatment step shown in FIG. 1 is merely an example, and there are other heat treatment patterns having the same effect. To find such a heat treatment pattern, the following experiment was conducted.
【0020】この実験に使用した半導体基板の構成は図
2と同様である。すなわち、半導体基板内には例えばボ
ロンが拡散された不純物拡散層が設けられている。この
半導体基板上には、高さ0.8μmの多結晶シリコンの
段差が形成されている。これらの全面には例えば濃度4
wt%のリン、濃度4wt%のボロンを含むBPSG膜
を通常の常圧CVD法により0.8μmの膜厚で形成さ
れている。The configuration of the semiconductor substrate used in this experiment is the same as in FIG. That is, an impurity diffusion layer in which, for example, boron is diffused is provided in the semiconductor substrate. On this semiconductor substrate, a step of polycrystalline silicon having a height of 0.8 μm is formed. For example, a concentration of 4
A BPSG film containing wt% of phosphorus and boron having a concentration of 4 wt% is formed with a thickness of 0.8 μm by a normal atmospheric pressure CVD method.
【0021】第1の実験は、上記半導体基板に対して次
の熱処理を行った。前記第1の熱処理工程のプロセス温
度を850℃〜1000℃の範囲で種々変化させ、第2
の熱処理工程において、70℃/min の降温速度で80
0℃まで降温した。次に、第3の熱処理工程において、
この温度を所定時間保持し、続いて600℃に降温し
た。この熱処理を行ったBPSG膜のフローアングル
を、図2に示す場合と同様にして測定した。In the first experiment, the following heat treatment was performed on the semiconductor substrate. The process temperature of the first heat treatment step is variously changed in the range of 850 ° C. to 1000 ° C.
In the heat treatment step, the temperature is reduced at a rate of 70 ° C./min.
The temperature was lowered to 0 ° C. Next, in a third heat treatment step,
This temperature was maintained for a predetermined time, and then the temperature was lowered to 600 ° C. The flow angle of the heat-treated BPSG film was measured as in the case shown in FIG.
【0022】図7は、第1の実験の結果を示すものであ
る。同図より、第1の熱処理工程のプロセス温度が90
0℃以下の場合、フローアングルが大きいことが分か
る。したがって、第1の熱処理工程のプロセス温度とし
ては、900℃以上必要であることが分る。しかし、1
100℃以上とした場合、半導体基板内の不純物拡散層
の延び量が大きくなるため得策ではない。FIG. 7 shows the result of the first experiment. As shown in the figure, the process temperature of the first heat treatment step is 90
It can be seen that when the temperature is 0 ° C. or lower, the flow angle is large. Therefore, it is understood that the process temperature of the first heat treatment step needs to be 900 ° C. or higher. However, 1
If the temperature is set to 100 ° C. or higher, it is not advisable to increase the extension amount of the impurity diffusion layer in the semiconductor substrate.
【0023】第2の実験では、上記半導体基板に対して
次の熱処理を行った。前記第1の熱処理工程のプロセス
温度を950℃一定とし、第2の熱処理工程における降
温速度を20℃/min 〜80℃/min の範囲で変化して
800℃まで降温した。第3の熱処理工程において、こ
の温度を所定時間保持し、続いて600℃に降温した。
第3の熱処理工程における保持時間は、第1の実験と同
様に、トータル熱処理によるボロンの拡散長が同一とな
るように決めた。この熱処理を行ったBPSG膜のフロ
ーアングルを、図2に示す場合と同様にして測定した。In the second experiment, the following heat treatment was performed on the semiconductor substrate. The process temperature in the first heat treatment step was kept constant at 950 ° C., and the temperature was lowered to 800 ° C. in the second heat treatment step by changing the cooling rate in the range of 20 ° C./min to 80 ° C./min. In the third heat treatment step, this temperature was maintained for a predetermined time, and subsequently, the temperature was lowered to 600 ° C.
The holding time in the third heat treatment step was determined so that the diffusion length of boron by the total heat treatment was the same as in the first experiment. The flow angle of the heat-treated BPSG film was measured as in the case shown in FIG.
【0024】図8は、第2の実験の結果を示すものであ
る。同図より、降温速度が30℃/min 以下の場合、フ
ローアングルが大きいことが分かる。したがって、降温
速度は30℃/min 以上必要であることが分る。この降
温速度は使用する装置によっては、1000℃/min 程
度まで高速化することが可能である。FIG. 8 shows the result of the second experiment. It can be seen from the figure that the flow angle is large when the cooling rate is 30 ° C./min or less. Therefore, it can be seen that the cooling rate needs to be 30 ° C./min or more. Depending on the equipment used, this rate of temperature drop can be increased to about 1000 ° C./min.
【0025】第3の実験では、上記半導体基板に対して
次の熱処理を行った。前記第1の熱処理工程のプロセス
温度を950℃一定とし、第2の熱処理工程における降
温速度を70℃/min とした。そして、第3の熱処理工
程における保持温度を650℃〜850℃の範囲で種々
変化させた。In the third experiment, the following heat treatment was performed on the semiconductor substrate. The process temperature in the first heat treatment step was fixed at 950 ° C., and the rate of temperature decrease in the second heat treatment step was 70 ° C./min. Then, the holding temperature in the third heat treatment step was variously changed in the range of 650 ° C to 850 ° C.
【0026】図9は、第3の実験の結果を示すものであ
る。同図より、第2の熱処理工程の保持温度が700℃
以下の場合、フローアングルが大きいことが分かる。し
たがって、保持温度は、700℃以上である必要があ
る。しかし、保持温度が850℃以上となると、不純物
の拡散長が従来の方法と大差なくなるため、保持温度7
00℃〜850℃の範囲が適当である。また、保持時間
は、保持温度が800℃の場合、10分以上120分以
下が適当である。FIG. 9 shows the result of the third experiment. As shown in the figure, the holding temperature in the second heat treatment step is 700 ° C.
In the following cases, it can be seen that the flow angle is large. Therefore, the holding temperature needs to be 700 ° C. or higher. However, when the holding temperature is 850 ° C. or higher, the diffusion length of the impurity is not much different from that of the conventional method.
A range from 00 ° C to 850 ° C is appropriate. When the holding temperature is 800 ° C., the holding time is suitably from 10 minutes to 120 minutes.
【0027】尚、上記実施例においては、層間絶縁膜と
してBPSG膜を使用したが、PSG等の他のガラス系
絶縁膜や、BPSGおよびPSGと同様に流動性を有す
る、例えばポリイミド等の樹脂系絶縁膜を使用すること
も可能である。In the above embodiment, the BPSG film is used as the interlayer insulating film. However, another glass-based insulating film such as PSG, or a resin-based resin such as polyimide having fluidity similar to BPSG and PSG. It is also possible to use an insulating film.
【0028】また、第1の熱処理工程においては、半導
体基板が950℃に達すると直ぐに第2の熱処理工程に
移行し、保持時間は0秒としたが、これに限らず、不純
物拡散長が許す限りにおいて、保持時間を設定すること
が可能である。In the first heat treatment step, the process is shifted to the second heat treatment step as soon as the semiconductor substrate reaches 950.degree. C., and the holding time is set to 0 second. As long as it is possible, the holding time can be set.
【0029】さらに、第3の熱処理工程における保持温
度も、例示したように一定である必要はなく、例えば8
50℃まで70℃/min で降温した後、850℃から7
00℃までを2℃/min で降温しながら平坦化すること
も可能である。Further, the holding temperature in the third heat treatment step does not need to be constant as illustrated, for example, 8
After cooling down to 50 ° C at 70 ° C / min, 850 ° C
It is also possible to planarize while lowering the temperature up to 00 ° C. at a rate of 2 ° C./min.
【0030】また、熱処理時の雰囲気についても、上記
実施例に限定されるものではなく、N2 、Ar、O2 、
水蒸気、POCl3 などの雰囲気を使用することが可能
である。その他、この発明は上記実施例に限定されるも
のではなく、この発明の要旨を変えない範囲において、
種々変形実施可能なことは勿論である。The atmosphere at the time of the heat treatment is not limited to the above embodiment, and N 2 , Ar, O 2 ,
It is possible to use an atmosphere such as steam, POCl 3 or the like. In addition, the present invention is not limited to the above-described embodiment, and does not change the gist of the present invention.
Needless to say, various modifications can be made.
【0031】[0031]
【発明の効果】以上、詳述したようにこの発明によれ
ば、流動性を有する絶縁膜を用いて不純物拡散層の延び
を抑えて十分な平坦化形状を得ることができ、サブミク
ロンルールの集積回路の製造に適用した場合、歩留まり
を向上できるとともに、デバイスの信頼性を向上するこ
とが可能な半導体装置の製造方法を提供できる。As described in detail above, according to the present invention, a sufficiently flattened shape can be obtained by suppressing the extension of the impurity diffusion layer by using the insulating film having fluidity. When applied to the manufacture of integrated circuits, it is possible to provide a method of manufacturing a semiconductor device capable of improving the yield and improving the reliability of the device.
【図1】この発明の一実施例を示すものであり、熱処理
工程を示す図。FIG. 1, showing an embodiment of the present invention, is a view showing a heat treatment step.
【図2】フローアングルを説明するために示す図。FIG. 2 is a view for explaining a flow angle.
【図3】従来の熱処理によるフローアングルと不純物の
拡散長の関係を説明するために示す特性図。FIG. 3 is a characteristic diagram illustrating a relationship between a flow angle and a diffusion length of an impurity by a conventional heat treatment.
【図4】この発明が適用される半導体装置の製造方法を
示す断面図。FIG. 4 is a sectional view showing a method for manufacturing a semiconductor device to which the present invention is applied;
【図5】図4に続く製造工程を示す断面図。FIG. 5 is a sectional view showing a manufacturing step following FIG. 4;
【図6】図5に続く製造工程を示す断面図。FIG. 6 is a sectional view showing a manufacturing step following FIG. 5;
【図7】この発明のフローアングルとプロセス温度の関
係を説明するために示す特性図。FIG. 7 is a characteristic diagram illustrating a relationship between a flow angle and a process temperature according to the present invention.
【図8】この発明のフローアングルと降温速度の関係を
説明するために示す特性図。FIG. 8 is a characteristic diagram for explaining the relationship between the flow angle and the cooling rate according to the present invention.
【図9】この発明のフローアングルと保持温度の関係を
説明するために示す特性図。FIG. 9 is a characteristic diagram for explaining the relationship between the flow angle and the holding temperature according to the present invention.
21…半導体基板、28…BPSG膜、TP1…第1の
熱処理工程、TP2…第2の熱処理工程、TP3…第3
の熱処理工程。21: semiconductor substrate, 28: BPSG film, TP1: first heat treatment step, TP2: second heat treatment step, TP3: third
Heat treatment process.
Claims (8)
た後、熱処理して平坦化する際、前記絶縁膜が十分に流
動性を有する温度に半導体基板を急速に加熱する第1の
熱処理工程と、 この半導体基板を前記第1の熱処理工程の温度から、前
記絶縁膜が定常状態では流動性を持たない温度に急速に
降温する第2の熱処理工程と、 前記第2の熱処理工程において降温した温度で半導体基
板を所定時間保持し、絶縁膜を平坦化させる第3の熱処
理工程とを具備することを特徴とする半導体装置の製造
方法。1. A first heat treatment for rapidly heating a semiconductor substrate to a temperature at which the insulating film has sufficient fluidity when forming an insulating film on a main surface of the semiconductor substrate and then performing heat treatment for planarization. A second heat treatment step of rapidly lowering the temperature of the semiconductor substrate from the temperature of the first heat treatment step to a temperature at which the insulating film has no fluidity in a steady state; and a temperature decrease step of the second heat treatment step. A third heat treatment step of holding the semiconductor substrate at the set temperature for a predetermined time and planarizing the insulating film.
導体基板の加熱温度は900℃以上1100℃以下であ
ることを特徴とする請求項1記載の半導体装置の製造方
法。2. The method according to claim 1, wherein in the first heat treatment step, a heating temperature of the semiconductor substrate is 900 ° C. or more and 1100 ° C. or less.
導体基板の加熱速度は100℃/分以上であることを特
徴とする請求項1記載の半導体装置の製造方法。3. The method according to claim 1, wherein in the first heat treatment step, a heating rate of the semiconductor substrate is 100 ° C./min or more.
温速度は30℃/分以上1000℃/分以下であること
を特徴とする請求項1記載の半導体装置の製造方法。4. The method of manufacturing a semiconductor device according to claim 1, wherein in the second heat treatment step, the temperature decreasing rate is 30 ° C./min or more and 1000 ° C./min or less.
導体基板の温度は700℃以上850℃以下に保持され
ることを特徴とする請求項1記載の半導体装置の製造方
法。5. The method according to claim 1, wherein, in the third heat treatment step, the temperature of the semiconductor substrate is maintained at 700 ° C. or higher and 850 ° C. or lower.
導体基板の保持時間は10分以上120分以下に設定さ
れることを特徴とする請求項1記載の半導体装置の製造
方法。6. The method according to claim 1, wherein in the third heat treatment step, a holding time of the semiconductor substrate is set to be 10 minutes or more and 120 minutes or less.
ともリンを含むシリケード・ガラスによって構成されて
いることを特徴とする請求項1記載の半導体装置の製造
方法。7. The method according to claim 1, wherein the insulating film is made of silicate glass containing at least phosphorus among phosphorus and boron.
ることを特徴とする請求項1記載の半導体装置の製造方
法。8. The method according to claim 1, wherein the insulating film is made of a resin.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01858993A JP3210464B2 (en) | 1993-02-05 | 1993-02-05 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01858993A JP3210464B2 (en) | 1993-02-05 | 1993-02-05 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06232280A JPH06232280A (en) | 1994-08-19 |
| JP3210464B2 true JP3210464B2 (en) | 2001-09-17 |
Family
ID=11975827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01858993A Expired - Fee Related JP3210464B2 (en) | 1993-02-05 | 1993-02-05 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3210464B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6169026B1 (en) | 1995-11-20 | 2001-01-02 | Hyundai Electronics Industries Co., Ltd. | Method for planarization of semiconductor device including pumping out dopants from planarization layer separately from flowing said layer |
-
1993
- 1993-02-05 JP JP01858993A patent/JP3210464B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06232280A (en) | 1994-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61214555A (en) | Semiconductor device | |
| US6271152B1 (en) | Method for forming oxide using high pressure | |
| JP3210464B2 (en) | Method for manufacturing semiconductor device | |
| KR100237666B1 (en) | Method for manufacturing semiconductor device | |
| JPH07254607A (en) | Integrated circuit and manufacturing method thereof | |
| JP2978680B2 (en) | Method for manufacturing semiconductor device | |
| JPH0917781A (en) | Method for forming BPSG film | |
| JPH0586653B2 (en) | ||
| US6277754B1 (en) | Method of planarizing dielectric layer | |
| JPH04271124A (en) | Semiconductor device and its manufacture | |
| KR100443363B1 (en) | Method of forming metal interconnection in semiconductor device | |
| KR100224788B1 (en) | Process for fabricating semicondcutor device | |
| JPH0737878A (en) | Method for manufacturing semiconductor device | |
| KR0147648B1 (en) | Method for planarization interlayer insulating film of semiconductor device | |
| JP3342150B2 (en) | Method for manufacturing semiconductor device | |
| KR100744600B1 (en) | Metal wiring formation method of semiconductor device | |
| TW533542B (en) | Manufacturing method of damascene copper wire | |
| KR100205097B1 (en) | Method of forming boron phosphorus silicate glass film of semiconductor device | |
| KR940010500B1 (en) | Manufacturing method of semiconductor device | |
| CN120341176A (en) | A semiconductor structure and a method for preparing the same | |
| JPH0324066B2 (en) | ||
| KR100680500B1 (en) | Method of forming interlayer insulating film of semiconductor device | |
| JPS6251243A (en) | Manufacture of semiconductor device | |
| JPS62214665A (en) | semiconductor equipment | |
| TWI313036B (en) | Multi-anneal process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |