JP3313281B2 - Method for evaluating characteristics of semiconductor device - Google Patents
Method for evaluating characteristics of semiconductor deviceInfo
- Publication number
- JP3313281B2 JP3313281B2 JP15559296A JP15559296A JP3313281B2 JP 3313281 B2 JP3313281 B2 JP 3313281B2 JP 15559296 A JP15559296 A JP 15559296A JP 15559296 A JP15559296 A JP 15559296A JP 3313281 B2 JP3313281 B2 JP 3313281B2
- Authority
- JP
- Japan
- Prior art keywords
- electric field
- interface
- control volume
- calculating
- conductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置の特性評
価方法に関し、特に、MOS型半導体装置のコンダクタ
ンスを数値シミュレーションにより高精度かつ高速に評
価する方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for evaluating characteristics of a semiconductor device, and more particularly to a method for evaluating the conductance of a MOS semiconductor device with high accuracy and high speed by numerical simulation.
【0002】[0002]
【従来の技術】数値シミュレーションによってコンダク
タンスを算出するには、MOS型半導体装置の内部にお
ける電位ψ、電子密度n、正孔密度pの分布を算出する
必要がある。2. Description of the Related Art To calculate conductance by numerical simulation, it is necessary to calculate the distribution of potential ψ, electron density n, and hole density p inside a MOS type semiconductor device.
【0003】図6は従来方法による半導体装置の特性評
価方法を説明するための図である。この図は、MOS型
半導体装置の内部を模式的に示したものであり、図面に
向かって左から金属、絶縁体、半導体の順で並んでいる
部分であるとする。ここで説明する従来の方法では、M
OS型半導体装置を微小領域(以下、コントロールボリ
ュームと記す)1に分割する。更に、各コントロールボ
リューム1の中に格子点Xと呼ばれる点を配置する。そ
して、各格子点X上のψ,n,pを算出する。これら各
格子点X上のψ,n,pは対応するコントロールボリュ
ームにおけるψ,n,pを代表すると解釈し、各コント
ロールボリュームにおけるψ,n,pを接続することに
よってMOS型半導体装置の内部におけるψ,n,pの
分布を算出する。FIG. 6 is a diagram for explaining a conventional method for evaluating the characteristics of a semiconductor device. This diagram schematically shows the inside of the MOS type semiconductor device, and it is assumed that the portion is arranged in the order of metal, insulator, and semiconductor from the left in the drawing. In the conventional method described here, M
The OS type semiconductor device is divided into minute regions (hereinafter, referred to as control volumes) 1. Further, a point called a grid point X is arranged in each control volume 1. Then, ψ, n, and p on each grid point X are calculated. Ψ, n, p on each of these grid points X are interpreted as representing ψ, n, p in the corresponding control volume, and by connecting ψ, n, p in each control volume, the inside of the MOS type semiconductor device is The distribution of ,, n, p is calculated.
【0004】コンダクタンスは半導体中の各領域でのキ
ャリア数とキャリア移動度(μ)の積で決まる。従っ
て、各格子点上のμを算出する必要がある。MOS型半
導体装置では、特にMOS型半導体装置の絶縁体と半導
体との界面(以下、絶縁体/半導体界面と記す)近傍の
コンダクタンスが特性に重大な影響を与えるため、この
領域におけるμを正確に算出する必要がある。The conductance is determined by the product of the number of carriers and the carrier mobility (μ) in each region in the semiconductor. Therefore, it is necessary to calculate μ on each grid point. In a MOS semiconductor device, since the conductance near the interface between the insulator and the semiconductor (hereinafter, referred to as an insulator / semiconductor interface) of the MOS semiconductor device has a significant effect on the characteristics, the μ in this region can be accurately determined. It needs to be calculated.
【0005】従来技術では、実験値を基にした経験式か
らμを算出する。ただし、実験では半導体装置の各点で
のμは測定できず、絶縁体/半導体界面近傍に形成され
る反転層の平均μが測定できるだけである。従って、実
験による平均のμを基にして各格子点上のμを算出する
方法が必要になる。従来技術ではこの方法として次のs
hinの式を用いる。In the prior art, μ is calculated from an empirical formula based on experimental values. However, in experiments, μ at each point of the semiconductor device cannot be measured, and only the average μ of the inversion layer formed near the insulator / semiconductor interface can be measured. Therefore, a method of calculating μ on each grid point based on an average μ obtained by experiment is required. In the prior art, this method uses the following s
The equation of hin is used.
【0006】[0006]
【数1】μ(E)=μeff (Eeff)+(E−E0 )d
μeff (Eeff)/dE……(式1)ただし、 μeff 反転層の平均のμ Eeff=ηE+(1−η)E0 (実効電界と呼ぶ) E0 反転層外側の電界 η=1/2 (電子の場合) η=1/3 (正孔の場合) N 半導体領域の不純物濃度 ε 半導体の誘電率 k ボルツマン定数 T 半導体の温度 ni 半導体の真性キャリア濃度 φn 電子の擬フェルミポテンシャル φp 正孔の擬フェルミポテンシャル である。Μ (E) = μeff (Eeff) + (E−E0) d
μeff (Eeff) / dE (Equation 1) where μeff is the average μEeff = ηE + (1-η) E0 of the inversion layer (referred to as an effective electric field) E0 The electric field η = 1/2 outside the inversion layer Case) η = 1/3 (in the case of holes) N impurity concentration of semiconductor region ε dielectric constant of semiconductor k Boltzmann constant T temperature of semiconductor ni intrinsic carrier concentration of semiconductor φn pseudo-Fermi potential of electron φp pseudo-Fermi potential of hole It is.
【0007】shinの式を用いると、格子点上の電界
Eの関数として格子点上のμを算出できる。ここで、電
界は全て絶縁体/半導体界面に垂直な方向の成分を指す
ものとする。Using the Shin's formula, μ on a grid point can be calculated as a function of the electric field E on the grid point. Here, all electric fields indicate components in a direction perpendicular to the insulator / semiconductor interface.
【0008】先に述べたように、絶縁体/半導体界面近
傍のコンダクタンスは特性に重大な影響を与える。絶縁
体/半導体界面を含むコントロールボリュームにおける
μは、対応する格子点上のEからshinの式を用いて
算出される。従来技術では、この格子点は絶縁体/半導
体界面に置かれる。従って、絶縁体/半導体界面近傍の
μは絶縁体/半導体界面の電界Eintからshinの式
を用いて算出される。As described above, conductance near the insulator / semiconductor interface has a significant effect on characteristics. Μ in the control volume including the insulator / semiconductor interface is calculated from E on the corresponding grid point using the shin equation. In the prior art, this grid point is located at the insulator / semiconductor interface. Therefore, μ near the insulator / semiconductor interface is calculated from the electric field Eint at the insulator / semiconductor interface by using the equation of shin.
【0009】[0009]
【発明が解決しようとする課題】しかしながら、従来の
半導体装置の特性評価方法によるコンダクタンスの算出
方法では、図7に示すように、数値シミュレーションに
おけるコントロールボリュームの設定の仕方に依存し
て、得られるコンダクタンスの値が大きく変化する問題
があった。この原因について、以下説明する。However, in the conventional method of calculating the conductance by the method for evaluating the characteristics of a semiconductor device, as shown in FIG. 7, the obtained conductance depends on the setting of the control volume in the numerical simulation. There was a problem that the value of greatly changed. The cause will be described below.
【0010】図8は絶縁体/半導体界面からの深さ方向
におけるキャリア移動度μを示した図表である。この図
表から絶縁体/半導体界面付近では、急激にキャリア移
動度が変化しているのが分かる。この急激な変化によっ
て、半導体領域におけるコントロールボリュームの設定
の仕方を変えると、算出されるコンダクタンスの値が変
わってしまうという問題がある。FIG. 8 is a table showing the carrier mobility μ in the depth direction from the insulator / semiconductor interface. From this chart, it can be seen that the carrier mobility changes rapidly near the insulator / semiconductor interface. If the way of setting the control volume in the semiconductor area is changed due to this rapid change, there is a problem that the calculated conductance value changes.
【0011】この問題をさらに詳細に説明する。図9
は、キャリア移動度μが急激に変化した場合の問題点を
説明するための図である。同図中の縦軸はキャリア移動
度μを示したものであり、横軸は絶縁体/半導体界面か
らの距離を示したものである。また、符号1はコントロ
ールボリュームの幅を概念的に示したものであり、図中
のグラフは図8のキャリア移動度μを示したグラフを簡
単化して示したものである。図9(a)のように、コン
トロールボリューム1を大きく設定した場合には、コン
トロールボリュームの所定の格子点のキャリア移動度μ
intを用いたのではキャリア移動度μの誤差が大きく
なってしまうのが分かる。この問題を避けるため、従来
技術では、図9(b)に示すように、絶縁体/半導体界
面付近に極めて微小なコントロールボリュームを多数設
定する必要があった。[0011] This problem will be described in more detail. FIG.
FIG. 4 is a diagram for explaining a problem when the carrier mobility μ changes rapidly. In the figure, the vertical axis indicates the carrier mobility μ, and the horizontal axis indicates the distance from the insulator / semiconductor interface. Reference numeral 1 conceptually indicates the width of the control volume, and the graph in the figure is a simplified version of the graph showing the carrier mobility μ in FIG. As shown in FIG. 9A, when the control volume 1 is set large, the carrier mobility μ at a predetermined grid point of the control volume is set.
It can be seen that the use of int increases the error of the carrier mobility μ. In order to avoid this problem, in the related art, as shown in FIG. 9B, it is necessary to set a large number of extremely small control volumes near the insulator / semiconductor interface.
【0012】これにより、数値シミュレーションにおい
て計算時間と計算機のメモリーを大量に消費する問題を
生じた。また、実用的な計算時間と計算機のメモリーを
用いてコンダクタンスを算出する際には、不十分な精度
に甘んじざるを得なかった。As a result, there has been a problem that a large amount of calculation time and computer memory are consumed in the numerical simulation. Further, when calculating the conductance using the practical calculation time and the memory of the computer, the calculation had to be performed with insufficient accuracy.
【0013】本発明は上記事情に鑑みてなされたのであ
り、その目的とするところは、半導体装置のコンダクタ
ンスを僅かな計算時間と計算機の資源にて正確に算出す
ることができる半導体装置の特性評価方法を提供するこ
とにある。SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and an object of the present invention is to evaluate the characteristics of a semiconductor device in which the conductance of the semiconductor device can be accurately calculated with a short calculation time and computer resources. It is to provide a method.
【0014】[0014]
【課題を解決するための手段】上記目的を達成するため
請求項1の発明は、半導体装置をコントロールボリュー
ムなる微小領域に分割し、この微小領域に対して数値シ
ミュレーションによりコンダクタンスを算出し、その特
性の評価を行う方法において、前記半導体装置の絶縁体
と半導体との界面における電界であって、この界面に垂
直な成分である界面電界垂直成分を算出し、前記界面を
含むコントロールボリュームと、それに隣接する半導体
側のコントロールボリュームとの境界における電界であ
って、前記界面に垂直な成分である境界電界垂直成分を
算出し、前記界面電界垂直成分と前記境界電界垂直成分
との平均を前記界面を含むコントロールボリュームの電
界として算出し、この算出された電界を用いてキャリア
移動度を求めることでコンダクタンスを算出することを
含むことを特徴とする。In order to achieve the above object, according to the first aspect of the present invention, a semiconductor device is divided into a minute region serving as a control volume, and conductance is calculated for the minute region by numerical simulation, and the characteristic is calculated. In the method of evaluating, the electric field at the interface between the insulator and the semiconductor of the semiconductor device, a vertical component of the interface electric field which is a component perpendicular to this interface is calculated, the control volume including the interface, and the control volume adjacent thereto An electric field at the boundary with the control volume on the semiconductor side to be calculated, a boundary electric field vertical component that is a component perpendicular to the interface is calculated, and an average of the interface electric field vertical component and the boundary electric field vertical component includes the interface. It is calculated as the electric field of the control volume, and the carrier mobility can be calculated using the calculated electric field. In characterized in that it comprises calculating a conductance.
【0015】上記発明の構成では、コントロールボリュ
ームの電界を算出するにあたり、界面電界垂直成分と境
界電界垂直成分との平均を前記界面を含むコントロール
ボリュームの電界として算出し、この算出された電界を
用いてキャリア移動度を求めることでコンダクタンスを
算出するようにしてある。このようにすることで従来の
ように、絶縁体と半導体の界面近傍においてもコントロ
ールボリュームを小さく設定する必要がなくても正確な
コンダクタンスを得ることができる。従って、数値シミ
ュレーションにおけるコントロールボリュームの設定の
仕方に依存することなくコンダクタンスを算出すること
ができる。これにより、半導体装置の特性評価のための
計算時間や計算のためのハードウエア資源の使用の増加
を回避することができるのである。In the configuration of the present invention, when calculating the electric field of the control volume, the average of the vertical component of the interface electric field and the vertical component of the boundary electric field is calculated as the electric field of the control volume including the interface, and the calculated electric field is used. The conductance is calculated by obtaining the carrier mobility by using the above method. By doing so, accurate conductance can be obtained even in the vicinity of the interface between the insulator and the semiconductor without the need to set the control volume small as in the conventional case. Therefore, the conductance can be calculated without depending on how to set the control volume in the numerical simulation. As a result, it is possible to avoid an increase in the calculation time for evaluating the characteristics of the semiconductor device and an increase in the use of hardware resources for the calculation.
【0016】また、請求項2の発明は、半導体装置をコ
ントロールボリュームなる微小領域に分割し、この微小
領域に対して数値シミュレーションによりコンダクタン
スを算出し、その特性の評価を行う方法において、前記
半導体装置の内部における電位、電子密度、及び正孔密
度を算出する電位等算出ステップと、この算出された電
位、電子密度、及び正孔密度から前記半導体装置の絶縁
体と半導体との界面における電界であって、この界面に
垂直な成分である界面電界垂直成分を算出する界面電界
垂直成分算出ステップと、前記界面を含むコントロール
ボリュームと、このコントロールボリュームに隣接する
半導体側のコントロールボリュームとの境界における電
界であって、前記界面に垂直な成分である境界電界垂直
成分を算出する境界電界垂直成分算出ステップと、前記
界面電界垂直成分算出ステップにて得られた界面電界垂
直成分と、前記境界電界垂直成分算出ステップにて得ら
れた境界電界垂直成分とを用いて当該コントロールボリ
ュームの平均電界を算出するコントロールボリュームの
電界算出ステップと、このコントロールボリュームの電
界算出ステップにて得られた電界を用いてキャリア移動
度を算出するコントロールボリュームの移動度算出ステ
ップと、このコントロールボリュームの移動度算出ステ
ップにて得られたキャリアの移動度を用いてコンダクタ
ンスを算出するコンダクタンス算出ステップと、所定の
収束条件を満たすか否かを判定し、満たさない場合には
前記電位等算出ステップに戻って再び計算を行う収束判
定ステップと、を含み、この収束判定ステップにて収束
したと判定されたコンダクタンスを用いて前記半導体装
置の特性評価を行うことを特徴とする。According to a second aspect of the present invention, there is provided a method of dividing a semiconductor device into minute regions serving as control volumes, calculating conductance of the minute regions by numerical simulation, and evaluating characteristics thereof. Calculating the potential, electron density, and hole density inside the semiconductor device, and calculating the electric field at the interface between the insulator and the semiconductor of the semiconductor device from the calculated potential, electron density, and hole density. An interface electric field vertical component calculation step of calculating an interface electric field vertical component which is a component perpendicular to the interface; and an electric field at a boundary between a control volume including the interface and a semiconductor-side control volume adjacent to the control volume. A boundary for calculating a boundary electric field vertical component which is a component perpendicular to the interface. The average of the control volume using the electric field vertical component calculation step, the interface electric field vertical component obtained in the interface electric field vertical component calculation step, and the boundary electric field vertical component obtained in the boundary electric field vertical component calculation step. An electric field calculation step of a control volume for calculating an electric field, a mobility calculation step of a control volume for calculating a carrier mobility using the electric field obtained in the electric field calculation step of the control volume, and a mobility calculation of the control volume A conductance calculating step of calculating the conductance using the carrier mobility obtained in the step, and determining whether or not a predetermined convergence condition is satisfied; if not, returning to the potential etc. calculating step and calculating again A convergence determination step of performing Using the conductance is determined to have converged in step and performing characterization of the semiconductor device.
【0017】上記発明の構成では、コントロールボリュ
ームの電界を算出するにあたり、界面電界垂直成分と境
界電界垂直成分との平均を前記界面を含むコントロール
ボリュームの電界として算出し、この算出された電界を
用いてキャリア移動度を求めることでコンダクタンスを
算出するようにしてあるのは請求項1に記載された発明
と同様である。また、本発明においては、所定の収束条
件を満たすか否かを判定し、満たさない場合には再計算
を行うようにしてある。ここで、前記所定の条件を満た
すか否かの判定には、例えば、コンダクタンス算出ステ
ップにて算出されたコンダクタンスより電位を求めて、
電位等算出ステップにて算出された電位と比較し、その
差が所定の範囲内であれば、収束条件を満たすとしても
よい。同様に、電子密度、正孔密度を用いてもよく、ま
た、これらの収束条件を複数定してもよい。さらに、コ
ンダクタンスを用いるようにしてもよい。In the configuration of the present invention, when calculating the electric field of the control volume, the average of the vertical component of the interface electric field and the vertical component of the boundary electric field is calculated as the electric field of the control volume including the interface, and the calculated electric field is used. The conductance is calculated by calculating the carrier mobility in the same manner as in the first aspect of the present invention. Further, in the present invention, it is determined whether or not a predetermined convergence condition is satisfied, and if not, a recalculation is performed. Here, in determining whether the predetermined condition is satisfied, for example, a potential is obtained from the conductance calculated in the conductance calculation step,
The potential may be compared with the potential calculated in the potential etc. calculating step, and if the difference is within a predetermined range, the convergence condition may be satisfied. Similarly, an electron density and a hole density may be used, and a plurality of convergence conditions may be determined. Further, the conductance may be used.
【0018】これにより、本発明の構成によれば、数値
シミュレーションにおけるコントロールボリュームの設
定の仕方に依存することなくコンダクタンスを算出する
ことができる。これにより、半導体装置の特性評価のた
めの計算時間や計算のためのハードウエア資源の使用の
増加を回避することができる。さらに、本発明によれ
ば、コンダクタンスを高精度に評価を行うことができる
のである。Thus, according to the configuration of the present invention, the conductance can be calculated without depending on the setting of the control volume in the numerical simulation. As a result, it is possible to avoid an increase in the calculation time for evaluating the characteristics of the semiconductor device and the use of hardware resources for the calculation. Further, according to the present invention, the conductance can be evaluated with high accuracy.
【0019】以上のように、本発明に係る半導体装置の
特性評価方法では、得られるコンダクタンスの値の、コ
ントロールボリュームの設定の仕方への依存性を低減で
きるが、絶縁体/半導体界面を含むコントロールボリュ
ームの大きさが反転層の厚さに比べて小さい場合と大き
い場合とでは別の物理的根拠に基づくので、それぞれに
ついて順に説明する。As described above, in the method for evaluating the characteristics of a semiconductor device according to the present invention, the dependence of the obtained conductance value on the method of setting the control volume can be reduced. The case where the volume is smaller than the thickness of the inversion layer and the case where the volume is larger are based on different physical grounds, and therefore will be described in order.
【0020】まず、絶縁体/半導体界面を含むコントロ
ールボリュームの大きさが反転層の厚さに比べて小さい
場合、すなわち、図3に示すような場合ついて説明す
る。同図中の縦軸は絶縁体/半導体界面を示したもので
あり、符号1はコントロールボリュームの幅を概念的に
示したものである。First, the case where the size of the control volume including the insulator / semiconductor interface is smaller than the thickness of the inversion layer, that is, the case as shown in FIG. 3 will be described. The vertical axis in the figure indicates the insulator / semiconductor interface, and reference numeral 1 conceptually indicates the width of the control volume.
【0021】先に説明した様に、従来技術では絶縁体/
半導体界面を含むコントロールボリュームのμは絶縁体
/半導体界面上におけるμ(μintとする)で与える。
この方法ではコンダクタンスを正確に算出できる条件
は、絶縁体/半導体界面を含むコントロールボリューム
内の平均のμ(μaveとする)がμintに充分近い事であ
る。これを実現するためには、絶縁体/半導体界面を含
むコントロールボリュームを極めて小さくせざるを得な
い。これは図8に示すとおり、μは絶縁体/半導体界面
近傍で非常に急峻に変化するからである。また、コント
ロールボリュームを極めて小さくしないで算出したコン
ダクタンスの誤差は、コントロールボリュームの大きさ
に比例する。これが、従来技術によって算出したコンダ
クタンスがコントロールボリュームの大きさに強く依存
する理由である。As described above, in the prior art, the insulator /
The μ of the control volume including the semiconductor interface is given as μ (μint) on the insulator / semiconductor interface.
In this method, the condition under which conductance can be accurately calculated is that the average μ (μave) in the control volume including the insulator / semiconductor interface is sufficiently close to μint. To achieve this, the control volume including the insulator / semiconductor interface has to be made extremely small. This is because μ changes very steeply near the insulator / semiconductor interface as shown in FIG. Further, an error in conductance calculated without making the control volume extremely small is proportional to the size of the control volume. This is the reason that the conductance calculated by the conventional technique strongly depends on the size of the control volume.
【0022】より大きなコントロールボリュームでコン
ダクタンスを正確に算出するには、絶縁体/半導体界面
を含むコントロールボリュームのμaveを当該コントロ
ールボリュームのμとして与えれば良い。図3に示すと
おり、絶縁体/半導体界面近傍ではμは絶縁体/半導体
界面からの距離に対して1次の関係を持つ。従って、次
式の関係が成立する。In order to calculate conductance accurately with a larger control volume, μave of the control volume including the insulator / semiconductor interface may be given as μ of the control volume. As shown in FIG. 3, in the vicinity of the insulator / semiconductor interface, μ has a linear relationship with the distance from the insulator / semiconductor interface. Therefore, the following relationship is established.
【0023】 μave=(μint+μbs)/2 ……(式2) ただし、μbsは、絶縁体/半導体界面を含むコントロー
ルボリュームと、それに隣接する半導体側のコントロー
ルボリュームとの境界におけるμである。Μave = (μint + μbs) / 2 (Equation 2) Here, μbs is μ at a boundary between a control volume including an insulator / semiconductor interface and a semiconductor-side control volume adjacent thereto.
【0024】更に、shinの式を基に、μをEでテー
ラー展開し、2次以降の項を無視する近似を行えば、Further, based on Shin's equation, μ is tailored by E and approximated by ignoring the second and subsequent terms,
【数2】 μave=(μ(Eint+μ(Ebs ))/2〜μ(( Eint +Ebs )/2)=μ(E’ ) ……(式3) となる。Μave = (μ (Eint + μ (Ebs)) / 2−μ ((Eint + Ebs) / 2) = μ (E ′) (Equation 3)
【0025】即ち、本発明による半導体装置の特性評価
方法では、E’をshinの式に代入してμを求める事
により、絶縁体/半導体界面を含むコントロールボリュ
ームのμaveを算出する。このため、コントロールボリ
ュームの大きさに依存せずに正確なコンダクタンスを算
出できるのである。That is, in the method for evaluating the characteristics of a semiconductor device according to the present invention, μave of the control volume including the insulator / semiconductor interface is calculated by substituting E ′ into the equation of shin to obtain μ. Therefore, an accurate conductance can be calculated without depending on the size of the control volume.
【0026】次に、絶縁体/半導体界面を含むコントロ
ールボリュームの大きさが反転層の厚さに比べて大きい
場合について説明する。この場合には、絶縁体/半導体
界面を含むコントロールボリュームと、それに隣接する
半導体側のコントロールボリュームとの境界は反転層の
外にある。従って、 Ebs=E0 ……(式4) である。これに注意すると、Next, the case where the size of the control volume including the insulator / semiconductor interface is larger than the thickness of the inversion layer will be described. In this case, the boundary between the control volume including the insulator / semiconductor interface and the adjacent control volume on the semiconductor side is outside the inversion layer. Therefore, Ebs = E0 (Equation 4). With this in mind,
【数3】 μ(E’)=μeff (ηEint+(1−η)E0 −(η/2)(Eint−E0 )) +(η/2)(Eint−E0 ) dμeff (ηEint+(1−η)E0 −(η/2)(Eint−E0 ))/dEeff ……(式5) であり、μeff をEeff でテーラー展開して2次以降の
項を無視する近似を行うと、 μ(E’)=μeff (Eeff ) ……(式6) ただし、Eeff =ηEint +(1−η)E0 となる。即ち、絶縁体/半導体界面を含むコントロール
ボリュームのμとして反転層の平均のμを与える。Μ (E ′) = μeff (ηEint + (1−η) E0− (η / 2) (Eint−E0)) + (η / 2) (Eint−E0) dμeff (ηEint + (1−η) E0− (η / 2) (Eint−E0)) / dEeff (Equation 5) When μeff is Taylor-expanded by Eeff and an approximation that ignores the second and subsequent terms is given by μ (E ′) = Μeff (Eeff) (Equation 6) where Eeff = ηEint + (1-η) E0. That is, the average μ of the inversion layer is given as μ of the control volume including the insulator / semiconductor interface.
【0027】ここで、図4(b)は絶縁体/半導体界面
付近におけるキャリア濃度を示したものである。図中の
斜線部が深さ方向におけるキャリアの濃度を示す。この
ように、キャリアは絶縁体/半導体界面の半導体側には
界面付近の領域(以下、反転層と記す)に溜まってお
り、それ以外の領域にはほとんど存在しないため、μを
求めるに際して考慮しなくてもよいことが分かる。コン
トロールボリューム1はこの反転層を包含しているの
で、反転層を形成するキャリアは全て当該コントロール
ボリュームに含まれる。従って、反転層の平均のμを与
えればよい。これにより、本発明に係る半導体装置の特
性評価方法は、絶縁体/半導体界面を含むコントロール
ボリュームの大きさが反転層の厚さに比べて大きい場合
であっても正確なコンダクタンスを算出することができ
るのである。FIG. 4 (b) shows the carrier concentration near the insulator / semiconductor interface. The hatched portion in the figure indicates the carrier concentration in the depth direction. As described above, carriers accumulate in a region near the semiconductor at the insulator / semiconductor interface (hereinafter, referred to as an inversion layer) and hardly exist in other regions. It turns out that it is not necessary. Since the control volume 1 includes the inversion layer, all carriers forming the inversion layer are included in the control volume. Therefore, it is sufficient to give the average μ of the inversion layer. Accordingly, the method for evaluating characteristics of a semiconductor device according to the present invention can calculate an accurate conductance even when the size of the control volume including the insulator / semiconductor interface is larger than the thickness of the inversion layer. You can.
【0028】以上のように、本発明に係る半導体装置の
特性評価方法によれば、コントロールボリュームの設定
の仕方に依存せずにコンダクタンスの算出を高精度かつ
高速に行うことができるのである。As described above, according to the method for evaluating the characteristics of a semiconductor device according to the present invention, the conductance can be calculated with high accuracy and high speed without depending on the method of setting the control volume.
【0029】[0029]
【発明の実施の形態】以下、本発明に係る半導体装置の
特性評価方法の実施形態について、図面を参照しながら
説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, embodiments of a method for evaluating characteristics of a semiconductor device according to the present invention will be described with reference to the drawings.
【0030】図1は本発明に係る半導体装置の特性評価
方法の実施形態を示したフローチャートである。本発明
に係る半導体装置の特性評価方法は、半導体装置の内部
における電位、電子密度、及び正孔密度を算出する電位
等算出ステップS101と、この算出された電位、電子
密度、及び正孔密度から前記半導体装置の絶縁体と半導
体との界面における電界Eintを算出する界面電界Eint
算出ステップS102と、前記界面を含むコントロール
ボリュームと、このコントロールボリュームに隣接する
半導体側のコントロールボリュームとの界面における電
界Ebsを算出する境界電界Ebs算出ステップS103
と、前記界面電界Eint算出ステップS103にて得ら
れた界面電界Eintと、前記境界電界Ebs算出ステップ
S104にて得られた境界電界Ebsとを用いて当該コン
トロールボリュームの平均電界を算出するコントロール
ボリュームの電界E’算出ステップS104と、このコ
ントロールボリュームの電界算出ステップS104にて
得られた電界を用いてキャリアの移動度を算出するコン
トロールボリュームの移動度μ算出ステップS105
と、このコントロールボリュームの移動度μ算出ステッ
プS105にて得られたキャリアの移動度を用いてコン
ダクタンスを算出するコンダクタンス算出ステップS1
06と、所定の収束条件を満たすか否かを判定し、満た
さない場合には前記電位等算出ステップに戻って再び計
算を行う収束判定ステップと、を含み、この収束判定ス
テップS107にて収束したと判定されたコンダクタン
スを用いて前記半導体装置の特性評価を行うようにして
ある。FIG. 1 is a flowchart showing an embodiment of a method for evaluating characteristics of a semiconductor device according to the present invention. The method for evaluating the characteristics of a semiconductor device according to the present invention includes a step S101 for calculating a potential, an electron density, and a hole density in a semiconductor device, and a step S101 for calculating a potential, an electron density, and a hole density. An interface electric field Eint for calculating an electric field Eint at an interface between an insulator and a semiconductor of the semiconductor device.
A calculating step S102, and a boundary electric field Ebs calculating step S103 for calculating an electric field Ebs at an interface between the control volume including the interface and the semiconductor-side control volume adjacent to the control volume.
And an interface electric field Eint obtained in the interface electric field Eint calculation step S103 and the boundary electric field Ebs obtained in the boundary electric field Ebs calculation step S104, for calculating the average electric field of the control volume. Electric field E ′ calculation step S104 and control volume mobility μ calculation step S105 of calculating carrier mobility using the electric field obtained in the control volume electric field calculation step S104.
And a conductance calculating step S1 of calculating a conductance using the carrier mobility obtained in the control volume mobility μ calculating step S105.
06, and a convergence determination step of determining whether or not a predetermined convergence condition is satisfied. If the predetermined convergence condition is not satisfied, returning to the potential etc. calculation step and performing calculation again is included. The characteristic of the semiconductor device is evaluated using the conductance determined as follows.
【0031】次に、本実施形態の半導体装置の特性評価
方法の動作について図面を参照しながら説明する。本実
施形態を実施するにあたり、従来技術等を用いて、事前
に特性評価を行う半導体装置をコントロールボリューム
1に分割を行うものとする。この分割された個々のコン
トロールボリュームに対して特性評価を行う。図2は本
実施形態を説明するための図である。この図に示す通
り、MOS型半導体装置の内部を模式的に示したもので
あり、図面に向かって左から金属、絶縁体、半導体の順
で並んでいる部分であるとし、各コントロールボリュー
ム1の中に格子点Xと呼ばれる点を配置する。また、各
コントロールボリューム1の格子点Xにおける電位ψを
当該コントロールボリュームにおける電位であるとす
る。Next, the operation of the method for evaluating characteristics of a semiconductor device according to the present embodiment will be described with reference to the drawings. In implementing the present embodiment, it is assumed that a semiconductor device for which characteristics are to be evaluated in advance is divided into control volumes 1 using a conventional technique or the like. Characteristic evaluation is performed on each of the divided control volumes. FIG. 2 is a diagram for explaining the present embodiment. As shown in this figure, the inside of the MOS type semiconductor device is schematically shown, and a metal, an insulator, and a semiconductor are arranged in this order from the left in the drawing. A point called a lattice point X is arranged inside. The potential ψ at the grid point X of each control volume 1 is assumed to be the potential at the control volume.
【0032】まず、電位等算出ステップS101では、
各格子点上のψ,n,pを算出する。この値を用いて、
絶縁体と半導体の界面の電界(界面電界Eint)を算出
する(ステップS102)。ここで算出する界面電界E
intは、First, in a potential etc. calculating step S101,
Ψ, n, p on each grid point are calculated. Using this value,
The electric field at the interface between the insulator and the semiconductor (interface electric field Eint) is calculated (step S102). Interface electric field E calculated here
int is
【数4】 Eint =−(ψ(i+1)−ψ(i))/(x(i+1)−(x(i))/ε ……(式7) を用いて算出する。続いて、境界電界Ebs算出ステップ
S103では、界面を含むコントロールボリュームと、
それに隣接する半導体側のコントロールボリュームとの
境界における電界(境界電界Ebs)を算出する。ここで
用いる境界電界Ebsは、Eint = − (算出 (i + 1) −ψ (i)) / (x (i + 1) − (x (i)) / ε (Equation 7) In the boundary electric field Ebs calculation step S103, the control volume including the interface
An electric field (boundary electric field Ebs) at the boundary with the control volume on the semiconductor side adjacent thereto is calculated. The boundary electric field Ebs used here is
【数5】 Ebs=−(ψ(i)−ψ(i-1))/(x(i)−(x(i-1))/ε ……(式8) を用いて算出する。Calculated using the following equation: Ebs = − (ψ (i) −ψ (i−1)) / (x (i) − (x (i−1)) / ε (Equation 8)
【0033】続いて、コントロールボリュームの電界
E’算出ステップS104では、絶縁体/半導体界面を
含むコントロールボリュームにおけるμを算出する際
に、まず、次の式によってE’を算出する。Subsequently, in step S104 for calculating the electric field E ′ of the control volume, when calculating μ in the control volume including the insulator / semiconductor interface, first, E ′ is calculated by the following equation.
【0034】 E’=(Eint+Ebs)/2 ……(式9) ここでEint、Ebsは、それぞれ界面電界Eint算出ステ
ップs102、及び、境界電界Ebs算出ステップS1
03にて算出されたものを用いる。E ′ = (Eint + Ebs) / 2 (Equation 9) Here, Eint and Ebs are respectively an interface electric field Eint calculation step s102 and a boundary electric field Ebs calculation step S1.
The one calculated in 03 is used.
【0035】続いて、コントロールボリュームの移動度
μ算出ステップS105では、得られたコントロールボ
リュームの電界E’をshinの式に代入してμを算出
する。Subsequently, in a control volume mobility μ calculation step S105, μ is calculated by substituting the obtained electric field E ′ of the control volume into the equation of shin.
【0036】μ=μ(E’) ……(式10) なお、(式10)は物理的には次式と等価なので、次式
を用いてμを算出しても良い。Μ = μ (E ′) (Equation 10) Since (Equation 10) is physically equivalent to the following equation, μ may be calculated using the following equation.
【0037】[0037]
【数6】 μ={( Eint−E0 )μeff (ηEint+(1−η)E0 )−(Ebs−E0 ) μeff(ηEbs+(1−η)E0 )}/(Eint−Ebs) ……(式11) 続いて、コンダクタンス算出ステップS106では、算
出されたコントロールボリュームの移動度μからそのコ
ントロールボリュームにおけるコンダクタンススを算出
する。この算出方法は、従来技術を用いて行うことがで
きる。Μ = {(Eint−E0) μeff (ηEint + (1−η) E0) − (Ebs−E0) μeff (ηEbs + (1−η) E0)} / (Eint−Ebs) (Equation 11) Subsequently, in the conductance calculation step S106, the conductance in the control volume is calculated from the calculated mobility μ of the control volume. This calculation method can be performed using a conventional technique.
【0038】続いて、収束判定ステップS107では、
求められたコンダクタンスより電位を求めて、電位等算
出ステップS101にて算出された電位と比較し、その
差が所定の範囲内であれば、収束条件を満たすとしても
よい。同様に、電子密度、正孔密度を用いてもよく、ま
た、これらの収束条件を複数定してもよい。さらに、コ
ンダクタンスを用いるようにしてもよい。この比較によ
り、その差が所定の範囲外の場合には、そのコンダクタ
ンスから電位等を電位等算出ステップS101にて算出
する。一方、所定の収束条件を満たす場合には、コンダ
クタンス算出ステップS106にて求めたコンダクタン
スをそのコントロールボリュームのコンダクタンスと
し、このコンダクタンスを用いて半導体装置の特性評価
を行う。Subsequently, in the convergence determination step S107,
The potential may be obtained from the obtained conductance, and may be compared with the potential calculated in the potential etc. calculating step S101. If the difference is within a predetermined range, the convergence condition may be satisfied. Similarly, an electron density and a hole density may be used, and a plurality of convergence conditions may be determined. Further, the conductance may be used. As a result of this comparison, if the difference is out of the predetermined range, a potential or the like is calculated from the conductance in a potential or the like calculation step S101. On the other hand, when the predetermined convergence condition is satisfied, the conductance obtained in the conductance calculation step S106 is set as the conductance of the control volume, and the characteristic of the semiconductor device is evaluated using the conductance.
【0039】本実施形態の半導体装置の特性評価方法を
用いて計算したコンダクタンスを示した図表を図5に示
す。この図では数値シミュレーションに用いるコントロ
ールボリュームを1Å、1nm 、及び、10nmの場合に
ついて示した。この図からも分かるようにコントロール
ボリュームの大きさに関わらずほぼ等しく、すなわち、
コントロールボリュームの大きさに依存せずにコンダク
タンスが算出されていることが分かる。FIG. 5 is a table showing the conductance calculated by using the method for evaluating the characteristics of the semiconductor device according to the present embodiment. This figure shows the case where the control volumes used for the numerical simulation are 1Å, 1 nm, and 10 nm. As can be seen from this figure, almost equal regardless of the size of the control volume, that is,
It can be seen that the conductance is calculated without depending on the size of the control volume.
【0040】[0040]
【発明の効果】以上説明してきたように、本発明に係る
半導体装置のコンダクタンスの算出方法は、数値シミュ
レーションにおけるコントロールボリュームの設定の仕
方に依存せずにコンダクタンスを算出できる。As described above, the method for calculating the conductance of a semiconductor device according to the present invention can calculate the conductance without depending on the method of setting the control volume in the numerical simulation.
【0041】このため、絶縁体/半導体界面近傍で大き
なコントロールボリュームを設定することができるの
で、僅かな計算時間と計算機のメモリーを用いて正確な
コンダクタンスを算出できる。For this reason, a large control volume can be set in the vicinity of the insulator / semiconductor interface, so that accurate conductance can be calculated using a short calculation time and a computer memory.
【図1】本実施形態の半導体装置の特性評価方法により
絶縁体/半導体界面を含むコントロールボリュームにお
けるμを算出する手順を示すフローチャートである。FIG. 1 is a flowchart illustrating a procedure for calculating μ in a control volume including an insulator / semiconductor interface by a method for evaluating characteristics of a semiconductor device according to an embodiment.
【図2】本実施形態に用いるコントロールボリュームを
説明するための模式図である。FIG. 2 is a schematic diagram illustrating a control volume used in the embodiment.
【図3】本実施形態により平均移動度を求める方法を説
明するための図である。FIG. 3 is a diagram for explaining a method for obtaining an average mobility according to the embodiment.
【図4】本実施形態により平均移動度を求める方法を説
明するための図である。FIG. 4 is a diagram for explaining a method of obtaining an average mobility according to the embodiment.
【図5】本実施形態によって算出したMOS型半導体装
置のコンダクタンスの特性図である。FIG. 5 is a characteristic diagram of the conductance of the MOS semiconductor device calculated according to the present embodiment.
【図6】従来方法による半導体装置の特性評価方法を示
す模式図である。FIG. 6 is a schematic diagram showing a method for evaluating characteristics of a semiconductor device according to a conventional method.
【図7】従来技術により算出したMOS型半導体装置の
コンダクタンスの特性図である。FIG. 7 is a characteristic diagram of the conductance of a MOS semiconductor device calculated by a conventional technique.
【図8】MOS型半導体装置のμの深さ依存性を表す図
である。FIG. 8 is a diagram showing the depth dependence of μ of a MOS semiconductor device.
【図9】従来の方法によりキャリア移動度を求める方法
を説明するための図である。FIG. 9 is a diagram for explaining a method of obtaining carrier mobility by a conventional method.
1 コントロールボリューム 1 control volume
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/78 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI H01L 29/78
Claims (2)
る微小領域に分割し、この微小領域に対して数値シミュ
レーションによりコンダクタンスを算出し、その特性の
評価を行う方法において、 前記半導体装置の絶縁体と半導体との界面における電界
であって、この界面に垂直な成分である界面電界垂直成
分を算出し、 前記界面を含むコントロールボリュームと、それに隣接
する半導体側のコントロールボリュームとの境界におけ
る電界であって、前記界面に垂直な成分である境界電界
垂直成分を算出し、 前記界面電界垂直成分と前記境界電界垂直成分との平均
を前記界面を含むコントロールボリュームの電界として
算出し、 この算出された電界を用いてキャリア移動度を求めるこ
とでコンダクタンスを算出することを含むことを特徴と
する半導体装置の特性評価方法。1. A method of dividing a semiconductor device into minute regions serving as control volumes, calculating conductance of the minute regions by numerical simulation, and evaluating characteristics of the minute regions. Calculating an interface electric field vertical component that is a component perpendicular to the interface, the electric field at the interface, and the electric field at the boundary between the control volume including the interface and the control volume on the semiconductor side adjacent to the control volume; A boundary electric field vertical component which is a component perpendicular to the boundary electric field is calculated, an average of the interface electric field vertical component and the boundary electric field vertical component is calculated as an electric field of a control volume including the interface, and a carrier is calculated using the calculated electric field. Calculating conductance by determining mobility. Characteristic evaluation method of a semiconductor device.
る微小領域に分割し、この微小領域に対して数値シミュ
レーションによりコンダクタンスを算出し、その特性の
評価を行う方法において、 前記半導体装置の内部における電位、電子密度、及び正
孔密度を算出する電位等算出ステップと、 この算出された電位、電子密度、及び正孔密度から前記
半導体装置の絶縁体と半導体との界面における電界であ
って、この界面に垂直な成分である界面電界垂直成分を
算出する界面電界垂直成分算出ステップと、 前記界面を含むコントロールボリュームと、このコント
ロールボリュームに隣接する半導体側のコントロールボ
リュームとの境界における電界であって、前記界面に垂
直な成分である境界電界垂直成分を算出する境界電界垂
直成分算出ステップと、 前記界面電界垂直成分算出ステップにて得られた界面電
界垂直成分と、前記境界電界垂直成分算出ステップにて
得られた境界電界垂直成分とを用いて当該コントロール
ボリュームの平均電界を算出するコントロールボリュー
ムの電界算出ステップと、 このコントロールボリュームの電界算出ステップにて得
られた電界を用いてキャリア移動度を算出するコントロ
ールボリュームの移動度算出ステップと、 このコントロールボリュームの移動度算出ステップにて
得られたキャリアの移動度を用いてコンダクタンスを算
出するコンダクタンス算出ステップと、 所定の収束条件を満たすか否かを判定し、満たさない場
合には前記電位等算出ステップに戻って再び計算を行う
収束判定ステップと、 を含み、 この収束判定ステップにて収束したと判定されたコンダ
クタンスを用いて前記半導体装置の特性評価を行うこと
を特徴とする半導体装置の特性評価方法。2. A method of dividing a semiconductor device into minute regions serving as control volumes, calculating conductance of the minute regions by numerical simulation, and evaluating characteristics of the minute regions. A potential calculating step for calculating a hole density; and an electric field at an interface between the insulator and the semiconductor of the semiconductor device from the calculated potential, the electron density, and the hole density. An interface electric field vertical component calculating step of calculating an interface electric field vertical component, which is a component; an electric field at a boundary between a control volume including the interface and a semiconductor-side control volume adjacent to the control volume, the electric field being perpendicular to the interface Electric field vertical component calculation step for calculating the boundary electric field vertical component And calculating the average electric field of the control volume using the interface electric field vertical component obtained in the interface electric field vertical component calculation step and the boundary electric field vertical component obtained in the boundary electric field vertical component calculation step. A control volume electric field calculation step, a control volume mobility calculation step of calculating carrier mobility using the electric field obtained in the control volume electric field calculation step, and a control volume mobility calculation step. A conductance calculation step of calculating conductance using the obtained carrier mobility; and determining whether a predetermined convergence condition is satisfied. If not, returning to the potential etc. calculation step and performing calculation again And a convergence determination step. Characterization method of a semiconductor device which is characterized in that the characterization of the semiconductor device using the determined conductance that.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15559296A JP3313281B2 (en) | 1996-06-17 | 1996-06-17 | Method for evaluating characteristics of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15559296A JP3313281B2 (en) | 1996-06-17 | 1996-06-17 | Method for evaluating characteristics of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH104191A JPH104191A (en) | 1998-01-06 |
| JP3313281B2 true JP3313281B2 (en) | 2002-08-12 |
Family
ID=15609407
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15559296A Expired - Fee Related JP3313281B2 (en) | 1996-06-17 | 1996-06-17 | Method for evaluating characteristics of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313281B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5111931B1 (en) * | 1970-07-31 | 1976-04-15 | ||
| JP3382544B2 (en) | 1998-09-14 | 2003-03-04 | 沖電気工業株式会社 | Method and apparatus for simulating MOSFET |
-
1996
- 1996-06-17 JP JP15559296A patent/JP3313281B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH104191A (en) | 1998-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112668270B (en) | Josephson junction array quantum step determination method, apparatus, device and storage medium | |
| US20080048707A1 (en) | Characteristic evaluation apparatus for insulated gate type transistors | |
| JPH10301979A (en) | Method and device for extracting model parameter | |
| CN115372775B (en) | Methods and equipment for testing contact resistance | |
| US20240143893A1 (en) | Modeling method and modeling system for optical proximity correction model, and optical proximity correction method | |
| KR100413214B1 (en) | Method for unique determination of fet equivalent circuit model parameters | |
| CN114676570B (en) | A simulation model determination method, chip classification method and related equipment | |
| US20010007143A1 (en) | Circuit simulation device for predicting the dispersion of circuit characteristics and the electric characteristics | |
| US20020133785A1 (en) | Semiconductor integrated circuit manufacturing method and model parameter extracting method, apparatus, and program | |
| JP3313281B2 (en) | Method for evaluating characteristics of semiconductor device | |
| JP2002043429A (en) | Simulation method and simulation device | |
| JP3420102B2 (en) | Model parameter extraction method | |
| US6317640B1 (en) | System and method for non-parametric modeling of processed induced variability | |
| KR19980080091A (en) | Method and apparatus for setting an amorphous region | |
| JP4798866B2 (en) | Parameter extraction method for circuit simulation | |
| JP3340535B2 (en) | Semiconductor property measurement system | |
| JPH09306967A (en) | Semiconductor simulation device and semiconductor simulation method | |
| JP3720247B2 (en) | Device simulation equipment | |
| JP2001237318A (en) | Model parameter optimization method and circuit simulation method using the same | |
| JP3827983B2 (en) | Semiconductor evaluation method and semiconductor evaluation apparatus | |
| JPH1022502A (en) | Impurity distribution evaluation method and apparatus, semiconductor manufacturing method and apparatus | |
| CN120781224A (en) | Chip grading method and related device | |
| JPH10321485A (en) | Method and device for calibrating model parameter | |
| CN121412515A (en) | Methods, apparatus, electronic devices and storage media for assessing wafer mismatch | |
| JPH09135028A (en) | Method for calculating mobility of MOSFET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090531 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100531 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110531 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120531 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130531 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140531 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |