JP3325465B2 - 形状シミュレーション方法 - Google Patents
形状シミュレーション方法Info
- Publication number
- JP3325465B2 JP3325465B2 JP22135996A JP22135996A JP3325465B2 JP 3325465 B2 JP3325465 B2 JP 3325465B2 JP 22135996 A JP22135996 A JP 22135996A JP 22135996 A JP22135996 A JP 22135996A JP 3325465 B2 JP3325465 B2 JP 3325465B2
- Authority
- JP
- Japan
- Prior art keywords
- shape
- resist
- cells
- resist pattern
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
- G06F30/23—Design optimisation, verification or simulation using finite element methods [FEM] or finite difference methods [FDM]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、形状シミュレーシ
ョン技術に係わり、特に基板上に密着されたレジストを
選択的に除去することによって形成された微細パターン
が、後処理によって収縮した後の形状を予測する形状シ
ミュレーション方法と、このシミュレーション方法を実
現するためのプログラムを格納した記憶媒体に関する。
ョン技術に係わり、特に基板上に密着されたレジストを
選択的に除去することによって形成された微細パターン
が、後処理によって収縮した後の形状を予測する形状シ
ミュレーション方法と、このシミュレーション方法を実
現するためのプログラムを格納した記憶媒体に関する。
【０００２】
【従来の技術】近年、ＬＳＩの微細化に伴い、リソグラ
フィの解像性が限界に近づき、正確な解像性の予測が必
要となってきている。リソグラフィによっての解像性
は、光学的要因のみならず、エッチング等の後工程にと
って意味のあるレジストパターンが供給できて初めて満
足される。従って、リソグラフィの解像性を予測する際
には、露光装置による結像のシミュレーションだけでな
く、レジストの感光，PostExposure Baking（ＰＥＢ）
による感光剤の拡散，現像等のシミュレーションを行う
必要があった。
フィの解像性が限界に近づき、正確な解像性の予測が必
要となってきている。リソグラフィによっての解像性
は、光学的要因のみならず、エッチング等の後工程にと
って意味のあるレジストパターンが供給できて初めて満
足される。従って、リソグラフィの解像性を予測する際
には、露光装置による結像のシミュレーションだけでな
く、レジストの感光，PostExposure Baking（ＰＥＢ）
による感光剤の拡散，現像等のシミュレーションを行う
必要があった。
【０００３】一般的には、光学系による結像のモデル
は、ホプキンス，Ｙｅｕｎｇ等が提案している部分コヒ
ーレント光学系による結像モデルが用いられ、その精度
はかなり良いと言われている。レジストの感光モデル
は、ノボラック系レジストではＤｉｌｌ，Ｍａｃｋ等に
よって提案されている。化学増幅型レジストにおいても
数多くの提案がある。また、ＰＥＢによる感光剤の拡散
に対しては、Ｆｉｃｋのモデル等が提案されている。ま
た、上記モデルに従って計算されたレジストの感光剤濃
度分布などに従って現像を行うための現像モデルも、ス
トリングモデル，セルリムーバルモデル，修正拡散モデ
ルなどが提案されている。
は、ホプキンス，Ｙｅｕｎｇ等が提案している部分コヒ
ーレント光学系による結像モデルが用いられ、その精度
はかなり良いと言われている。レジストの感光モデル
は、ノボラック系レジストではＤｉｌｌ，Ｍａｃｋ等に
よって提案されている。化学増幅型レジストにおいても
数多くの提案がある。また、ＰＥＢによる感光剤の拡散
に対しては、Ｆｉｃｋのモデル等が提案されている。ま
た、上記モデルに従って計算されたレジストの感光剤濃
度分布などに従って現像を行うための現像モデルも、ス
トリングモデル，セルリムーバルモデル，修正拡散モデ
ルなどが提案されている。
【０００４】このように結像，感光，現像シミュレーシ
ョンによって、レジスト形状はかなり正確に予測でき
る。しかし、エッチングやイオンドープを行う際には、
さらにレジストパターンに対してＵＶ光照射、又はハー
ドベーキングなどの処理によってキュアを行うことによ
って、耐性を高める処理が行われる。このレジストパタ
ーンの耐性向上のためのキュア処理によって、レジスト
パターンは収縮して変形してしまう。このため、実際の
レジストパターン形状は、レジスト現像シミュレーショ
ンによって求めた形状とは異なった形状になってしま
う。
ョンによって、レジスト形状はかなり正確に予測でき
る。しかし、エッチングやイオンドープを行う際には、
さらにレジストパターンに対してＵＶ光照射、又はハー
ドベーキングなどの処理によってキュアを行うことによ
って、耐性を高める処理が行われる。このレジストパタ
ーンの耐性向上のためのキュア処理によって、レジスト
パターンは収縮して変形してしまう。このため、実際の
レジストパターン形状は、レジスト現像シミュレーショ
ンによって求めた形状とは異なった形状になってしま
う。
【０００５】ハードベーキング等のキュア処理後のレジ
ストパターン形状を正確にシミュレーションするには、
レジストの収縮による形状変形の原因を定式化して各パ
ラメータを測定する必要があるが、これらの複雑な物理
モデルの構築とパラメータ測定を行うことは、多大な手
間と時間を要し非常に面倒であった。
ストパターン形状を正確にシミュレーションするには、
レジストの収縮による形状変形の原因を定式化して各パ
ラメータを測定する必要があるが、これらの複雑な物理
モデルの構築とパラメータ測定を行うことは、多大な手
間と時間を要し非常に面倒であった。
【０００６】
【発明が解決しようとする課題】このように従来、エッ
チングやイオンドープのために使用されるレジストは、
感光，現像によりパターン形成された後に後処理が施さ
れ、この後処理による収縮により変形するため、レジス
ト現像シミュレーションによって求めたレジストパター
ン形状とは異なった形状になってしまう問題があった。
また、後処理後のレジストパターン形状をシミュレーシ
ョンするには、複雑な物理モデルの構築とパラメータ測
定が必要になるという問題があった。
チングやイオンドープのために使用されるレジストは、
感光，現像によりパターン形成された後に後処理が施さ
れ、この後処理による収縮により変形するため、レジス
ト現像シミュレーションによって求めたレジストパター
ン形状とは異なった形状になってしまう問題があった。
また、後処理後のレジストパターン形状をシミュレーシ
ョンするには、複雑な物理モデルの構築とパラメータ測
定が必要になるという問題があった。
【０００７】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、複雑な物理モデルの構
築とパラメータ測定を行うことなく、後処理後のレジス
トパターン形状を簡易な計算手法で正確に予測すること
のできる形状シミュレーション方法を提供することにあ
る。また、本発明の他の目的は、上記シミュレーション
方法を実現するためのプログラムを格納した記憶媒体を
提供することにある。
ので、その目的とするところは、複雑な物理モデルの構
築とパラメータ測定を行うことなく、後処理後のレジス
トパターン形状を簡易な計算手法で正確に予測すること
のできる形状シミュレーション方法を提供することにあ
る。また、本発明の他の目的は、上記シミュレーション
方法を実現するためのプログラムを格納した記憶媒体を
提供することにある。
【０００８】
（構成） 上記課題を解決するために本発明は、次のような構成を
採用している。即ち本発明は、基板上に密着されたレジ
ストを選択的に除去することによって形成されたパター
ンが、後処理によって収縮した後の形状を予測する形状
シミュレーション方法において、前記レジストのパター
ンを複数のセルに分割し、前記後処理による前記レジス
トの単位体積当たりの体積収縮量に従って該セルを収縮
させ、かつ前記基板の界面に近いセルほど該基板に対し
て平行方向に偏平した形に変形させ、変形後のセルを任
意の位置及び基板方向に詰めることを特徴としている。
採用している。即ち本発明は、基板上に密着されたレジ
ストを選択的に除去することによって形成されたパター
ンが、後処理によって収縮した後の形状を予測する形状
シミュレーション方法において、前記レジストのパター
ンを複数のセルに分割し、前記後処理による前記レジス
トの単位体積当たりの体積収縮量に従って該セルを収縮
させ、かつ前記基板の界面に近いセルほど該基板に対し
て平行方向に偏平した形に変形させ、変形後のセルを任
意の位置及び基板方向に詰めることを特徴としている。
【０００９】ここで、本発明の望ましい実施態様として
は次のものがあげられる。 (1) レジストパターンを複数の立方体セルに分割するこ
と。 (2) セルの位置によらず同じ体積収縮量に従って該セル
を収縮させること。 (3) 変形後のセルをラインパターンの中心を通る収縮基
準線及び基板方向に詰めること。 (4) 後処理は、加熱或いは電磁波，荷電粒子の照射を行
うことであること。 (5) 上記のシミュレーションをコンピュータ制御によっ
て行うためのプログラムを、磁気ディスク，光ディス
ク，半導体メモリなどの記憶媒体に格納したこと。 （作用）ＵＶ光照射又はハードベーキングなどのキュア
工程を行うと、この処理によってレジストパターンは収
縮して変形してしまう。このような体積減少の原因とし
ては、ナフトキノンジアジドの分解、それに伴うポリマ
ーの架橋、溶媒の揮発などがあげられる。これらの要因
によって体積変化を起こし、さらにレジストパターンと
基板界面との密着性が高ければ、界面付近での収縮方向
は限定され、界面から遠い位置では比較的均等に収縮す
るといった現象が発生して、内部応力分布の釣合がとれ
た状態で形状が決定される。しかし、上記のようなレジ
スト収縮による形状変形の原因を司る要因を求めて、物
理モデルを構築し、さらに必要となるパラメータを測定
することは非常に困難である。
は次のものがあげられる。 (1) レジストパターンを複数の立方体セルに分割するこ
と。 (2) セルの位置によらず同じ体積収縮量に従って該セル
を収縮させること。 (3) 変形後のセルをラインパターンの中心を通る収縮基
準線及び基板方向に詰めること。 (4) 後処理は、加熱或いは電磁波，荷電粒子の照射を行
うことであること。 (5) 上記のシミュレーションをコンピュータ制御によっ
て行うためのプログラムを、磁気ディスク，光ディス
ク，半導体メモリなどの記憶媒体に格納したこと。 （作用）ＵＶ光照射又はハードベーキングなどのキュア
工程を行うと、この処理によってレジストパターンは収
縮して変形してしまう。このような体積減少の原因とし
ては、ナフトキノンジアジドの分解、それに伴うポリマ
ーの架橋、溶媒の揮発などがあげられる。これらの要因
によって体積変化を起こし、さらにレジストパターンと
基板界面との密着性が高ければ、界面付近での収縮方向
は限定され、界面から遠い位置では比較的均等に収縮す
るといった現象が発生して、内部応力分布の釣合がとれ
た状態で形状が決定される。しかし、上記のようなレジ
スト収縮による形状変形の原因を司る要因を求めて、物
理モデルを構築し、さらに必要となるパラメータを測定
することは非常に困難である。
【００１０】そこで本発明では、レジストパターンを微
細セルに分割し、別途形状変形そのものを測定して、そ
の変形量を各微細セルの変形量に変換することによっ
て、収縮後の形状をシミュレーションする。これによ
り、複雑な物理モデルの構築とパラメータ測定を行うこ
となく、簡易な計算種法でかつ高精度に収縮後の形状を
シミュレーションすることが可能となる。
細セルに分割し、別途形状変形そのものを測定して、そ
の変形量を各微細セルの変形量に変換することによっ
て、収縮後の形状をシミュレーションする。これによ
り、複雑な物理モデルの構築とパラメータ測定を行うこ
となく、簡易な計算種法でかつ高精度に収縮後の形状を
シミュレーションすることが可能となる。
【００１１】
【発明の実施の形態】以下、本発明の詳細を図示の実施
形態によって説明する。 （第１の実施形態）本発明の第１の実施形態に係わる形
状シミュレーション方法を、図１〜図６に従って説明す
る。
形態によって説明する。 （第１の実施形態）本発明の第１の実施形態に係わる形
状シミュレーション方法を、図１〜図６に従って説明す
る。
【００１２】図１は、投影露光装置によってフォトマス
ク上のパターンをレジストが塗布してあるウェハ上に転
写した後、ＰＥＢ処理を行い、現像を行ったレジストパ
ターン断面のシミュレーション結果である。なお、レジ
ストパターンは孤立したラインパターンとした。
ク上のパターンをレジストが塗布してあるウェハ上に転
写した後、ＰＥＢ処理を行い、現像を行ったレジストパ
ターン断面のシミュレーション結果である。なお、レジ
ストパターンは孤立したラインパターンとした。
【００１３】投影露光装置の露光波長はｉ線（３６５ｎ
ｍ）、露光装置の投影光学系のＮＡは０．５７、光源の
コヒーレンスファクタは０．６であった。また、フォト
マスク上のパターンは遮光体の孤立線であり、ウェハ上
の寸法に換算した値で０．４μｍの線幅であった。遮光
体の材質はＣｒと酸化Ｃｒの２層構造であった。レジス
トはノボラック系ポジ型レジストであり、膜厚Ｍは１．
０μｍであった。その複素屈折率としてはｎ＝１．７，
ｋ＝０．０１４であった。
ｍ）、露光装置の投影光学系のＮＡは０．５７、光源の
コヒーレンスファクタは０．６であった。また、フォト
マスク上のパターンは遮光体の孤立線であり、ウェハ上
の寸法に換算した値で０．４μｍの線幅であった。遮光
体の材質はＣｒと酸化Ｃｒの２層構造であった。レジス
トはノボラック系ポジ型レジストであり、膜厚Ｍは１．
０μｍであった。その複素屈折率としてはｎ＝１．７，
ｋ＝０．０１４であった。
【００１４】ＰＥＢ処理時のＰＡＣ（Photo Active Com
pound ）の拡散係数Ｄは０．０１であった。また、レジ
ストの溶解速度特性はＤＲＭ（Dissolution Rate Monit
or）によって、別途測定した。この測定によって現像時
間に対するレジスト膜厚量を露光量毎にプロットした溶
解速度曲線を得た。
pound ）の拡散係数Ｄは０．０１であった。また、レジ
ストの溶解速度特性はＤＲＭ（Dissolution Rate Monit
or）によって、別途測定した。この測定によって現像時
間に対するレジスト膜厚量を露光量毎にプロットした溶
解速度曲線を得た。
【００１５】投影露光装置による結像シミュレーション
には、Ｙｅｕｎｇのアルゴリズムを用いた（M.Yeung,"M
odeling High Numerical Aperture Optical Lithograph
y",Proc.SPIE,vol.922,pp149-167,1988)。このアルゴリ
ズムによって得られたレジスト中の潜像分布に対して、
拡散係数Ｄに対応したガウス関数でコンボルーションし
てＰＥＢによるＰＡＣの拡散の影響を考慮したＰＡＣの
分布を求めた。その後、ＰＡＣの分布を溶解速度曲線に
よって溶解速度分布に変換した。
には、Ｙｅｕｎｇのアルゴリズムを用いた（M.Yeung,"M
odeling High Numerical Aperture Optical Lithograph
y",Proc.SPIE,vol.922,pp149-167,1988)。このアルゴリ
ズムによって得られたレジスト中の潜像分布に対して、
拡散係数Ｄに対応したガウス関数でコンボルーションし
てＰＥＢによるＰＡＣの拡散の影響を考慮したＰＡＣの
分布を求めた。その後、ＰＡＣの分布を溶解速度曲線に
よって溶解速度分布に変換した。
【００１６】この溶解速度分布に基づき、修正拡散法
（M.Komatsu,"Three Dimensional Resist Profile Simu
lation",SPIE Optical/Laser Microlithography VI,p41
3,1993) によって、現像後のレジストパターン断面を求
めたものが図１である。なお、図中の１０は下地となる
基板、２０はレジストパターンを示している。
（M.Komatsu,"Three Dimensional Resist Profile Simu
lation",SPIE Optical/Laser Microlithography VI,p41
3,1993) によって、現像後のレジストパターン断面を求
めたものが図１である。なお、図中の１０は下地となる
基板、２０はレジストパターンを示している。
【００１７】図１に示したレジストパターンから図５に
示すハードベーキング後のレジストパターン形状を、以
下の手順で計算した。まず、図２に示すように、レジス
トパターンの断面を立方体の微小セル２１に分割した。
次いで、図３に示すように、それぞれの微小セルを体積
収縮率Ｒに従って収縮させた。２１は収縮前の、２２は
収縮後の微小セルをそれぞれ意味している。その際、レ
ジストと基板の界面に近いほど偏平した長方体形状に、
離れるほど立方体に近い形にした。ここで、図４に示す
ように、収縮後のセル体積はその位置によらず一定値Ｖ
にして変形させた。但しＶは、ハードベーク温度Ｔ、ハ
ードベーク時間ｔの関数となっている体積収縮率Ｒから
求められる。収縮前のセル体積をＶ0 とすると、 Ｖ＝Ｖ0 ・Ｒ（Ｔ，ｔ） …（１） で示される。なお、図中のｘ，ｙは図２で示したセル２
１の横及び縦の寸法、ｚは奥行き方向の寸法を示してい
る。また、図中のx'，y'は図３で示したセル２２の横及
び縦の寸法、z'は奥行き方向の寸法を示している。
示すハードベーキング後のレジストパターン形状を、以
下の手順で計算した。まず、図２に示すように、レジス
トパターンの断面を立方体の微小セル２１に分割した。
次いで、図３に示すように、それぞれの微小セルを体積
収縮率Ｒに従って収縮させた。２１は収縮前の、２２は
収縮後の微小セルをそれぞれ意味している。その際、レ
ジストと基板の界面に近いほど偏平した長方体形状に、
離れるほど立方体に近い形にした。ここで、図４に示す
ように、収縮後のセル体積はその位置によらず一定値Ｖ
にして変形させた。但しＶは、ハードベーク温度Ｔ、ハ
ードベーク時間ｔの関数となっている体積収縮率Ｒから
求められる。収縮前のセル体積をＶ0 とすると、 Ｖ＝Ｖ0 ・Ｒ（Ｔ，ｔ） …（１） で示される。なお、図中のｘ，ｙは図２で示したセル２
１の横及び縦の寸法、ｚは奥行き方向の寸法を示してい
る。また、図中のx'，y'は図３で示したセル２２の横及
び縦の寸法、z'は奥行き方向の寸法を示している。
【００１８】微小セルの偏平の度合いと微小セルの基板
界面からの距離との関係を示すセル偏平率Ｈは、後述す
る手法でフィッティングした。次いで、図５に示すよう
に、ラインパターンの中心を通る収縮基準線Ａ及び下部
方向に変形後の微小セル２３を詰めた。これにより、収
縮後のレジストパターン形状を計算することができた。
体積収縮率Ｒ及びセル偏平率Ｈは、以下の手順で実験に
よって求めた。
界面からの距離との関係を示すセル偏平率Ｈは、後述す
る手法でフィッティングした。次いで、図５に示すよう
に、ラインパターンの中心を通る収縮基準線Ａ及び下部
方向に変形後の微小セル２３を詰めた。これにより、収
縮後のレジストパターン形状を計算することができた。
体積収縮率Ｒ及びセル偏平率Ｈは、以下の手順で実験に
よって求めた。
【００１９】図６は、体積収縮率Ｒを求める手順を示し
ている。上記シミュレーションで想定したレジスト３０
を膜厚Ｍで基板１０上に塗布し、ＰＥＢ処理を行い、露
光することなしにハードベーキングを行った。３０′が
ハードベーキング後のレジストである。そしてハードベ
ーク温度Ｔ、ハードベーク時間ｔに対するレジスト膜厚
減少量Δ（Ｔ、ｔ）を測定し、Ｒ＝Δ／Ｍを求めた。こ
の膜厚測定は、ウェハを割って断面ＳＥＭを観察して行
った。また、ハードベーキング前後の光学定数を測定
し、光学的に膜厚を測定しても良い。また、接触式の段
差測定器或いはＡＦＭ等を用いても良い。上記方法によ
って体積収縮率Ｒが求められた。
ている。上記シミュレーションで想定したレジスト３０
を膜厚Ｍで基板１０上に塗布し、ＰＥＢ処理を行い、露
光することなしにハードベーキングを行った。３０′が
ハードベーキング後のレジストである。そしてハードベ
ーク温度Ｔ、ハードベーク時間ｔに対するレジスト膜厚
減少量Δ（Ｔ、ｔ）を測定し、Ｒ＝Δ／Ｍを求めた。こ
の膜厚測定は、ウェハを割って断面ＳＥＭを観察して行
った。また、ハードベーキング前後の光学定数を測定
し、光学的に膜厚を測定しても良い。また、接触式の段
差測定器或いはＡＦＭ等を用いても良い。上記方法によ
って体積収縮率Ｒが求められた。
【００２０】次いで、上記シミュレーションで想定した
条件と同じ条件でレジストパターンを実際に形成し、ハ
ードベーキング前後のその断面形状を測定することによ
って、注目セルの基板界面からの距離に対するセル偏平
率Ｈをフィッティングにより求めた。その方法を、以下
に説明する。ハードベーキング前のレジストパターンの
断面形状をセルの集合体で示した近似形状において、基
板からｊ番目（０≦ｊ≦ｍ）のセルの個数ｆ（ｊ）は、
条件と同じ条件でレジストパターンを実際に形成し、ハ
ードベーキング前後のその断面形状を測定することによ
って、注目セルの基板界面からの距離に対するセル偏平
率Ｈをフィッティングにより求めた。その方法を、以下
に説明する。ハードベーキング前のレジストパターンの
断面形状をセルの集合体で示した近似形状において、基
板からｊ番目（０≦ｊ≦ｍ）のセルの個数ｆ（ｊ）は、
【００２１】
【数１】 と示される。すると、ハードベーキング前の実際のレジ
ストパターン形状をセルの集合体とした近似形状Ｆ
（ｊ）、レジストパターンの高さｈは、立方体セルの一
辺をｄとすると、
ストパターン形状をセルの集合体とした近似形状Ｆ
（ｊ）、レジストパターンの高さｈは、立方体セルの一
辺をｄとすると、
【００２２】
【数２】 で示される。この多項式係数ａk をフィッティングして
求める。
求める。
【００２３】ハードベーキング後の基板からｊ番目のセ
ルの幅、高さ、奥行きをそれぞれｘ（ｊ），ｙ（ｊ），
ｚ（ｊ）とすると、本実施形態の場合には、ｘ（ｊ）＝
ｚ（ｊ）であり、収縮後のセルの体積はｊによらずほぼ
一定（Ｖ）としているから、ｘ（ｊ）とｙ（ｊ）のｊに
対する依存性は、
ルの幅、高さ、奥行きをそれぞれｘ（ｊ），ｙ（ｊ），
ｚ（ｊ）とすると、本実施形態の場合には、ｘ（ｊ）＝
ｚ（ｊ）であり、収縮後のセルの体積はｊによらずほぼ
一定（Ｖ）としているから、ｘ（ｊ）とｙ（ｊ）のｊに
対する依存性は、
【００２４】
【数３】
【００２５】次に、ハードベーキング後の実際のレジス
トパターン形状をセルの集合体とした近似形状Ｆ´
（ｊ）及びレジストパターンの高さｈ´は、ハードベー
キング前後でセルの個数は不変であることから、
トパターン形状をセルの集合体とした近似形状Ｆ´
（ｊ）及びレジストパターンの高さｈ´は、ハードベー
キング前後でセルの個数は不変であることから、
【００２６】
【数４】
【００２７】この中で多項式係数ｂg をフィッティング
して求める。さらに、式（８）から偏平率Ｈを求めた。
本実施形態によれば、上記の処理プロセスを採用するこ
とにより、レジストパターンのハードベーキング後の正
確な形状が予測できるようになった。そしてこの場合、
必要となる単位体積当たりの体積収縮率Ｒはレジストの
膜厚方向位置に依存せず一定であるという仮定の下に、
フラットなレジストフィルムのハードベーキング工程に
よる膜減り量を測定することによって実験的に求められ
た。
して求める。さらに、式（８）から偏平率Ｈを求めた。
本実施形態によれば、上記の処理プロセスを採用するこ
とにより、レジストパターンのハードベーキング後の正
確な形状が予測できるようになった。そしてこの場合、
必要となる単位体積当たりの体積収縮率Ｒはレジストの
膜厚方向位置に依存せず一定であるという仮定の下に、
フラットなレジストフィルムのハードベーキング工程に
よる膜減り量を測定することによって実験的に求められ
た。
【００２８】一方、もう一つの必要なパラメータである
偏平率は、ハードベーキング前後の実際のレジストパタ
ーン形状を測定して、その形状変形量を各微細セルの変
形量に変換することによって求めた。子のようにするこ
とによって、複雑な物理モデルの構築とパラメータ測定
を行うことなく、簡単な計算手法でかつ高精度に収縮後
の形状をシミュレーションできた。 （第２の実施形態）本発明に係わる第２の実施形態を説
明する。レジストパターン形成までの計算工程は第１の
実施形態と同じであり、ハードベーキング工程における
図１、２、３、５に示した計算工程も同じである。異な
る点はセルの体積収縮率，偏平率を求めるための工程で
ある。
偏平率は、ハードベーキング前後の実際のレジストパタ
ーン形状を測定して、その形状変形量を各微細セルの変
形量に変換することによって求めた。子のようにするこ
とによって、複雑な物理モデルの構築とパラメータ測定
を行うことなく、簡単な計算手法でかつ高精度に収縮後
の形状をシミュレーションできた。 （第２の実施形態）本発明に係わる第２の実施形態を説
明する。レジストパターン形成までの計算工程は第１の
実施形態と同じであり、ハードベーキング工程における
図１、２、３、５に示した計算工程も同じである。異な
る点はセルの体積収縮率，偏平率を求めるための工程で
ある。
【００２９】第１の実施形態においてはセルの体積収縮
率がセルの位置によらず一定であるという仮定の下で、
体積収縮率，偏平率を求めた。これに対し本実施形態で
は、セルの体積収縮率がセルの位置によらず一定である
という仮定が成り立たない場合である。この場合、ハー
ドベーキング後の基板からｊ番目のセルの幅，高さ，奥
行きを、それぞれｘ（ｊ），ｙ（ｊ），ｚ（ｊ）とする
と、本実施形態の場合には、ｘ（ｊ）＝ｚ（ｊ）であ
り、ｘ（ｊ）とｙ（ｊ）のｊに対する依存性は、
率がセルの位置によらず一定であるという仮定の下で、
体積収縮率，偏平率を求めた。これに対し本実施形態で
は、セルの体積収縮率がセルの位置によらず一定である
という仮定が成り立たない場合である。この場合、ハー
ドベーキング後の基板からｊ番目のセルの幅，高さ，奥
行きを、それぞれｘ（ｊ），ｙ（ｊ），ｚ（ｊ）とする
と、本実施形態の場合には、ｘ（ｊ）＝ｚ（ｊ）であ
り、ｘ（ｊ）とｙ（ｊ）のｊに対する依存性は、
【００３０】
【数５】
【００３１】次に、ハードベーキング後の実際のレジス
トパターン形状をセルの集合体とした近似形状Ｆ´
（ｊ）及びレジストパターンの高さｈ´は、ハードベー
キング前後でセルの個数は不変であることから、
トパターン形状をセルの集合体とした近似形状Ｆ´
（ｊ）及びレジストパターンの高さｈ´は、ハードベー
キング前後でセルの個数は不変であることから、
【００３２】
【数６】
【００３３】この中で多項式係数ｂg ，ｃg'をフィッテ
ィングして求める。さらに、式（１３）から偏平率Ｈを
求めた。上記２つの実施形態のいずれにおいても、ハー
ドベーキング開始から定常状態での温度までの時間が全
体のハードベーク時間に占める割合が大きく、その間の
温度変化が無視できない場合には、最終的な設定温度毎
に初期ハードベーク時間に対する膜厚減少をin-situ モ
ニタすることによって、ハードベーキングのリアルタイ
ムシミュレーションも可能である。また、収縮基準線Ａ
を適切に決定し、さらに収縮後のセルの３辺寸法ｘ
（ｊ），ｙ（ｊ），ｚ（ｊ）を適切に決定することによ
り、３次元レジストパターンのハードベーキング後の形
状計算も可能である。
ィングして求める。さらに、式（１３）から偏平率Ｈを
求めた。上記２つの実施形態のいずれにおいても、ハー
ドベーキング開始から定常状態での温度までの時間が全
体のハードベーク時間に占める割合が大きく、その間の
温度変化が無視できない場合には、最終的な設定温度毎
に初期ハードベーク時間に対する膜厚減少をin-situ モ
ニタすることによって、ハードベーキングのリアルタイ
ムシミュレーションも可能である。また、収縮基準線Ａ
を適切に決定し、さらに収縮後のセルの３辺寸法ｘ
（ｊ），ｙ（ｊ），ｚ（ｊ）を適切に決定することによ
り、３次元レジストパターンのハードベーキング後の形
状計算も可能である。
【００３４】なお、本発明は上述した実施形態に限定さ
れるものではなく、その要旨を逸脱しない範囲で、種々
変形して実施することができる。実施形態では、レジス
トパターンを複数の立方体セルに分割したが、これに限
らず各種の形状に分割することができる。また、収縮基
準線は必ずしもラインパターンの中心に限らず、レジス
トパターン形状等に応じて適宜変更可能である。さら
に、後処理はハードベーク等の加熱処理に限らず、電磁
波或いは荷電粒子の照射を行うことであってもよい。
れるものではなく、その要旨を逸脱しない範囲で、種々
変形して実施することができる。実施形態では、レジス
トパターンを複数の立方体セルに分割したが、これに限
らず各種の形状に分割することができる。また、収縮基
準線は必ずしもラインパターンの中心に限らず、レジス
トパターン形状等に応じて適宜変更可能である。さら
に、後処理はハードベーク等の加熱処理に限らず、電磁
波或いは荷電粒子の照射を行うことであってもよい。
【００３５】また、実施形態に記載した手法は、コンピ
ュータに実行させることのできるプログラムとして、磁
気ディスク（フロッピーディスク，ハードディスクな
ど）、光ディスク（ＣＤ−ＲＯＭ，ＤＶＤなど）、半導
体メモリなどの記憶媒体に格納して頒布することもでき
る。
ュータに実行させることのできるプログラムとして、磁
気ディスク（フロッピーディスク，ハードディスクな
ど）、光ディスク（ＣＤ−ＲＯＭ，ＤＶＤなど）、半導
体メモリなどの記憶媒体に格納して頒布することもでき
る。
【００３６】
【発明の効果】以上詳述したように本発明によれば、レ
ジストのパターンを複数のセルに分割し、後処理による
レジストの単位体積当たりの体積収縮量に従って該セル
を収縮させ、かつ基板の界面に近いセルほど該基板に対
して平行方向に偏平した形に変形させ、変形後のセルを
任意の位置及び基板方向に詰めることにより、複雑な物
理モデルの構築とパラメータ測定を行うことなく、後処
理後のレジストパターン形状を簡易な計算手法で正確に
予測することが可能となる。
ジストのパターンを複数のセルに分割し、後処理による
レジストの単位体積当たりの体積収縮量に従って該セル
を収縮させ、かつ基板の界面に近いセルほど該基板に対
して平行方向に偏平した形に変形させ、変形後のセルを
任意の位置及び基板方向に詰めることにより、複雑な物
理モデルの構築とパラメータ測定を行うことなく、後処
理後のレジストパターン形状を簡易な計算手法で正確に
予測することが可能となる。
【図１】現像を行ったレジストパターン断面のシミュレ
ーション結果を示す図。
ーション結果を示す図。
【図２】レジストパターンの断面を立方体セルに分割し
た様子を示す図。
た様子を示す図。
【図３】それぞれの微小セルを体積収縮率Ｒに従って収
縮させた直後の図。
縮させた直後の図。
【図４】微小セルの収縮の様子を示す図。
【図５】ハードベーキング後のレジストパターン形状シ
ミュレーション結果を示す図。
ミュレーション結果を示す図。
【図６】体積収縮率を求める手順を示す図。
１０，…基板 ２０，３０…レジスト ２１…微小セル（収縮前） ２２…微小セル（収縮後） ２３…微小セル（収縮後）
フロントページの続き (72)発明者 大西 廉伸 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝研究開発センター内 (56)参考文献 特開 平７−65055（ＪＰ，Ａ) 特開 平６−176997（ＪＰ，Ａ) 特開 平６−112293（ＪＰ，Ａ) 特開 平４−364021（ＪＰ，Ａ) 特開 昭61−102035（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 7/20 521
Claims (2)
- 【請求項１】基板上に密着されたレジストを選択的に除
去することによって形成されたパターンが、後処理によ
って収縮した後の形状を予測する形状シミュレーション
方法において、 前記レジストのパターンを複数のセルに分割し、前記後
処理による前記レジストの単位体積当たりの体積収縮量
に従って該セルを収縮させ、かつ前記基板の界面に近い
セルほど該基板に対して平行方向に偏平した形に変形さ
せ、変形後のセルを任意の位置及び基板方向に詰めるこ
とを特徴とする形状シミュレーション方法。 - 【請求項２】前記セルを、該セルの位置によらず同じ体
積収縮量に従って収縮させることを特徴とする請求項１
記載の形状シミュレーション方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22135996A JP3325465B2 (ja) | 1996-08-22 | 1996-08-22 | 形状シミュレーション方法 |
| US08/855,814 US5889678A (en) | 1996-08-22 | 1997-05-12 | Topography simulation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22135996A JP3325465B2 (ja) | 1996-08-22 | 1996-08-22 | 形状シミュレーション方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1064793A JPH1064793A (ja) | 1998-03-06 |
| JP3325465B2 true JP3325465B2 (ja) | 2002-09-17 |
Family
ID=16765565
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22135996A Expired - Lifetime JP3325465B2 (ja) | 1996-08-22 | 1996-08-22 | 形状シミュレーション方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5889678A (ja) |
| JP (1) | JP3325465B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100257710B1 (ko) * | 1996-12-27 | 2000-06-01 | 김영환 | 리소그라피 공정의 시물레이션 방법 |
| JP3087675B2 (ja) * | 1997-02-06 | 2000-09-11 | 日本電気株式会社 | ポストベークシミュレーション方法 |
| US6091845A (en) | 1998-02-24 | 2000-07-18 | Micron Technology, Inc. | Inspection technique of photomask |
| JP4674940B2 (ja) * | 2000-08-24 | 2011-04-20 | パナソニック株式会社 | 半導体装置の製造方法 |
| US7480889B2 (en) * | 2003-04-06 | 2009-01-20 | Luminescent Technologies, Inc. | Optimized photomasks for photolithography |
| US7124394B1 (en) | 2003-04-06 | 2006-10-17 | Luminescent Technologies, Inc. | Method for time-evolving rectilinear contours representing photo masks |
| US7698665B2 (en) * | 2003-04-06 | 2010-04-13 | Luminescent Technologies, Inc. | Systems, masks, and methods for manufacturable masks using a functional representation of polygon pattern |
| WO2007033362A2 (en) * | 2005-09-13 | 2007-03-22 | Luminescent Technologies, Inc. | Systems, masks, and methods for photolithography |
| US7921385B2 (en) * | 2005-10-03 | 2011-04-05 | Luminescent Technologies Inc. | Mask-pattern determination using topology types |
| WO2007041602A2 (en) * | 2005-10-03 | 2007-04-12 | Luminescent Technologies, Inc. | Lithography verification using guard bands |
| WO2007041701A2 (en) * | 2005-10-04 | 2007-04-12 | Luminescent Technologies, Inc. | Mask-patterns including intentional breaks |
| WO2007044557A2 (en) | 2005-10-06 | 2007-04-19 | Luminescent Technologies, Inc. | System, masks, and methods for photomasks optimized with approximate and accurate merit functions |
| US8551283B2 (en) | 2010-02-02 | 2013-10-08 | Apple Inc. | Offset control for assembling an electronic device housing |
| EP3138028A4 (en) | 2014-05-02 | 2018-01-24 | Synopsys, Inc. | 3d tcad simulation |
| CN119414666B (zh) * | 2024-10-24 | 2025-06-27 | 上海芯钬量子科技有限公司 | 一种半导体光显影演化确定方法、装置、设备及存储介质 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5067101A (en) * | 1988-11-29 | 1991-11-19 | Mitsubishi Denki Kabushiki Kaisha | Topography simulation method |
| US5282140A (en) * | 1992-06-24 | 1994-01-25 | Intel Corporation | Particle flux shadowing for three-dimensional topography simulation |
| JP3964469B2 (ja) * | 1994-11-08 | 2007-08-22 | 株式会社東芝 | 形状シミュレーション方法 |
| US5717612A (en) * | 1995-06-06 | 1998-02-10 | Advanced Micro Devices, Inc. | Post-exposure bake simulator for chemically amplified photoresists |
-
1996
- 1996-08-22 JP JP22135996A patent/JP3325465B2/ja not_active Expired - Lifetime
-
1997
- 1997-05-12 US US08/855,814 patent/US5889678A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1064793A (ja) | 1998-03-06 |
| US5889678A (en) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3325465B2 (ja) | 形状シミュレーション方法 | |
| KR101640265B1 (ko) | 포토리소그래피용 마스크의 분석 방법 | |
| CN1087099C (zh) | 用于光刻工艺的模拟方法 | |
| US7943289B2 (en) | Inverse resist coating process | |
| Brunner et al. | Approximate models for resist processing effects | |
| JP3363046B2 (ja) | プロセス裕度計算方法 | |
| US20190107776A1 (en) | Method and appliance for predicting the imaging result obtained with a mask when a lithography process is carried out | |
| JPH10326010A (ja) | フォトマスクのパターン補正方法およびそれにより補正されたフォトマスク、並びにフォトマスクのパターン補正装置 | |
| TW201342504A (zh) | 製造晶圓的方法及裝置 | |
| TW201539227A (zh) | 用於精確光阻輪廓預測之模型 | |
| US20060282814A1 (en) | Method for verifying and choosing lithography model | |
| TW202043916A (zh) | 有機膜的平坦化方法 | |
| US7743359B2 (en) | Apparatus and method for photomask design | |
| JPH1064792A (ja) | 形状シミュレーション方法 | |
| TWI263113B (en) | Critical pattern extracting method, critical pattern extracting program, and method of manufacturing semiconductor device | |
| JP2004228228A (ja) | 形状シミュレーション方法、形状シミュレーションプログラム及びマスクパターン作成方法 | |
| JP2002203768A (ja) | 露光方法、露光システム及び記録媒体 | |
| US9262819B1 (en) | System and method for estimating spatial characteristics of integrated circuits | |
| JP3853731B2 (ja) | フォトマスクのパターン補正方法およびそれにより補正されたフォトマスク | |
| JP3181563B2 (ja) | レジストパターン形状のシミュレーション方法およびシミュレーション装置 | |
| JP7592916B2 (ja) | グレースケールリソグラフィマスクをサイジングするための方法 | |
| Flack et al. | Advanced simulation techniques for thick photoresist lithography | |
| CN121578581B (zh) | 掩膜图的光学邻近校正方法、装置、设备及存储介质 | |
| JP3115517B2 (ja) | レジストパターン形成方法 | |
| Sauer et al. | Electron-beam lithography simulation for mask making: II. Comparison of the lithographic performance of PBS and EBR 900-M1 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |