JP3376576B2 - 信号変換回路 - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、ＤＶＤプレーヤな
どに使用される信号変換回路に関する。 【０００２】 【従来の技術】従来のＤＶＤプレーヤのブロック図を図
４に示す。この図のように、従来のＤＶＤプレーヤは、
ディスク読出し部１１、信号処理部１２、ＭＰＥＧビデ
オデコーダ１３、ビデオＤ／Ａコンバータを含むＮＴＳ
Ｃ／ＰＡＬエンコーダ１４、Ｌチャンネル、Ｒチャンネ
ル、Ｃ（センタ）チャンネル、リアＬチャンネル、リア
Ｒチャンネル、ＳＷ（スーパーウーファー）チャンネル
の各出力を有するドルビーデジタルデコーダ１５、この
ドルビーデジタルデコーダ１５の各チャンネル出力に接
続されたオーディオＤ／Ａコンバータ１６₁ 〜１６₆ お
よびシステム制御部１７からなる。すなわち、ディスク
読出し部１１でディスクからデータを読出し、信号処理
部１２でデータを復調し、ＭＰＥＧビデオデコーダ１３
でビデオストリーム信号をデコードし、ＮＴＳＣ／ＰＡ
Ｌエンコーダ１４からアナログビデオ信号を出力する。
一方、ＭＰＥＧビデオデコーダ１３で分離されたオーデ
ィオストリーム信号は、ドルビーデジタルデコーダ１５
に入力されてＬチャンネル、Ｒチャンネル、Ｃチャンネ
ル、リアＬチャンネル、リアＲチャンネル、ＳＷチャン
ネルの各デジタル信号としてデコードされた後、オーデ
ィオＤ／Ａコンバータ１６₁ 〜１６₆ により前記各チャ
ンネル（ｃｈ）のアナログオーディオ信号に変換され出
力端子に出力される。システム制御部１７は、このＤＶ
Ｄプレーヤの動作を制御する。 【０００３】 【発明が解決しようとする課題】以上のＤＶＤプレーヤ
はドルビー５．１ｃｈに対応し６チャンネルのアナログ
オーディオ信号出力端子を有する場合であり、したがっ
てオーディオＤ／Ａコンバータも符号１６₁ 〜１６₆ を
付したように６個設けられる。しかるに、このようにオ
ーディオＤ／Ａコンバータが６個設けられているにも係
わらず、６個のオーディオＤ／Ａコンバータが有効利用
されない場合がある。例えば、ＣＤディスク、ビデオＣ
Ｄの再生時、ＤＶＤディスクのドルビーデジタルのダウ
ンミックス再生時などである。そこで、このような場合
にも全てのオーディオＤ／Ａコンバータを有効利用し
て、オーディオ部の性能を向上させることが望まれる。 【０００４】 【課題を解決するための手段】本発明は上述の課題を解
決するために、各チャンネルに対応して設けられる複数
のＤ／Ａコンバータで複数のチャンネルのデジタル信号
をＤ／Ａ変換するようにした信号変換回路において、特
定のチャンネルのＤ／Ａコンバータに対して他のチャン
ネルのＤ／Ａコンバータが並列動作するように回路を切
り換える切換え手段を有し、該切換え手段は、２つのＤ
／Ａコンバータの入力を並列に接続するスイッチ回路
と、このスイッチ回路により入力が並列に接続された２
つのＤ／Ａコンバータの出力を加算する加算器と、この
加算器の出力に付加されたゲイン調整回路と、出力端子
に接続される出力を各Ｄ／Ａコンバータの単独出力から
前記加算器出力の前記ゲイン調整回路出力に切り換える
スイッチ回路とからなり、この切換え手段により２つの
Ｄ／Ａコンバータが並列動作するとき、その各Ｄ／Ａコ
ンバータの入力にはラッチ回路が挿入され、この２つの
ラッチ回路は、ｆｓ／２（ただし、ｆｓはサンプリング
周波数）で１８０°位相がずれた２つのクロックパルス
の各一方に同期して動作することを特徴とする信号変換
回路とする。 【０００５】 【発明の実施の形態】次に添付図面を参照して本発明に
よる信号変換回路の実施の形態を詳細に説明する。図１
は本発明による信号変換回路の実施の形態を示し、本発
明の信号変換回路をＤＶＤプレーヤのオーディオ部に設
けた場合である。この図において、２１はドルビーデジ
タルデコーダで、図示しないＭＰＥＧビデオデコーダか
ら供給されるオーディオストリーム信号をデコードして
Ｌチャンネル、Ｒチャンネル、Ｃチャンネル、リアＬチ
ャンネル、リアＲチャンネル、ＳＷチャンネルの各デジ
タル信号を出力する。このドルビーデジタルデコーダ２
１のＬチャンネル出力は第１のオーディオＤ／Ａコンバ
ータ２２₁ の入力に、Ｒチャンネル出力は第２のオーデ
ィオＤ／Ａコンバータ２２₂ の入力に、Ｃチャンネル出
力はスイッチ素子２３₁ を介して第３のオーディオＤ／
Ａコンバータ２２₃ の入力に、リアＬチャンネル出力は
スイッチ素子２３₂ を介して第４のオーディオＤ／Ａコ
ンバータ２２₄ の入力に、リアＲチャンネル出力はスイ
ッチ素子２３₃ を介して第５のオーディオＤ／Ａコンバ
ータ２２₅ の入力に、ＳＷチャンネル出力はスイッチ素
子２３₄ を介して第６のオーディオＤ／Ａコンバータ２
２₆ の入力にそれぞれ接続される。また、ドルビーデジ
タルデコーダ２１のＬチャンネル出力はスイッチ素子２
４₁ を介して第３のオーディオＤ／Ａコンバータ２２₃
の入力に接続されるとともに、スイッチ素子２４₂ を介
して第４のオーディオＤ／Ａコンバータ２２₄の入力に
接続されており、さらにドルビーデジタルデコーダ２１
のＲチャンネル出力はスイッチ素子２４₃ を介して第５
のオーディオＤ／Ａコンバータ２２₅ の入力に接続され
るとともに、スイッチ素子２４₄ を介して第６のオーデ
ィオＤ／Ａコンバータ２２₆ の入力に接続される。 【０００６】一方、第１のオーディオＤ／Ａコンバータ
２２₁ の出力はスイッチ素子２５₁を介してＬチャンネ
ル（Ｌｃｈ）のアナログオーディオ信号出力端子に、第
２のオーディオＤ／Ａコンバータ２２₂ の出力はスイッ
チ素子２５₂ を介してＲチャンネルのアナログオーディ
オ信号出力端子に、第３のオーディオＤ／Ａコンバータ
２２₃ の出力は直接Ｃチャンネルのアナログオーディオ
信号出力端子に、第４のオーディオＤ／Ａコンバータ２
２₄ の出力は直接リアＬチャンネルのアナログオーディ
オ信号出力端子に、第５のオーディオＤ／Ａコンバータ
２２₅ の出力は直接リアＲチャンネルのアナログオーデ
ィオ信号出力端子に、第６のオーディオＤ／Ａコンバー
タ２２₆ の出力は直接ＳＷチャンネルのアナログオーデ
ィオ信号出力端子にそれぞれ接続される。さらに、第
１、第３、第４のオーディオＤ／Ａコンバータ２２₁ ，
２２₃ ，２２₄ の出力は第１の加算器２６₁ の第１、第
２、第３の入力に接続され、この第１の加算器２６₁ の
出力は第１のゲイン調整回路２７₁ およびスイッチ素子
２８₁ を直列に介してＬチャンネルのアナログオーディ
オ信号出力端子に接続される。同様に、第２、第５、第
６のオーディオＤ／Ａコンバータ２２₂ ，２２₅ ，２２
₆ の出力は第２の加算器２６₂ の第１、第２、第３の入
力に接続され、この第２の加算器２６₂ の出力は第２の
ゲイン調整回路２７₂ およびスイッチ素子２８₂ を直列
に介してＲチャンネルのアナログオーディオ信号出力端
子に接続される。 【０００７】このような回路においては、通常は、ドル
ビーデジタルデコーダ２１のＬチャンネル、Ｒチャンネ
ル、Ｃチャンネル、リアＬチャンネル、リアＲチャンネ
ル、ＳＷチャンネルの各出力に各チャンネルのデジタル
信号が出力される。そして、この場合は、スイッチ素子
２４₁ 〜２４₄ ，２８₁ ，２８₂ がオフされるととも
に、スイッチ素子２３₁ 〜２３₄ ，２５₁ ，２５₂ がオ
ンされる。したがって、ドルビーデジタルデコーダ２１
の各チャンネル出力から出力されたデジタル信号は、各
チャンネルに対応して設けられた第１ないし第６のオー
ディオＤ／Ａコンバータ２２₁ 〜２２₆ でＤ／Ａ変換さ
れ、各チャンネルのアナログオーディオ信号として各チ
ャンネルのアナログオーディオ信号出力端子に出力され
る。 【０００８】一方、ＣＤディスク再生時などは、ドルビ
ーデジタルデコーダ２１のＬチャンネルとＲチャンネル
出力にデジタル信号が出力されるが、他のチャンネル出
力、つまりＣチャンネル、リアＬチャンネル、リアＲチ
ャンネル、ＳＷチャンネルのの各出力にはデジタル信号
が出力されない。この場合は、スイッチ素子２３₁ 〜２
３₄ ，２５₁ ，２５₂ がオフされるとともに、スイッチ
素子２４₁ 〜２４₄ ，２８₁ ，２８₂ がオンされる。す
ると、Ｌチャンネル用の第１のオーディオＤ／Ａコンバ
ータ２２₁ に対して、ＣチャンネルとリアＬチャンネル
用の第３、第４のオーディオＤ／Ａコンバータ２２₃ ，
２２₄ が並列接続され、ドルビーデジタルデコーダ２１
のＬチャンネル出力のデジタル信号は第１、第３、第４
のオーディオＤ／Ａコンバータ２２₁ ，２２₃ ，２２₄
の各々でＤ／Ａ変換されるようになり、さらに変換後の
３つのアナログ信号は第１の加算器２６₁ で加算され、
しかもレベルが第１のゲイン調整回路２７₁ で調整され
て、スイッチ素子２８₁ を介してＬチャンネルアナログ
オーディオ信号出力端子に出力される。同時に、Ｒチャ
ンネル用の第２のオーディオＤ／Ａコンバータ２２₂ に
対して、リアＲチャンネルとＳＷチャンネル用の第５、
第６のオーディオＤ／Ａコンバータ２２₅ ，２２₆ が並
列接続され、ドルビーデジタルデコーダ２１のＲチャン
ネル出力のデジタル信号は第２、第５、第６のオーディ
オＤ／Ａコンバータ２２₂ ，２２₅ ，２２₆ の各々でＤ
／Ａ変換されるようになり、さらに変換後の３つのアナ
ログ信号は第２の加算器２６₂ で加算され、しかもレベ
ルが第２のゲイン調整回路２７₂ で調整されて、スイッ
チ素子２８₂ を介してＲチャンネルアナログオーディオ
信号出力端子に出力される。 【０００９】このように、上記回路においては、Ｌチャ
ンネルとＲチャンネルの２チャンネルモード時には、該
２チャンネルのオーディオＤ／Ａコンバータ２２₁ ，２
２₂に対して他のチャンネルのオーディオＤ／Ａコンバ
ータ２２₃ ，２２₄ あるいは２２₅ ，２２₆ が並列動作
するようになり、全てのオーディオＤ／Ａコンバータが
有効活用される。そして、このように並列動作すること
により、オーディオ部の性能であるＳＮＲ（Ｓ／Ｎ比）
やＤレンジ等を並列動作するオーディオＤ／Ａコンバー
タのルート倍（この場合は３ ^0.5 倍）改善できる。 【００１０】なお、以上の動作から明らかなように、ス
イッチ素子２３₁ 〜２３₄ 、２４₁〜２４₄ は、オーデ
ィオＤ／Ａコンバータの入力を並列接続と個別接続に切
り換える第１のスイッチ回路２９を構成し、スイッチ素
子２５₁ ，２５₂ 、２８₁ ，２８₂ は加算出力とＤ／Ａ
コンバータ単独出力を出力端子に対して切り換える第２
のスイッチ回路３０を構成する。 【００１１】また、２チャンネルモードか全チャンネル
モードか等の動作モードは図４に示したシステム制御部
１７が把握しており、スイッチ素子２３₁ 〜２３₄ 、２
４₁〜２４₄ ，２５₁ ，２５₂ ，２８₁ ，２８₂ のオ
ン、オフはこのシステム制御部１７により制御される。 【００１２】図２は本発明の信号変換回路の他の実施の
形態を示す回路図である。この図において、４１はドル
ビーデジタルデコーダで、図示しないＭＰＥＧビデオデ
コーダから供給されるオーディオストリーム信号をデコ
ードしてＬチャンネル、Ｒチャンネル、Ｃチャンネル、
リアＬチャンネル、リアＲチャンネル、ＳＷチャンネル
の各デジタル信号を出力する。このドルビーデジタルデ
コーダ４１のＬチャンネル出力はスイッチ素子４２₁ を
介して第１のオーディオＤ／Ａコンバータ４３₁ の入力
に、Ｒチャンネル出力はスイッチ素子４２₂ を介して第
２のオーディオＤ／Ａコンバータ４３₂ の入力に、Ｃチ
ャンネル出力はスイッチ素子４２₃ を介して第３のオー
ディオＤ／Ａコンバータ４３₃ の入力に、リアＬチャン
ネル出力はスイッチ素子４２₄ を介して第４のオーディ
オＤ／Ａコンバータ４３₄ の入力に、リアＲチャンネル
出力は直接第５のオーディオＤ／Ａコンバータ４３₅ の
入力に、ＳＷチャンネル出力は直接第６のオーディオＤ
／Ａコンバータ４３₆ の入力にそれぞれ接続される。ま
た、ドルビーデジタルデコーダ４１のＬチャンネル出力
はラッチ回路４４₁ およびスイッチ素子４５₁ を直列に
介して第１のオーディオＤ／Ａコンバータ４３₁ の入力
に接続されるとともに、ラッチ回路４４₃ およびスイッ
チ素子４５₃ を直列に介して第３のオーディオＤ／Ａコ
ンバータ４３₃ の入力に接続されており、さらにドルビ
ーデジタルデコーダ４１のＲチャンネル出力はラッチ回
路４４₂ およびスイッチ素子４５₂ を直列に介して第２
のオーディオＤ／Ａコンバータ４３₂ の入力に接続され
るとともに、ラッチ回路４４₄およびスイッチ素子４５
₄ を直列に介して第４のオーディオＤ／Ａコンバータ４
３₄ の入力に接続される。ラッチ回路４４₁ ，４４₂ ，
４４₃ ，４４₄ としては具体的にはＤ−ＦＦ回路が用い
られる。 【００１３】一方、第１のオーディオＤ／Ａコンバータ
４３₁ の出力はスイッチ素子４６₁を介してＬチャンネ
ル（Ｌｃｈ）のアナログオーディオ信号出力端子に、第
２のオーディオＤ／Ａコンバータ４３₂ の出力はスイッ
チ素子４６₂ を介してＲチャンネルのアナログオーディ
オ信号出力端子に、第３のオーディオＤ／Ａコンバータ
４３₃ の出力は直接Ｃチャンネルのアナログオーディオ
信号出力端子に、第４のオーディオＤ／Ａコンバータ４
３₄ の出力は直接リアＬチャンネルのアナログオーディ
オ信号出力端子に、第５のオーディオＤ／Ａコンバータ
４３₅ の出力は直接リアＲチャンネルのアナログオーデ
ィオ信号出力端子に、第６のオーディオＤ／Ａコンバー
タ４３₆ の出力は直接ＳＷチャンネルのアナログオーデ
ィオ信号出力端子にそれぞれ接続される。さらに、第
１、第３のオーディオＤ／Ａコンバータ４３₁ ，４３₃
の出力は第１の加算器４７₁ の第１、第２の入力に接続
され、この第１の加算器４７₁ の出力は第１のゲイン調
整回路４８₁ およびスイッチ素子４９₁ を直列に介して
Ｌチャンネルのアナログオーディオ信号出力端子に接続
される。同様に、第２、第４のオーディオＤ／Ａコンバ
ータ４３₂ ，４３₄ の出力は第２の加算器４７₂ の第
１、第２の入力に接続され、この第２の加算器４７₂ の
出力は第２のゲイン調整回路４８₂ およびスイッチ素子
４９₂ を直列に介してＲチャンネルのアナログオーディ
オ信号出力端子に接続される。 【００１４】このような回路においては、通常は、ドル
ビーデジタルデコーダ４１のＬチャンネル、Ｒチャンネ
ル、Ｃチャンネル、リアＬチャンネル、リアＲチャンネ
ル、ＳＷチャンネルの各出力に各チャンネルのデジタル
信号が出力される。そして、この場合は、スイッチ素子
４５_１〜４５_４，４９_１，４９_２がオフされるととも
に、スイッチ素子４２_１〜４２_４，４６_１，４６_２がオ
ンされる。したがって、ドルビーデジタルデコーダ４１
の各チャンネル出力から出力された各チャンネルのデジ
タル信号は、各チャンネルに対応して設けられた第１な
いし第６のオーディオＤ／Ａコンバータ４３_１〜４３_６
でＤ／Ａ変換され、各チャンネルのアナログオーディオ
信号として各チャンネルのアナログオーディオ信号出力
端子に出力される。 【００１５】一方、ＣＤディスク再生時などは、ドルビ
ーデジタルデコーダ４１のＬチャンネルとＲチャンネル
出力にデジタル信号が出力されるが、他のチャンネル出
力、つまりＣチャンネル、リアＬチャンネル、リアＲチ
ャンネル、ＳＷチャンネルのの各出力にはデジタル信号
が出力されない。この場合は、スイッチ素子４２₁ 〜４
２₄ ，４６₁ ，４６₂ がオフされるとともに、スイッチ
素子４５₁ 〜４５₄ ，４９₁ ，４９₂ がオンされる。す
ると、Ｌチャンネル用の第１のオーディオＤ／Ａコンバ
ータ４３₁ に対してＣチャンネル用の第３のオーディオ
Ｄ／Ａコンバータ４３₃ が並列接続され、ドルビーデジ
タルデコーダ４１のＬチャンネル出力のデジタル信号は
第１、第３のオーディオＤ／Ａコンバータ４３₁ ，４３
₃ の各々でＤ／Ａ変換されるようになり、さらに変換後
の２つのアナログ信号は第１の加算器４７₁ で加算さ
れ、しかもレベルが第１のゲイン調整回路４８₁ で調整
されて、スイッチ素子４９₁ を介してＬチャンネルアナ
ログオーディオ信号出力端子に出力される。同時に、Ｒ
チャンネル用の第２のオーディオＤ／Ａコンバータ４３
₂ に対してリアＬチャンネル用の第４のオーディオＤ／
Ａコンバータ４３₄ が並列接続され、ドルビーデジタル
デコーダ４１のＲチャンネル出力のデジタル信号は第
２、第４のオーディオＤ／Ａコンバータ４３₂ ，４３₄
の各々でＤ／Ａ変換されるようになり、さらに変換後の
２つのアナログ信号は第２の加算器４７₂で加算され、
しかもレベルが第２のゲイン調整回路４８₂ で調整され
て、スイッチ素子４９₂ を介してＲチャンネルアナログ
オーディオ信号出力端子に出力される。 【００１６】このように第１と第３のオーディオＤ／Ａ
コンバータ４３₁ ，４３₃ 、および第２と第４のオーデ
ィオＤ／Ａコンバータ４３₂ ，４３₄ が並列動作する
際、オーディオＤ／Ａコンバータ４３₁ ，４３₂ ，４３
₃ ，４３₄ の各入力にはラッチ回路４４₁ ，４４₂ ，４
４₃ ，４４₄ が挿入される。ここで、ドルビーデジタル
デコーダ４１のＬチャンネル出力に共通に接続されたラ
ッチ回路４４₁ ，４４_３は、ｆｓ／２（ただし、ｆｓは
サンプリング周波数）で１８０°位相がずれた図３
（ｅ），（ｆ）に示すようなクロックパルスの各一方に
同期して動作する。すなわち、ラッチ回路４４_１ は図
３（ｅ）のクロックパルス、ラッチ回路４４₃ は図３
（ｆ）のクロックパルスに同期して動作する。したがっ
て、ドルビーデジタルデコーダ４１のＬチャンネル出力
には、ＬチャンネルのデータとＲチャンネルのデータが
交互に続くサンプリング周波数ｆｓ＝９６ｋＨｚの図３
（ｂ）に示すデジタル信号（図３（ａ）は９６ｋＨｚの
サンプリングパルスを示す）からＬチャンネルのデータ
を分離した図３（ｃ）に示すようなＬチャンネルのデジ
タル信号が出力されるが、上記のラッチ回路４４₁ ，４
４₃ が設けられていると、図３（ｃ）のデジタル信号の
各データが図３（ｇ），（ｈ）に示すように１つおきに
ラッチ回路４４₁ ，４４₃ に交互にラッチされて、２種
類のｆｓ／２すなわち４８ｋＨｚのサンプリング周波数
のデジタル信号として第１、第３のオーディオＤ／Ａコ
ンバータ４３₁ ，４３₃ に供給される。 【００１７】このような作用は、ドルビーデジタルデコ
ーダ４１のＲチャンネル出力側においても同様であり、
図３（ｂ）のデジタル信号からＲチャンネルのデータを
分離してＲチャンネル出力に出力された図３（ｄ）のデ
ジタル信号の各データが図３（ｉ），（ｊ）に示すよう
に１つおきにラッチ回路４４₂ ，４４₄ に交互にラッチ
されて２種類のｆｓ／２（４８ｋＨｚ）のサンプリング
周波数のデジタル信号として第２、第４のオーディオＤ
／Ａコンバータ４３₂ ，４３₄ に供給される。したがっ
て、この図２の回路によれば、第１ないし第４のオーデ
ィオＤ／Ａコンバータ４３₁ 〜４３₄ はｆｓ／２である
４８ｋＨｚでの動作が可能となり、安価なオーディオＤ
／Ａコンバータを使用することができる。このことは、
ＤＶＤプレーヤで再生される信号はドルビー５．１ｃｈ
のようにサンプリング周波数は通常４８ｋＨｚだが、再
生されるディスクにはサンプリング周波数が９６ｋＨｚ
の場合がある。そのとき、システム制御部がサンプリン
グ周波数を９６ｋＨｚと判断してスイッチを切り換え
る。 【００１８】また、図２の回路においても、Ｌチャンネ
ルとＲチャンネルの２チャンネルモード時に他のチャン
ネルのオーディオＤ／Ａコンバータが並列動作するの
で、オーディオＤ／Ａコンバータが有効活用されるよう
になり、しかも並列動作によりオーディオ部の性能向上
を図ることができることは勿論である。 【００１９】なお、図２においては、スイッチ素子４２
₁ 〜４２₄ ，４５₁ 〜４５₄ が、オーディオＤ／Ａコン
バータを並列動作と個別動作に切り換える第１のスイッ
チ回路５０を構成し、スイッチ素子４６₁ ，４６₂ 、４
９₁ ，４９₂ が加算出力とＤ／Ａコンバータ単独出力を
出力端子に対して切り換える第２のスイッチ回路５１を
構成する。また、本実施の形態では、サンプリング周波
数を下げる回路としてラッチ回路を用いたが、それ以外
の回路を用いてもよい。 【００２０】また、以上は、オーディオＤ／Ａコンバー
タ前段のデコーダがドルビーデジタルデコーダ５．１ｃ
ｈの場合であるが、デコーダがＭＰＥＧ２オーディオデ
コーダの７．１ｃｈの場合は８チャンネルのデジタル信
号出力を有し、８つのＤ／Ａコンバータを備えることに
なるので、２チャンネルモード時は、最大４つのＤ／Ａ
コンバータを並列動作させることができる。 【００２１】さらに、以上は、本発明をＤＶＤプレーヤ
に利用した場合であるが、本発明はその他のオーディオ
機器に利用することができ、さらにはオーディオ機器以
外の電子機器にも広く利用することができる。 【００２２】 【発明の効果】以上詳細に説明したように本発明の信号
変換回路によれば、特定のチャンネルのＤ／Ａコンバー
タに対して他のチャンネルのＤ／Ａコンバータが並列動
作するようにしたので、Ｄ／Ａコンバータの有効利用を
図ることができ、しかも回路の性能を向上させることが
できる。

【図面の簡単な説明】 【図１】本発明による信号変換回路の実施の形態を示す
回路図。 【図２】本発明の他の実施の形態を示す回路図。 【図３】本発明の他の実施の形態における各部の波形
図。 【図４】従来のＤＶＤプレーヤを示すブロック図。 【符号の説明】 ２２₁ 〜２２₆ ，４３₁ 〜４３₆ 第１ないし第６のオ
ーディオＤ／Ａコンバータ ２６₁ ，２６₂ ，４７₁ ，４７₂ 第１、第２の加算器 ２７₁ ，２７₂ ，４８₁ ，４８₂ 第１、第２のゲイン
調整回路 ２９，５０ 第１のスイッチ回路 ３０，５１ 第２のスイッチ回路 ４４₁ 〜４４₄ ラッチ回路

Claims (1)

1. (57)【特許請求の範囲】 【請求項１】 各チャンネルに対応して設けられる複数
   のＤ／Ａコンバータで複数のチャンネルのデジタル信号
   をＤ／Ａ変換するようにした信号変換回路において、 特定のチャンネルのＤ／Ａコンバータに対して他のチャ
   ンネルのＤ／Ａコンバータが並列動作するように回路を
   切り換える切換え手段を有し、 該切換え手段は、 ２つのＤ／Ａコンバータの入力を並列に接続するスイッ
   チ回路と、 このスイッチ回路により入力が並列に接続された２つの
   Ｄ／Ａコンバータの出力を加算する加算器と、 この加算器の出力に付加されたゲイン調整回路と、 出力端子に接続される出力を各Ｄ／Ａコンバータの単独
   出力から前記加算器出力の前記ゲイン調整回路出力に切
   り換えるスイッチ回路とからなり、 この切換え手段により２つのＤ／Ａコンバータが並列動
   作するとき、その各Ｄ／Ａコンバータの入力にはラッチ
   回路が挿入され、この２つのラッチ回路は、ｆｓ／２
   （ただし、ｆｓはサンプリング周波数）で１８０°位相
   がずれた２つのクロックパルスの各一方に同期して動作
   する ことを特徴とする信号変換回路。