JP3405684B2 - 電界効果トランジスタ及びその製造方法 - Google Patents
電界効果トランジスタ及びその製造方法Info
- Publication number
- JP3405684B2 JP3405684B2 JP27689298A JP27689298A JP3405684B2 JP 3405684 B2 JP3405684 B2 JP 3405684B2 JP 27689298 A JP27689298 A JP 27689298A JP 27689298 A JP27689298 A JP 27689298A JP 3405684 B2 JP3405684 B2 JP 3405684B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- effect transistor
- field effect
- compound semiconductor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は電界効果トランジス
タとその製造方法に関し、特にシリコン基板上に形成し
た化合物半導体層を動作層とする電界効果トランジスタ
（Field Effect Transistor ）に関する。
タとその製造方法に関し、特にシリコン基板上に形成し
た化合物半導体層を動作層とする電界効果トランジスタ
（Field Effect Transistor ）に関する。
【０００２】
【従来技術および発明が解決しようとする課題】化合物
半導体を用いた半導体装置は、一般にシリコン半導体に
比べて、高速、高周波域で動作することが可能であり、
高速デジタル信号処理用、あるいはマイクロ波増幅用な
どの高速、高周波トランジスタとして用いられ、ＭＥＳ
（MetalSemiconductor ）ＦＥＴやＨＥＭＴ（High Elec
tron Mobility Transistor ）など、その利用分野は次
第に広がっている。
半導体を用いた半導体装置は、一般にシリコン半導体に
比べて、高速、高周波域で動作することが可能であり、
高速デジタル信号処理用、あるいはマイクロ波増幅用な
どの高速、高周波トランジスタとして用いられ、ＭＥＳ
（MetalSemiconductor ）ＦＥＴやＨＥＭＴ（High Elec
tron Mobility Transistor ）など、その利用分野は次
第に広がっている。
【０００３】にもかかわらず、化合物半導体のみによる
バルク基板の口径は未だ３〜４インチ程度であり、大口
径化、低価格化が達成されているシリコン基板と比較し
て、その上に形成される半導体装置の量産化を困難とす
る一因となっている。
バルク基板の口径は未だ３〜４インチ程度であり、大口
径化、低価格化が達成されているシリコン基板と比較し
て、その上に形成される半導体装置の量産化を困難とす
る一因となっている。
【０００４】そこでシリコン基板上にエピタキシャル成
長法によってIII −Ｖ族化合物半導体層をエピタキシャ
ル成長させた化合物半導体基板が注目されている。シリ
コン基板上に化合物半導体をエピタキシャル成長させる
ことで化合物半導体層を有する基板の大口径化と低コス
ト化が可能となる。また、シリコン基板上に化合物半導
体層を形成した基板は、機械的強度に優れ、且つ熱伝導
性が高く、半導体装置を形成した際の放熱性に優れ、ハ
ンドリングが容易であるなどの特徴を有する。また、化
合物半導体は光学特性と電気特性を併せ持つため、シリ
コン基板上に優れた結晶性の化合物半導体層が成長でき
れば、ＭＥＳＦＥＴやＨＥＭＴなどの電子デバイスとＬ
ＥＤやＬＤなどの光デバイスを同一基板上に作製した光
・ 電子混成デバイスを作製することも可能となる。
長法によってIII −Ｖ族化合物半導体層をエピタキシャ
ル成長させた化合物半導体基板が注目されている。シリ
コン基板上に化合物半導体をエピタキシャル成長させる
ことで化合物半導体層を有する基板の大口径化と低コス
ト化が可能となる。また、シリコン基板上に化合物半導
体層を形成した基板は、機械的強度に優れ、且つ熱伝導
性が高く、半導体装置を形成した際の放熱性に優れ、ハ
ンドリングが容易であるなどの特徴を有する。また、化
合物半導体は光学特性と電気特性を併せ持つため、シリ
コン基板上に優れた結晶性の化合物半導体層が成長でき
れば、ＭＥＳＦＥＴやＨＥＭＴなどの電子デバイスとＬ
ＥＤやＬＤなどの光デバイスを同一基板上に作製した光
・ 電子混成デバイスを作製することも可能となる。
【０００５】しかしながら、シリコン基板上に化合物半
導体を形成した化合物半導体基板の短所としてはシリコ
ン基板上に化合物半導体層をヘテロエピタキシャル成長
させる際の初期成長時の温度履歴のために、化合物半導
体層にシリコン原子が拡散侵入して、これが化合物半導
体に対してドーパントとなって化合物半導体層が低抵抗
化し、デバイス特性が悪化するという問題があった。
導体を形成した化合物半導体基板の短所としてはシリコ
ン基板上に化合物半導体層をヘテロエピタキシャル成長
させる際の初期成長時の温度履歴のために、化合物半導
体層にシリコン原子が拡散侵入して、これが化合物半導
体に対してドーパントとなって化合物半導体層が低抵抗
化し、デバイス特性が悪化するという問題があった。
【０００６】すなわち、シリコン基板上に化合物半導体
を積層して形成し、この化合物半導体層を動作層とする
電界効果トランジスタを形成した場合、シリコン基板と
化合物半導体の界面が充分高抵抗とならないため、ピン
チオフ特性の低下、しきい値のシフト、ドレインコンダ
クタンスの増加を引き起こし、素子性能を低下させる。
また、素子を高集積化した場合、素子の分離特性の低
下、集積回路の動作不良、消費電力の増加、遅延時間の
増加などの性能低下をもたらす。
を積層して形成し、この化合物半導体層を動作層とする
電界効果トランジスタを形成した場合、シリコン基板と
化合物半導体の界面が充分高抵抗とならないため、ピン
チオフ特性の低下、しきい値のシフト、ドレインコンダ
クタンスの増加を引き起こし、素子性能を低下させる。
また、素子を高集積化した場合、素子の分離特性の低
下、集積回路の動作不良、消費電力の増加、遅延時間の
増加などの性能低下をもたらす。
【０００７】そこで、文献、 C.B. Wheeler et al.; IE
EE ELECTON DEVICE LETTERS VOL.18. NO4,（1997）に
は、導電性ＧａＡｓ基板を用いたＧａＡｓＭＥＳＦＥＴ
のチャネル直下にＡｌＡｓ層を形成し、ＡｌＡｓ層まで
メサエッチングした後、ＡｌＡｓをウエット酸化するこ
とにより、チャネル部を導電性のＧａＡｓ基板から電気
的に分離した後に研磨し、シリコン基板と貼り合わせる
技術が開示されている。
EE ELECTON DEVICE LETTERS VOL.18. NO4,（1997）に
は、導電性ＧａＡｓ基板を用いたＧａＡｓＭＥＳＦＥＴ
のチャネル直下にＡｌＡｓ層を形成し、ＡｌＡｓ層まで
メサエッチングした後、ＡｌＡｓをウエット酸化するこ
とにより、チャネル部を導電性のＧａＡｓ基板から電気
的に分離した後に研磨し、シリコン基板と貼り合わせる
技術が開示されている。
【０００８】しかしながら、上記文献では、ゲート長３
μｍ、ゲート幅１００μｍのＭＥＳＦＥＴにおける電流
値および相互コンダクタンスｇｍの低下が見られること
が報告されている。ＧａＡｓ基板上に形成されたゲート
長３μｍのＭＥＳＦＥＴでは、相互コンダクタンスｇｍ
は通常７０〜９０ｍＳ／ｍｍであるが、上記文献のＭＥ
ＳＦＥＴは最大値で５０ｍＳ／ｍｍ程度にすぎず、ゲー
ト電圧Ｖｇｓに対する均一性も悪い。また、ドレイン電
流の明らかな減少が見られている。
μｍ、ゲート幅１００μｍのＭＥＳＦＥＴにおける電流
値および相互コンダクタンスｇｍの低下が見られること
が報告されている。ＧａＡｓ基板上に形成されたゲート
長３μｍのＭＥＳＦＥＴでは、相互コンダクタンスｇｍ
は通常７０〜９０ｍＳ／ｍｍであるが、上記文献のＭＥ
ＳＦＥＴは最大値で５０ｍＳ／ｍｍ程度にすぎず、ゲー
ト電圧Ｖｇｓに対する均一性も悪い。また、ドレイン電
流の明らかな減少が見られている。
【０００９】チャネル直下にＡｌＡｓ層を設けて酸化し
た場合の特性劣化の原因について以下に簡単に述べる。
チャネル直下に酸化したＡｌＡｓ層を形成した場合のド
レイン電流の減少の原因をC.B. Wheeler et al. は、チ
ャネル直下にＡｌＡｓ層を形成したため、ＧａＡｓチャ
ネルと酸化されたＡｌＡｓとの界面の状態の影響を受け
ている可能性があると指摘している。
た場合の特性劣化の原因について以下に簡単に述べる。
チャネル直下に酸化したＡｌＡｓ層を形成した場合のド
レイン電流の減少の原因をC.B. Wheeler et al. は、チ
ャネル直下にＡｌＡｓ層を形成したため、ＧａＡｓチャ
ネルと酸化されたＡｌＡｓとの界面の状態の影響を受け
ている可能性があると指摘している。
【００１０】しかし、本発明者が鋭意研究を重ねた結
果、チャネル直下に酸化したＡｌＡｓ層を形成した場合
にトランジスタの特性が悪化するのは、チャネル層中の
ドナーが熱処理により不活性化して、移動度が低下する
ためであることを突き止めた。すなわち、チャネル直下
に酸化したＡｌＡｓ層を形成する場合には、超純水とＡ
ｌＡｓとの化学反応により、水素ラジカルなどが生成し
てそれがチャネル内のＳｉGa−Ｈ間に強い結合を形成
し、ＳｉGa−Ａｓ結合は大きく伸びて弱くなる。この格
子緩和の結果、ＳｉGaの浅いドナー準位は消失して電気
的に不活性となり、良好なピンチオフ特性にもかかわら
ず、キャリア密度の減少に起因するドレイン電流の減少
が見られ、相互コンダクタンスの減少を引き起こしたた
めであると考えられる。
果、チャネル直下に酸化したＡｌＡｓ層を形成した場合
にトランジスタの特性が悪化するのは、チャネル層中の
ドナーが熱処理により不活性化して、移動度が低下する
ためであることを突き止めた。すなわち、チャネル直下
に酸化したＡｌＡｓ層を形成する場合には、超純水とＡ
ｌＡｓとの化学反応により、水素ラジカルなどが生成し
てそれがチャネル内のＳｉGa−Ｈ間に強い結合を形成
し、ＳｉGa−Ａｓ結合は大きく伸びて弱くなる。この格
子緩和の結果、ＳｉGaの浅いドナー準位は消失して電気
的に不活性となり、良好なピンチオフ特性にもかかわら
ず、キャリア密度の減少に起因するドレイン電流の減少
が見られ、相互コンダクタンスの減少を引き起こしたた
めであると考えられる。
【００１１】ここでは、良く知られているＩｎＡｌＡｓ
／ＩｎＧａＡｓ混晶系における３５０℃以上の熱処理に
よるドナーの不活性化（ＩｎＡｌＡｓ層中のシリコンが
フッ素と結合して熱処理中に不活性化）と類似の現象が
起こっていると推測される。
／ＩｎＧａＡｓ混晶系における３５０℃以上の熱処理に
よるドナーの不活性化（ＩｎＡｌＡｓ層中のシリコンが
フッ素と結合して熱処理中に不活性化）と類似の現象が
起こっていると推測される。
【００１２】本発明はこのような従来技術の問題点に鑑
みてなされたものであり、チャネル層、あるいは電子供
給層中のドナーがＡｌx Ｇａ1-x Ａｓ層（０．９≦ｘ≦
１）の熱処理中に不活性化することによって生じる不具
合を解消した電界効果トランジスタ及びその製造方法を
提供することを目的とする。
みてなされたものであり、チャネル層、あるいは電子供
給層中のドナーがＡｌx Ｇａ1-x Ａｓ層（０．９≦ｘ≦
１）の熱処理中に不活性化することによって生じる不具
合を解消した電界効果トランジスタ及びその製造方法を
提供することを目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、請求項１に係る電界効果トランジスタでは、シリコ
ン基板上に化合物半導体からなるバッファ層とチャネル
層を積層して形成すると共に、このチャネル層上にゲー
ト電極を形成した電界効果トランジスタにおいて、前記
バッファ層中にＡｌx Ｇａ1-x Ａｓ（０．９≦ｘ≦１）
の酸化膜を設け、この酸化膜と前記チャネル層との間
に、このチャネル層よりも電子親和力が大きい不純物拡
散防止層を設けた。
に、請求項１に係る電界効果トランジスタでは、シリコ
ン基板上に化合物半導体からなるバッファ層とチャネル
層を積層して形成すると共に、このチャネル層上にゲー
ト電極を形成した電界効果トランジスタにおいて、前記
バッファ層中にＡｌx Ｇａ1-x Ａｓ（０．９≦ｘ≦１）
の酸化膜を設け、この酸化膜と前記チャネル層との間
に、このチャネル層よりも電子親和力が大きい不純物拡
散防止層を設けた。
【００１４】また、請求項３に係る電界効果トランジス
タでは、シリコン基板上に化合物半導体からなるバッフ
ァ層とチャネル層を積層して形成すると共に、このチャ
ネル層上にゲート電極を形成した電界効果トランジスタ
において、前記バッファ層中にＡｌx Ｇａ1-x Ａｓ
（０．９≦ｘ≦１）の酸化膜を設け、この酸化膜と前記
チャネル層との間に、互いに電子親和力の異なる２種類
以上の化合物半導体層を交互に1 対以上積層して形成し
た不純物拡散防止層を設けた。
タでは、シリコン基板上に化合物半導体からなるバッフ
ァ層とチャネル層を積層して形成すると共に、このチャ
ネル層上にゲート電極を形成した電界効果トランジスタ
において、前記バッファ層中にＡｌx Ｇａ1-x Ａｓ
（０．９≦ｘ≦１）の酸化膜を設け、この酸化膜と前記
チャネル層との間に、互いに電子親和力の異なる２種類
以上の化合物半導体層を交互に1 対以上積層して形成し
た不純物拡散防止層を設けた。
【００１５】さらに、請求項５に係る電界効果トランジ
スタの製造方法では、シリコン基板上に化合物半導体か
らなるバッファ層とチャネル層を積層して形成した後
に、このチャネル層上にゲート電極を形成する電界効果
トランジスタの製造方法において、前記シリコン基板上
に５００Å以上のＡｌx Ｇａ1-x Ａｓ層（０．９≦ｘ≦
１）を含むバッファ層とチャネル層を形成した後、トラ
ンジスタが形成される領域上に絶縁膜を形成して、それ
以外の領域を前記Ａｌx Ｇａ1-x Ａｓ層（０．９≦ｘ≦
１）までエッチング除去した後、この残ったＡｌx Ｇａ
1-x Ａｓ層（０．９≦ｘ≦１）をウエット酸化する。
スタの製造方法では、シリコン基板上に化合物半導体か
らなるバッファ層とチャネル層を積層して形成した後
に、このチャネル層上にゲート電極を形成する電界効果
トランジスタの製造方法において、前記シリコン基板上
に５００Å以上のＡｌx Ｇａ1-x Ａｓ層（０．９≦ｘ≦
１）を含むバッファ層とチャネル層を形成した後、トラ
ンジスタが形成される領域上に絶縁膜を形成して、それ
以外の領域を前記Ａｌx Ｇａ1-x Ａｓ層（０．９≦ｘ≦
１）までエッチング除去した後、この残ったＡｌx Ｇａ
1-x Ａｓ層（０．９≦ｘ≦１）をウエット酸化する。
【００１６】
【発明の実施の形態】図１は、請求項１に係る電界効果
トランジスタの実施例の断面図である。高抵抗シリコン
基板またはｎ型Ｓｉ基板１の上にアンドープＧａＡｓ層
２、４、６を０．１μｍ〜２μｍ、ＡｌＡｓの酸化膜
３、さらにアンドープＧａＡｓ層４、６の間に、アンド
ープＩｎ0.2 Ｇａ0.8 Ａｓ層５を１００Å程度挿入して
バッファ層が形成されており、その上に動作層となるｎ
−ＧａＡｓ活性層７、およびｎ+−ＧａＡｓコンタクト
層８が形成されており、このコンタクト層８上にオーミ
ック電極１０、１１、活性層７上にゲート電極１２が形
成されている。このように、ＡｌＡｓ層３とチャネル層
７との間に、Ｉｎy Ｇａ1-y Ａｓ（ｙ＝０．２）層５を
形成した。このＩｎy Ｇａ1-y Ａｓ層５の膜厚は、格子
不整合によって転位が発生する膜厚より小さく形成され
るが、膜厚が小さすぎる場合や、Ｉｎ組成ｙが小さすぎ
る場合には、巨視的にＧａＡｓ層のみの場合と同等とな
り、特性劣化を低減できない。そのため、チャネル内の
移動度劣化が起こらない範囲でＩｎ組成ｙおよび膜厚が
選択される。また、Ｉｎy Ｇａ1-y Ａｓ層５を２層以上
挿入しても良い。
トランジスタの実施例の断面図である。高抵抗シリコン
基板またはｎ型Ｓｉ基板１の上にアンドープＧａＡｓ層
２、４、６を０．１μｍ〜２μｍ、ＡｌＡｓの酸化膜
３、さらにアンドープＧａＡｓ層４、６の間に、アンド
ープＩｎ0.2 Ｇａ0.8 Ａｓ層５を１００Å程度挿入して
バッファ層が形成されており、その上に動作層となるｎ
−ＧａＡｓ活性層７、およびｎ+−ＧａＡｓコンタクト
層８が形成されており、このコンタクト層８上にオーミ
ック電極１０、１１、活性層７上にゲート電極１２が形
成されている。このように、ＡｌＡｓ層３とチャネル層
７との間に、Ｉｎy Ｇａ1-y Ａｓ（ｙ＝０．２）層５を
形成した。このＩｎy Ｇａ1-y Ａｓ層５の膜厚は、格子
不整合によって転位が発生する膜厚より小さく形成され
るが、膜厚が小さすぎる場合や、Ｉｎ組成ｙが小さすぎ
る場合には、巨視的にＧａＡｓ層のみの場合と同等とな
り、特性劣化を低減できない。そのため、チャネル内の
移動度劣化が起こらない範囲でＩｎ組成ｙおよび膜厚が
選択される。また、Ｉｎy Ｇａ1-y Ａｓ層５を２層以上
挿入しても良い。
【００１７】このＩｎy Ｇａ1-y Ａｓ層５は、不純物で
ある水素ラジカルなどの拡散防止層としての役割を果た
し、チャネル内のＳｉGa−Ｈ間の強い結合が形成される
のを有効に防止でき、熱処理によるドナーの不活性化は
起こらない。
ある水素ラジカルなどの拡散防止層としての役割を果た
し、チャネル内のＳｉGa−Ｈ間の強い結合が形成される
のを有効に防止でき、熱処理によるドナーの不活性化は
起こらない。
【００１８】上記実施例では、ＧａＡｓをチャネル層７
とし、ＩｎＧａＡｓを水素ラジカルなどの不純物拡散防
止層５とした例を述べたが、この不純物拡散防止層５と
しては、チャネル層７よりも電子親和力が大きいもので
あればよい。電子親和力χeとは、真空準位と伝導帯底
のエネルギー差で定義される。このような層の挿入によ
り、水素ラジカルなどの拡散は妨げられる。例えば、チ
ャネル層にＩｎ0.15Ｇａ0.85Ａｓ層を用いた場合、Ｉｎ
0.35Ｇａ0.65Ａｓ層などを挿入してもよい。
とし、ＩｎＧａＡｓを水素ラジカルなどの不純物拡散防
止層５とした例を述べたが、この不純物拡散防止層５と
しては、チャネル層７よりも電子親和力が大きいもので
あればよい。電子親和力χeとは、真空準位と伝導帯底
のエネルギー差で定義される。このような層の挿入によ
り、水素ラジカルなどの拡散は妨げられる。例えば、チ
ャネル層にＩｎ0.15Ｇａ0.85Ａｓ層を用いた場合、Ｉｎ
0.35Ｇａ0.65Ａｓ層などを挿入してもよい。
【００１９】図２は、請求項３に係る電界効果トランジ
スタの一実施形態を示す断面図である。高抵抗シリコン
基板またはｎ型Ｓｉ基板１の上にアンドープＧａＡｓ層
２を０．１μｍ〜２μｍ、酸化したＡｌＡｓ層３、さら
にＧａＡｓおよびＡｌ0.2 Ｇａ0.8 Ａｓをそれぞれ１５
０〜３００Åずつ相互に３対挿入して形成した超格子層
１３の順にバッファ層が形成されており、その上に動作
層となるｎ−ＧａＡｓ活性層７、およびｎ+ −ＧａＡｓ
コンタクト層８が形成されており、コンタクト層８上に
オーミック電極１０、１１、活性層７上にゲート電極１
２が形成されている。
スタの一実施形態を示す断面図である。高抵抗シリコン
基板またはｎ型Ｓｉ基板１の上にアンドープＧａＡｓ層
２を０．１μｍ〜２μｍ、酸化したＡｌＡｓ層３、さら
にＧａＡｓおよびＡｌ0.2 Ｇａ0.8 Ａｓをそれぞれ１５
０〜３００Åずつ相互に３対挿入して形成した超格子層
１３の順にバッファ層が形成されており、その上に動作
層となるｎ−ＧａＡｓ活性層７、およびｎ+ −ＧａＡｓ
コンタクト層８が形成されており、コンタクト層８上に
オーミック電極１０、１１、活性層７上にゲート電極１
２が形成されている。
【００２０】このように、ＡｌＡｓ層３とチャネル層７
との間に、ＧａＡｓおよびＡｌ0.2Ｇａ0.8 Ａｓをそれ
ぞれ１５０〜３００Åずつ相互に３対挿入して水素ラジ
カルなどの不純物拡散防止層１３を形成した。
との間に、ＧａＡｓおよびＡｌ0.2Ｇａ0.8 Ａｓをそれ
ぞれ１５０〜３００Åずつ相互に３対挿入して水素ラジ
カルなどの不純物拡散防止層１３を形成した。
【００２１】このような不純物拡散防止層１３は、互い
に電子親和力χe の異なる２種類以上の化合物半導体層
が交互に１対以上形成された超格子層が用いられる。こ
のような不純物拡散防止層１３は、格子定数が大きく異
ならない化合物半導体が好適に用いられる。
に電子親和力χe の異なる２種類以上の化合物半導体層
が交互に１対以上形成された超格子層が用いられる。こ
のような不純物拡散防止層１３は、格子定数が大きく異
ならない化合物半導体が好適に用いられる。
【００２２】図３に化合物半導体の電子親和力χe （ｅ
Ｖ）と格子定数ｄ（Å）を示す。図３からわかるよう
に、ＡｌＧａＡｓ／ＧａＡｓの他に、例えばＩｎＰ／Ｉ
ｎＧａＡｓ、ＡｌＧａＰ／ＧａＰ、ＡｌＧａＳｂ／Ｇａ
Ｓｂなどを用いることもできる。それに対し、格子定数
差が比較的大きいＩｎＧａＡｓ／ＧａＡｓ、ＩｎＡｌＡ
ｓ／ＩｎＡｓ、ＩｎＧａＳｂ／ＩｎＳｂなどを用いても
よい。これらの超格子層の場合、格子不整合による転位
が発生しないように、また巨視的に超格子層を形成しな
い場合と同等とならないようにそれぞれの膜厚と組成比
に留意して形成しなければならない。
Ｖ）と格子定数ｄ（Å）を示す。図３からわかるよう
に、ＡｌＧａＡｓ／ＧａＡｓの他に、例えばＩｎＰ／Ｉ
ｎＧａＡｓ、ＡｌＧａＰ／ＧａＰ、ＡｌＧａＳｂ／Ｇａ
Ｓｂなどを用いることもできる。それに対し、格子定数
差が比較的大きいＩｎＧａＡｓ／ＧａＡｓ、ＩｎＡｌＡ
ｓ／ＩｎＡｓ、ＩｎＧａＳｂ／ＩｎＳｂなどを用いても
よい。これらの超格子層の場合、格子不整合による転位
が発生しないように、また巨視的に超格子層を形成しな
い場合と同等とならないようにそれぞれの膜厚と組成比
に留意して形成しなければならない。
【００２３】これらの不純物拡散防止層１３は、不純物
である水素ラジカルなどの拡散防止層としての役割を果
たし、チャネル内のＳｉGa−Ｈ間に強い結合が形成され
るのを有効に防止できるため、熱処理によるドナーの不
活性化は起こらない。
である水素ラジカルなどの拡散防止層としての役割を果
たし、チャネル内のＳｉGa−Ｈ間に強い結合が形成され
るのを有効に防止できるため、熱処理によるドナーの不
活性化は起こらない。
【００２４】次に、Ｉｎy Ｇａ1-y Ａｓ層を挿入する場
合を例として、その製造方法を図４に基づいて説明す
る。なお、不純物拡散防止層１３を設ける場合もほぼ同
様である。化合物半導体層２〜８は、シリコン基板１を
カーボンサセプタ上に設置し、有機金属材料を加熱分解
して他の有機金属材料構成元素と高温で反応させる有機
金属化学気相成長法（ＭＯＣＶＤ法）で形成される。
合を例として、その製造方法を図４に基づいて説明す
る。なお、不純物拡散防止層１３を設ける場合もほぼ同
様である。化合物半導体層２〜８は、シリコン基板１を
カーボンサセプタ上に設置し、有機金属材料を加熱分解
して他の有機金属材料構成元素と高温で反応させる有機
金属化学気相成長法（ＭＯＣＶＤ法）で形成される。
【００２５】すなわち、ＭＯＣＶＤ法により、面方位が
（１００）またはこれに数度のオフ角のついた抵抗率１
０2 〜１０3 Ωｃｍの高抵抗Ｓｉ基板１を９００〜９５
０℃で熱処理した後に、温度を４００〜４５０℃に下げ
て保持し、ＧａＡｓを１００〜２００Å成長して６５０
℃まで昇温し、アンドープＧａＡｓ層２、アンドープＡ
ｌＡｓ層３、アンドープＧａＡｓ層４、アンドープＩｎ
y Ｇａ1-y Ａｓ層５、アンドープＧａＡｓ層６の順に積
層してバッファ層２〜６を形成する。このバッファ層２
〜６上には、キャリア密度が１〜５×１０17ｃｍ-3程度
のｎ−ＧａＡｓ活性層７が形成される。この活性層７は
ＭＥＳＦＥＴのチャネルとして機能する。さらにこの上
には、ｎ+ −ＧａＡｓコンタクト層８が形成される。
（１００）またはこれに数度のオフ角のついた抵抗率１
０2 〜１０3 Ωｃｍの高抵抗Ｓｉ基板１を９００〜９５
０℃で熱処理した後に、温度を４００〜４５０℃に下げ
て保持し、ＧａＡｓを１００〜２００Å成長して６５０
℃まで昇温し、アンドープＧａＡｓ層２、アンドープＡ
ｌＡｓ層３、アンドープＧａＡｓ層４、アンドープＩｎ
y Ｇａ1-y Ａｓ層５、アンドープＧａＡｓ層６の順に積
層してバッファ層２〜６を形成する。このバッファ層２
〜６上には、キャリア密度が１〜５×１０17ｃｍ-3程度
のｎ−ＧａＡｓ活性層７が形成される。この活性層７は
ＭＥＳＦＥＴのチャネルとして機能する。さらにこの上
には、ｎ+ −ＧａＡｓコンタクト層８が形成される。
【００２６】このように化合物半導体層２〜８をシリコ
ン基板１上に形成すると、シリコン基板１と化合物半導
体層２〜８の界面のシリコン基板１側には砒素が拡散
し、化合物半導体層２側にはシリコンが拡散する。この
ような相互拡散によって低抵抗層１ａ、２ａが形成され
る。
ン基板１上に形成すると、シリコン基板１と化合物半導
体層２〜８の界面のシリコン基板１側には砒素が拡散
し、化合物半導体層２側にはシリコンが拡散する。この
ような相互拡散によって低抵抗層１ａ、２ａが形成され
る。
【００２７】しかしながら、以下の〜に従ってＡｌ
Ａｓ層３を酸化することにより、この低抵抗層１ａ、２
ａはデバイスの電気特性には影響を与えないようにする
ことができる。
Ａｓ層３を酸化することにより、この低抵抗層１ａ、２
ａはデバイスの電気特性には影響を与えないようにする
ことができる。
【００２８】まず、約０．３μｍの厚みを有するＳｉ
Ｏ2 からなる絶縁膜９をＣＶＤ法またはスパッタリング
法により全面に形成する（図４（ｂ）参照）。
Ｏ2 からなる絶縁膜９をＣＶＤ法またはスパッタリング
法により全面に形成する（図４（ｂ）参照）。
【００２９】素子を形成する領域以外の部分にフォト
レジスト開口パターン（不図示）を形成し、ＳｉＯ2 膜
９をバッファフッ酸によりエッチングする（図４（ｃ）
参照）。ＣＤＥ法やＲＩＥ法などを用いてもよい。
レジスト開口パターン（不図示）を形成し、ＳｉＯ2 膜
９をバッファフッ酸によりエッチングする（図４（ｃ）
参照）。ＣＤＥ法やＲＩＥ法などを用いてもよい。
【００３０】りん酸、過酸化水素、水の混合液などを
エッチャントとして、ＡｌＡｓ層３が完全にエッチング
されるまで化合物半導体層３〜８をエッチングした後
に、レジスト（不図示）を除去する。エッチングの深さ
は、さらに深くしてもよい。
エッチャントとして、ＡｌＡｓ層３が完全にエッチング
されるまで化合物半導体層３〜８をエッチングした後
に、レジスト（不図示）を除去する。エッチングの深さ
は、さらに深くしてもよい。
【００３１】ＡｌＡｓ層３のウエット酸化を行う。ま
ず、基板１を石英チューブの加熱炉に入れ、９５℃の恒
温槽中の超純水に窒素ガスを毎分６リットル、バブリン
グし、蒸気をチューブ炉内に供給して４５０℃で３０分
〜４０分酸化する。このようなウエット酸化ではＡｌＡ
ｓ層３を５００Å以上形成したため、ほぼ反応律則でＡ
ｌＡｓ層３の酸化が基板１と平行に進み、不要な拡散を
比較的小さくできる。このようにＡｌＡｓ層３は素子が
形成されるほぼ全域にわたって酸化されて、１０11Ωｃ
ｍ以上の抵抗率となり、それよりも上層の化合物半導体
層４〜８は基板１と電気的にほぼ隔離される。酸化時間
は１素子の大きさなどによって適宜調節すればよい。こ
のような熱処理により、ＩｎＧａＡｓ層５が不純物の拡
散を防止するための層としての役割を果たすため、チャ
ネル層７が劣化することはない。なお、ＧａＡｓが酸化
されることはない。
ず、基板１を石英チューブの加熱炉に入れ、９５℃の恒
温槽中の超純水に窒素ガスを毎分６リットル、バブリン
グし、蒸気をチューブ炉内に供給して４５０℃で３０分
〜４０分酸化する。このようなウエット酸化ではＡｌＡ
ｓ層３を５００Å以上形成したため、ほぼ反応律則でＡ
ｌＡｓ層３の酸化が基板１と平行に進み、不要な拡散を
比較的小さくできる。このようにＡｌＡｓ層３は素子が
形成されるほぼ全域にわたって酸化されて、１０11Ωｃ
ｍ以上の抵抗率となり、それよりも上層の化合物半導体
層４〜８は基板１と電気的にほぼ隔離される。酸化時間
は１素子の大きさなどによって適宜調節すればよい。こ
のような熱処理により、ＩｎＧａＡｓ層５が不純物の拡
散を防止するための層としての役割を果たすため、チャ
ネル層７が劣化することはない。なお、ＧａＡｓが酸化
されることはない。
【００３２】ゲート電極１２を形成するためのフォト
レジスト開口パターン（不図示）を形成し、バッファフ
ッ酸を用いた等方性のエッチングにより、ＳｉＯ2 膜９
をエッチングして開口部を拡大した後、そのＳｉＯ2 膜
９をマスクとして、りん酸、過酸化水素、水の混合液な
どをエッチャントとしてコンタクト層８および必要に応
じて活性層７の一部をエッチングしてリセス領域を形成
する（図１参照）。
レジスト開口パターン（不図示）を形成し、バッファフ
ッ酸を用いた等方性のエッチングにより、ＳｉＯ2 膜９
をエッチングして開口部を拡大した後、そのＳｉＯ2 膜
９をマスクとして、りん酸、過酸化水素、水の混合液な
どをエッチャントとしてコンタクト層８および必要に応
じて活性層７の一部をエッチングしてリセス領域を形成
する（図１参照）。
【００３３】ゲート部に蒸着法とリフトオフ法でＴｉ
／Ａｌなどからなるゲート電極１２を形成する。 オーミックコンタクト層８上にオーミック電極形成用
の開口パターンを形成し、ＳｉＯ2 膜９をバッファフッ
酸でエッチングした後、オーミックコンタクト層８上に
ＡｕＧｅ／ＡｕまたはＡｕＧｅ／Ｎｉ／Ａｕからなるオ
ーミック電極１０、１１を蒸着してリフトオフして熱処
理して合金化する。
／Ａｌなどからなるゲート電極１２を形成する。 オーミックコンタクト層８上にオーミック電極形成用
の開口パターンを形成し、ＳｉＯ2 膜９をバッファフッ
酸でエッチングした後、オーミックコンタクト層８上に
ＡｕＧｅ／ＡｕまたはＡｕＧｅ／Ｎｉ／Ａｕからなるオ
ーミック電極１０、１１を蒸着してリフトオフして熱処
理して合金化する。
【００３４】上記実施例ではＭＥＳＦＥＴを例に説明し
たが、ＨＥＭＴの場合でも、電子供給層の電子供給能力
の劣化を防止できる。また、他の電子デバイスに関して
も同様の効果が得られることは言うまでもない。
たが、ＨＥＭＴの場合でも、電子供給層の電子供給能力
の劣化を防止できる。また、他の電子デバイスに関して
も同様の効果が得られることは言うまでもない。
【００３５】
【発明の効果】以上のように、請求項１に係る電界効果
トランジスタによれば、バッファ層中にＡｌx Ｇａ1-x
Ａｓ（０．９≦ｘ≦１）の酸化膜を設け、この酸化膜と
チャネル層との間に、このチャネル層よりも電子親和力
が大きい不純物拡散防止層を設けたことから、シリコン
基板と化合物半導体膜との界面に形成される低抵抗層の
影響を受けることがなく、また水素ラジカルなどの不純
物の拡散を防止でき、チャネル内にＳｉGa−Ｈ間の強い
結合が形成されるのを有効に防止できる。したがって、
従来例と比較して大幅な相互コンダクタンスの増大が可
能となる。
トランジスタによれば、バッファ層中にＡｌx Ｇａ1-x
Ａｓ（０．９≦ｘ≦１）の酸化膜を設け、この酸化膜と
チャネル層との間に、このチャネル層よりも電子親和力
が大きい不純物拡散防止層を設けたことから、シリコン
基板と化合物半導体膜との界面に形成される低抵抗層の
影響を受けることがなく、また水素ラジカルなどの不純
物の拡散を防止でき、チャネル内にＳｉGa−Ｈ間の強い
結合が形成されるのを有効に防止できる。したがって、
従来例と比較して大幅な相互コンダクタンスの増大が可
能となる。
【００３６】また、請求項３に係る電界効果トランジス
タによれば、バッファ層中にＡｌxＧａ1-x Ａｓ（０．
９≦ｘ≦１）の酸化膜を設け、この酸化膜とチャネル層
との間に、互いに電子親和力の異なる２種類以上の化合
物半導体層を交互に1 対以上積層して形成した不純物拡
散防止層を設けたことから、シリコン基板と化合物半導
体膜との界面に形成される低抵抗層の影響を受けること
がなく、また水素ラジカルなどの不純物の拡散を防止で
き、チャネル内にＳｉGa−Ｈ間の強い結合が形成される
のを有効に防止できる。したがって、従来例と比較して
大幅な相互コンダクタンスの増大が可能となる。
タによれば、バッファ層中にＡｌxＧａ1-x Ａｓ（０．
９≦ｘ≦１）の酸化膜を設け、この酸化膜とチャネル層
との間に、互いに電子親和力の異なる２種類以上の化合
物半導体層を交互に1 対以上積層して形成した不純物拡
散防止層を設けたことから、シリコン基板と化合物半導
体膜との界面に形成される低抵抗層の影響を受けること
がなく、また水素ラジカルなどの不純物の拡散を防止で
き、チャネル内にＳｉGa−Ｈ間の強い結合が形成される
のを有効に防止できる。したがって、従来例と比較して
大幅な相互コンダクタンスの増大が可能となる。
【００３７】さらに、請求項５に係る電界効果トランジ
スタの製造方法によれば、シリコン基板上に５００Å以
上のＡｌx Ｇａ1-x Ａｓ層（０．９≦ｘ≦１）を含むバ
ッファ層とチャネル層を形成した後、素子が形成される
領域に絶縁膜を形成し、それ以外の領域をＡｌx Ｇａ
1-x Ａｓ層（０．９≦ｘ≦１）までエッチングした後、
この残ったＡｌx Ｇａ1-x Ａｓ層（０．９≦ｘ≦１）を
ウエット酸化することから、Ａｌx Ｇａ1-x Ａｓ層
（０．９≦ｘ≦１）を熱処理してもチャネル層中のドナ
ーが不活性化することを防止でき、従来例と比較して相
互コンダクタンスが大幅に増大した電界効果トランジス
タを形成できる。
スタの製造方法によれば、シリコン基板上に５００Å以
上のＡｌx Ｇａ1-x Ａｓ層（０．９≦ｘ≦１）を含むバ
ッファ層とチャネル層を形成した後、素子が形成される
領域に絶縁膜を形成し、それ以外の領域をＡｌx Ｇａ
1-x Ａｓ層（０．９≦ｘ≦１）までエッチングした後、
この残ったＡｌx Ｇａ1-x Ａｓ層（０．９≦ｘ≦１）を
ウエット酸化することから、Ａｌx Ｇａ1-x Ａｓ層
（０．９≦ｘ≦１）を熱処理してもチャネル層中のドナ
ーが不活性化することを防止でき、従来例と比較して相
互コンダクタンスが大幅に増大した電界効果トランジス
タを形成できる。
【図１】請求項１に係る電界効果トランジスタの一実施
形態を示す断面図である。
形態を示す断面図である。
【図２】請求項２に係る電界効果トランジスタの一実施
形態を示す断面図である。
形態を示す断面図である。
【図３】化合物半導体の格子定数と電子親和力の関係を
説明する図である。
説明する図である。
【図４】請求項３に係る電界効果トランジスタの製造方
法の一実施形態を示す断面図である。
法の一実施形態を示す断面図である。
１‥‥‥シリコン基板、２、４、６‥‥‥ＧａＡｓ層、
３‥‥‥ＡｌＡｓの酸化膜、５‥‥‥不純物拡散防止
層、７‥‥‥チャネル層、８‥‥‥コンタクト層、９‥
‥‥ＳｉＯ2 膜、１０、１１‥‥‥ソース・ドレイン電
極、１２‥‥‥ゲート電極
３‥‥‥ＡｌＡｓの酸化膜、５‥‥‥不純物拡散防止
層、７‥‥‥チャネル層、８‥‥‥コンタクト層、９‥
‥‥ＳｉＯ2 膜、１０、１１‥‥‥ソース・ドレイン電
極、１２‥‥‥ゲート電極
フロントページの続き
(56)参考文献 特開 平６−208963（ＪＰ，Ａ)
特開 平11−312692（ＪＰ，Ａ)
Ｃ．Ｂ．Ｗｈｗｗｌｗｒ ｅｔ．ａ
ｌ．，Ｓｅｌｅｃｔｉｖｅｌｙ Ｏｘｉ
ｄｉｚｅｄ ＧａＡｓ ＭＥＳＦＥＴ’
ｓ Ｔｒａｎｓｆｅｒｒｅｄ ｔｏ ａ
Ｓｉ Ｓｕｂｓｔｒａｔｅ，ＩＥＥＥ
Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌ
ｅｔｔｅｒｓ，米国，1997年 ４月，Ｖ
ｏｌ．18，Ｎｏ．４，ｐ．138−140
Ａ．Ｒ．Ｍａｓｓｅｎｇａｌｅ ｅ
ｔ．ａｌ．，Ｃｏｌｌｅｃｔｏｒ−ｕｐ
ＡｌＧａＡｓ／ＧａＡｓ ＨＢＴｓ
Ｕｓｉｎｇ Ｏｘｉｄｉｚｅｄ Ａｌ
Ａｓ，Ｄｅｖｉｃｅ Ｒｅｓｅａｃｈ
Ｃｏｎｆｅｒｅｎｃｅ，1996．Ｄｉｇｅ
ｓｔ．54ｔｈ Ａｎｎｕａｌ，1996年
６月，ｐ．36−37
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/338
H01L 29/812
Claims (5)
- 【請求項１】 シリコン基板上に化合物半導体からなる
バッファ層とチャネル層を積層して形成すると共に、こ
のチャネル層上にゲート電極を形成した電界効果トラン
ジスタにおいて、前記バッファ層中にＡｌx Ｇａ1-x Ａ
ｓ（０．９≦ｘ≦１）の酸化膜を設け、この酸化膜と前
記チャネル層との間に、このチャネル層よりも電子親和
力が大きい不純物拡散防止層を設けたことを特徴とする
電界効果トランジスタ。 - 【請求項２】 前記不純物拡散防止層がＩｎy Ｇａ1-y
Ａｓから成ることを特徴とする請求項１に記載の電界効
果トランジスタ。 - 【請求項３】 シリコン基板上に化合物半導体からなる
バッファ層とチャネル層を積層して形成すると共に、こ
のチャネル層上にゲート電極を形成した電界効果トラン
ジスタにおいて、前記バッファ層中にＡｌx Ｇａ1-x Ａ
ｓ（０．９≦ｘ≦１）の酸化膜を設け、この酸化膜と前
記チャネル層との間に、互いに電子親和力の異なる２種
類以上の化合物半導体層を交互に1 対以上積層して形成
した不純物拡散防止層を設けたことを特徴とする電界効
果トランジスタ。 - 【請求項４】 前記不純物拡散防止層がＡｌＧａＡｓと
ＧａＡｓの交互層から成ることを特徴とする請求項３に
記載の電界効果トランジスタ。 - 【請求項５】 シリコン基板上に化合物半導体からなる
バッファ層とチャネル層を積層して形成した後に、この
チャネル層上にゲート電極を形成する電界効果トランジ
スタの製造方法において、前記シリコン基板上に５００
Å以上のＡｌxＧａ1-x Ａｓ層（０．９≦ｘ≦１）を含
むバッファ層とチャネル層を形成した後、トランジスタ
が形成される領域上に絶縁膜を形成して、それ以外の領
域を前記Ａｌx Ｇａ1-x Ａｓ層（０．９≦ｘ≦１）まで
エッチング除去した後、この残ったＡｌx Ｇａ1-x Ａｓ
層（０．９≦ｘ≦１）をウエット酸化することを特徴と
する電界効果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27689298A JP3405684B2 (ja) | 1998-09-30 | 1998-09-30 | 電界効果トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27689298A JP3405684B2 (ja) | 1998-09-30 | 1998-09-30 | 電界効果トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000114273A JP2000114273A (ja) | 2000-04-21 |
| JP3405684B2 true JP3405684B2 (ja) | 2003-05-12 |
Family
ID=17575859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27689298A Expired - Fee Related JP3405684B2 (ja) | 1998-09-30 | 1998-09-30 | 電界効果トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3405684B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110752254B (zh) * | 2019-10-25 | 2023-09-19 | 上海华力集成电路制造有限公司 | 一种应力沟道晶体管及其制造方法 |
-
1998
- 1998-09-30 JP JP27689298A patent/JP3405684B2/ja not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| Ａ．Ｒ．Ｍａｓｓｅｎｇａｌｅ ｅｔ．ａｌ．，Ｃｏｌｌｅｃｔｏｒ−ｕｐ ＡｌＧａＡｓ／ＧａＡｓ ＨＢＴｓ Ｕｓｉｎｇ Ｏｘｉｄｉｚｅｄ Ａｌ Ａｓ，Ｄｅｖｉｃｅ Ｒｅｓｅａｃｈ Ｃｏｎｆｅｒｅｎｃｅ，１９９６．Ｄｉｇｅｓｔ．５４ｔｈ Ａｎｎｕａｌ，１９９６年 ６月，ｐ．３６−３７ |
| Ｃ．Ｂ．Ｗｈｗｗｌｗｒ ｅｔ．ａｌ．，Ｓｅｌｅｃｔｉｖｅｌｙ Ｏｘｉｄｉｚｅｄ ＧａＡｓ ＭＥＳＦＥＴ’ｓ Ｔｒａｎｓｆｅｒｒｅｄ ｔｏ ａ Ｓｉ Ｓｕｂｓｔｒａｔｅ，ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ，米国，１９９７年 ４月，Ｖｏｌ．１８，Ｎｏ．４，ｐ．１３８−１４０ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000114273A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100571071B1 (ko) | 전계효과트랜지스터및그제조방법 | |
| JP3716906B2 (ja) | 電界効果トランジスタ | |
| JP4134575B2 (ja) | 半導体装置およびその製造方法 | |
| JP2012080123A (ja) | ソース領域の下にｐ型埋込み層を備えたトランジスタ及びその作製方法 | |
| JP3449116B2 (ja) | 半導体装置 | |
| JP3951743B2 (ja) | 半導体装置およびその製造方法 | |
| JP4209136B2 (ja) | 半導体装置及びその製造方法 | |
| JP3262056B2 (ja) | バイポーラトランジスタとその製造方法 | |
| JP2004311869A (ja) | 窒化物半導体系電界効果トランジスタとその製造方法 | |
| JP3147036B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2004241711A (ja) | 半導体装置 | |
| KR100563884B1 (ko) | 접합형 전계 효과 트랜지스터의 제조 방법 | |
| JP3405684B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP3368449B2 (ja) | 半導体装置及びその製造方法 | |
| JP3169066B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JPH06120524A (ja) | デュアルゲートの金属半導体電界効果トランジスタ及びその製造方法 | |
| JP3393804B2 (ja) | 電界効果トランジスタとその形成方法 | |
| JP3447571B2 (ja) | 電界効果トランジスタとその形成方法 | |
| JP3164150B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP3168968B2 (ja) | 電界効果トランジスタとその製造方法 | |
| JP3515913B2 (ja) | 半導体基板とその製造方法 | |
| JPH0429225B2 (ja) | ||
| WO2024116263A1 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2000049331A (ja) | 電界効果トランジスタ | |
| JPH1027754A (ja) | 化合物半導体エピウェーハおよび半導体素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |