JP3575256B2 - Chopper circuits, chopper-type charging circuits, electronic devices and watches - Google Patents
Chopper circuits, chopper-type charging circuits, electronic devices and watches Download PDFInfo
- Publication number
- JP3575256B2 JP3575256B2 JP34830897A JP34830897A JP3575256B2 JP 3575256 B2 JP3575256 B2 JP 3575256B2 JP 34830897 A JP34830897 A JP 34830897A JP 34830897 A JP34830897 A JP 34830897A JP 3575256 B2 JP3575256 B2 JP 3575256B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- chopper
- output terminal
- signal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000004044 response Effects 0.000 claims description 8
- 230000001360 synchronised effect Effects 0.000 claims description 5
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 14
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 14
- 102100021133 Nuclear protein 1 Human genes 0.000 description 14
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 9
- 230000005669 field effect Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000010248 power generation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000009955 peripheral mechanism Effects 0.000 description 2
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 230000036772 blood pressure Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004804 winding Methods 0.000 description 1
Images
Landscapes
- Electromechanical Clocks (AREA)
- Rectifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、充電する際の制御に要する消費電流を低減するのに好適なチョッパ回路、チョッパ式充電回路およびこれらを用いた電子機器および腕時計に関する。
【0002】
【従来の技術】
発電機によって発電された交流電圧をコンデンサや電池に充電する充電回路として、ブリッジ型の充電回路が知られている。図4は、従来の充電回路の回路図である。この充電回路においては、発電機AGの出力端子A,Bの電圧と電源Vddの電圧とを比較するコンパレータCOM1,COM2、発電機AGの出力端子A,Bの電圧とグランドGNDの電圧を比較するコンパレータCOM3,COM4、および充電電流を蓄電する大容量のコンデンサCが各々設けらている。そして、各コンパレータCOM1〜COM4の出力によって、PチャンネルFETP1,P2,N1,N2のオン・オフが制御される。
【0003】
ここで、出力端子Aの電圧がグランドGNDの電圧以下になると、コンパレータCOM3によってNチャンネルFETN1がオン状態となり、出力端子Aが接地される。また、出力端子Bの電圧が電源Vddの電圧を越えると、コンパレータCOM2によって、PチャンネルFETP2がオンとなり、電荷が矢印の経路でコンデンサCに充電される。この場合、出力端子Bの電圧が電源Vddの電圧を越えない限り、PチャンネルFETP2はオンとならいので、矢印と逆の経路で電流が流れて、充電効率が低下するといった不都合が生じないようになっている。
【0004】
このように、従来の充電回路にあっては、電界効果トランジスタとコンパレータを組み合わせて、一定の条件の下に一方向に電流を流す一方向性ユニットを構成し、これによって、充電効率を高めている。
ところで、一方向性ユニットを用いた充電回路にあっては、コンパレータによって、各電界効果トランジスタのオン・オフを制御している。このため、充電回路の充電効率を検討する場合には、コンパレータの消費電流を考慮する必要がある。コンパレータは、電界効果トランジスタを用いた差動増幅器で構成することができ、その動作速度は電界効果トランジスタの速度に左右される。一般に、電界効果トランジスタの動作速度は、消費電流が大きくなるほど高速なるから、高速のコンパレータほど、消費電流が大きくなる。
【0005】
従来の充電回路において、コンパレータCOM2は、コンデンサCにできるだけ多くの電荷を充電するため、発電機AGの出力端子Bの電圧が電源Vddの電圧を越えると、直ちにPチャンネルFETP2をオン状態にする必要がある。このため、コンパレータCOM2としては高速のものを使用する必要がある。
一方、NチャンネルFETN1を制御するコンパレータCOM3は、コンパレータCOM2がPチャンネルFETP2をオンするまでに、NチャンネルFETN1をオンにすればよい。ここで、発電機AGの出力端子A,B間に生じる起電圧は、正弦波状に変動するから、出力端子Aの電圧がグランドGNDの電圧を下回ってから、出力端子Bの電圧が電源Vddの電圧を上回るまでには、時間的余裕がある。したがって、コンパレータCOM3としては、応答速度が低速ものを使用することができる。
【0006】
【発明が解決しようとする課題】
ところで、発電機AGの出力端子A,B間に発生する起電圧よりも高い電圧を得る技術として、チョッパ式の昇圧回路が知られており、そこでは、高い周波数で起電圧をスイッチングする必要がある。上述した充電回路をチョッパ式で構成すると、起電圧の波形がスパイク状に変化する。このため、グランドGNDの電圧との比較を行うコンパレータCOM3,COM4を高速のものにする必要がある。したがって、従来の充電回路をチョッパ式の充電回路に適用した場合、コンパレータCOM3,COM4の消費電流の低減を図るはことができず、充電効率が低下してしまうといった問題があった。
【0007】
本発明は上述した事情に鑑みてなされたものであり、一方向性ユニットを用いたチョッパ式充電回路において、簡易な構成で充電効率を高めることを目的とする。また、他の目的は、このチョッパ式充電回路を電子機器や腕時計に適用することにある。
【0008】
【課題を解決するための手段】
上記課題を解決するため、請求項1に記載の発明にあっては、交流発電機の一方の出力端子と第1のラインとの間に設けられる第1のスイッチ手段と、前記交流発電機の他方の出力端子と前記第1のラインとの間に設けられる第2のスイッチ手段と、前記一方の出力端子と第2のラインとの間に設けられる第3のスイッチ手段と、前記他方の出力端子と前記第2のラインとの間に設けられる第4のスイッチ手段とを備え、前記交流発電機によって発電される起電力をクロック信号に同期したチョッパ電圧に変換して前記第1のラインと前記第2のラインとの間に発生させるチョッパ回路であって、前記一方の出力端子の電圧と前記第1のラインの電圧とを比較し、前記比較により得られた比較結果の信号を出力することにより前記第1のスイッチ手段のオン及びオフを制御する第1の比較手段と、前記他方の出力端子の電圧と前記第1のラインの電圧とを比較し、前記比較により得られた比較結果の信号を出力することにより前記第2のスイッチ手段のオン及びオフを制御する第2の比較手段と、前記交流発電機の一方及び他方の出力端子の電圧を検出することにより、前記クロック信号に同期したチョッパ動作を行うように前記第3のスイッチ手段と前記第4のスイッチ手段とを制御するとともに、前記第1の比較手段から前記第1のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第4のスイッチ手段をオンにし、前記第2の比較手段から前記第2のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第3のスイッチ手段をオンにするように制御する制御手段とを備え、前記第1の比較手段は、前記一方の出力端子の電圧が前記第1のラインの電圧を上回った場合に、前記第1のスイッチ手段をオンにする信号を出力し、前記第2の比較手段は、前記他方の出力端子の電圧が前記第1のラインの電圧を上回った場合に、前記第2のスイッチ手段をオンにする信号を出力することを特徴とする。
【0009】
また、請求項2に記載の発明にあっては、前記制御手段は、前記他方の出力端子の電圧と定められた第1の電圧とを比較し、前記他方の出力端子の電圧が前記第1の電圧を越えていることを検出する第3の比較手段と、前記一方の出力端子の電圧と定められた第2の電圧とを比較し、前記一方の出力端子の電圧が前記第2の電圧を越えていることを検出する第4の比較手段とを備え、前記第3の比較手段によって前記他方の出力端子の電圧が前記第1の電圧を越えていることが検出されると、前記クロック信号に同期したチョッパ動作を行うように前記第3のスイッチ手段を制御し、前記第4の比較手段によって前記一方の出力端子の電圧が前記第2の電圧を越えていることが検出されると、前記クロック信号に同期したチョッパ動作を行うように前記第4のスイッチ手段を制御し、前記第1の比較手段から前記第1のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第4のスイッチ手段をオンにし、前記第2の比較手段から前記第2のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第3のスイッチ手段をオンにするように制御することを特徴とする。
【0010】
また、請求項3に記載の発明にあっては、前記制御手段は、前記第3の比較手段によって前記他方の出力端子の電圧が前記第1の電圧を越えていることが検出された期間、または、前記第2の比較手段によって前記第2のスイッチ手段がオンにされる期間において前記第3のスイッチ手段をオンにし、他の期間においては前記クロック信号に基づいて前記第3のスイッチ手段のオン及びオフを制御し、前記第4の比較手段によって前記一方の出力端子の電圧が前記第2の電圧を越えていることが検出された期間、または、前記第1の比較手段によって前記第1のスイッチ手段がオンにされる期間において前記第4のスイッチ手段をオンにし、他の期間においては前記クロック信号に基づいて前記第4のスイッチ手段のオン及びオフを制御し、前記第3の比較手段は、前記第1の比較手段および前記第2の比較手段よりも応答速度が遅く、または消費電流が小さく、前記第4の比較手段は、前記第1の比較手段および前記第2の比較手段よりも応答速度が遅い、または消費電流が小さいことを特徴とする。
【0011】
また、請求項4に記載の発明にあっては、前記第1のラインは電源ラインであり、前記第2のラインはグランドであることを特徴とする。
また、請求項5に記載の発明の発明にあっては、前記第1のラインはグランドであり、前記第2のラインは電源ラインであることを特徴とする。
【0012】
また、請求項6に記載の発明にあっては、前記チョッパ回路を用いたチョッパ式充電回路であって、前記チョッパ回路の前記電源ラインと前記グランドとに接続され、前記チョッパ電圧を昇圧するとともに昇圧した電圧を蓄電する昇圧回路とを備えたことを特徴とする。
また、請求項7に記載の発明にあっては、前記チョッパ式充電回路を内蔵する電子機器であって、前記チョッパ式充電回路から給電される電力によって、動作することを特徴とする。
また、請求項8に記載の発明にあっては、前記チョッパ式充電回路と、前記チョッパ式充電回路から給電され、時刻を計測する時計回路とを備え、前記時計回路から前記クロック信号を前記チョッパ式充電回路に供給することを特徴とする。
【0013】
【発明の実施の形態】
以下、チョッパ式充電回路を適用した腕時計を本発明の一実施形態として説明する。
1.実施形態の構成
図1は、本実施形態に係わる腕時計に使用されるチョッパ式充電回路の回路図である。
図において、交流発電機AGの出力端子AG1,AG2は抵抗R1,R2を介してグランドGNDに接続されている。このため、交流発電機AGが非発電状態にあるならば、出力端子AG1,AG2はプルダウンされている。なお、この抵抗R1,R2の値は、各FETのオン抵抗値よりはるかに大きい略200KΩに設定されている。
次に、一方向性ユニット1は、PチャンネルFETP1とコンパレータCOM1から構成される。コンパレータCOM1の正入力端子は電源Vddに接続され、その負入力端子は交流発電機AGの出力端子AG1に接続されている。このため、電源Vddの電圧が出力端子AG1の電圧を越えると、信号φP1がロ−レベルとなり、PチャンネルFETP1がオンとなる。一方、電源Vddの電圧が出力端子AG1の電圧を下回ると、信号φP1がハイレベルとなり、PチャンネルFETP1がオフとなる。したがって、一方向性ユニット1は、出力端子AG1の電圧が電源Vddの電圧を上回った場合にのみ電流を出力端子AG1から電源Vddに供給する。
【0014】
また、一方向性ユニット2は、交流発電機AGの出力端子AG2に接続されており、上記した一方向性ユニット1と同様に構成されている。この場合、一方向性ユニット2は、出力端子AG2の電圧が電源Vddの電圧を上回った場合にのみ電流を出力端子AG2から電源Vddに供給する。
【0015】
ここで、充電効率を考慮すれば、交流発電機AGの出力端子AG1の電圧が電源Vddの電圧を上回れば、直ちにPチャンネルFETP1をオンにすることが望ましい。このため、コンパレータCOM1の消費電流は、比較的大きく、高速動作に対応できるようになっている。また、同様にコンパレータCOM2の消費電流も比較的大きな値に設定しているので、高速動作に対応できる。
【0016】
ところで、腕時計にような小型で軽量の装置において、交流発電機AGを内蔵しようとすると、交流発電機AGは非常に小型のものとなるので、交流発電機AGを構成する出力用コイルの大きさには一定の限度がある。交流発電機AGの起電圧は出力用コイルの巻線数に比例するから、このような交流発電機AGによって高い電圧を発生させることは難しい。このため、交流発電機AGの起電圧を整流しても、腕時計に内蔵される各構成を安定して動作させるのに十分な電圧を得ることができない。そこで、本実施形態にあっては、一方向性ユニット3,4をチョッパ動作させて、交流発電機AGの起電圧をスパイク状のチョッパ電圧に変換し、これを昇圧部5で昇圧して所望の電圧を得るようにしている。なお、昇圧部5としては、いわゆる倍電圧回路等の周知な構成を用いればよく、例えば、コンデンサと一方向性ユニットを組み合わせて構成すればよい。
【0017】
次に、一方向性ユニット4は、NチャンネルFETN2、論理和回路OR2およびコンパレータCOM4から構成される。コンパレータCOM4の負入力端子は交流発電機AGの出力端子AG1に接続され、その正入力端子には基準電圧Vref1が供給される。なお、基準電圧Vref1は、グランドGNDの電圧をわずかに上回る電圧に設定されている。この場合、出力端子AG1の電圧が基準電圧Vref1を越えると、信号CN2がハイレベルとなり、出力端子AG1の電圧が基準電圧Vref1を下回ると、信号CN2がローレベルとなる。ところで、各FETにはごく小さな漏れ電流が流れるが、上述したように出力端子AG1,AG2は抵抗R1,R2によってグランドGNDに接続されているので、交流発電機AGが非発電状態にあると、出力端子AG1,AG2の電圧はグランドGNDにプルダウンされる。したがって、基準電圧Vref1をグランドGNDに対して与えることにより、発電極性を確実に検出することができる。
【0018】
また、論理和回路OR2には、信号CN2、反転回路IN1によって信号φP1が反転された信号、および後述する時計装置7で生成された高速のクロック信号CLKが供給される。論理和回路OR2は、これらの論理和を演算し、信号φN2としてNチャンネルFETN2のゲートに供給する。
したがって、NチャンネルFETN2は、これらの信号のいずれかがハイレベルとなればオンとなり、これらの信号のすべてがローレベルとなればオフとなる。なお、一方向性ユニット3も一方向性ユニット4と同様に構成されている。
【0019】
このような構成によれば、信号φP1がローレベル、すなわち、PチャンネルFETP1がオンになると、信号φN2が直ちにハイレベルとなり、NチャンネルFETN2をオンすることができる。したがって、たとえコンパレータCOM4の動作速度が遅くとも、NチャンネルFETN2を確実にオンすることができ、図中矢印▲2▼の経路で電流iを充電することができる。したがって、コンパレータCOM3,COM4に応答速度が遅いものを使用することができる。
【0020】
ここで、図2は交流発電機AGとその周辺機構の構成を示す斜視図である。図示のように、交流発電機AGは、ロータ14とステータ15を備えており、2極磁化されたディスク状のロータ14が回転するとステータ15の出力用コイル16に起電力が発生し、交流出力が取り出せるようになっている。また、図において、13は腕時計本体ケース内で旋回運動を行う回転錘であり、11は回転錘13の回転運動を発電機AGに伝達する輪列機構である。回転錘13は腕時計を装着した人の腕の振りに応じて回転し、これに伴って交流発電機AGから起電力が得られるようになっている。
【0021】
交流発電機AGから出力された交流は、本実施形態であるチョッパ式充電回路100で整流され、処理装置9に供給される。処理装置9は、チョッパ式充電回路100から放電される電力によって時計装置7を駆動する。この時計装置7は、水晶発振器やカウンタ回路等で構成されており、水晶発振器で生成されるマスタクロック信号をカウンタ回路で分周し、この分周結果に基づいて時刻を計測している。この例にあっては、マスタクロック信号あるいはこれを分周した信号を、クロック信号CLKとして、上述したチョッパ式充電回路100に供給している。したがって、クロック信号CLKを生成する回路をチョッパ式充電回路7と時計装置100とで兼用することができる。この結果、回路構成を簡易にするとともに、腕時計全体として消費電流を削減することができる。
【0022】
2.実施形態の動作
次に、本実施形態の動作を図面を参照しつつ説明する。
図3は、本実施形態に係わるチョッパ式充電回路100のタイミングチャートである。なお、この例では、交流発電機AGの出力端子AG1の電圧が出力端子AG2の電圧よりも高いものとする。
【0023】
クロック信号CLKが図3(a)に示すものであるとすれば、クロック信号CLKがハイレベルの期間は、論理和回路OR2の出力信号φN2と論理和回路OR1の出力信号φN1は必ずハイレベルとなるので、NチャンネルFETN1およびNチャンネルFETN1はオンとなる。この場合、出力端子AG1と出力端子AG2は、グランドGNDに接地されるので、それらの電圧は電源Vddの電圧を下回る。このため、PチャンネルFETP1とPチャンネルFETP2はオフされ、図中矢印▲1▼の閉回路が形成される。
【0024】
この閉回路にあっては、交流発電機AG→出力端子AG1→NチャンネルFETN1→グランドGND→NチャンネルFETN2→出力端子AG2→交流発電機AGの経路で電流が流れるが、出力端子AG1と出力端子AG2の電圧は同電位となる。この場合、出力用コイル16の内部抵抗成分によってある程度電流が消費されるが、その値は少なく、交流発電機AGの起電流の大部分は、出力用コイル16に保存される。
【0025】
一方、クロック信号CLKがローレベルになると、NチャンネルFETN1がオフとなり、図3(b)に示すように出力端子AG1の電圧が急峻に立ち上がる。ここで、コンパレータCOM4は、出力端子AG1の電圧と基準電圧Vref1を比較して信号CN2を生成するが、コンパレータCOM4には、消費電流を削減するため、応答速度の遅いものが使用されるので、出力端子AG1の電圧が基準電圧Vref1を越えても、信号CN2は直ちにローレベルからハイレベルに切り替わらない。例えば、コンパレータCOM4の遅延時間をtd1とすれば、信号CN2は図3(c)に示すものとなる。
【0026】
仮に、論理和回路OR2が、信号CN2とクロック信号CLKのみから生成されるとすれば、遅延時間td1の期間、NチャンネルFETN2をオンすることができない。このため、当該期間において図1に示す矢印▲2▼の経路で電流iを充電することができず、充電ロスが発生してしまう。
しかし、本実施形態の論理和回路OR2には、高速のコンパレータCOM1によって得られた信号φP1(図3(f)を参照)が反転回路IN1を介して供給されているので(図3(d)を参照)、コンパレータCOM4の遅れを補うことができる。この結果、信号φN2は図3(e)に示すものとなり、信号CN2がハイレベルである期間、NチャンネルFETN2をオンにすることができる。
【0027】
すなわち、反転回路IN1、コンパレータCOM4および論理和回路OR2は、クロック信号CLKがハイレベルの期間、出力端子AG1の電圧が予め定められた基準電圧Vrefを上回る期間、またはコンパレータCOM1がPチャンネルFETP1をオンにする期間において、NチャンネルFETN2をオンするとともに、他の期間においてにNチャンネルFETN2をオフするように制御する制御手段として機能する。
【0028】
また、コンパレータCOM1は、出力端子AG1の電圧が電源Vddを上回ると図3(f)に示す信号φP1を生成して、PチャンネルFETP1をオンにするので、 矢印▲2▼の経路で充電される電流iは、図3(g)に示すものとなる。
【0029】
このように本実施形態にあっては、高速で応答するコンパレータCOM1とコンパレータCOM2の出力信号φP1,φP2に同期させて、NチャンネルFETN1,N2のゲートを制御したので、コンパレータCOM3,COM4の遅延に伴う充電ロスを低減できる。また、コンパレータCOM3,COM4として応答速度の遅いものを使用することにより、制御に伴う消費電流を削減することができる。この結果、充電効率の高いチョッパ式充電回路100を提供することができる。また、軽薄で小型であることが要求される腕時計では、その内部に設ける交流発電機AGは小型のものにせざるを得ない。このため、交流発電機AGで発生する起電圧は小さく、整流効率はよくない。したがって、上述したチョッパ式充電回路100のように充電効率の良いものを腕時計に適用することは極めて有用である。これにより、使用者が腕時計を装着している時間が短くても効率的に充電することができるので、使用者が腕時計を長期間使用しなかった場合であっても、時計が止まってしまい使いたい時に時間がわからないといった事態を大幅に少なくすることができる。
【0030】
3.変形例
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。
(1)上述した実施形態においては、チョッパ式充電回路100を用いた電子機器の一例として腕時計を取り上げ説明したが、本発明はこれに限定されるものではなく、例えば、携帯型の血圧計、携帯電話機、ページャ、万歩計等に適用することができる。要は電力を消費する電子機器であればどのようなものに適用してもよい。このような電子機器においては、電池がなくてもそこに内蔵される電子回路や機構系を継続して動作させることができるので、何時でも電子機器を使用することができ、また、煩わしい電池の交換を不要にできる。さらには、電池の廃棄に伴う問題が生ずることもない。
【0031】
なお、電池と上述したチョッパ式充電回路100と兼用してもよく、この場合は、電子機器を長時間持ち歩かなっかった場合に、電池からの電力により即座に電子機器を動作させることができ、その後、使用者が電子機器を持ち歩くことによって、発電された電力によって電子機器を動作させることができる。
【0032】
(2)上述した実施形態においては、スイッチ手段の一例として、PチャンネルFETP1,P2、NチャンネルFETN1,N2を例示したが、PチャンネルFETP1,P2の替わりにPNP型のトランジスタ、NチャンネルFETN1,N2の替わりにNPN型のバイポーラトランジスタを使用してもよい。ただし、これらのバイポーラトランジスタにあっては、エミッタ・コレクタ間の飽和電圧が0.3V程度あるのが通常であるから、交流発電機AGの起電圧が小さい場合には、上述した実施形態のようにFETを使用することが望ましい。
【0033】
(3)上述した実施形態において、コンパレータCOM1〜COM4、論理和回路OR1,OR2、反転回路IN1,IN2をFETを使用して構成し、チョッパ式充電回路100全体を1チップのICに内蔵するようにしてもよい。
【0034】
(4)上述した実施形態においては、グランドGND側のNチャンネルFETN1,N2をクロック信号CLK1に同期してスイッチングを行うことによりチョッパ動作させたが、コンパレータCOM1〜COM4や論理回路等を上下反転するように構成して、電源Vdd側のPチャンネルFETP1,P2をスイッチングするように構成してもよい。この場合には、電源VddとグランドGNDの関係が逆転するので、図1示す抵抗R1,R2は電源Vddに接続され、基準電圧Vref1,Vref2は電源Vddに対して与えられる。すなわち、スイッチングを行うFETが接続されるラインに対して各基準電圧(電位差)が与えられることになる。また、グランドGNDの代わりに一定電位のラインを用いてもよい。また、図4に示すような一方向性ユニットを用いた全波整流回路をチョッパ動作させる場合にも本発明を適用することができる。この場合には、交流発電機の端子電圧を検出することにより、クロック信号に同期したチョッパ動作を行うようにNチャンネルFETN1,N2を制御するとともに、PチャンネルFETP1がオンされた場合にはNチャンネルFETN2をオンにし、PチャンネルFETP2がオンされた場合にはNチャンネルFETN1をオンするように制御すればよい。要は、二つのライン間でチョッパ動作をさせるに際し、交流発電機AGの出力端子AG1,AG2の電圧を二つの閾値と比較し、その比較結果に応じてチョッパ動作させるのであればどのようなものであっても本発明を適用することができる。
【0035】
(5)上述した実施形態において、基準電圧Vref1と基準電圧Vref2は、コンパレータCOM3,COM4を構成する差動対の電界効果トランジスタの閾値に差をつけることによって与えられる。閾値の差はノイズレベルとの関係を考慮しつつ設定すればよいが、腕時計のように小型の交流発電機AGを使用する場合には、例えば、数mVから数百mVの差が発生したとき、コンパレータの出力をアクティブになるように構成すればよい。この場合、基準電圧Vref1と基準電圧Vref2はほぼ等しい値に設定される。
【0036】
【発明の効果】
以上説明したように本発明の発明特定事項によれば、第3および第4の制御手段の消費電流を第1および第2の制御手段の消費電流よりも少なく設定することができるので、充電効率を高めることができる。
また、チョッパ式充電回路においては、交流発電機によって発電される電圧を高電圧に変換し、これを蓄電することができる。
また、チョッパ式充電回路を用いた電子機器にあっては、例えば、電池がなくてもそこに内蔵される電子回路や機構系を継続して動作させることができ、煩わしい電池の交換を不要にできる。
また、チョッパ式充電回路を用いた腕時計にあっては、クロック信号を時計回路で生成するので、チョッパ式充電回路において、クロック信号を生成するための回路構成を省略することができる。
【図面の簡単な説明】
【図1】本実施形態に係わる腕時計に使用されるチョッパ式充電回路の回路図である。
【図2】同実施形態に係わる交流発電機とその周辺機構の構成を示す斜視図である。
【図3】同実施形態のチョッパ式充電回路のタイミングチャートである。
【図4】従来の充電回路の回路図である。
【符号の説明】
1〜4…一方向性ユニット
5…昇圧部(昇圧手段)
COM1〜COM4…コンパレータ(第1〜第4の比較手段)
P1,P2…PチャンネルFET(第1,第2のスイッチ手段)
N1,N2…NチャンネルFET(第3,第4のスイッチ手段)
IN1,IN2…反転回路(第4,第3の比較手段)
OR1,OR2…論理和回路(第3,第4の比較手段)[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a chopper circuit, a chopper-type charging circuit, and an electronic device and a wristwatch using the same, which are suitable for reducing current consumption required for control during charging.
[0002]
[Prior art]
As a charging circuit for charging an AC voltage generated by a generator to a capacitor or a battery, a bridge-type charging circuit is known. FIG. 4 is a circuit diagram of a conventional charging circuit. In this charging circuit, the comparators COM1 and COM2 compare the voltage of the output terminals A and B of the generator AG with the voltage of the power supply Vdd, and compare the voltage of the output terminals A and B of the generator AG with the voltage of the ground GND. Comparators COM3 and COM4 and a large-capacity capacitor C for storing a charging current are provided. The outputs of the comparators COM1 to COM4 control ON / OFF of the P-channel FETs P1, P2, N1, and N2.
[0003]
Here, when the voltage of the output terminal A falls below the voltage of the ground GND, the N-channel FET N1 is turned on by the comparator COM3, and the output terminal A is grounded. When the voltage of the output terminal B exceeds the voltage of the power supply Vdd, the P-channel FET P2 is turned on by the comparator COM2, and the electric charge is charged in the capacitor C along the path indicated by the arrow. In this case, as long as the voltage of the output terminal B does not exceed the voltage of the power supply Vdd, the P-channel FET P2 does not turn on, so that a current flows along a path opposite to the arrow and the inconvenience such as a reduction in charging efficiency does not occur. Has become.
[0004]
Thus, in a conventional charging circuit, a field effect transistor and a comparator are combined to form a unidirectional unit that allows current to flow in one direction under certain conditions, thereby increasing charging efficiency. I have.
By the way, in a charging circuit using a one-way unit, ON / OFF of each field effect transistor is controlled by a comparator. Therefore, when examining the charging efficiency of the charging circuit, it is necessary to consider the current consumption of the comparator. The comparator can be constituted by a differential amplifier using a field-effect transistor, and its operation speed depends on the speed of the field-effect transistor. In general, the operating speed of a field-effect transistor increases as the current consumption increases. Therefore, the higher the comparator speed, the higher the current consumption.
[0005]
In the conventional charging circuit, the comparator COM2 charges the capacitor C with as much electric charge as possible, so that when the voltage at the output terminal B of the generator AG exceeds the voltage of the power supply Vdd, the P-channel FET P2 needs to be turned on immediately. There is. Therefore, it is necessary to use a high-speed comparator COM2.
On the other hand, the comparator COM3 that controls the N-channel FET N1 may turn on the N-channel FET N1 before the comparator COM2 turns on the P-channel FET P2. Here, since the electromotive voltage generated between the output terminals A and B of the generator AG fluctuates in a sinusoidal manner, after the voltage of the output terminal A falls below the voltage of the ground GND, the voltage of the output terminal B is changed to the voltage of the power supply Vdd. There is some time before the voltage is exceeded. Therefore, a comparator having a low response speed can be used as the comparator COM3.
[0006]
[Problems to be solved by the invention]
Incidentally, a chopper type booster circuit is known as a technique for obtaining a voltage higher than the electromotive voltage generated between the output terminals A and B of the generator AG, in which it is necessary to switch the electromotive voltage at a high frequency. is there. When the above-described charging circuit is configured by a chopper type, the waveform of the electromotive voltage changes in a spike shape. Therefore, it is necessary to increase the speed of the comparators COM3 and COM4 for comparing with the voltage of the ground GND. Therefore, when the conventional charging circuit is applied to a chopper-type charging circuit, there is a problem that the current consumption of the comparators COM3 and COM4 cannot be reduced, and the charging efficiency decreases.
[0007]
The present invention has been made in view of the above circumstances, and has as its object to increase charging efficiency with a simple configuration in a chopper-type charging circuit using a unidirectional unit. Another object is to apply the chopper type charging circuit to an electronic device or a wristwatch.
[0008]
[Means for Solving the Problems]
In order to solve the above problem, in the invention according to claim 1, first switch means provided between one output terminal of the AC generator and the first line, and Second switch means provided between the other output terminal and the first line, third switch means provided between the one output terminal and the second line, and the other output terminal A fourth switch means provided between a terminal and the second line, wherein the electromotive force generated by the AC generator is converted into a chopper voltage synchronized with a clock signal, and A chopper circuit generated between the second line and a voltage of the one output terminal and a voltage of the first line, and outputs a signal of a comparison result obtained by the comparison. The first switch First comparing means for controlling ON and OFF of the switching means, comparing the voltage of the other output terminal with the voltage of the first line, and outputting a signal of a comparison result obtained by the comparison. A chopper operation synchronized with the clock signal by detecting the voltage at one and the other output terminals of the AC generator and the second comparing means for controlling ON and OFF of the second switch means. When the third switch means and the fourth switch means are controlled as described above, and a signal for turning on the first switch means is output from the first comparing means, the signal is used by using the signal. When the fourth switch is turned on and a signal for turning on the second switch is output from the second comparator, the signal is used to turn on the third switch. Control means for controlling, wherein the first comparing means outputs a signal for turning on the first switch means when the voltage of the one output terminal exceeds the voltage of the first line. The second comparing means outputs a signal for turning on the second switch means when the voltage of the other output terminal exceeds the voltage of the first line. .
[0009]
Further, in the invention according to
[0010]
Further, in the invention according to claim 3, the control means includes a step of detecting that a voltage of the other output terminal exceeds the first voltage by the third comparing means. Alternatively, the third switching means is turned on during a period in which the second switching means is turned on by the second comparing means, and in other periods, the third switching means is turned on based on the clock signal. ON / OFF control, and a period in which the fourth comparison means detects that the voltage of the one output terminal exceeds the second voltage, or Turning on the fourth switch means during a period when the switch means is turned on, and controlling on and off of the fourth switch means based on the clock signal during other periods; The third comparing means has a slower response speed or lower current consumption than the first comparing means and the second comparing means, and the fourth comparing means has the first comparing means and the second comparing means. The response speed is lower than that of the second comparing means, or the current consumption is smaller.
[0011]
Further, in the invention according to claim 4, the first line is a power supply line, and the second line is ground.
In the invention according to claim 5, the first line is a ground and the second line is a power supply line.
[0012]
In the invention according to
According to a seventh aspect of the present invention, there is provided an electronic device including the chopper-type charging circuit, wherein the electronic device operates by power supplied from the chopper-type charging circuit.
Further, according to the invention as set forth in claim 8, the chopper-type charging circuit, and a clock circuit that is supplied with power from the chopper-type charging circuit and measures time, the clock circuit outputs the clock signal from the clock circuit to the chopper. It is characterized in that it is supplied to a charging system.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a wristwatch to which a chopper-type charging circuit is applied will be described as an embodiment of the present invention.
1. Configuration of the embodiment
FIG. 1 is a circuit diagram of a chopper-type charging circuit used in a wristwatch according to the present embodiment.
In the figure, output terminals AG1 and AG2 of AC generator AG are connected to ground GND via resistors R1 and R2. Therefore, when the AC generator AG is in the non-power generation state, the output terminals AG1 and AG2 are pulled down. The values of the resistors R1 and R2 are set to approximately 200 KΩ, which is much larger than the on-resistance of each FET.
Next, the unidirectional unit 1 includes a P-channel FET P1 and a comparator COM1. The positive input terminal of the comparator COM1 is connected to the power supply Vdd, and its negative input terminal is connected to the output terminal AG1 of the AC generator AG. Therefore, when the voltage of the power supply Vdd exceeds the voltage of the output terminal AG1, the signal φP1 becomes low level and the P-channel FET P1 is turned on. On the other hand, when the voltage of the power supply Vdd falls below the voltage of the output terminal AG1, the signal φP1 becomes high level and the P-channel FET P1 is turned off. Therefore, unidirectional unit 1 supplies a current from output terminal AG1 to power supply Vdd only when the voltage at output terminal AG1 exceeds the voltage at power supply Vdd.
[0014]
The one-
[0015]
Here, in consideration of charging efficiency, it is desirable that the P-channel FET P1 be turned on immediately when the voltage of the output terminal AG1 of the AC generator AG exceeds the voltage of the power supply Vdd. Therefore, the current consumption of the comparator COM1 is relatively large, so that the comparator COM1 can cope with high-speed operation. Similarly, since the current consumption of the comparator COM2 is set to a relatively large value, high-speed operation can be supported.
[0016]
By the way, in a small and lightweight device such as a wristwatch, if the AC generator AG is to be built in, the size of the output coil constituting the AC generator AG is small because the AC generator AG becomes very small. Has certain limits. Since the electromotive voltage of the AC generator AG is proportional to the number of windings of the output coil, it is difficult to generate a high voltage by such an AC generator AG. For this reason, even if the electromotive voltage of the AC generator AG is rectified, it is not possible to obtain a voltage sufficient to stably operate the components built in the wristwatch. Therefore, in the present embodiment, the unidirectional units 3 and 4 are chopper-operated to convert the electromotive voltage of the AC generator AG into a spike-like chopper voltage, which is boosted by the booster 5 to a desired voltage. Voltage. It should be noted that the booster 5 may have a well-known configuration such as a so-called voltage doubler circuit. For example, it may be configured by combining a capacitor and a one-way unit.
[0017]
Next, the unidirectional unit 4 includes an N-channel FET N2, an OR circuit OR2, and a comparator COM4. The negative input terminal of the comparator COM4 is connected to the output terminal AG1 of the AC generator AG, and the positive input terminal thereof is supplied with the reference voltage Vref1. The reference voltage Vref1 is set to a voltage slightly higher than the voltage of the ground GND. In this case, when the voltage at the output terminal AG1 exceeds the reference voltage Vref1, the signal CN2 goes high, and when the voltage at the output terminal AG1 falls below the reference voltage Vref1, the signal CN2 goes low. By the way, although a very small leakage current flows through each FET, as described above, since the output terminals AG1 and AG2 are connected to the ground GND by the resistors R1 and R2, when the AC generator AG is in a non-power generation state, The voltages at the output terminals AG1 and AG2 are pulled down to the ground GND. Therefore, by applying the reference voltage Vref1 to the ground GND, the polarity of power generation can be reliably detected.
[0018]
The OR circuit OR2 is supplied with a signal CN2, a signal obtained by inverting the signal φP1 by the inverting circuit IN1, and a high-speed clock signal CLK generated by the clock device 7 described later. The OR circuit OR2 calculates these ORs and supplies them as a signal φN2 to the gate of the N-channel FET N2.
Therefore, the N-channel FET N2 turns on when any of these signals goes to a high level, and turns off when all of these signals go to a low level. The one-way unit 3 has the same configuration as the one-way unit 4.
[0019]
According to such a configuration, when the signal φP1 is at the low level, that is, when the P-channel FET P1 is turned on, the signal φN2 is immediately turned to the high level, and the N-channel FET N2 can be turned on. Therefore, even if the operation speed of the comparator COM4 is low, the N-channel FET N2 can be reliably turned on, and the current i can be charged in the path indicated by the arrow (2) in the figure. Therefore, a comparator having a slow response speed can be used for the comparators COM3 and COM4.
[0020]
Here, FIG. 2 is a perspective view showing the configuration of the AC generator AG and its peripheral mechanism. As shown in the drawing, the AC generator AG includes a rotor 14 and a stator 15. When the rotor 14 in the form of a bipolar magnetized disk rotates, an electromotive force is generated in an
[0021]
The alternating current output from the AC generator AG is rectified by the chopper
[0022]
2. Operation of the embodiment
Next, the operation of the present embodiment will be described with reference to the drawings.
FIG. 3 is a timing chart of the chopper-
[0023]
Assuming that the clock signal CLK is as shown in FIG. 3A, while the clock signal CLK is at the high level, the output signal φN2 of the OR circuit OR2 and the output signal φN1 of the OR circuit OR1 are always at the high level. Therefore, the N-channel FET N1 and the N-channel FET N1 are turned on. In this case, since the output terminal AG1 and the output terminal AG2 are grounded to the ground GND, their voltages are lower than the voltage of the power supply Vdd. Therefore, the P-channel FET P1 and the P-channel FET P2 are turned off, and a closed circuit indicated by an arrow (1) in the figure is formed.
[0024]
In this closed circuit, current flows through the path of the alternator AG → the output terminal AG1 → the N-channel FET N1 → the ground GND → the N-channel FET N2 → the output terminal AG2 → the alternator AG. The voltage of AG2 becomes the same potential. In this case, a certain amount of current is consumed by the internal resistance component of the
[0025]
On the other hand, when the clock signal CLK goes low, the N-channel FET N1 turns off, and the voltage of the output terminal AG1 rises sharply as shown in FIG. Here, the comparator COM4 generates the signal CN2 by comparing the voltage of the output terminal AG1 with the reference voltage Vref1, but since the comparator COM4 has a low response speed in order to reduce current consumption, Even if the voltage at the output terminal AG1 exceeds the reference voltage Vref1, the signal CN2 does not immediately switch from the low level to the high level. For example, assuming that the delay time of the comparator COM4 is td1, the signal CN2 is as shown in FIG.
[0026]
If the OR circuit OR2 is generated only from the signal CN2 and the clock signal CLK, the N-channel FET N2 cannot be turned on during the delay time td1. Therefore, during the period, the current i cannot be charged along the path indicated by the arrow (2) shown in FIG. 1, and a charge loss occurs.
However, the signal φP1 (see FIG. 3F) obtained by the high-speed comparator COM1 is supplied to the OR circuit OR2 of the present embodiment via the inverting circuit IN1 (FIG. 3D). ), The delay of the comparator COM4 can be compensated. As a result, the signal φN2 becomes as shown in FIG. 3E, and the N-channel FET N2 can be turned on while the signal CN2 is at the high level.
[0027]
That is, the inverting circuit IN1, the comparator COM4, and the OR circuit OR2 operate during the period when the clock signal CLK is at the high level, during the period when the voltage of the output terminal AG1 exceeds the predetermined reference voltage Vref, or when the comparator COM1 turns on the P-channel FET P1. During this period, the N-channel FET N2 is turned on, and functions as control means for controlling the N-channel FET N2 to be turned off in other periods.
[0028]
Further, when the voltage of the output terminal AG1 exceeds the power supply Vdd, the comparator COM1 generates the signal φP1 shown in FIG. 3F and turns on the P-channel FET P1, so that the comparator COM1 is charged along the path indicated by the arrow (2). The current i is as shown in FIG.
[0029]
As described above, in the present embodiment, the gates of the N-channel FETs N1 and N2 are controlled in synchronization with the output signals φP1 and φP2 of the comparators COM1 and COM2 responding at high speed. The accompanying charge loss can be reduced. Further, by using the comparators COM3 and COM4 having slow response speeds, it is possible to reduce the current consumption accompanying the control. As a result, a chopper-
[0030]
3. Modified example
The present invention is not limited to the above-described embodiment, and for example, various modifications described below are possible.
(1) In the above-described embodiment, a wristwatch is described as an example of the electronic device using the chopper-
[0031]
Note that the battery may also be used as the above-described chopper-
[0032]
(2) In the above-described embodiment, the P-channel FETs P1 and P2 and the N-channel FETs N1 and N2 are illustrated as examples of the switch means. Instead, an NPN-type bipolar transistor may be used. However, in these bipolar transistors, the saturation voltage between the emitter and the collector is usually about 0.3 V. Therefore, when the electromotive voltage of the AC generator AG is small, as in the above-described embodiment, It is desirable to use an FET for the control.
[0033]
(3) In the above-described embodiment, the comparators COM1 to COM4, the OR circuits OR1 and OR2, and the inverting circuits IN1 and IN2 are configured using FETs, and the entire chopper-
[0034]
(4) In the above embodiment, the chopper operation is performed by switching the N-channel FETs N1 and N2 on the ground GND side in synchronization with the clock signal CLK1, but the comparators COM1 to COM4, the logic circuit, and the like are turned upside down. With such a configuration, the P-channel FETs P1 and P2 on the power supply Vdd side may be switched. In this case, since the relationship between the power supply Vdd and the ground GND is reversed, the resistors R1 and R2 shown in FIG. 1 are connected to the power supply Vdd, and the reference voltages Vref1 and Vref2 are applied to the power supply Vdd. That is, each reference voltage (potential difference) is applied to the line to which the FET for switching is connected. Further, a line having a constant potential may be used instead of the ground GND. The present invention can also be applied to a case where a full-wave rectifier circuit using a unidirectional unit as shown in FIG. In this case, by detecting the terminal voltage of the AC generator, the N-channel FETs N1 and N2 are controlled so as to perform the chopper operation in synchronization with the clock signal, and when the P-channel FET P1 is turned on, the N-channel FET is turned on. The FET N2 is turned on, and when the P-channel FET P2 is turned on, control may be performed so as to turn on the N-channel FET N1. The point is that when performing the chopper operation between the two lines, the voltages of the output terminals AG1 and AG2 of the AC generator AG are compared with the two threshold values, and the chopper operation is performed according to the comparison result. However, the present invention can be applied.
[0035]
(5) In the above embodiment, the reference voltage Vref1 and the reference voltage Vref2 are given by differentiating the threshold values of the field effect transistors of the differential pair constituting the comparators COM3 and COM4. The difference between the threshold values may be set in consideration of the relationship with the noise level. However, when a small AC generator AG is used like a wristwatch, for example, when a difference of several mV to several hundred mV occurs. , The output of the comparator may be made active. In this case, the reference voltage Vref1 and the reference voltage Vref2 are set to substantially equal values.
[0036]
【The invention's effect】
As described above, according to the present invention, the current consumption of the third and fourth control means can be set smaller than the current consumption of the first and second control means. Can be increased.
Further, in the chopper-type charging circuit, the voltage generated by the AC generator can be converted to a high voltage and stored.
Also, in an electronic device using a chopper-type charging circuit, for example, an electronic circuit and a mechanical system built therein can be continuously operated without a battery, so that troublesome battery replacement is unnecessary. it can.
In a wristwatch using a chopper-type charging circuit, a clock signal is generated by a clock circuit, so that a circuit configuration for generating a clock signal in the chopper-type charging circuit can be omitted.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a chopper-type charging circuit used in a wristwatch according to an embodiment.
FIG. 2 is a perspective view showing a configuration of an AC generator according to the embodiment and a peripheral mechanism thereof.
FIG. 3 is a timing chart of the chopper-type charging circuit of the embodiment.
FIG. 4 is a circuit diagram of a conventional charging circuit.
[Explanation of symbols]
1-4: One-way unit
5. Booster section (boosting means)
COM1 to COM4... Comparator (first to fourth comparing means)
P1, P2... P-channel FET (first and second switch means)
N1, N2... N-channel FET (third and fourth switch means)
IN1, IN2... Inverting circuits (fourth and third comparing means)
OR1, OR2... OR circuit (third and fourth comparing means)
Claims (8)
前記一方の出力端子の電圧と前記第1のラインの電圧とを比較し、前記比較により得られた比較結果の信号を出力することにより前記第1のスイッチ手段のオン及びオフを制御する第1の比較手段と、
前記他方の出力端子の電圧と前記第1のラインの電圧とを比較し、前記比較により得られた比較結果の信号を出力することにより前記第2のスイッチ手段のオン及びオフを制御する第2の比較手段と、
前記交流発電機の一方及び他方の出力端子の電圧を検出することにより、前記クロック信号に同期したチョッパ動作を行うように前記第3のスイッチ手段と前記第4のスイッチ手段とを制御するとともに、前記第1の比較手段から前記第1のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第4のスイッチ手段をオンにし、前記第2の比較手段から前記第2のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第3のスイッチ手段をオンにするように制御する制御手段と
を備え、
前記第1の比較手段は、前記一方の出力端子の電圧が前記第1のラインの電圧を上回った場合に、前記第1のスイッチ手段をオンにする信号を出力し、
前記第2の比較手段は、前記他方の出力端子の電圧が前記第1のラインの電圧を上回った場合に、前記第2のスイッチ手段をオンにする信号を出力する
ことを特徴とするチョッパ回路。First switch means provided between one output terminal of the alternator and the first line; and second switch means provided between the other output terminal of the alternator and the first line. Switch means, third switch means provided between the one output terminal and the second line, and fourth switch means provided between the other output terminal and the second line. A chopper circuit that converts an electromotive force generated by the AC generator into a chopper voltage synchronized with a clock signal and generates the chopper voltage between the first line and the second line,
A first control unit that compares the voltage of the one output terminal with the voltage of the first line and outputs a signal of a comparison result obtained by the comparison, thereby controlling on and off of the first switch unit Means of comparison,
Comparing the voltage of the other output terminal with the voltage of the first line, and outputting a signal of a comparison result obtained by the comparison, thereby controlling on and off of the second switch means; Means of comparison,
By detecting the voltage of one and the other output terminals of the AC generator, controlling the third switch means and the fourth switch means to perform a chopper operation in synchronization with the clock signal, When a signal for turning on the first switch means is output from the first comparison means, the fourth switch means is turned on using the signal, and the second comparison means outputs the second switch signal. Control means for controlling to turn on the third switch means using the signal when a signal for turning on the switch means is output,
The first comparing means outputs a signal for turning on the first switch means when the voltage of the one output terminal exceeds the voltage of the first line;
Wherein the second comparing means outputs a signal for turning on the second switching means when the voltage of the other output terminal exceeds the voltage of the first line. .
前記他方の出力端子の電圧と定められた第1の電圧とを比較し、前記他方の出力端子の電圧が前記第1の電圧を越えていることを検出する第3の比較手段と、
前記一方の出力端子の電圧と定められた第2の電圧とを比較し、前記一方の出力端子の電圧が前記第2の電圧を越えていることを検出する第4の比較手段とを備え、
前記第3の比較手段によって前記他方の出力端子の電圧が前記第1の電圧を越えていることが検出されると、前記クロック信号に同期したチョッパ動作を行うように前記第3のスイッチ手段を制御し、
前記第4の比較手段によって前記一方の出力端子の電圧が前記第2の電圧を越えていることが検出されると、前記クロック信号に同期したチョッパ動作を行うように前記第4のスイッチ手段を制御し、
前記第1の比較手段から前記第1のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第4のスイッチ手段をオンにし、
前記第2の比較手段から前記第2のスイッチ手段をオンにする信号が出力されると、該信号を用いて前記第3のスイッチ手段をオンにするように制御する
ことを特徴とする請求項1に記載のチョッパ回路。The control means,
Third comparing means for comparing the voltage of the other output terminal with a predetermined first voltage and detecting that the voltage of the other output terminal exceeds the first voltage;
Fourth comparing means for comparing the voltage of the one output terminal with a predetermined second voltage, and detecting that the voltage of the one output terminal exceeds the second voltage;
When the third comparison means detects that the voltage of the other output terminal exceeds the first voltage, the third switch means is configured to perform a chopper operation in synchronization with the clock signal. Control and
When the fourth comparing means detects that the voltage of the one output terminal exceeds the second voltage, the fourth switching means performs a chopper operation in synchronization with the clock signal. Control and
When a signal for turning on the first switch is output from the first comparing means, the fourth switch is turned on using the signal,
When a signal for turning on said second switch means is output from said second comparing means, control is performed using said signal to turn on said third switch means. 2. The chopper circuit according to 1.
前記第4の比較手段によって前記一方の出力端子の電圧が前記第2の電圧を越えていることが検出された期間、または、前記第1の比較手段によって前記第1のスイッチ手段がオンにされる期間において前記第4のスイッチ手段をオンにし、他の期間においては前記クロック信号に基づいて前記第4のスイッチ手段のオン及びオフを制御し、
前記第3の比較手段は、前記第1の比較手段および前記第2の比較手段よりも応答速度が遅く、または消費電流が小さく、
前記第4の比較手段は、前記第1の比較手段および前記第2の比較手段よりも応答速度が遅い、または消費電流が小さい
ことを特徴とする請求項2に記載のチョッパ回路。The control unit is configured to detect the period when the voltage of the other output terminal exceeds the first voltage by the third comparing unit or the second switch by the second comparing unit. Turning on the third switch means during a period when the means is turned on, and controlling on and off of the third switch means based on the clock signal during other periods;
The period in which the voltage of the one output terminal exceeds the second voltage is detected by the fourth comparing means, or the first switching means is turned on by the first comparing means. Turning on the fourth switch means during a certain period, controlling on and off of the fourth switch means based on the clock signal during other periods,
The third comparing means has a lower response speed or a smaller current consumption than the first comparing means and the second comparing means,
3. The chopper circuit according to claim 2, wherein the fourth comparison unit has a lower response speed or a smaller current consumption than the first comparison unit and the second comparison unit. 4.
前記チョッパ回路の前記電源ラインと前記グランドとに接続され、前記チョッパ電圧を昇圧するとともに昇圧した電圧を蓄電する昇圧回路と
を備えたチョッパ式充電回路A chopper circuit according to claim 2 or 3,
A booster circuit connected to the power supply line and the ground of the chopper circuit, the booster circuit boosting the chopper voltage and storing the boosted voltage;
前記チョッパ式充電回路から給電され、時刻を計測する時計回路とを備え、
前記時計回路から前記クロック信号を前記チョッパ式充電回路に供給することを特徴とする腕時計。A chopper-type charging circuit according to claim 6,
A clock circuit that is supplied with power from the chopper-type charging circuit and measures time.
A wristwatch, wherein the clock circuit supplies the clock signal to the chopper-type charging circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34830897A JP3575256B2 (en) | 1997-12-17 | 1997-12-17 | Chopper circuits, chopper-type charging circuits, electronic devices and watches |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34830897A JP3575256B2 (en) | 1997-12-17 | 1997-12-17 | Chopper circuits, chopper-type charging circuits, electronic devices and watches |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11187666A JPH11187666A (en) | 1999-07-09 |
| JP3575256B2 true JP3575256B2 (en) | 2004-10-13 |
Family
ID=18396159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34830897A Expired - Fee Related JP3575256B2 (en) | 1997-12-17 | 1997-12-17 | Chopper circuits, chopper-type charging circuits, electronic devices and watches |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3575256B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3726666B2 (en) | 1999-10-15 | 2005-12-14 | セイコーエプソン株式会社 | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timing device |
| JP2001186771A (en) * | 1999-10-15 | 2001-07-06 | Seiko Epson Corp | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timing device |
-
1997
- 1997-12-17 JP JP34830897A patent/JP3575256B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11187666A (en) | 1999-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3472879B2 (en) | Overcharge prevention method, charging circuit, electronic device and watch | |
| JP3678075B2 (en) | Power supply device and control method thereof, portable electronic device, timing device and control method thereof | |
| JP3632209B2 (en) | Power supply device and portable electronic device | |
| JP3487289B2 (en) | Power supply device, power supply method, portable electronic device, and electronic watch | |
| JP3963554B2 (en) | Electronic device, watch, and power consumption control method for electronic device | |
| JPWO1999060684A1 (en) | Overcharge prevention method, charging circuit, electronic device and watch | |
| JP3726666B2 (en) | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timing device | |
| US6421263B1 (en) | AC voltage detection circuit and method, charging circuit and method, chopper circuit and chopping method, chopper charging circuit and method, electronic apparatus, and timepiece | |
| JP3472878B2 (en) | Overcharge prevention method, charging circuit, electronic device and watch | |
| US6373789B2 (en) | Electronically controlled mechanical timepiece and method controlling the same | |
| JP3830289B2 (en) | Electronic equipment and timing device | |
| JPWO1999048184A1 (en) | Overcharge prevention method, charging circuit, electronic device and watch | |
| JP3575256B2 (en) | Chopper circuits, chopper-type charging circuits, electronic devices and watches | |
| JP3575257B2 (en) | Power supply unit, power generation unit and electronic equipment | |
| JP3575262B2 (en) | Method of stopping power supply to chopper circuit, chopper circuit, chopper-type charging circuit, electronic device, and wristwatch | |
| JP3663964B2 (en) | Overcharge prevention method, charging circuit, electronic device and watch | |
| JP3903911B2 (en) | Power supply device and portable electronic device | |
| JP2001186771A (en) | Chopper circuit, chopper circuit control method, chopper-type charging circuit, electronic device, and timing device | |
| JP3528563B2 (en) | Power supply method of chopper circuit, chopper circuit, chopper-type charging circuit, electronic device, and wristwatch | |
| JP2004032980A (en) | Overcharge prevention method, charging circuit, electronic device and watch | |
| JP3799978B2 (en) | AC voltage detection circuit and method, charging circuit and method, chopper charging circuit and method, electronic apparatus and timing device | |
| JP3582338B2 (en) | Switching unit, power supply and electronic equipment | |
| JP4349388B2 (en) | Electronic device, control method for electronic device, timing device, and control method for timing device | |
| JP2002350566A (en) | Power generation detection circuit, semiconductor device, electronic device, clock, power generation detection method, and power consumption control method | |
| JP4055446B2 (en) | Electronic device, electronic device control method, timing device, and timing device control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040323 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040615 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |