JP3663964B2

JP3663964B2 - Overcharge prevention method, charging circuit, electronic device and watch

Info

Publication number: JP3663964B2
Application number: JP08991499A
Authority: JP
Inventors: 照彦藤沢
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1999-03-30
Filing date: 1999-03-30
Publication date: 2005-06-22
Anticipated expiration: 2019-03-30
Also published as: JP2000287376A

Description

【０００１】
【発明の属する技術分野】
本発明は、過充電を防止するのに好適な過充電防止方法、充電回路および過充電防止方法および充電回路を用いた電子機器および時計に関する。
【０００２】
【従来の技術】
発電機によって発電された交流電圧を大容量コンデンサに充電する充電回路として、ダイオードブリッジ回路が知られている。図８に従来のダイオードブリッジ回路を用いた充電回路を示す。
充電回路１００の主要部は、交流発電機ＡＧの発電電圧を整流すべくダイオードブリッジを構成するダイオードＤ1〜Ｄ4と、充電電流を蓄電する大容量コンデンサ１０１と、大容量コンデンサ１０１の充電電圧Ｖaを検出し、検出した充電電圧Ｖaに基づいて高電位側電源ラインＶDDと低電位側電源ラインＶSSとを短絡するリミットトランジスタ１０２と、逆電流を防止するための逆電流防止ダイオード１０３と、を備えて構成されている。
この場合において、リミッタトランジスタ１０２としては、Ｐチャンネルエンハスメント型トランジスタが用いられ、電源ラインＶDD，ＶSSに接続されている。この例では、Ｐチャンネルで構成されているので、制御信号CSがローレベルのときオン状態（接続）、制御信号CSがハイレベルのときオフ状態（開放）となる。したがって、充電電圧Ｖａが所定電圧を上回ると、高電位側電源ラインＶDDと低電位側電源ラインＶSSとを短絡させてリミッタ電流ILIMが流れ、大容量コンデンサ２０には充電電流ｉが流れ込まないようになる。
【０００３】
このとき、逆電流防止ダイオード１０３は、リミッタ電流ILIMが充電電流として大容量コンデンサ２０に流れ込むのを防止している。
【発明が解決しようとする課題】
上記従来の充電回路１００においては、逆流防止ダイオード１０３が充電経路に設けられているため、その電圧降下により充電効率が低下してしまうという問題点があった。
そこで、本発明の目的は、簡易な構成で、確実に過充電を防止することが可能であるとともに、充電効率を向上させることが可能な過充電防止方法および確実に過充電を防止することが可能な充電回路を提供することにある。また、本発明の他の目的は、この充電回路を電子機器や腕時計に適用することにある。
【０００４】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の構成は、高電位側電源ラインと低電位側電源ラインとの間に接続される充電素子に電力を供給する充電回路に用いられる過充電防止方法であって、前記充電回路は、前記高電位側電源と前記低電位側電源とを閉ループ状態とする第１のスイッチ手段と、前記充電素子と前記充電回路とを電気的に切り離す第２のスイッチ手段とを備え、検出された前記充電素子の充電電圧が予め定めた所定の電圧を上回る場合に、前記第２のスイッチ手段を開成してから前記第１のスイッチ手段を閉成し、前記充電電圧が前記所定の電圧を下回った場合に、前記第１のスイッチ手段を開成してから前記第２のスイッチ手段を閉成することにより、前記第１および第２のスイッチ手段は、前記第２のスイッチ手段が開成している間だけ前記第１のスイッチ手段を閉成するように制御されることを特徴としている。
【０００６】
請求項２記載の構成は、請求項１記載の構成において、前記充電素子に供給される電力は、整流回路を介して交流を整流して得た電力であることを特徴としている。
【０００７】
請求項３記載の構成は、請求項１または２記載の構成において、前記第１のスイッチ手段の動作時期と前記第２のスイッチ手段の動作時期とを異ならせることを特徴としている。
【０００８】
請求項４記載の発明は、高電位側電源ラインと低電位側電源ラインとの間に接続される充電素子に電力を供給する充電回路において、前記充電素子の充電電圧を検出する充電電圧検出手段と、前記高電位側電源と前記低電位側電源とを閉ループ状態とする第１のスイッチ手段と、前記充電素子と前記充電回路とを電気的に切り離す第２のスイッチ手段と、前記充電電圧が予め定めた所定の電圧を上回る場合には、前記第２のスイッチ手段を開成してから前記第１のスイッチ手段を閉成し、前記充電電圧が前記所定の電圧を下回った場合には、前記第１のスイッチ手段を開成してから前記第２のスイッチ手段を閉成することにより、前記第２のスイッチ手段が開成している間だけ前記第１のスイッチ手段を閉成するように制御する制御部と、を備えたことを特徴としている。
【０００９】
請求項５記載の発明は、請求項４記載の充電回路において、前記充電素子に供給される電力は、整流回路により交流を整流して得た電力であることを特徴としている。
【００１０】
請求項６記載の構成は、請求項４または５記載の充電回路において、前記第１のスイッチ手段の動作時期と前記第２のスイッチ手段の動作時期とを異ならせる遅延手段を備えたことを特徴としている。
【００１３】
請求項７記載の発明は、請求項４ないし請求項６のいずれかに記載の充電回路を内蔵するとともに、前記充電回路から給電される電力によって動作することを特徴とする電子機器を提供する。
【００１４】
請求項８記載の発明は、請求項４ないし請求項６のいずれかに記載の充電回路を内蔵するとともに、前記充電回路から給電される電力によって時刻を計測する時計回路とを備えたことを特徴とする時計を提供する。
【００１５】
【発明の実施の形態】
次に図面を参照して本発明の好適な実施形態について説明する。
［１］第１実施形態
［１．１］第１実施形態の原理構成
図１は、第１実施形態に係わる腕時計に使用される充電回路の原理説明図である。
充電回路１の主要部は、交流発電機ＡＧの発電電圧を整流する整流部１０、充電電流を蓄電する大容量コンデンサ２０および逆電流を防止するための逆電流防止トランジスタ４１を有し、大容量コンデンサ２０の充電電圧Ｖaを検出し、検出した充電電圧Ｖaに基づいて高電位側電源ＶDDと低電位側電源ＶSSとを短絡する短絡部４０と、から構成されている。なお、図中に示すｄは、寄生ダイオードである。
【００１６】
ここで、整流部１０の構成について説明する。
整流部１０は、アノードが交流発電機ＡＧの端子AG1に接続され、カソードが電源ＶDDに接続された第１ダイオードＤ1と、アノードが交流発電機ＡＧの端子AG2に接続され、カソードが電源ＶDDに接続された第２ダイオードＤ2と、ドレインＤが端子AG1に接続され、ソースＳが電源ＶSSに接続され、ゲートＧが端子AG2に接続されて交流発電機ＡＧの端子AG1の端子電圧Ｖ1が下降し、端子AG2の端子電圧Ｖ2が上昇した場合にオンする第１トランジスタＱ1と、ドレインＤが端子AG2に接続され、ソースＳが電源ＶSSに接続され、ゲートＧが端子AG1に接続されて交流発電機ＡＧの端子AG1の端子電圧Ｖ1が上昇し、端子AG2の端子電圧Ｖ2が下降した場合にオンする第２トランジスタＱ2と、を備えて構成されている。
次に短絡部４０の構成について説明する。
短絡部４０は、ソースＳが電源ＶDDに接続され、ドレインＤが電源ＶSSに接続されたリミッタトランジスタ４２と、大容量コンデンサ２０の充電電圧Ｖaを検出し、検出した充電電圧Ｖaに基づいて逆流防止トランジスタ４１およびリミッタトランジスタ４２をオン／オフ制御するための制御信号CSを出力する制御部４３と、を備えて構成されている。
【００１７】
逆流防止トランジスタ４１としては、Ｎチャネルエンハンスメント型トランジスタが用いられ、リミッタトランジスタとしては、Ｐチャネルエンハンスメント型トランジスタが用いられる。
この例では、逆流防止トランジスタ４１はＮチャネル、リミッタトランジスタ４２はＰチャネルで構成されているので、制御信号CSが“Ｌ”レベルのとき逆流防止トランジスタがオフ状態（開放）、リミッタトランジスタ４２がオン状態（接続）となり、制御信号CSが“Ｈ”レベルのとき逆流防止トランジスタがオン状態（接続）、リミッタトランジスタ４２がオフ状態（開放）となる。
したがって、充電電圧Ｖａが所定電圧を上回ると、高電位側電源ラインＶDDと低電位側電源ラインＶSSとを短絡させてリミッタ電流ILIMが流れるとともに、大容量コンデンサ２０は整流部１０から電気的にほぼ切り離され、大容量コンデンサ２０には充電電流ｉが流れ込まないようになる。
このとき、逆電流防止トランジスタ４１の寄生ダイオードｄを介して低効率で大容量コンデンサ２０には充電が行われる。
【００１８】
［１．１．１］過充電防止動作
次に、過充電防止動作について、その概略を説明する。
交流発電機ＡＧが発電し、そのの発電電圧が整流部１０により整流されると、充電が行われ、大容量コンデンサ２０に充電電流ｉが流れ込むので、その充電電圧Ｖaが次第に上昇する。
この場合において、制御部４３は、充電電圧Ｖaが予め定めた電圧を超過した場合に、電源ＶDD、ＶSSを短絡するとともに、逆流防止トランジスタ４１をオフするための制御信号CSが出力されるように構成され、あるいは、充電電圧Ｖaが予め定めた電圧を超過したか否かを判別し、超過していると判別した場合に電源ＶDD、ＶSSを短絡するとともに、逆流防止トランジスタ４１をオフするための制御信号CSが出力されるように構成されている。
なお、逆流を確実に防止すべく、逆流防止トランジスタ４１がオフした後にリミッタトランジスタ４２をオフする必要がある。
これにより、短絡部４０が動作し、電源ＶDD、ＶSSが短絡されるとともに、逆流防止トランジスタ４１がオフされ、その後、リミッタトランジスタ４２がオンすると、例えば、端子AG1の端子電圧Ｖ1が上昇し、端子AG2の端子電圧Ｖ2が下降した場合は、図中の矢印で示す経路でリミッタ電流ILIMが流れる。
従って、大容量コンデンサ２０に充電電流ｉが流れ込むことがなくなり、過充電を防止できるのである。
【００１９】
［１．２］第１実施形態の構成
図２は、第１実施形態に係わる腕時計に使用される充電回路の回路図である。充電回路１Ａの主要部は、交流発電機ＡＧの発電電圧を整流する整流部１０、充電電流を蓄電する大容量コンデンサ２０、および検出される大容量コンデンサ２０の充電電圧Ｖaに対応する電圧Ｖa’を基準電圧Ｖrefと比較し比較結果信号ＳCOMを出力する比較部３０、比較部３０の比較結果信号ＳCOMに基づいてリミッタトランジスタ４２を制御して電源ＶDD、ＶSSを短絡するとともに、逆流防止トランジスタ４１をオフするための制御信号CS（＝CS1＋CS2）を出力する短絡制御部４４から構成されている。なお、図中に示すｄは、寄生ダイオードである。
この場合において、比較部３０および短絡制御部４０は、制御部４３を構成し、逆流防止トランジスタ４１、リミッタトランジスタ４２および制御部４３は、短絡部４０を構成している。
まず、整流部１０は、ブリッジ型の全波整流回路として構成されており、端子AG1，AG2に交流発電機ＡＧの発電電圧が給電されるようになっている。
具体的には、整流部１０は、アノードが交流発電機ＡＧの端子AG1に接続され、カソードが電源ＶDDに接続された第１ダイオードＤ1と、アノードが交流発電機ＡＧの端子AG2に接続され、カソードが電源ＶDDに接続された第２ダイオードＤ2と、ドレインＤが端子AG1に接続され、ソースＳが電源ＶSSに接続され、ゲートＧが端子AG2に接続されて交流発電機ＡＧの端子AG1の端子電圧Ｖ1が下降し、端子AG2の端子電圧Ｖ2が上昇した場合にオンする第１トランジスタＱ1と、ドレインＤが端子AG2に接続され、ソースＳが電源ＶSSに接続され、ゲートＧが端子AG1に接続されて交流発電機ＡＧの端子AG1の端子電圧Ｖ1が上昇し、端子AG2の端子電圧Ｖ2が下降した場合にオンする第２トランジスタＱ2と、を備えて構成されている。
逆流防止トランジスタ４１としては、Ｎチャネルエンハンスメント型トランジスタが用いられ、リミッタトランジスタとしては、Ｐチャネルエンハンスメント型トランジスタが用いられる。
【００２０】
また、第１トランジスタＱ1および第２トランジスタＱ2は、Ｎチャネルエンハンスメント型トランジスタが用いられ、同一の電気的特性を有しており、それらのしきい値電圧はＶtとなっている。
したがって、交流発電機ＡＧから発電電圧が給電され、端子電圧Ｖ2が端子電圧Ｖ1を上回り、端子電圧Ｖ2が閾値電圧Ｖtを越えると、第１トランジスタＱがオン状態になる。
このとき、第２トランジスタＱ2はオフ状態である。また、発電電圧の振幅がごく小さければダイオードＤ2はオフ状態となっている。
ここで、発電電圧が次第に高くなり、端子電圧Ｖ2が、充電電圧ＶaとダイオードＤ2の降下電圧Ｖfとの合計値を上回ると、ダイオードＤ2がオン状態になる。すると、充電電流ｉが「端子AG2→ダイオードＤ2→電源ＶDD→大容量コンデンサ２０→電源ＶSS→第１トランジスタＱ1→端子AG1」の経路で流れ、大容量コンデンサ２０に電荷が充電される。また、逆に端子電圧Ｖ1が端子電圧Ｖ2を上回る場合には、「端子AG1→ダイオードＤ1→電源ＶDD→大容量コンデンサ２０→電源ＶSS→第２トランジスタＱ2→端子AG2」の経路で充電電流ｉが流れ、大容量コンデンサ２０に電荷が充電される。
この整流部１０は、従来のダイオードブリッジと比較して、電圧損失が少ないので、発電電圧の振幅が小さくても効率良く充電できるという利点がある。
次に、大容量コンデンサ２０は、例えば充電可能な二次電池から構成されており、一定の耐圧を有する。仮に、耐圧を越えて充電を行うと、過充電の状態となり大容量コンデンサ２０が劣化して充電効率が低下する。
次に、比較部３０は、コンパレータCOM、充電電圧Ｖaを分圧する抵抗Ｒ1，Ｒ2、および基準電圧Ｖrefを発生する基準電圧発生回路３１から構成されている。
【００２１】
コンパレータCOMの正入力端子には基準電圧Ｖrefが供給され、一方、その負入力端子には、抵抗Ｒ1，Ｒ2によって分圧された電圧Ｖa'（=Ｖa・Ｒ2／(Ｒ1+Ｒ2)）が供給されている。コンパレータCOMは、基準電圧Ｖrefと電圧Ｖa'とを比較して比較結果信号ＳCOMを生成する。電圧Ｖa'が基準電圧Ｖrefを上回るならば比較結果信号ＳCOMは“Ｌ”レベルになり、一方、電圧Ｖa'が基準電圧Ｖrefを下回るならば比較結果信号ＳCOMは“Ｈ”レベルになる。
ここで、基準電圧Ｖrefは、大容量コンデンサ２０の耐圧を考慮して、大容量コンデンサ２０が過充電にならないように設定する。なお、充電電圧Ｖaを基準電圧Ｖrefと直接比較せずに、電圧Ｖa'と比較するようにしたのは基準電圧Ｖrefの作り易さを考慮したためである。
次に、短絡制御部４４は、比較結果信号ＳCOMが“Ｌ”レベルになると、まず逆流防止トランジスタ４１をオフとすべく、制御信号CS1を“Ｌ”レベルとし、その後、リミッタトランジスタ４２をオンとすべく、制御信号CS2を“Ｌ”レベルとする。
その後、比較結果信号ＳCOMが再び“Ｈ”レベルになると、まずリミッタトランジスタ４２をオフとすべく、制御信号CS2を“Ｈ”レベルとし、その後、逆流防止トランジスタ４１をオンとすべく、制御信号CS1を“Ｈ”レベルとする。
したがって、充電電圧Ｖａが所定電圧を上回ると、電源ＶDD、ＶSSが接続されリミッタ電流ILIMが流れ、大容量コンデンサ２０には充電電流ｉが流れ込まないようになる。
【００２２】
［１．３］交流発電機とその周辺機構の構成
次に、交流発電機ＡＧとその周辺機構の構成を説明する。
図３は交流発電機ＡＧとその周辺機構の構成を示す斜視図である。図３に示すように、交流発電機ＡＧは、ロータ１４とステータ１５を備えており、２極磁化されたディスク状のロータ１４が回転するとステータ１５の出力用コイル１６に起電力が発生し、交流出力が取り出せるようになっている。
また、図３において、回転錘１３は腕時計本体ケース内で旋回運動を行い、輪列機構１１は回転錘１３の回転運動を発電機ＡＧに伝達する。この場合において、回転錘１３は腕時計を装着した人の腕の振りに応じて回転し、これに伴って交流発電機ＡＧから起電力が得られるようになっている。
交流発電機ＡＧから出力された交流は、充電回路１Ａで整流され、処理装置９に供給される。処理装置９は、充電回路１Ａから放電される電力によって時計装置７を駆動する。なお、交流発電機AGが非発電状態であっても、大容量コンデンサ２０から供給される電力によって処理装置９および時計装置７が駆動される。この時計装置７は、水晶発振器やカウンタ回路等で構成されており、水晶発振器で生成されるマスタクロック信号をカウンタ回路で分周し、この分周結果に基づいて時刻を計測している。
【００２３】
［１．４］第１実施形態の動作
次に、第１実施形態に係わる腕時計の動作を図面を参照しつつ説明する。
［１．４．１］充電動作
図５は、充電回路の充電動作を示すタイミングチャートである。交流発電機ＡＧが発電を開始すると、発電電圧が両入力端子AG1，AG2に給電される。この場合、入力端子AG1の端子電圧Ｖ1と入力端子AG2の端子電圧Ｖ2は、図５（ａ）、（ｂ）に示すように、位相が反転している。なお、図中のＶtknは、第１トランジスタＱ1、第２トランジスタＱ2のしきい値電圧である。
図に示すように端子電圧Ｖ1が時刻Ｔ1で閾値電圧Ｖtknを越えると、第２トランジスタＱ2がオン状態となる。この後、端子電圧Ｖ1が上昇し、時刻Ｔ2で電源ＶDDの電圧を越え、さらに時刻Ｔ3においてダイオードＤ1の降下電圧Ｖfだけ上昇すると、ダイオードＤ1がオン状態となる。このとき、端子電圧Ｖ2はしきい値電圧Ｖtknを下回っているので、第１トランジスタＱ1はオフ状態になっている。したがって、ダイオードＤ1がオン状態となる期間（＝Ｔ3〜Ｔ4)において、「端子AG1→ダイオードＤ1→電源ＶDD→大容量コンデンサ２０→電源ＶSS→第２トランジスタＱ2」の経路で充電電流ｉが流れ、大容量コンデンサ２０に電荷が充電される。
この後、端子電圧Ｖ1が下降すると逆に端子電圧Ｖ2が上昇し、端子電圧Ｖ2は時刻Ｔ5において閾値電圧Ｖtknを越える。すると、第１トランジスタＱ1がオン状態となる。この後、端子電圧Ｖ2が上昇し、時刻Ｔ6で電源ＶDDの電圧を越え、さらに時刻Ｔ7においてダイオードＤ2の降下電圧Ｖfだけ上昇すると、ダイオードＤ2がオン状態となる。このとき、端子電圧Ｖ1はしきい値電圧Ｖtknを下回っているので、第２トランジスタＱ2はオフ状態になっている。したがって、ダイオードＤ2がオン状態となる期間（＝Ｔ7〜Ｔ8）において、「端子AG2→ダイオードＤ2→電源ＶDD→大容量コンデンサ２０→電源ＶSS→第１トランジスタＱ1」の経路で充電電流ｉが流れ、大容量コンデンサ２０に電荷が充電される。これにより、発電電圧は全波整流され、図５（ｃ）に示す充電電流ｉが得られることになる。
【００２４】
［１．４．２］過充電防止動作
次に、過充電防止動作について、図２および図４の処理フローチャートを参照しつつ説明する。
上述した充電が行われると、大容量コンデンサ２０に充電電流ｉが流れ込むので、その充電電圧Ｖaが次第に上昇する。比較部３０のコンパレータCOMは、充電電圧Ｖaを抵抗Ｒ1，Ｒ2で分圧した電圧Ｖa'（=Ｖa・Ｒ2／(Ｒ1+Ｒ2)）と基準電圧Ｖrefとを比較して（ステップＳ１）、前者が後者を上回ると（ステップＳ１；Ｙｅｓ）比較結果信号ＳCOMを“Ｌ”レベルにする。
これにより短絡制御部４４は、比較結果信号ＳCOMが“Ｌ”レベルになると、まず逆流防止トランジスタ４１をオフとすべく、時刻Ｔ9において、制御信号CS1を“Ｌ”レベルとする（ステップＳ２）。
そして、逆流防止トランジスタ４１が確実にオフ状態となった、時刻Ｔ10において、リミッタトランジスタ４２をオンとすべく、制御信号CS2を“Ｌ”レベルとする（ステップＳ３）。
これにより、リミッタトランジスタ４２がオフ状態からオン状態に移行するため（ステップＳ２）、電源ＶDD，ＶSSが短絡され、例えば、端子電圧AG1（Ｖ1）が上昇し、端子電圧AG2（Ｖ2）が下降した場合は、図中の矢印Ｘで示す経路でリミッタ電流ILIMが流れる。
その後、比較部３０のコンパレータCOMは、充電電圧Ｖaを抵抗Ｒ1，Ｒ2で分圧した電圧Ｖa'（=Ｖa・Ｒ2／(Ｒ1+Ｒ2)）と基準電圧Ｖrefとを再び比較して（ステップＳ４）、前者が後者を下回ると（ステップＳ４；Ｙｅｓ）比較結果信号ＳCOMを“Ｈ”レベルにする。
これにより短絡制御部４４は、時刻Ｔ11において、まずリミッタトランジスタ４２をオフとすべく、制御信号CS2を“Ｈ”レベルとする（ステップＳ５）
そして、リミッタトランジスタ４２が確実にオフ状態となった、時刻Ｔ12において、逆流防止トランジスタ４１をオンとすべく、制御信号CS2を“Ｈ”レベルとする（ステップＳ６）。
これにより、再び充電電流ｉが流れ、大容量コンデンサ２０に電荷が充電されることとなる。
【００２５】
ここで、短絡制御部４４について説明する。
図６に短絡制御部４４の概要構成ブロック図を示す。
短絡制御部４４においては、比較結果信号ＳCOMは遅延回路４４ａに供給されるとともに、そのまま、ＡＮＤ回路４４ｂの一方の入力端子とＯＲ回路４４ｃの一方の入力端子に入力される。
遅延回路４４ａでは、比較結果信号ＳCOMが所定時間だけ遅延され、遅延比較結果信号ＳCOM’としてＡＮＤ回路４４ｂの他方の入力端子とＯＲ回路４４ｃの他方の入力端子に供給される。
従って、短絡制御部４４からは、比較信号ＳCOMと同一のタイミングで、“Ｌ”レベルとなる制御信号ＣＳ1が出力されるとともに、比較結果信号ＳCOMから所定時間だけ遅延されて“Ｌ”レベルとなる制御信号ＣＳ2が出力されることとなる。
これにより確実に逆流防止トランジスタ４１がオフの間だけ、リミッタトランジスタ４２がオンするようになる。
【００２６】
なお、過電圧検出は、常時検出していない場合であっても、サンプリング的に検出動作を行っても良い。具体的には、コンパレータＣＯＭおよび抵抗Ｒ1、Ｒ２はトランジスタスイッチで電源供給を停止するように構成し、数秒周期でトランジスタスイッチをオンしてコンパレータＣＯＭと抵抗Ｒ１、Ｒ2に電源供給して過電圧検出を行うことで検出動作に拘わる消費電流を削減することができる。また、その場合は、サンプリング周期の間、コンパレータ出力信号を保持しておくためにコンパレータ出力にラッチ回路を設けておくと良い。
リミッタ電流ILIMが交流発電機ＡＧに流れると、そのロータ１４の回転に電磁ブレーキがかかる。したがって、腕時計を激しく動かしてもロータ１４には負荷がかかるので回転数が減少し、端子電圧Ｖ1，Ｖ2が低下する。換言すれば、この充電回路１Ａは、短絡する経路を形成することによってリミッタ電流ILIMが小さくなるという自己制御特性を有している。
ところで、過充電を防止する方法としては、リミッタトランジスタLIMTrを整流部１０と大容量コンデンサ２０との間に設け、充電電圧Ｖaが所定の電圧を越える場合にリミッタトランジスタLIMTrをオフ状態にして、整流部１０と大容量コンデンサ２０を切断することも考えられる。しかしながら、そのように構成すると、入力端子AG1,AG2には大きな発電電圧が発生し、リミッタトランジスタ４２の耐圧を大きくする必要があるが、腕時計のように小型携帯機器の充電回路では、耐圧の小さいトランジスタを用いてＩＣ化するので、大きな耐圧のリミッタトランジスタ４２はＩＣ化に適さない。
【００２７】
この点、本第１実施形態では充電電圧Ｖaが所定電圧を越えると電源ＶDD，ＶSSを短絡するように構成したので、リミッタトランジスタ４２として耐圧の低いものを使用することができ、容易にＩＣ化できるという利点がある。
以上、説明したように第１実施形態によれば、整流部１０にトランジスタを用いているので、ダイオードブリッジに比較して損失が小さく、整流効率を高くすることができる。
また、短絡部４０において、充電電圧Ｖaを分圧した電圧Ｖa'が基準電圧Ｖrefを上回ると、リミッタトランジスタ４２がオン状態になるように制御したので、充電電圧Ｖaが大容量コンデンサ２０の耐圧を越えることが無く、大容量コンデンサ２０の過充電を防止できる。
この場合、短絡部４０は、整流部１０と大容量コンデンサ２０を切断するのではなく、電源ＶDDおよび電源ＶSSを短絡して発電電流を流すようにしたので、短絡部４０に用いられるリミッタトランジスタ４２に耐圧の低いものを使用でき、ＩＣ化が容易になる。また、電源ＶDDおよび電源ＶSSを短絡した場合には、ショートブレーキが掛かるので、端子電圧Ｖ1，Ｖ2の振幅を自動的に下げることができる。
【００２８】
［２］第２実施形態
［２．１］第２実施形態の構成
図７は、第１実施形態の比較部３０に代えて用いられる電圧検出判別部３０Ａの回路図である。図７において、図２の第１実施形態と同様の部分には同一の符号を付す。
電圧検出判別部３０Ａは、一端が電源ＶDDに接続された定電流源ＣCNSTと、定電流源ＣCNSTの他端にソースＳ及びゲートＧが共通接続されたトランジスタＱ11と、トランジスタＱ11のドレインＤにソースＳ及びゲートＧが共通接続されたトランジスタＱ12と、一端が電源ＶDDに接続されたプルダウン抵抗ＲPDと、プルダウン抵抗ＲPDの他端に入力端子が接続された第１インバータＩＮＶ1と、第１インバータＩＮＶ1の出力端子に入力端子が接続され、比較結果信号ＳCOMと同機能を有する制御信号ＳCOM’を出力する第２インバータＩＮＶ2と、トランジスタＱ2のドレインＤ及びプルダウン抵抗ＲPDの他端並びに電源ＶSSの間に接続されたカレントミラー回路ＣＭＣと、を備えて構成されている。
カレントミラー回路ＣＭＣは、トランジスタＱ11のドレインＤにソースＳ及びゲートＧが共通接続され、ドレインＤが電源ＶSSに接続されたトランジスタＱDと、プルダウン抵抗ＲPDの他端にソースＳが接続され、トランジスタＱDのゲートＧにゲートＧが接続され、ドレインＤが電源ＶSSに接続されたトランジスタＱCと、を備えて構成されている。
【００２９】
［２．２］第２実施形態の動作
次に第２実施形態の電圧検出判別部３０Ａの動作を図２及び図７を参照して説明する。
電源電圧（ＶDD−ＶSS）が低いうち、すなわち、図７においては、トランジスタＱ11、トランジスタＱ12及びトランジスタＱDのしきい値電圧の合計電圧未満の場合には、定電流源ＣCNSTから電流は流れず、カレントミラー回路ＣＭＣのトランジスタＱD及びトランジスタＱCはオフ状態であり、第１インバータＩＮＶ1の入力端子には、電源ＶDDをプルダウン抵抗ＲPDによりプルダウンした電圧Ｖ1（＝“Ｈ”レベル相当）が印加され、第１インバータＩＮＶ1は、“Ｌ”レベルの信号を出力する。
【００３０】
これにより第２インバータＩＮＶ2は、制御信号ＳCOM’を“Ｈ”レベルとするので、リミッタトランジスタ４０は、オフ状態を保持する。
一方、電源電圧（ＶDD−ＶSS）が大きくなって、所定の電圧（図７においては、トランジスタＱ11、トランジスタＱ12及びトランジスタＱDのしきい値電圧の合計電圧）を超過すると、定電流源ＣCNSTからトランジスタＱ11、Ｑ12、ＱDを介して電源ＶSS側に電流が流れ、トランジスタＱDのソースＳ−ドレインＤ間の電流と同じ大きさの電流がトランジスタＱCのソースＳ−ドレインＤ間を流れる。
ここで、トランジスタＱCに流れる電流はプルダウン抵抗ＲPDに流れ得る電流よりも大きくなるように設定されており、この結果、電圧Ｖ1は“Ｌ”レベルに相当する電圧となる。
これにより、第１インバータＩＮＶ1は、“Ｈ”レベルの信号を出力し、第２インバータＩＮＶ2は、制御信号ＳCOM’を“Ｌ”レベルとするので、リミッタトランジスタ４０は、オン状態となり、リミッタ電流が流れることとなる。
このように本第２実施形態の電圧検出判別部３０Ａは、電源電圧が低い場合には、ほとんど電流を消費することがなく、電池駆動されている携帯用電子機器などにおいて、過電圧を防止する回路として好適となっている。
【００３１】
［３］変形例
本発明は、上述した実施形態に限定されるものではなく、例えば、以下に述べる各種の変形が可能である。
【００３２】
［３．１］第１変形例
上述した各実施形態の充電回路は、電源ＶDDと電源ＶSSを逆転させた構成とすることも可能である。
つまり、整流部１０の整流ダイオードがＶSS側に接続され、整流トランジスタがＶDD側に接続されていても良い。
【００３３】
［３．２］第２変形例
上述した各実施形態においては、充電回路１、１Ａを用いた電子機器の一例として腕時計を取り上げ説明したが、本発明はこれに限定されるものではなく、例えば、置き時計、クロック等の時計、携帯型の血圧計、携帯電話機、ページャ、万歩計、電卓、携帯用パーソナルコンピュータ、電子手帳、携帯ラジオ等に適用することができる。要は電力を消費する電子機器であればどのようなものに適用してもよい。このような電子機器においては、電池がなくてもそこに内蔵される電子回路や機構系を継続して動作させることができるので、何時でも電子機器を使用することができ、また、煩わしい電池の交換を不要にできる。さらには、電池の廃棄に伴う問題が生ずることもない。
なお、蓄電作用のない電池と充電回路１，１Ａとを兼用してもよく、この場合は、電子機器を長時間持ち歩かなっかった場合に、電池からの電力により即座に電子機器を動作させることができ、その後、使用者が電子機器を持ち歩くことによって、発電された電力によって電子機器を動作させることができる。
【００３４】
［３．３］第３変形例
上述した各実施形態においては、Ｐチャネル電界効果トランジスタあるいはＮチャネル電界効果トランジスタを用いていたが、Ｐチャネルトランジスタに代えてＰＮＰ型のトランジスタ、Ｎチャンネルトランジスタに代えてＮＰＮ型のバイポーラトランジスタを使用してもよい。ただし、これらのバイポーラトランジスタにあっては、エミッタ・コレクタ間の飽和電圧が０．３Ｖ程度あるのが通常であるから、交流発電機ＡＧの起電圧が小さい場合には、上述した実施形態のように電界効果トランジスタを使用することが望ましい。
【００３５】
［３．４］第４変形例
上述した各実施形態において、コンパレータCOMをＦＥＴを使用して構成し、充電回路１全体を１チップのＩＣに内蔵するようにしてもよい。また、ダイオードＤ1、Ｄ2は、一方向に電流を流す一方向性素子であればどのようなものであってもよく、その種類は問わない。例えば、ゲルマニウムダイオードの他、ショットキーダイオードを使用してもよい。特に、ショットキーダイオードは、降下電圧が０．３Ｖと小さいので、交流発電機ＡＧの起電圧が小さい場合に好適である。
［３．５］第５変形例
上述した各実施形態に係わる充電回路１、１Ａは、ゼンマイ式発電機を備えた電子制御機械時計に応用してもよい。
ゼンマイ式発電機を備えた電子制御機械時計は、ゼンマイはリューズに連結されており、リューズを巻くことによって、ゼンマイに機械エネルギが蓄積されるようになっている。
ゼンマイと発電機のロータの間には、分針が固定されている二番車、三番車、および秒針が固定されている四番車等から構成され増速輪列が設けられている。そして、この増速輪列によってゼンマイの運動が発電機のロータに伝達され、発電が行われるようになっている。
［３．６］第６変形例
以上の説明においては、リミッタ動作時に整流回路出力を短絡状態として閉ループを形成していたが、短絡経路に抵抗素子を直列に挿入する構成とすることも可能である。この場合には、リミッタ動作状態において、短絡経路を流れる短絡電流の電流量を制限する効果が得られる。
【００３６】
【発明の効果】
上述したように本発明によれば、第１のスイッチ手段により高電位側電源と低電位側電源とを短絡させるリミッタ構成とし、第２のスイッチ手段により充電素子から充電回路への逆流を防止する逆流防止構成とし、さらに前記第２のスイッチ手段が開成している間だけ前記第１のスイッチ手段を閉成するように制御されるため、逆流防止状態中に過充電防止を確実に行うことができる。また、スイッチ手段の動作を制御する所定の電圧を低く定めることにより、リミッタの耐圧を低くすることができ、ＩＣ化が容易となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の原理説明図である。
【図２】本発明の第１実施形態に係わる腕時計に使用される充電回路の回路図である。
【図３】第１実施形態に係わる交流発電機とその周辺機構の構成を示す斜視図である。
【図４】第１実施形態に係わるリミッタトランジスタの動作説明のための処理フローチャートである。
【図５】第１同実施形態に係わる充電回路の充電動作を示すタイミングチャートである。
【図６】短絡制御部の概要構成ブロック図である。
【図７】第２実施形態の電圧検出判別部を示す回路図である。
【図８】従来の充電回路の回路図である。
【符号の説明】
１充電回路
ＡＧ交流発電機
１０整流部
２０大容量コンデンサ
４１逆電流防止トランジスタ
４０短絡部
ｄ寄生ダイオード
AG1、AG2 端子
Ｑ1 第１トランジスタ
Ｑ2 第２トランジスタ
４１逆流防止トランジスタ
４２リミッタトランジスタ
４３制御部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an overcharge prevention method, a charging circuit, an overcharge prevention method, an electronic device using the charging circuit, and a timepiece suitable for preventing overcharging.
[0002]
[Prior art]
A diode bridge circuit is known as a charging circuit that charges a large-capacity capacitor with an AC voltage generated by a generator. FIG. 8 shows a charging circuit using a conventional diode bridge circuit.
The main part of the charging circuit 100 includes diodes D1 to D4 that form a diode bridge to rectify the generated voltage of the AC generator AG, a large-capacitance capacitor 101 that stores a charging current, and a charging voltage Va of the large-capacitance capacitor 101. A limit transistor 102 that detects and short-circuits the high-potential-side power supply line VDD and the low-potential-side power supply line VSS based on the detected charging voltage Va, and a reverse current prevention diode 103 for preventing reverse current are provided. It is configured.
In this case, as the limiter transistor 102, a P-channel enhancement type transistor is used and connected to the power supply lines VDD and VSS. In this example, since it is composed of P channels, it is in an on state (connected) when the control signal CS is at a low level, and is in an off state (open) when the control signal CS is at a high level. Therefore, when the charging voltage Va exceeds a predetermined voltage, the high potential side power supply line VDD and the low potential side power supply line VSS are short-circuited, the limiter current ILIM flows, and the charging current i does not flow into the large capacity capacitor 20. Become.
[0003]
  At this time, the reverse current prevention diode 103 prevents the limiter current ILIM from flowing into the large-capacitance capacitor 20 as a charging current.
[Problems to be solved by the invention]
  In the conventional charging circuit 100,, Backflow prevention diode 103Is provided in the charging path, there is a problem that the charging efficiency is reduced due to the voltage drop.
  Therefore, an object of the present invention is to prevent overcharge with a simple configuration and reliably prevent overcharge, and to reliably prevent overcharge and a method for preventing overcharge that can improve charging efficiency. It is to provide a possible charging circuit. Another object of the present invention is to apply this charging circuit to an electronic device or a wristwatch.
[0004]
[Means for Solving the Problems]
  In order to solve the above problem, the configuration of claim 1 is:An overcharge prevention method used in a charging circuit for supplying power to a charging element connected between a high potential side power supply line and a low potential side power supply line, wherein the charging circuit includes the high potential side power supply and the First switch means for bringing the low potential side power source into a closed loop state, and second switch means for electrically disconnecting the charging element and the charging circuit, and the detected charging voltage of the charging element is previously When the predetermined predetermined voltage is exceeded, the second switch means is opened and then the first switch means is closed. When the charging voltage falls below the predetermined voltage, the first switch means By opening the switch means and then closing the second switch means, the first and second switch means are arranged so that the first switch means is only opened while the second switch means is open. Close It is controlled soIt is characterized by.
[0006]
  The configuration of claim 2 is:2. The configuration according to claim 1, wherein the power supplied to the charging element is power obtained by rectifying alternating current through a rectifier circuit.It is characterized by that.
[0007]
  The configuration of claim 3 is:3. The configuration according to claim 1, wherein the operation timing of the first switch means is different from the operation timing of the second switch means.
[0008]
  The invention according to claim 4In a charging circuit for supplying power to a charging element connected between a high potential side power supply line and a low potential side power supply line, charging voltage detection means for detecting a charging voltage of the charging element, and the high potential side power supply First switch means for bringing the low-potential-side power supply into a closed loop state, second switch means for electrically disconnecting the charging element and the charging circuit, and the charging voltage exceeds a predetermined voltage In this case, the first switch means is closed after the second switch means is opened, and the first switch means is opened when the charging voltage falls below the predetermined voltage. And controlling the first switch means to close only while the second switch means is open by closing the second switch means.It is characterized by having.
[0009]
  The invention according to claim 55. The charging circuit according to claim 4, wherein the power supplied to the charging element is power obtained by rectifying alternating current by a rectifier circuit.It is characterized by that.
[0010]
  The configuration of claim 6 is:6. The charging circuit according to claim 4, further comprising delay means for making the operation timing of the first switch means different from the operation timing of the second switch means.  It is characterized by that.
[0013]
  Claim7The described invention is claimed.4Or claims6An electronic device is provided that includes the charging circuit according to any one of the above, and operates with electric power supplied from the charging circuit.
[0014]
  Claim8The described invention is claimed.4Or claims6And a timepiece circuit that measures time by using power supplied from the charging circuit.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Next, preferred embodiments of the present invention will be described with reference to the drawings.
[1] First embodiment
[1.1] Principle configuration of the first embodiment
FIG. 1 is a diagram illustrating the principle of a charging circuit used in a wristwatch according to the first embodiment.
The main part of the charging circuit 1 includes a rectifying unit 10 that rectifies the power generation voltage of the AC generator AG, a large-capacitance capacitor 20 that stores a charging current, and a reverse current prevention transistor 41 that prevents reverse current. The short-circuit unit 40 detects the charging voltage Va of the capacitor 20 and short-circuits the high-potential side power supply VDD and the low-potential side power supply VSS based on the detected charging voltage Va. In addition, d shown in the figure is a parasitic diode.
[0016]
Here, the configuration of the rectifying unit 10 will be described.
The rectifying unit 10 has a first diode D1 having an anode connected to the terminal AG1 of the AC generator AG, a cathode connected to the power source VDD, an anode connected to the terminal AG2 of the AC generator AG, and a cathode connected to the power source VDD. The connected second diode D2, the drain D is connected to the terminal AG1, the source S is connected to the power source VSS, the gate G is connected to the terminal AG2, and the terminal voltage V1 of the terminal AG1 of the AC generator AG is lowered. The first transistor Q1 that is turned on when the terminal voltage V2 of the terminal AG2 rises, the drain D is connected to the terminal AG2, the source S is connected to the power source VSS, the gate G is connected to the terminal AG1, and the AC generator The second transistor Q2 is turned on when the terminal voltage V1 of the terminal AG1 of the AG rises and the terminal voltage V2 of the terminal AG2 falls.
Next, the structure of the short circuit part 40 is demonstrated.
The short-circuit unit 40 detects the charging voltage Va of the limiter transistor 42 having the source S connected to the power source VDD and the drain D connected to the power source VSS and the large-capacitance capacitor 20, and prevents backflow based on the detected charging voltage Va. And a control unit 43 that outputs a control signal CS for ON / OFF control of the transistor 41 and the limiter transistor 42.
[0017]
An N-channel enhancement type transistor is used as the backflow prevention transistor 41, and a P-channel enhancement type transistor is used as the limiter transistor.
In this example, since the backflow prevention transistor 41 is composed of an N channel and the limiter transistor 42 is composed of a P channel, the backflow prevention transistor is turned off (opened) and the limiter transistor 42 is turned on when the control signal CS is at “L” level. When the control signal CS is at “H” level, the backflow prevention transistor is turned on (connected) and the limiter transistor 42 is turned off (opened).
Therefore, when the charging voltage Va exceeds a predetermined voltage, the high potential side power supply line VDD and the low potential side power supply line VSS are short-circuited, and the limiter current ILIM flows. As a result, the charging current i does not flow into the large-capacity capacitor 20.
At this time, the large-capacitance capacitor 20 is charged with low efficiency via the parasitic diode d of the reverse current prevention transistor 41.
[0018]
[1.1.1] Overcharge prevention operation
Next, an outline of the overcharge prevention operation will be described.
When the AC generator AG generates power and the generated voltage is rectified by the rectifying unit 10, charging is performed, and the charging current i flows into the large-capacitance capacitor 20, so that the charging voltage Va gradually increases.
In this case, when the charging voltage Va exceeds a predetermined voltage, the control unit 43 short-circuits the power sources VDD and VSS and outputs a control signal CS for turning off the backflow prevention transistor 41. It is configured to determine whether or not the charging voltage Va exceeds a predetermined voltage. When it is determined that the charging voltage Va has exceeded, the power supply VDD and VSS are short-circuited and the backflow prevention transistor 41 is turned off. The control signal CS is output.
In order to reliably prevent backflow, it is necessary to turn off the limiter transistor 42 after the backflow prevention transistor 41 is turned off.
As a result, the short-circuit unit 40 operates, the power supply VDD and VSS are short-circuited, the backflow prevention transistor 41 is turned off, and then the limiter transistor 42 is turned on. For example, the terminal voltage V1 of the terminal AG1 increases, When the terminal voltage V2 of AG2 falls, the limiter current ILIM flows through the path indicated by the arrow in the figure.
Therefore, the charging current i does not flow into the large-capacitance capacitor 20, and overcharging can be prevented.
[0019]
[1.2] Configuration of the first embodiment
FIG. 2 is a circuit diagram of a charging circuit used in the wristwatch according to the first embodiment. The main part of the charging circuit 1A includes a rectifying unit 10 that rectifies the generated voltage of the AC generator AG, a large-capacity capacitor 20 that stores a charging current, and a voltage Va ′ corresponding to the detected charging voltage Va of the large-capacitance capacitor 20. Is compared with the reference voltage Vref and outputs a comparison result signal SCOM. Based on the comparison result signal SCOM of the comparison unit 30, the limiter transistor 42 is controlled to short-circuit the power sources VDD and VSS, and the reverse current prevention transistor 41 is The short-circuit control unit 44 outputs a control signal CS (= CS1 + CS2) for turning off. In addition, d shown in the figure is a parasitic diode.
In this case, the comparison unit 30 and the short-circuit control unit 40 constitute a control unit 43, and the backflow prevention transistor 41, the limiter transistor 42 and the control unit 43 constitute a short-circuit unit 40.
First, the rectifier 10 is configured as a bridge-type full-wave rectifier circuit, and the power generation voltage of the AC generator AG is supplied to the terminals AG1 and AG2.
Specifically, the rectifying unit 10 has an anode connected to the terminal AG1 of the AC generator AG, a cathode connected to the power source VDD, and an anode connected to the terminal AG2 of the AC generator AG. A second diode D2 whose cathode is connected to the power supply VDD, a drain D is connected to the terminal AG1, a source S is connected to the power supply VSS, a gate G is connected to the terminal AG2, and a terminal AG1 of the AC generator AG. The first transistor Q1 that is turned on when the voltage V1 drops and the terminal voltage V2 of the terminal AG2 rises, the drain D is connected to the terminal AG2, the source S is connected to the power source VSS, and the gate G is connected to the terminal AG1. The second transistor Q2 is turned on when the terminal voltage V1 of the terminal AG1 of the AC generator AG rises and the terminal voltage V2 of the terminal AG2 falls.
An N-channel enhancement type transistor is used as the backflow prevention transistor 41, and a P-channel enhancement type transistor is used as the limiter transistor.
[0020]
The first transistor Q1 and the second transistor Q2 are N-channel enhancement type transistors, have the same electrical characteristics, and their threshold voltage is Vt.
Therefore, when the generated voltage is supplied from the AC generator AG, the terminal voltage V2 exceeds the terminal voltage V1, and the terminal voltage V2 exceeds the threshold voltage Vt, the first transistor Q is turned on.
At this time, the second transistor Q2 is off. If the amplitude of the generated voltage is very small, the diode D2 is in the off state.
Here, when the generated voltage gradually increases and the terminal voltage V2 exceeds the total value of the charging voltage Va and the drop voltage Vf of the diode D2, the diode D2 is turned on. Then, the charging current i flows through the path “terminal AG 2 → diode D 2 → power supply VDD → large capacity capacitor 20 → power supply VSS → first transistor Q 1 → terminal AG 1”, and the large capacity capacitor 20 is charged. On the other hand, when the terminal voltage V1 exceeds the terminal voltage V2, the charging current i is in the path of “terminal AG1 → diode D1 → power supply VDD → large capacity capacitor 20 → power supply VSS → second transistor Q2 → terminal AG2”. As a result, the large-capacitance capacitor 20 is charged.
Since this rectifier 10 has less voltage loss than a conventional diode bridge, there is an advantage that it can be charged efficiently even if the amplitude of the generated voltage is small.
Next, the large-capacity capacitor 20 is composed of a rechargeable secondary battery, for example, and has a certain withstand voltage. If charging exceeds the withstand voltage, the battery is overcharged and the large-capacitance capacitor 20 is deteriorated to lower the charging efficiency.
Next, the comparison unit 30 includes a comparator COM, resistors R1 and R2 that divide the charging voltage Va, and a reference voltage generation circuit 31 that generates a reference voltage Vref.
[0021]
The reference voltage Vref is supplied to the positive input terminal of the comparator COM, while the voltage Va ′ (= Va · R2 / (R1 + R2)) divided by the resistors R1 and R2 is supplied to the negative input terminal. Has been. The comparator COM compares the reference voltage Vref and the voltage Va ′ to generate a comparison result signal SCOM. If the voltage Va ′ exceeds the reference voltage Vref, the comparison result signal SCOM becomes “L” level. On the other hand, if the voltage Va ′ falls below the reference voltage Vref, the comparison result signal SCOM becomes “H” level.
Here, the reference voltage Vref is set so that the large capacity capacitor 20 is not overcharged in consideration of the withstand voltage of the large capacity capacitor 20. The reason why the charging voltage Va is compared with the voltage Va ′ without directly comparing with the reference voltage Vref is because the ease of making the reference voltage Vref is taken into consideration.
Next, when the comparison result signal SCOM becomes “L” level, the short-circuit control unit 44 first sets the control signal CS1 to “L” level to turn off the backflow prevention transistor 41, and then turns on the limiter transistor 42. Therefore, the control signal CS2 is set to “L” level.
Thereafter, when the comparison result signal SCOM becomes “H” level again, first, the control signal CS1 is set to “H” level to turn off the limiter transistor 42, and then the control signal CS1 to turn on the backflow prevention transistor 41. Is set to “H” level.
Therefore, when the charging voltage Va exceeds the predetermined voltage, the power sources VDD and VSS are connected, the limiter current ILIM flows, and the charging current i does not flow into the large-capacitance capacitor 20.
[0022]
[1.3] Configuration of AC generator and its peripheral mechanism
Next, the configuration of the AC generator AG and its peripheral mechanisms will be described.
FIG. 3 is a perspective view showing the configuration of the AC generator AG and its peripheral mechanism. As shown in FIG. 3, the AC generator AG includes a rotor 14 and a stator 15, and an electromotive force is generated in the output coil 16 of the stator 15 when the two-pole magnetized disk-shaped rotor 14 rotates. AC output can be taken out.
In FIG. 3, the rotary weight 13 performs a turning motion in the wristwatch body case, and the train wheel mechanism 11 transmits the rotary motion of the rotary weight 13 to the generator AG. In this case, the rotary weight 13 rotates according to the swing of the arm of the person wearing the wristwatch, and accordingly, an electromotive force can be obtained from the AC generator AG.
The alternating current output from the alternating current generator AG is rectified by the charging circuit 1 </ b> A and supplied to the processing device 9. The processing device 9 drives the timepiece device 7 with electric power discharged from the charging circuit 1A. Even when the AC generator AG is in a non-power generation state, the processing device 9 and the timepiece device 7 are driven by the power supplied from the large-capacitance capacitor 20. The timepiece device 7 includes a crystal oscillator, a counter circuit, and the like. The master clock signal generated by the crystal oscillator is frequency-divided by the counter circuit, and the time is measured based on the frequency division result.
[0023]
[1.4] Operation of the first embodiment
Next, the operation of the wristwatch according to the first embodiment will be described with reference to the drawings.
[1.4.1] Charging operation
FIG. 5 is a timing chart showing the charging operation of the charging circuit. When the AC generator AG starts power generation, the generated voltage is supplied to both input terminals AG1 and AG2. In this case, the terminal voltage V1 of the input terminal AG1 and the terminal voltage V2 of the input terminal AG2 are inverted in phase as shown in FIGS. 5 (a) and 5 (b). In the figure, Vtkn is the threshold voltage of the first transistor Q1 and the second transistor Q2.
As shown in the figure, when the terminal voltage V1 exceeds the threshold voltage Vtkn at time T1, the second transistor Q2 is turned on. Thereafter, the terminal voltage V1 rises, exceeds the voltage of the power supply VDD at time T2, and further rises by the drop voltage Vf of the diode D1 at time T3, the diode D1 is turned on. At this time, since the terminal voltage V2 is lower than the threshold voltage Vtkn, the first transistor Q1 is in an OFF state. Accordingly, during the period (= T3 to T4) in which the diode D1 is in the ON state, the charging current i flows through the path of “terminal AG1 → diode D1 → power supply VDD → large capacity capacitor 20 → power supply VSS → second transistor Q2” Charge is charged in the large-capacitance capacitor 20.
Thereafter, when the terminal voltage V1 decreases, the terminal voltage V2 increases, and the terminal voltage V2 exceeds the threshold voltage Vtkn at time T5. Then, the first transistor Q1 is turned on. Thereafter, the terminal voltage V2 rises, exceeds the voltage of the power supply VDD at time T6, and further rises by the drop voltage Vf of the diode D2 at time T7, the diode D2 is turned on. At this time, since the terminal voltage V1 is lower than the threshold voltage Vtkn, the second transistor Q2 is off. Therefore, during the period (= T7 to T8) in which the diode D2 is in the ON state, the charging current i flows through the path of “terminal AG2 → diode D2 → power supply VDD → large capacity capacitor 20 → power supply VSS → first transistor Q1” Charge is charged in the large-capacitance capacitor 20. Thereby, the generated voltage is full-wave rectified, and the charging current i shown in FIG. 5C is obtained.
[0024]
[1.4.2] Overcharge prevention operation
Next, the overcharge prevention operation will be described with reference to the processing flowcharts of FIGS.
When the above-described charging is performed, the charging current i flows into the large-capacitance capacitor 20, so that the charging voltage Va gradually increases. The comparator COM of the comparison unit 30 compares the voltage Va ′ (= Va · R2 / (R1 + R2)) obtained by dividing the charging voltage Va with the resistors R1 and R2 with the reference voltage Vref (step S1). Exceeds the latter (step S1; Yes), the comparison result signal SCOM is set to the “L” level.
As a result, when the comparison result signal SCOM becomes the “L” level, the short-circuit control unit 44 first sets the control signal CS1 to the “L” level at time T9 to turn off the backflow prevention transistor 41 (step S2).
Then, at time T10 when the backflow prevention transistor 41 is surely turned off, the control signal CS2 is set to "L" level to turn on the limiter transistor 42 (step S3).
Thereby, since the limiter transistor 42 shifts from the off state to the on state (step S2), the power sources VDD and VSS are short-circuited, for example, the terminal voltage AG1 (V1) rises and the terminal voltage AG2 (V2) falls. In this case, limiter current ILIM flows along the path indicated by arrow X in the figure.
Thereafter, the comparator COM of the comparison unit 30 compares again the voltage Va ′ (= Va · R2 / (R1 + R2)) obtained by dividing the charging voltage Va with the resistors R1 and R2 and the reference voltage Vref (step S4). When the former falls below the latter (step S4; Yes), the comparison result signal SCOM is set to the “H” level.
As a result, the short-circuit control unit 44 first sets the control signal CS2 to the “H” level to turn off the limiter transistor 42 at time T11 (step S5).
Then, at time T12 when the limiter transistor 42 is surely turned off, the control signal CS2 is set to "H" level to turn on the backflow prevention transistor 41 (step S6).
As a result, the charging current i flows again, and the large-capacitance capacitor 20 is charged.
[0025]
Here, the short circuit control unit 44 will be described.
FIG. 6 shows a schematic configuration block diagram of the short-circuit controller 44.
In the short-circuit control unit 44, the comparison result signal SCOM is supplied to the delay circuit 44a and is directly input to one input terminal of the AND circuit 44b and one input terminal of the OR circuit 44c.
In the delay circuit 44a, the comparison result signal SCOM is delayed by a predetermined time, and is supplied as the delay comparison result signal SCOM 'to the other input terminal of the AND circuit 44b and the other input terminal of the OR circuit 44c.
Accordingly, the short-circuit control unit 44 outputs the control signal CS1 that is at the “L” level at the same timing as the comparison signal SCOM, and is delayed by a predetermined time from the comparison result signal SCOM to become the “L” level. The control signal CS2 is output.
This ensures that the limiter transistor 42 is turned on only while the backflow prevention transistor 41 is off.
[0026]
Note that the overvoltage detection may be performed in a sampling manner even when it is not always detected. Specifically, the comparator COM and the resistors R1 and R2 are configured to stop the power supply with a transistor switch, and the transistor switch is turned on every few seconds to supply power to the comparator COM and the resistors R1 and R2 to detect overvoltage. By doing so, current consumption related to the detection operation can be reduced. In that case, a latch circuit may be provided in the comparator output in order to hold the comparator output signal during the sampling period.
When the limiter current ILIM flows through the AC generator AG, an electromagnetic brake is applied to the rotation of the rotor 14. Therefore, even if the wristwatch is moved violently, the rotor 14 is loaded so that the rotational speed is reduced and the terminal voltages V1 and V2 are lowered. In other words, the charging circuit 1A has a self-control characteristic that the limiter current ILIM is reduced by forming a short-circuiting path.
By the way, as a method for preventing overcharge, a limiter transistor LIMTr is provided between the rectifier 10 and the large-capacitance capacitor 20, and when the charging voltage Va exceeds a predetermined voltage, the limiter transistor LIMTr is turned off to rectify. It is conceivable to disconnect the unit 10 and the large-capacity capacitor 20. However, with such a configuration, a large generated voltage is generated at the input terminals AG1 and AG2, and it is necessary to increase the breakdown voltage of the limiter transistor 42. However, in a charging circuit of a small portable device such as a wristwatch, the breakdown voltage is small. Since an IC is formed using a transistor, the large withstand voltage limiter transistor 42 is not suitable for the IC.
[0027]
In this regard, in the first embodiment, since the power supply VDD and VSS are short-circuited when the charging voltage Va exceeds a predetermined voltage, the limiter transistor 42 having a low withstand voltage can be used and can be easily integrated into an IC. There is an advantage that you can.
As described above, according to the first embodiment, since the transistor is used for the rectifying unit 10, the loss is small compared to the diode bridge, and the rectifying efficiency can be increased.
Further, in the short-circuit unit 40, when the voltage Va ′ obtained by dividing the charging voltage Va exceeds the reference voltage Vref, the limiter transistor 42 is controlled to be turned on, so that the charging voltage Va increases the withstand voltage of the large-capacitance capacitor 20. The overcapacity of the large-capacitance capacitor 20 can be prevented without exceeding.
In this case, the short-circuit unit 40 does not cut off the rectifier unit 10 and the large-capacitance capacitor 20, but short-circuits the power source VDD and the power source VSS so that the generated current flows. Therefore, the limiter transistor 42 used in the short-circuit unit 40 In this case, a low withstand voltage can be used, and an IC can be easily formed. Further, when the power supply VDD and the power supply VSS are short-circuited, a short brake is applied, so that the amplitudes of the terminal voltages V1 and V2 can be automatically reduced.
[0028]
[2] Second embodiment
[2.1] Configuration of the second embodiment
FIG. 7 is a circuit diagram of a voltage detection determination unit 30A used in place of the comparison unit 30 of the first embodiment. In FIG. 7, the same parts as those in the first embodiment of FIG.
The voltage detection discriminating unit 30A includes a constant current source CCNST having one end connected to the power source VDD, a transistor Q11 having a source S and a gate G commonly connected to the other end of the constant current source CCNST, and a source connected to the drain D of the transistor Q11. A transistor Q12 having S and gate G connected in common, a pull-down resistor RPD having one end connected to the power supply VDD, a first inverter INV1 having an input terminal connected to the other end of the pull-down resistor RPD, and a first inverter INV1 The input terminal is connected to the output terminal, and is connected between the second inverter INV2 that outputs the control signal SCOM ′ having the same function as the comparison result signal SCOM, the drain D of the transistor Q2, the other end of the pull-down resistor RPD, and the power supply VSS. Current mirror circuit CMC.
In the current mirror circuit CMC, a source S and a gate G are connected in common to the drain D of the transistor Q11, a transistor QD in which the drain D is connected to the power supply VSS, a source S is connected to the other end of the pull-down resistor RPD, and a transistor QD And a transistor QC having a gate G connected to the gate G and a drain D connected to a power source VSS.
[0029]
[2.2] Operation of the second embodiment
Next, the operation of the voltage detection determination unit 30A of the second embodiment will be described with reference to FIGS.
When the power supply voltage (VDD-VSS) is low, that is, in FIG. 7, when the voltage is less than the total voltage of the threshold voltages of the transistors Q11, Q12 and QD, no current flows from the constant current source CCNST. The transistor QD and the transistor QC of the current mirror circuit CMC are in an OFF state, and the voltage V1 (corresponding to “H” level) obtained by pulling down the power supply VDD by the pull-down resistor RPD is applied to the input terminal of the first inverter INV1. 1 Inverter INV1 outputs an “L” level signal.
[0030]
As a result, the second inverter INV2 sets the control signal SCOM 'to the "H" level, so that the limiter transistor 40 is kept off.
On the other hand, when the power supply voltage (VDD-VSS) increases and exceeds a predetermined voltage (the total voltage of the threshold voltages of the transistor Q11, transistor Q12, and transistor QD in FIG. 7), the constant current source CCNST changes to the transistor. A current flows to the power supply VSS side via Q11, Q12, and QD, and a current having the same magnitude as the current between the source S and drain D of the transistor QD flows between the source S and drain D of the transistor QC.
Here, the current flowing through the transistor QC is set to be larger than the current that can flow through the pull-down resistor RPD. As a result, the voltage V1 becomes a voltage corresponding to the "L" level.
As a result, the first inverter INV1 outputs an “H” level signal, and the second inverter INV2 sets the control signal SCOM ′ to the “L” level. Therefore, the limiter transistor 40 is turned on, and the limiter current is reduced. It will flow.
As described above, the voltage detection determination unit 30A according to the second embodiment consumes little current when the power supply voltage is low, and prevents overvoltage in a battery-powered portable electronic device or the like. It is suitable as.
[0031]
[3] Modification
The present invention is not limited to the above-described embodiments, and for example, various modifications described below are possible.
[0032]
[3.1] First modification
The charging circuit of each of the embodiments described above can also have a configuration in which the power supply VDD and the power supply VSS are reversed.
That is, the rectifying diode of the rectifying unit 10 may be connected to the VSS side, and the rectifying transistor may be connected to the VDD side.
[0033]
[3.2] Second modification
In each of the above-described embodiments, a wristwatch has been described as an example of an electronic device using the charging circuits 1 and 1A. However, the present invention is not limited to this, and for example, a clock such as a table clock, a clock, a mobile phone, etc. It can be applied to types of blood pressure monitors, mobile phones, pagers, pedometers, calculators, portable personal computers, electronic notebooks, portable radios, and the like. In short, any electronic device that consumes power may be applied. In such an electronic device, even if there is no battery, the electronic circuit and the mechanical system incorporated therein can be operated continuously, so that the electronic device can be used at any time, and the troublesome battery Exchange is unnecessary. Furthermore, there is no problem with battery disposal.
Note that the battery having no power storage function and the charging circuit 1 or 1A may be used together. In this case, when the electronic device cannot be carried for a long time, the electronic device is immediately operated by the power from the battery. Then, when the user carries the electronic device, the electronic device can be operated by the generated electric power.
[0034]
[3.3] Third modification
In each of the embodiments described above, a P-channel field effect transistor or an N-channel field effect transistor is used. However, a PNP transistor is used instead of a P-channel transistor, and an NPN bipolar transistor is used instead of an N-channel transistor. May be. However, in these bipolar transistors, the saturation voltage between the emitter and the collector is usually about 0.3 V. Therefore, when the electromotive voltage of the AC generator AG is small, the above-described embodiment is used. It is desirable to use a field effect transistor.
[0035]
[3.4] Fourth modification
In each of the above-described embodiments, the comparator COM may be configured using an FET, and the entire charging circuit 1 may be built in a one-chip IC. The diodes D1 and D2 may be any unidirectional element that allows a current to flow in one direction, and the type thereof is not limited. For example, in addition to a germanium diode, a Schottky diode may be used. In particular, the Schottky diode is suitable when the voltage generated by the AC generator AG is small because the drop voltage is as small as 0.3V.
[3.5] Fifth modification
The charging circuits 1 and 1A according to the above-described embodiments may be applied to an electronically controlled mechanical timepiece having a mainspring generator.
In an electronically controlled mechanical timepiece equipped with a mainspring generator, the mainspring is connected to the crown, and mechanical energy is stored in the mainspring by winding the crown.
Between the mainspring and the rotor of the power generator, a speed increasing wheel train is provided, which includes a second wheel, third wheel, and a fourth wheel with a second hand fixed. The movement of the mainspring is transmitted to the rotor of the generator by the speed increasing wheel train so that power generation is performed.
[3.6] Sixth Modification
In the above description, the rectifier circuit output is short-circuited during the limiter operation to form a closed loop. However, it is also possible to adopt a configuration in which resistance elements are inserted in series in the short-circuit path. In this case, the effect of limiting the amount of short-circuit current flowing through the short-circuit path in the limiter operating state can be obtained.
[0036]
【The invention's effect】
  As described above, according to the present invention,By the first switch meansA limiter configuration that short-circuits the high potential side power supply and the low potential side power supply,By the second switch meansIt has a backflow prevention configuration that prevents backflow from the charging element to the charging circuit, andSince the first switch means is controlled to be closed only while the second switch means is open, it is possible to reliably prevent overcharge during the backflow prevention state. In addition, by setting a predetermined voltage for controlling the operation of the switch means low,The withstand voltage of the limiter can be lowered, making it easy to make an IC..
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of a first embodiment of the present invention.
FIG. 2 is a circuit diagram of a charging circuit used in the wristwatch according to the first embodiment of the present invention.
FIG. 3 is a perspective view showing a configuration of an AC generator and its peripheral mechanism according to the first embodiment.
FIG. 4 is a process flowchart for explaining the operation of the limiter transistor according to the first embodiment;
FIG. 5 is a timing chart showing a charging operation of the charging circuit according to the first embodiment.
FIG. 6 is a schematic configuration block diagram of a short-circuit control unit.
FIG. 7 is a circuit diagram illustrating a voltage detection determination unit according to a second embodiment.
FIG. 8 is a circuit diagram of a conventional charging circuit.
[Explanation of symbols]
1 Charging circuit
AG alternator
10 Rectifier
20 Large capacity capacitor
41 Reverse current prevention transistor
40 Short-circuit part
d Parasitic diode
AG1, AG2 terminals
Q1 1st transistor
Q2 Second transistor
41 Backflow prevention transistor
42 Limiter transistor
43 Control unit

Claims

An overcharge prevention method used in a charging circuit that supplies power to a charging element connected between a high potential power line and a low potential power line,
The charging circuit includes first switch means for bringing the high potential side power source and the low potential side power source into a closed loop state, and second switch means for electrically disconnecting the charging element and the charging circuit. ,
When the detected charging voltage of the charging element exceeds a predetermined voltage, the second switch means is opened and then the first switch means is closed, so that the charging voltage is the predetermined voltage. When the voltage is lower, the first switch means is opened and then the second switch means is closed, so that the first and second switch means are opened by the second switch means. Controlled so as to close the first switch means only during
The overcharge prevention method characterized by the above-mentioned.

The overcharge prevention method according to claim 1,
The overcharge prevention method, wherein the power supplied to the charging element is power obtained by rectifying alternating current through a rectifier circuit .

In the overcharge prevention method according to claim 1 or 2,
The operation timing of the first switch means is different from the operation timing of the second switch means.
The overcharge prevention method characterized by the above-mentioned.

In a charging circuit for supplying power to a charging element connected between a high potential side power line and a low potential side power line,
Charging voltage detecting means for detecting a charging voltage of the charging element;
First switch means for bringing the high potential side power source and the low potential side power source into a closed loop state;
A second switch means for electrically disconnecting the charging element and the charging circuit;
When the charge voltage exceeds a predetermined voltage, the second switch means is opened and then the first switch means is closed, and the charge voltage falls below the predetermined voltage. The first switch means is opened and then the second switch means is closed, so that the first switch means is closed only while the second switch means is open. A control unit for controlling
A charging circuit comprising:

The charging circuit according to claim 4, wherein
The power supplied to the charging element is power obtained by rectifying alternating current using a rectifier circuit.
A charging circuit characterized by that.

The charging circuit according to claim 4 or 5,
A delay means for making the operation timing of the first switch means different from the operation timing of the second switch means;
A charging circuit characterized by that.

An electronic apparatus comprising the charging circuit according to any one of claims 4 to 6 and being operated by electric power supplied from the charging circuit.

A timepiece including the charging circuit according to any one of claims 4 to 6, and a timepiece circuit that measures time by using power supplied from the charging circuit.