JP3576589B2

JP3576589B2 - PCM signal noise elimination method

Info

Publication number: JP3576589B2
Application number: JP05312694A
Authority: JP
Inventors: 一徳本間
Original assignee: NEC Infrontia Corp
Current assignee: NEC Platforms Ltd
Priority date: 1994-02-25
Filing date: 1994-02-25
Publication date: 2004-10-13
Anticipated expiration: 2019-10-13
Also published as: JPH07240721A

Description

【０００１】
【産業上の利用分野】
本発明は、ディジタルボタン電話装置やディジタル電話機等でアナログ信号をＰＣＭ信号（パルス符号信号）に変換する際のＰＣＭ信号ノイズ除去回路に関するものである。
【０００２】
【従来技術】
従来、アナログ信号をＡ／Ｄ変換器自身でＰＣＭ信号に変換して信号を処理するシステムにおいて、Ａ／Ｄ変換器自身から発生するノイズや、電源等から発生するノイズの為に、アナログ入力信号が０の場合でもＡ／Ｄ変換器の出力信号は無信号にならず僅かではあるがノイズＰＣＭ信号が出力される。このノイズＰＣＭ信号を削除する技術はなかった。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記ノイズＰＣＭ信号はデ−タとして処理され、更に、ディジタル電話機のようにＤ／Ａ変換器を通してアナログ信号に変換し出力する場合はアナログ入力信号が０信号でも、出力されるアナログ出力信号にはノイズが発生してしまうと云う問題があった。
【０００４】
上記ノイズは信号レベルが高い時にはＳ／Ｎ比が大きくノイズがあまり気にならないが、無信号時又は、信号レベルが低い時はノイズ音が非常に大きく感じられ耳ざわりで不快感を与えると云う問題があった。
【０００５】
本発明は上述の点に鑑みてなされたもので、上記問題点を除去し、Ａ／Ｄ変換器に入力されるアナログ信号が無信号の場合、Ａ／Ｄ変換器自身又は、電源等より発生するノイズをＰＣＭ信号状態にて削除するＰＣＭ信号ノイズ除去方式を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するため本発明は、図１に示すようにアナログ量をシリアルビットデ−タのＰＣＭ信号に変換し伝送する伝送路のＰＣＭ信号ノイズ除去回路において、前記ＰＣＭ信号の伝送路の途中にシリアルビットデ−タをパラレルビットデ−タに変換するＳ／Ｐ変換回路１と、パラレルビットデ−タをシリアルビットデ−タに変換するＰ／Ｓ変換回路２と、パラレルビットデ−タの信号領域ビットを設定する信号領域設定手段と、信号レベルの継続時間を測定するための時間設定手段を設け、
アナログ量を変換したシリアルビットデ−タのＰＣＭ信号を前記Ｓ／Ｐ変換回路１に入力しパラレルビットデ−タに変換し、時間設定手段に設定された時間を超えてパラレルビットデ−タの信号領域ビットの全ビットに出力が無い場合、Ｐ／Ｓ変換回路２から無信号のシリアルビットデ−タを出力し、パラレルビットデ−タの信号領域ビットの何れかのビットに出力がある場合、パラレルビットデ−タ信号をＰ／Ｓ変換回路２へ入力しシリアルビットデ−タに変換して出力する手段を設けたことを特徴とする。
【０００７】
【作用】
本発明では、上記信号領域設定手段を設け、信号領域ビットを設定することにより、入力信号が小さい場合は信号領域ビットに出力されず無信号と見做し、無信号又は微小信号が時間設定手段に設定された時間を超えて連続した場合は強制的に無信号のシリアルビットデ−タがＰ／Ｓ変換回路２から出力されるから、無信号時又は微小信号のノイズを除去することが出来る。なお、この信号領域設定手段により信号レベル領域は任意に可変でき、継続設定時間も任意に設定できる。
【０００８】
【実施例】
以下本発明の一実施例を図面に基づいて詳細に説明する。図１は本発明を適用するＰＣＭ信号ノイズ除去回路の構成を示すブロック図である。図示するように、本発明のＰＣＭ信号ノイズ除去回路は、シリアルビットデ−タ信号をパラレルビットデ−タ信号に変換するＳ／Ｐ変換回路１、逆にパラレルビットデ−タ信号をシリアルビットデ−タ信号に変換するＰ／Ｓ変換回路２、出力回数をカウントする計数回路３、比較回路４、デ−タを処理するＣＰＵ（中央処理装置）５、クロック発生回路６で構成される。
【０００９】
クロック発生回路６はハイウェイ・クロック信号１２とサンプリング周期を示す同期信号１３を入力し、Ｓ／Ｐ変換回路１のＳ／Ｐ変換タイミング、Ｐ／Ｓ変換回路２がパラレルビットデ−タを受け取るタイミング及び、ＰＣＭ出力信号１１を出力するタイミング、比較回路４がパラレルビットデ−タを比較するタイミングをとる。
【００１０】
また、ＣＰＵ５は信号レベル領域及び、ノイズレベル領域設定デ−タを比較回路４へ与え、また、ノイズ領域継続時間設定のカウント値を計数回路３へ設定する。
【００１１】
図２はＰＣＭ入力信号の信号レベル領域とノイズレベル領域を示す図である。以下、μ−ｌａｗ（又は、Ａ−ｌａｗ）ＰＣＭ信号を例にとり説明する。同図に示すように、符号ビットを含む８ビット（１バイト）のＰＣＭ信号（Ｄ_ｎ７〜Ｄ_ｎ０）はアナログ信号をＡ／Ｄ変換器等（図示せず）で変換したもので、８ビットを周期として変換し、下位２ビット（Ｄ_ｎ１、Ｄ_ｎ０）はノイズレベル領域として扱われ、ビットＤ_ｎ６〜Ｄ_ｎ２は信号レベル領域として扱われる。Ｄ_ｎ７は符号ビットである。
【００１２】
上記シリアルビットデ−タのＰＣＭ入力信号はＳ／Ｐ変換回路１に入力されパラレルビットデ−タに変換される。このパラレルビットデ−タはＰ／Ｓ変換回路２に入力されると共に比較回路４へ入力される。この比較回路４は図２に示す信号レベル領域のＤ_ｎ６〜Ｄ_ｎ２ビットを各ビットごとにＣＰＵ５から与えられたデ−タと比較し、全ビットがノンアクティブな場合、比較回路４は計数回路３に信号を出力し計数回路３で回数をカウントする。この回数は連続してカウントされ予め設定された回数に達すると、計数回路３はＰ／Ｓ変換回路２へＰＣＭデ−タクリア信号を出力し、クリアされたＰ／Ｓ変換回路２は次のサンプリング周期に無信号ＰＣＭ信号をＰＣＭ出力信号１１として出力する。
【００１３】
信号レベル領域の何れか１ビットでもアクティブな場合、比較回路４は計数回路３のカウントを初期値に戻し、Ｐ／Ｓ変換回路２はＳ／Ｐ変換回路１から入力したパラレルビットデ−タをＰ／Ｓ変換しＰＣＭ出力信号１１として出力する。
【００１４】
以上の動作により、ＰＣＭ入力信号１０は信号レベル領域が予め設定された時間以上ノンアクティブな場合、アクティブな信号が入力される迄の間無信号ＰＣＭ信号をＰＣＭ出力信号１１として出力し、ＰＣＭ入力信号１０がアクティブな場合、ＰＣＭ入力信号１０に入力されたサンプリング周期の次の周期にＰＣＭ出力信号１１として出力することになる。図３は本発明のＰＣＭ信号ノイズ除去回路のＰＣＭ入力信号とＰＣＭ出力信号を示す図である。この様にして、予め設定されたレベルのノイズ信号が予め設定された時間以上継続した場合ノイズを削除することが出来る。
【００１５】
また、計数回路３は削除することも可能である。この場合は比較回路４よりＰ／Ｓ変換回路２に出力し、Ｐ／Ｓ変換回路２のＰＣＭデ−タクリア信号として用い、ノンアクティブな場合は一周期ごとＰＣＭ出力信号１１をクリアしてもよい。尚、ノイズレベル領域及び、ノイズ領域継続時間設定用のカウント設定値はＣＰＵ５から任意に設定できる。
【００１６】
【発明の効果】
以上、詳細に説明したように本発明によれば、下記のような優れた効果が期待される。
（１）信号領域設定手段を設け信号領域ビットを設定することにより、信号が小さい場合は信号領域ビットに出力されず無信号と見做され、入力信号が無信号又は微小信号が設定された時間を超えて連続した場合は強制的に無信号のＰＣＭ出力信号が出力されるから、無信号時又は微小信号のノイズを除去することが出来る。
（２）また、信号領域設定手段により信号レベル領域は任意に可変でき、継続設定時間も任意に設定できるから、種々の雑音レベルに適切に対応できる。
（３）また、ＰＣＭ出力信号をＡ／Ｄ変換すれば高品質なアナログ信号を非常に簡易にしかも安価に再生することが出来る。
【図面の簡単な説明】
【図１】本発明のＰＣＭ信号ノイズ除去回路を示すブロック図である。
【図２】ＰＣＭ入力信号の信号レベル領域とノイズレベル領域を示す図である。
【図３】本発明のＰＣＭ信号ノイズ除去回路のＰＣＭ入力信号とＰＣＭ出力信号を示す図である。
【符号の説明】
１Ｓ／Ｐ変換回路
２Ｐ／Ｓ変換回路
３計数回路
４比較回路
５ＣＰＵ
６クロック発生回路
１０ＰＣＭ入力信号
１１ＰＣＭ出力信号
１２ハイウェイ・クロック信号
１３同期信号[0001]
[Industrial applications]
The present invention relates to a PCM signal noise elimination circuit for converting an analog signal into a PCM signal (pulse code signal) in a digital key telephone device, a digital telephone, or the like.
[0002]
[Prior art]
Conventionally, in a system in which an analog signal is converted into a PCM signal by the A / D converter itself to process the signal, an analog input signal is generated due to noise generated from the A / D converter itself or noise generated from a power supply or the like. Is 0, the output signal of the A / D converter does not become a no-signal, but a small noise PCM signal is output. There was no technique for removing this noise PCM signal.
[0003]
[Problems to be solved by the invention]
However, the noise PCM signal is processed as data. Further, in the case where the signal is converted into an analog signal through a D / A converter and output as in a digital telephone, even if the analog input signal is 0 signal, the output analog output signal is output. Has a problem that noise is generated.
[0004]
When the signal level is high, the S / N ratio is large and the noise is not so noticeable. However, when there is no signal or when the signal level is low, the noise sound is felt very loud and gives a discomfort due to noise. was there.
[0005]
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and eliminates the above-described problems. When an analog signal input to an A / D converter is a non-signal, the A / D converter itself or a power supply generates the analog signal. It is an object of the present invention to provide a PCM signal noise elimination method for removing noise generated in a PCM signal state.
[0006]
[Means for Solving the Problems]
In order to solve the above-mentioned problems, the present invention provides a PCM signal noise elimination circuit of a transmission line for converting an analog amount into a PCM signal of serial bit data and transmitting the same, as shown in FIG. S / P conversion circuit 1 for converting serial bit data to parallel bit data, P / S conversion circuit 2 for converting parallel bit data to serial bit data, and parallel bit data Signal area setting means for setting the signal area bits of, and time setting means for measuring the duration of the signal level,
The PCM signal of the serial bit data whose analog amount has been converted is input to the S / P conversion circuit 1 and converted into parallel bit data, and the parallel bit data exceeds the time set by the time setting means. When there is no output in all of the signal area bits, no signal serial bit data is output from the P / S conversion circuit 2 and there is an output in any of the signal area bits of the parallel bit data. Means for inputting a parallel bit data signal to the P / S conversion circuit 2, converting the signal into serial bit data, and outputting the serial bit data.
[0007]
[Action]
In the present invention, the signal area setting means is provided, and by setting the signal area bits, when the input signal is small, the signal is not output to the signal area bits and is regarded as a no signal, and the no signal or minute signal is set by the time setting means. When the signal continues for more than the time set in step (1), no signal serial bit data is forcibly output from the P / S conversion circuit 2, so that no signal or small signal noise can be removed. . The signal level area can be arbitrarily changed by the signal area setting means, and the continuation setting time can be arbitrarily set.
[0008]
【Example】
Hereinafter, an embodiment of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing a configuration of a PCM signal noise elimination circuit to which the present invention is applied. As shown, the PCM signal noise elimination circuit of the present invention comprises an S / P conversion circuit 1 for converting a serial bit data signal into a parallel bit data signal, and conversely, a parallel bit data signal for converting a serial bit data signal into a serial bit data signal. A P / S conversion circuit 2 for converting the data into a data signal, a counting circuit 3 for counting the number of outputs, a comparison circuit 4, a CPU (central processing unit) 5 for processing data, and a clock generation circuit 6.
[0009]
The clock generating circuit 6 receives the highway clock signal 12 and the synchronizing signal 13 indicating the sampling period, the S / P conversion timing of the S / P conversion circuit 1, and the timing at which the P / S conversion circuit 2 receives parallel bit data. The timing for outputting the PCM output signal 11 and the timing for the comparison circuit 4 to compare the parallel bit data are set.
[0010]
Further, the CPU 5 supplies the signal level area and the noise level area setting data to the comparison circuit 4, and sets the count value of the noise area duration setting to the counting circuit 3.
[0011]
FIG. 2 is a diagram showing a signal level region and a noise level region of a PCM input signal. Hereinafter, a μ-law (or A-law) PCM signal will be described as an example. As shown in the figure, an 8-bit (1 byte) PCM signal (D _{n7 to} D _n0 ) including a sign bit is obtained by converting an analog signal by an A / D converter or the like (not shown). Is converted as a cycle, the lower two bits (D _n1 , D _n0 ) are treated as a noise level area, and the bits D _{n6 to} D _n2 are treated as a signal level area. D _n7 is a sign bit.
[0012]
The PCM input signal of the serial bit data is input to the S / P conversion circuit 1 and converted into parallel bit data. This parallel bit data is input to the P / S conversion circuit 2 and also to the comparison circuit 4. The comparison circuit 4 was given D _n6 to D _n2 bits of the signal level region shown in FIG. 2 from CPU5 for each bit de - compared with data, if all the bits are non active, the comparison circuit 4 is counting circuit A signal is output to the counter 3 and the counting circuit 3 counts the number of times. The count is continuously counted, and when the count reaches a preset number, the counting circuit 3 outputs a PCM data clear signal to the P / S conversion circuit 2, and the cleared P / S conversion circuit 2 performs the next sampling. A non-signal PCM signal is output as a PCM output signal 11 in a cycle.
[0013]
When any one bit in the signal level area is active, the comparison circuit 4 returns the count of the counting circuit 3 to the initial value, and the P / S conversion circuit 2 outputs the parallel bit data input from the S / P conversion circuit 1. P / S conversion and output as PCM output signal 11.
[0014]
With the above operation, when the signal level region is inactive for a preset time or longer, the PCM input signal 10 outputs a no-signal PCM signal as the PCM output signal 11 until an active signal is input, and the PCM input signal When the signal 10 is active, the signal is output as the PCM output signal 11 in the next cycle of the sampling cycle input to the PCM input signal 10. FIG. 3 is a diagram showing a PCM input signal and a PCM output signal of the PCM signal noise elimination circuit of the present invention. In this way, when the noise signal of the preset level continues for the preset time or more, the noise can be deleted.
[0015]
Further, the counting circuit 3 can be deleted. In this case, the signal is output from the comparison circuit 4 to the P / S conversion circuit 2 and used as a PCM data clear signal of the P / S conversion circuit 2. If the signal is inactive, the PCM output signal 11 may be cleared every cycle. . Note that the CPU 5 can arbitrarily set the noise level area and the count setting value for setting the noise area continuation time.
[0016]
【The invention's effect】
As described above, according to the present invention, the following excellent effects are expected.
(1) By setting the signal area bit by providing the signal area setting means, when the signal is small, it is regarded as no signal without being output to the signal area bit, and the time when the input signal is no signal or a minute signal is set When the signal exceeds the threshold, the PCM output signal of no signal is forcibly output, so that noise at the time of no signal or minute signal can be removed.
(2) Since the signal level region can be arbitrarily varied and the continuation setting time can be arbitrarily set by the signal region setting means, it is possible to appropriately cope with various noise levels.
(3) If the PCM output signal is A / D converted, a high-quality analog signal can be reproduced very easily and at low cost.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a PCM signal noise elimination circuit according to the present invention.
FIG. 2 is a diagram illustrating a signal level region and a noise level region of a PCM input signal.
FIG. 3 is a diagram showing a PCM input signal and a PCM output signal of the PCM signal noise elimination circuit of the present invention.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 S / P conversion circuit 2 P / S conversion circuit 3 Count circuit 4 Comparison circuit 5 CPU
6 Clock generation circuit 10 PCM input signal 11 PCM output signal 12 Highway clock signal 13 Synchronization signal

Claims

In a PCM signal noise elimination method of a transmission path for converting an analog amount into a PCM signal and transmitting the signal,
S / P conversion means for converting serial bit data into parallel bit data in the middle of the transmission path of the PCM signal which is serial bit data, and P / P for converting parallel bit data into serial bit data. / S conversion means, signal area setting means for setting signal area bits of parallel bit data, and time setting means for measuring the duration of the signal level.
The PCM signal of the serial bit data whose analog amount has been converted is input to the S / P converter and converted into parallel bit data, and the parallel bit data exceeds the time set in the time setting means. If there is no output in all of the signal area bits, the P / S converter outputs no signal serial bit data, and the output is output to any of the signal area bits in the parallel bit data. A PCM signal noise elimination method, further comprising means for inputting the parallel bit data signal to P / S conversion means, converting the parallel bit data signal to serial bit data, and outputting the serial bit data.