JP3589891B2

JP3589891B2 - Semiconductor integrated circuit

Info

Publication number: JP3589891B2
Application number: JP07432699A
Authority: JP
Inventors: 田博司岡
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-03-18
Filing date: 1999-03-18
Publication date: 2004-11-17
Anticipated expiration: 2019-03-18
Also published as: JP2000267748A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体集積回路に係り、特に、ベース電流補正回路を備えたカレントミラー回路に関する。
【０００２】
【従来の技術】
図４は、従来のカレントミラー回路の回路図である。
【０００３】
図４に示した従来のカレントミラー回路は、電源電位ノードＶＣＣと信号入力ノードＩｉｎとの間に接続されたｐｎｐトランジスタＱ４１と、電源電位ノードＶＣＣと信号出力ノードＩｏｕｔとの間に接続され、ベースがｐｎｐトランジスタＱ４１のベースと共通接続されたｐｎｐトランジスタＱ４２と、ｐｎｐトランジスタＱ４１のベース及びｐｎｐトランジスタＱ４２のベースと接地共通電位ノードとの間に接続され、ベースがｐｎｐトランジスタＱ４１のコレクタに接続されたｐｎｐトランジスタＱ４３とを備えている。また、図４の例では、電源電位ノードＶＣＣとｐｎｐトランジスタＱ４１のエミッタとの間、電源電位ノードＶＣＣとｐｎｐトランジスタＱ４２のエミッタとの間にそれぞれ抵抗Ｒ４１，Ｒ４２が挿入接続されている。ｐｎｐトランジスタＱ４１とｐｎｐトランジスタＱ４２とはカレントミラーを構成し、ｐｎｐトランジスタＱ４３はｐｎｐトランジスタＱ４１及びＱ４２のベース電流補正回路を構成する。
【０００４】
この従来のカレントミラー回路の信号入力ノードＩｉｎに入力信号Ｉｉｎが入力されるとトランジスタＱ４１にコレクタ電流が流れ、その一部がトランジスタＱ４３のベース電流となってトランジスタＱ４３が導通状態となりトランジスタＱ４２にコレクタ電流が流れるので、トランジスタＱ４１とカレントミラーを構成するトランジスタＱ４２にも、トランジスタＱ４１のコレクタ電流と同等のコレクタ電流が流れる。即ち、トランジスタＱ４３のベース電流をＩｂとすると、トランジスタＱ４１，Ｑ４２のコレクタ電流は共にＩｉｎ−Ｉｂとなる。
【０００５】
ベース電流補正回路であるトランジスタＱ４３が備えられておらず、トランジスタＱ４１のベース・コレクタ間が接続されているカレントミラー回路の場合、トランジスタＱ４１，Ｑ４２のベース電流の分だけトランジスタＱ４１のコレクタ電流が減少し、カレントミラー回路の精度が低下するという問題点がある。
【０００６】
一方、上記図４に示した従来のカレントミラー回路においては、トランジスタＱ４３が導通状態となることによりトランジスタＱ４１，Ｑ４２にベース電流が流れる。従って、トランジスタＱ４１，Ｑ４２のベース電流をＩｂ（Ｑ４１），Ｉｂ（Ｑ４２），トランジスタＱ４１，Ｑ４２，Ｑ４３の電流増幅率をｈｆｅとすると、トランジスタＱ４３のベース電流はＩｂ＝｛Ｉｂ（Ｑ４１）＋Ｉｂ（Ｑ４２）｝／ｈｆｅであり、トランジスタＱ４１のコレクタ電流は、トランジスタＱ４３のベース電流Ｉｂの分だけ減少する。即ち、トランジスタＱ４１，Ｑ４２のコレクタ電流は共にＩｉｎ−Ｉｂとなって、トランジスタＱ４３のベース電流Ｉｂの分だけ減少するものの、トランジスタＱ４１，Ｑ４２のコレクタ電流に対するトランジスタＱ４１，Ｑ４２のベース電流の影響が補正され、カレントミラー回路の精度を向上させることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述した図４の従来のカレントミラー回路においては、トランジスタＱ４１，Ｑ４２のコレクタ電流はほぼ等しいものの、入力信号Ｉｉｎに対する出力信号ＩｏｕｔはＩｉｎ−Ｉｂであり、トランジスタＱ４３のベース電流Ｉｂが入力信号Ｉｉｎに対するオフセット電流になり、カレントミラー回路としての信号伝達精度を低下させるという問題点があった。
【０００８】
また、このオフセット電流であるトランジスタＱ４３のベース電流Ｉｂが、トランジスタＱ４１，Ｑ４２，Ｑ４３の電流増幅率ｈｆｅの温度特性、素子特性ばらつきに依存して変化することも、カレントミラー回路としての信号伝達精度を低下させる原因になっていた。
【０００９】
本発明は上記問題点に鑑みてなされたもので、その目的は、信号伝達精度をさらに向上させることが可能な構成のベース電流補正回路を備えたカレントミラー回路を提供することである。
【００１０】
【課題を解決するための手段】
本発明に係る半導体集積回路によれば、電源電位ノードと信号入力ノードとの間に接続された第１のｐｎｐトランジスタと、電源電位ノードと信号出力ノードとの間に接続され、ベースが第１のｐｎｐトランジスタのベースと共通接続された第２のｐｎｐトランジスタと、コレクタが電源電位ノードに接続され、ベースが第２のｐｎｐトランジスタのコレクタに接続された第１のｎｐｎトランジスタと、コレクタが第１のｎｐｎトランジスタのエミッタに接続され、ベースが第１のｐｎｐトランジスタのコレクタに接続された第２のｎｐｎトランジスタと、コレクタが第１及び第２のｐｎｐトランジスタの共通接続されたベースに接続され、ベースが所定の電位ノードに接続され、エミッタが第２のｎｐｎトランジスタのエミッタと共通接続された第３のｎｐｎトランジスタと、第２及び第３のｎｐｎトランジスタの共通接続されたエミッタと接地共通電位ノードとの間に接続された定電流源とを備えたことを特徴とし、この構成により、カレントミラーを構成する第１及び第２のｐｎｐトランジスタのベース電流の影響が第２及び第３のｎｐｎトランジスタ並びに定電流源により構成されるベース電流補正回路で補正され、第２のｎｐｎトランジスタのベース電流の影響が第１のｎｐｎトランジスタにより構成されるベース電流補正回路で補正されるので、信号伝達精度の高いカレントミラー回路を提供することができる。
【００１１】
第１のｐｎｐトランジスタのコレクタと信号入力ノードとの間、第２のｐｎｐトランジスタと信号出力ノードとの間に、それぞれ第１，第２のダイオードを直列に挿入接続すると、より動作が安定で、信号伝達精度の高いカレントミラー回路を提供することができる。
【００１２】
即ち、所定の電位ノードの電位は、電源電位ノード及び信号出力ノードの各電位以下の電位であるものとすると、より動作が安定で、信号伝達精度の高いカレントミラー回路を提供することができる。
【００１３】
【発明の実施の形態】
以下、本発明に係る半導体集積回路の実施の形態について、図面を参照しながら説明する。
【００１４】
図１は、本発明の第１の実施の形態に係る半導体集積回路を示した回路図である。
【００１５】
図１に示した本発明の第１の実施の形態に係る半導体集積回路は、電源電位ノードＶＣＣと信号入力ノードＩｉｎとの間に接続されたｐｎｐトランジスタＱ１１と、電源電位ノードＶＣＣと信号出力ノードＩｏｕｔとの間に接続され、ベースがｐｎｐトランジスタＱ１１のベースと共通接続されたｐｎｐトランジスタＱ１２と、コレクタが電源電位ノードＶＣＣに接続され、ベースがｐｎｐトランジスタＱ１２のコレクタに接続されたｎｐｎトランジスタＱ１３と、コレクタがｎｐｎトランジスタＱ１３のエミッタに接続され、ベースがｐｎｐトランジスタＱ１１のコレクタに接続されたｎｐｎトランジスタＱ１４と、コレクタがｐｎｐトランジスタＱ１１及びＱ１２の共通接続されたベースに接続され、ベースが所定の電位ノードＶＡに接続され、エミッタがｎｐｎトランジスタＱ１４のエミッタと共通接続されたｎｐｎトランジスタＱ１５と、ｎｐｎトランジスタＱ１４及びＱ１５の共通接続されたエミッタと接地共通電位ノードとの間に接続された定電流源Ｉ１１とを備えている。また、図１の例では、電源電位ノードＶＣＣとｐｎｐトランジスタＱ１１のエミッタとの間、電源電位ノードＶＣＣとｐｎｐトランジスタＱ１２のエミッタとの間にそれぞれ抵抗Ｒ１１，Ｒ１２が挿入接続されている。ｐｎｐトランジスタＱ１１とｐｎｐトランジスタＱ１２とはカレントミラーを構成し、ｎｐｎトランジスタＱ１４，Ｑ１５及び定電流源Ｉ１１はｐｎｐトランジスタＱ１１及びＱ１２のベース電流補正回路を構成し、ｎｐｎトランジスタＱ１３はｎｐｎトランジスタＱ１４のベース電流補正回路を構成する。また、回路が正常に動作するためには、所定の電位ノードＶＡの電位ＶＡは、電源電位ノードＶＣＣ及び信号出力ノードＩｏｕｔの各電位以下の電位でなければならない。
【００１６】
本発明の第１の実施の形態に係る半導体集積回路の動作は、以下の通りである。ここで、トランジスタＱ１１，Ｑ１２，Ｑ１３，Ｑ１４のベース電流をそれぞれＩｂ１１，Ｉｂ１２，Ｉｂ１３，Ｉｂ１４とする。
【００１７】
信号入力ノードＩｉｎに入力信号Ｉｉｎが入力されるとトランジスタＱ１１にコレクタ電流が流れ、その一部がトランジスタＱ１４のベース電流となってトランジスタＱ１４が導通状態となりトランジスタＱ１３，Ｑ１４にコレクタ電流が流れる。トランジスタＱ１４のベース電流がＩｂ１４であるから、トランジスタＱ１１のコレクタ電流はＩｉｎ＋Ｉｂ１４となる。トランジスタＱ１３，Ｑ１４にコレクタ電流が流れるとトランジスタＱ１４，Ｑ１５のエミッタ電位が低下するので、トランジスタＱ１５が導通状態となりトランジスタＱ１５にエミッタ電流が流れる。トランジスタＱ１５のエミッタ電流は、トランジスタＱ１１，Ｑ１２のベース電流の和であるから、Ｉｂ１１＋Ｉｂ１２となる。従って、トランジスタＱ１３，Ｑ１４に流れるコレクタ電流はＩ１−（Ｉｂ１１＋Ｉｂ１２）である。
【００１８】
トランジスタＱ１５が導通状態となってエミッタ電流Ｉｂ１１＋Ｉｂ１２＝Ｉ１１が流れることによりトランジスタＱ１２にベース電流Ｉｂ１２が流れ、トランジスタＱ１２が導通状態となってトランジスタＱ１２にコレクタ電流が流れる。トランジスタＱ１２はトランジスタＱ１１とカレントミラー回路を構成するから、トランジスタＱ１２のコレクタ電流はＩｉｎ＋Ｉｂ１４である。
【００１９】
トランジスタＱ１３のベース電流はＩｂ１３であるので、出力信号ＩｏｕｔはＩｉｎ＋Ｉｂ１４−Ｉｂ１３となる。ここで、トランジスタＱ１３，Ｑ１４は直列接続されており、同一のコレクタ電流Ｉ１−（Ｉｂ１１＋Ｉｂ１２）が流れるので、トランジスタＱ１３のベース電流Ｉｂ１３とトランジスタＱ１４のベース電流Ｉｂ１４とは、トランジスタＱ１３，Ｑ１４の電流増幅率ｈｆｅの温度特性、素子特性ばらつきに依存して変化したとしても、常に等しいものとみなすことができる。従って、出力信号Ｉｏｕｔは常にＩｉｎに等しくなる。
【００２０】
以上のように、本発明の第１の実施の形態に係る半導体集積回路においては、カレントミラーを構成するｐｎｐトランジスタＱ１１及びＱ１２のベース電流の影響をｎｐｎトランジスタＱ１４，Ｑ１５及び定電流源Ｉ１１により構成されるベース電流補正回路で補正し、ｎｐｎトランジスタＱ１４のベース電流の影響をｎｐｎトランジスタＱ１３により構成されるベース電流補正回路で補正しているので、信号伝達精度の高いカレントミラー回路を提供することができる。
【００２１】
図２は、本発明の第２の実施の形態に係る半導体集積回路を示した回路図である。
【００２２】
図２に示した本発明の第２の実施の形態に係る半導体集積回路は、電源電位ノードＶＣＣと信号入力ノードＩｉｎとの間に順に直列接続されたｐｎｐトランジスタＱ２１及びダイオードＱ２６と、電源電位ノードＶＣＣと信号出力ノードＩｏｕｔとの間に順に直列接続されたｐｎｐトランジスタＱ２２及びダイオードＱ２７と、コレクタが電源電位ノードＶＣＣに接続され、ベースがｐｎｐトランジスタＱ２２のコレクタに接続されたｎｐｎトランジスタＱ２３と、コレクタがｎｐｎトランジスタＱ２３のエミッタに接続され、ベースがダイオードＱ２６のカソードに接続されたｎｐｎトランジスタＱ２４と、コレクタがｐｎｐトランジスタＱ２１のベース及びｐｎｐトランジスタＱ２２のベースに接続され、ベースが所定の電位ノードＶＡに接続され、エミッタがｎｐｎトランジスタＱ２４のエミッタと共通接続されたｎｐｎトランジスタＱ２５と、ｎｐｎトランジスタＱ２４及びＱ２５の共通接続されたエミッタと接地共通電位ノードとの間に接続された定電流源Ｉ２１とを備えている。また、図２の例では、電源電位ノードＶＣＣとｐｎｐトランジスタＱ２１のエミッタとの間、電源電位ノードＶＣＣとｐｎｐトランジスタＱ２２のエミッタとの間にそれぞれ抵抗Ｒ２１，Ｒ２２が挿入接続されている。ｐｎｐトランジスタＱ２１とｐｎｐトランジスタＱ２２とはカレントミラーを構成し、ｎｐｎトランジスタＱ２４，Ｑ２５及び定電流源Ｉ２１はｐｎｐトランジスタＱ２１及びＱ２２のベース電流補正回路を構成し、ｎｐｎトランジスタＱ２３はｎｐｎトランジスタＱ２４のベース電流補正回路を構成する。
【００２３】
上述のように、回路が安定して正常に動作するためには、所定の電位ノードＶＡの電位ＶＡは、電源電位ノードＶＣＣ及び信号出力ノードＩｏｕｔの各電位以下の電位でなければならない。即ち、電源電位ノードＶＣＣ及び信号出力ノードＩｏｕｔの各電位は、所定の電位ノードＶＡの電位ＶＡ以上の電位でなければならない。電源電位ノードＶＣＣの電位が所定の電位ノードＶＡの電位ＶＡより高くなるように、各電位を設定することは容易であるが、上述した本発明の第１の実施の形態に係る半導体集積回路の構成では、信号出力ノードＩｏｕｔの電位が常に所定の電位ノードＶＡの電位ＶＡ以上の電位となることは、必ずしも保証されていない。
【００２４】
そこで、本発明の第２の実施の形態に係る半導体集積回路においては、ｐｎｐトランジスタＱ２１のコレクタと信号入力ノードＩｉｎとの間、ｐｎｐトランジスタＱ２２と信号出力ノードＩｏｕｔとの間に、それぞれダイオードＱ２６，Ｑ２７を直列に挿入接続することとしたものである。ダイオードＱ２６，Ｑ２７としては、例えば、ベース・コレクタ間が接続されたｎｐｎトランジスタ又はｐｎｐトランジスタ等を用いることができる。
【００２５】
この構成において、信号出力ノードＩｏｕｔの不確定な電位をＶＡとして使用する場合、ｎｐｎトランジスタＱ２５のベース電位とｎｐｎトランジスタＱ２４のベース電位とは等しいので、信号入力ノードＩｉｎの電位はＶＡになる。従って、ダイオードＱ２６，Ｑ２７の順方向電圧をＶＦ（Ｑ２６），ＶＦ（Ｑ２７）とすると、トランジスタＱ２１のコレクタ電位は、ＶＡ（信号入力ノードＩｉｎの電位）＋ＶＦ（Ｑ２６）となり、トランジスタＱ２２のコレクタ電位は、ＶＡ（信号出力ノードＩｏｕｔの電位）＋ＶＦ（Ｑ２７）となる。ダイオードＱ２６，Ｑ２７が互いに同等の特性を有するものであれば流れる電流は等しいので、ダイオードＱ２６，Ｑ２７で発生する順方向電圧ＶＦも互いに等しくなる（ＶＦ＝ＶＦ（Ｑ２６）＝ＶＦ（Ｑ２７））。よって、トランジスタＱ２１のコレクタ電位＝トランジスタＱ２２のコレクタ電位＝ＶＡ＋ＶＦとなり、ｐｎｐトランジスタＱ２１のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ２１）とｐｎｐトランジスタＱ２２のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ２２）とはほぼ等しくなり、アーリー電圧の影響を低減できるので、本発明の第２の実施の形態に係る半導体集積回路によれば、より高精度のカレントミラー回路を提供することができる。
【００２６】
本発明の第２の実施の形態に係る半導体集積回路の基本的な動作については、上述した本発明の第１の実施の形態に係る半導体集積回路の動作と同様である。
図３は、本発明の第２の実施の形態に係る半導体集積回路の応用例を示した回路図である。
【００２７】
具体的には、本発明の第２の実施の形態に係る半導体集積回路を同期検波回路に使用した例であり、図３におけるｐｎｐトランジスタＱ３１，Ｑ３２，ｎｐｎトランジスタＱ３３，Ｑ３４，Ｑ３５，ダイオードＱ３６，Ｑ３７，定電流源Ｉ３１，抵抗Ｒ３１，Ｒ３２は、それぞれ、図２におけるｐｎｐトランジスタＱ２１，Ｑ２２，ｎｐｎトランジスタＱ２３，Ｑ２４，Ｑ２５，ダイオードＱ２６，Ｑ２７，定電流源Ｉ２１，抵抗Ｒ２１，Ｒ２２に対応している。
【００２８】
図３に示した同期検波回路は、エミッタが共通接続されたｎｐｎトランジスタＱ５１及びＱ５２と、ｎｐｎトランジスタＱ５１及びＱ５２の共通接続されたエミッタと接地共通電位ノードとの間に接続された定電流源Ｉ３２と、エミッタが共通接続されたｎｐｎトランジスタＱ５３及びＱ５４と、ｎｐｎトランジスタＱ５３及びＱ５４の共通接続されたエミッタと接地共通電位ノードとの間に接続された定電流源Ｉ３３と、正相入力が所定の電位ノードＶＡに接続され、逆相入力が抵抗Ｒ５１を介してダイオードＱ３７のカソードに接続され、抵抗Ｒ５２を介した負帰還回路を有する増幅器ＯＰ−ＡＭＰと、ｐｎｐトランジスタＱ３１，Ｑ３２，ｎｐｎトランジスタＱ３３，Ｑ３４，Ｑ３５，ダイオードＱ３６，Ｑ３７，定電流源Ｉ３１及び抵抗Ｒ３１，Ｒ３２により構成される本発明の第２の実施の形態に係る半導体集積回路とを備え、ｎｐｎトランジスタＱ５１及びＱ５３のコレクタがダイオードＱ３６のカソードに接続され、ｎｐｎトランジスタＱ５２及びＱ５４のコレクタがダイオードＱ３７のカソードに接続されたものであり、ｎｐｎトランジスタＱ５１及びＱ５４のベースに第１の入力信号Ｓ１が入力され、ｎｐｎトランジスタＱ５２及びＱ５３のベースに第２の入力信号Ｓ２が入力され、増幅器ＯＰ−ＡＭＰの出力ＯＵＴから出力信号が出力される。
【００２９】
図３に示した同期検波回路においても、図２に示した本発明の第２の実施の形態に係る半導体集積回路と同様に、信号入力ノード（Ｉｉｎ）であるダイオードＱ３６のカソードの電位はＶＡになり、また、増幅器ＯＰ−ＡＭＰの正相入力の電位と逆相入力の電位とは等しいから信号出力ノードＩｏｕｔの電位もＶＡとなる。
【００３０】
第１の入力信号Ｓ１と第２の入力信号Ｓ２とが、大きさ、位相が同一で、波形が互いに反転の関係にある信号である場合において、電流源Ｉ３２，Ｉ３３の電流Ｉ３２，Ｉ３３が互いに等しい電流であるときは、増幅器ＯＰ−ＡＭＰの出力ＯＵＴは０となり、電流Ｉ３２，Ｉ３３が互いに異なる電流であるときは、その差に応じた信号が増幅器ＯＰ−ＡＭＰにより増幅されて出力ＯＵＴから出力される。
【００３１】
図３に示した同期検波回路は、本発明の第２の実施の形態に係る半導体集積回路を使用しているので、高精度な差動増幅による同期検波を行うことができる。
【００３２】
【発明の効果】
本発明に係る半導体集積回路によれば、電源電位ノードと信号入力ノードとの間に接続された第１のｐｎｐトランジスタと、電源電位ノードと信号出力ノードとの間に接続され、ベースが第１のｐｎｐトランジスタのベースと共通接続された第２のｐｎｐトランジスタと、コレクタが電源電位ノードに接続され、ベースが第２のｐｎｐトランジスタのコレクタに接続された第１のｎｐｎトランジスタと、コレクタが第１のｎｐｎトランジスタのエミッタに接続され、ベースが第１のｐｎｐトランジスタのコレクタに接続された第２のｎｐｎトランジスタと、コレクタが第１及び第２のｐｎｐトランジスタの共通接続されたベースに接続され、ベースが所定の電位ノードに接続され、エミッタが第２のｎｐｎトランジスタのエミッタと共通接続された第３のｎｐｎトランジスタと、第２及び第３のｎｐｎトランジスタの共通接続されたエミッタと接地共通電位ノードとの間に接続された定電流源とを備えたので、カレントミラーを構成する第１及び第２のｐｎｐトランジスタのベース電流の影響が第２及び第３のｎｐｎトランジスタ並びに定電流源により構成されるベース電流補正回路で補正され、第２のｎｐｎトランジスタのベース電流の影響が第１のｎｐｎトランジスタにより構成されるベース電流補正回路で補正され、信号伝達精度の高いカレントミラー回路を提供することができる。
【００３３】
また、第１のｐｎｐトランジスタのコレクタと信号入力ノードとの間、第２のｐｎｐトランジスタと信号出力ノードとの間に、それぞれ第１，第２のダイオードを直列に挿入接続すると、より動作が安定で、信号伝達精度の高いカレントミラー回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体集積回路を示した回路図。
【図２】本発明の第２の実施の形態に係る半導体集積回路を示した回路図。
【図３】本発明の第２の実施の形態に係る半導体集積回路の応用例を示した回路図。
【図４】従来のカレントミラー回路の回路図。
【符号の説明】
Ｑ１１，Ｑ１２，Ｑ２１，Ｑ２２，Ｑ３１，Ｑ３２，Ｑ４１，Ｑ４２，Ｑ４３ｐｎｐトランジスタ
Ｑ１３，Ｑ１４，Ｑ１５，Ｑ２３，Ｑ２４，Ｑ２５，Ｑ３３，Ｑ３４，Ｑ３５，Ｑ５１，Ｑ５２，Ｑ５３，Ｑ５４ｎｐｎトランジスタ
Ｉ１１，Ｉ２１，Ｉ３１，Ｉ３２，Ｉ３３電流源
Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２，Ｒ３１，Ｒ３２，Ｒ４１，Ｒ４２抵抗
Ｑ２６，Ｑ２７，Ｑ３６，Ｑ３７ダイオード
Ｉｉｎ信号入力ノード
Ｉｏｕｔ信号出力ノード
ＶＣＣ電源電位ノード
ＶＡ所定の電位ノードＶＡ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor integrated circuit, and more particularly, to a current mirror circuit having a base current correction circuit.
[0002]
[Prior art]
FIG. 4 is a circuit diagram of a conventional current mirror circuit.
[0003]
The conventional current mirror circuit shown in FIG. 4 includes a pnp transistor Q41 connected between a power supply potential node VCC and a signal input node Iin, a pnp transistor Q41 connected between the power supply potential node VCC and a signal output node Iout, and a base. Are connected between the base of the pnp transistor Q41 and the base of the pnp transistor Q41, the base of the pnp transistor Q42 and the ground common potential node, and the base is connected to the collector of the pnp transistor Q41. a pnp transistor Q43. In the example of FIG. 4, resistors R41 and R42 are inserted and connected between the power supply potential node VCC and the emitter of the pnp transistor Q41, and between the power supply potential node VCC and the emitter of the pnp transistor Q42. The pnp transistor Q41 and the pnp transistor Q42 form a current mirror, and the pnp transistor Q43 forms a base current correction circuit for the pnp transistors Q41 and Q42.
[0004]
When an input signal Iin is input to the signal input node Iin of the conventional current mirror circuit, a collector current flows through the transistor Q41, and a part of the current flows as a base current of the transistor Q43, so that the transistor Q43 is turned on and the collector is connected to the transistor Q42. Since a current flows, a collector current equivalent to the collector current of the transistor Q41 also flows through the transistor Q42 that forms a current mirror with the transistor Q41. That is, assuming that the base current of the transistor Q43 is Ib, the collector currents of the transistors Q41 and Q42 are both Iin-Ib.
[0005]
In the case where the transistor Q43 as the base current correction circuit is not provided and the current mirror circuit is connected between the base and the collector of the transistor Q41, the collector current of the transistor Q41 is reduced by the base current of the transistors Q41 and Q42. However, there is a problem that the accuracy of the current mirror circuit is reduced.
[0006]
On the other hand, in the conventional current mirror circuit shown in FIG. 4, when the transistor Q43 is turned on, a base current flows through the transistors Q41 and Q42. Therefore, assuming that the base currents of the transistors Q41 and Q42 are Ib (Q41) and Ib (Q42) and the current amplification factors of the transistors Q41, Q42 and Q43 are hfe, the base current of the transistor Q43 is Ib = ｛Ib (Q41) + Ib ( Q42)｝ / hfe, and the collector current of transistor Q41 decreases by the amount of base current Ib of transistor Q43. That is, although the collector currents of the transistors Q41 and Q42 both become Iin-Ib and decrease by the base current Ib of the transistor Q43, the influence of the base currents of the transistors Q41 and Q42 on the collector currents of the transistors Q41 and Q42 is corrected. Thus, the accuracy of the current mirror circuit can be improved.
[0007]
[Problems to be solved by the invention]
However, in the conventional current mirror circuit of FIG. 4 described above, although the collector currents of the transistors Q41 and Q42 are substantially equal, the output signal Iout with respect to the input signal Iin is Iin-Ib, and the base current Ib of the transistor Q43 is equal to the input signal. There is a problem that the offset current becomes an offset current with respect to Iin, and signal transmission accuracy as a current mirror circuit is reduced.
[0008]
Further, the fact that the base current Ib of the transistor Q43, which is the offset current, changes depending on the temperature characteristics of the current amplification factor hfe of the transistors Q41, Q42, and Q43 and the variation of the device characteristics, also indicates the signal transmission accuracy as a current mirror circuit. Was causing the decline.
[0009]
The present invention has been made in view of the above problems, and an object of the present invention is to provide a current mirror circuit including a base current correction circuit having a configuration capable of further improving signal transmission accuracy.
[0010]
[Means for Solving the Problems]
According to the semiconductor integrated circuit of the present invention, the first pnp transistor connected between the power supply potential node and the signal input node, the first pnp transistor connected between the power supply potential node and the signal output node, and the base connected to the first pnp transistor. A second pnp transistor commonly connected to the base of the pnp transistor, a first npn transistor having a collector connected to the power supply potential node, a base connected to the collector of the second pnp transistor, and a collector connected to the first pnp transistor. A second npn transistor having a base connected to the collector of the first pnp transistor, a collector connected to a commonly connected base of the first and second pnp transistors, and a base connected to the base of the first pnp transistor. Is connected to a predetermined potential node, and the emitter is commonly connected to the emitter of the second npn transistor. And a constant current source connected between the commonly connected emitters of the second and third npn transistors and the ground common potential node. The effect of the base current of the first and second pnp transistors forming the current mirror is corrected by the base current correction circuit including the second and third npn transistors and the constant current source, and the second npn transistor Since the influence of the base current is corrected by the base current correction circuit including the first npn transistor, a current mirror circuit with high signal transmission accuracy can be provided.
[0011]
When the first and second diodes are inserted and connected in series between the collector of the first pnp transistor and the signal input node and between the second pnp transistor and the signal output node, the operation becomes more stable, A current mirror circuit with high signal transmission accuracy can be provided.
[0012]
That is, when the potential of the predetermined potential node is lower than the potentials of the power supply potential node and the signal output node, a current mirror circuit with more stable operation and high signal transmission accuracy can be provided.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of a semiconductor integrated circuit according to the present invention will be described with reference to the drawings.
[0014]
FIG. 1 is a circuit diagram showing a semiconductor integrated circuit according to the first embodiment of the present invention.
[0015]
The semiconductor integrated circuit according to the first embodiment of the present invention shown in FIG. 1 includes a pnp transistor Q11 connected between a power supply potential node VCC and a signal input node Iin, a power supply potential node VCC and a signal output node. Pnp transistor Q12 having a base connected in common with the base of pnp transistor Q11, an npn transistor Q13 having a collector connected to power supply potential node VCC, and a base connected to the collector of pnp transistor Q12. , The collector is connected to the emitter of the npn transistor Q13, the base is connected to the collector of the pnp transistor Q11, the collector is connected to the commonly connected base of the pnp transistors Q11 and Q12, and the base is at a predetermined potential. Connect to node VA An npn transistor Q15 having an emitter commonly connected to the emitter of npn transistor Q14, and a constant current source I11 connected between the commonly connected emitters of npn transistors Q14 and Q15 and a ground common potential node. I have. In the example of FIG. 1, resistors R11 and R12 are inserted and connected between the power supply potential node VCC and the emitter of the pnp transistor Q11 and between the power supply potential node VCC and the emitter of the pnp transistor Q12, respectively. The pnp transistor Q11 and the pnp transistor Q12 form a current mirror, the npn transistors Q14 and Q15 and the constant current source I11 form a base current correction circuit for the pnp transistors Q11 and Q12, and the npn transistor Q13 forms a base current for the npn transistor Q14. Construct a correction circuit. Further, in order for the circuit to operate normally, the potential VA of the predetermined potential node VA must be lower than each potential of the power supply potential node VCC and the signal output node Iout.
[0016]
The operation of the semiconductor integrated circuit according to the first embodiment of the present invention is as follows. Here, the base currents of the transistors Q11, Q12, Q13, and Q14 are Ib11, Ib12, Ib13, and Ib14, respectively.
[0017]
When the input signal Iin is input to the signal input node Iin, a collector current flows through the transistor Q11, a part of which becomes the base current of the transistor Q14, and the transistor Q14 becomes conductive, so that the collector current flows through the transistors Q13 and Q14. Since the base current of the transistor Q14 is Ib14, the collector current of the transistor Q11 is Iin + Ib14. When the collector current flows through the transistors Q13 and Q14, the emitter potential of the transistors Q14 and Q15 decreases, so that the transistor Q15 is turned on and the emitter current flows through the transistor Q15. The emitter current of the transistor Q15 is Ib11 + Ib12 because it is the sum of the base currents of the transistors Q11 and Q12. Therefore, the collector current flowing through the transistors Q13 and Q14 is I1- (Ib11 + Ib12).
[0018]
Transistor Q15 is turned on to allow emitter current Ib11 + Ib12 = I11 to flow, so that base current Ib12 flows to transistor Q12, transistor Q12 is turned on, and a collector current flows to transistor Q12. Since the transistor Q12 forms a current mirror circuit with the transistor Q11, the collector current of the transistor Q12 is Iin + Ib14.
[0019]
Since the base current of the transistor Q13 is Ib13, the output signal Iout is Iin + Ib14-Ib13. Here, the transistors Q13 and Q14 are connected in series, and the same collector current I1- (Ib11 + Ib12) flows. Therefore, the base current Ib13 of the transistor Q13 and the base current Ib14 of the transistor Q14 are equal to the current amplification of the transistors Q13 and Q14. Even if the rate hfe changes depending on the temperature characteristic and the element characteristic variation, it can always be regarded as equal. Therefore, the output signal Iout is always equal to Iin.
[0020]
As described above, in the semiconductor integrated circuit according to the first embodiment of the present invention, the influence of the base current of the pnp transistors Q11 and Q12 forming the current mirror is configured by the npn transistors Q14 and Q15 and the constant current source I11. Since the base current correction circuit compensates for the influence of the base current of the npn transistor Q14 and the base current correction circuit constituted by the npn transistor Q13, it is possible to provide a current mirror circuit with high signal transmission accuracy. it can.
[0021]
FIG. 2 is a circuit diagram showing a semiconductor integrated circuit according to a second embodiment of the present invention.
[0022]
The semiconductor integrated circuit according to the second embodiment of the present invention shown in FIG. 2 includes a pnp transistor Q21 and a diode Q26, which are sequentially connected in series between a power supply potential node VCC and a signal input node Iin; A pnp transistor Q22 and a diode Q27 connected in series between VCC and a signal output node Iout; an npn transistor Q23 having a collector connected to the power supply potential node VCC and a base connected to the collector of the pnp transistor Q22; Are connected to the emitter of npn transistor Q23, the base is connected to the cathode of diode Q26, npn transistor Q24, the collector is connected to the base of pnp transistor Q21 and the base of pnp transistor Q22, and the base is a predetermined potential node VA. An npn transistor Q25 connected to the emitter of the npn transistor Q24, and a constant current source I21 connected between the commonly connected emitters of the npn transistors Q24 and Q25 and the ground common potential node. ing. In the example of FIG. 2, resistors R21 and R22 are inserted and connected between the power supply potential node VCC and the emitter of the pnp transistor Q21 and between the power supply potential node VCC and the emitter of the pnp transistor Q22, respectively. The pnp transistor Q21 and the pnp transistor Q22 form a current mirror, the npn transistors Q24, Q25 and the constant current source I21 form a base current correction circuit for the pnp transistors Q21 and Q22, and the npn transistor Q23 is a base current for the npn transistor Q24. Construct a correction circuit.
[0023]
As described above, in order for the circuit to operate stably and normally, the potential VA of the predetermined potential node VA must be lower than each potential of the power supply potential node VCC and the signal output node Iout. That is, the respective potentials of the power supply potential node VCC and the signal output node Iout must be higher than the potential VA of the predetermined potential node VA. Although it is easy to set each potential so that the potential of the power supply potential node VCC becomes higher than the potential VA of the predetermined potential node VA, the semiconductor integrated circuit according to the first embodiment of the present invention described above In the configuration, it is not always guaranteed that the potential of the signal output node Iout always becomes equal to or higher than the potential VA of the predetermined potential node VA.
[0024]
Therefore, in the semiconductor integrated circuit according to the second embodiment of the present invention, the diodes Q26 and Q26 are provided between the collector of the pnp transistor Q21 and the signal input node Iin and between the pnp transistor Q22 and the signal output node Iout, respectively. Q27 is inserted and connected in series. As the diodes Q26 and Q27, for example, an npn transistor or a pnp transistor having a base-collector connection can be used.
[0025]
In this configuration, when the uncertain potential of the signal output node Iout is used as VA, the base potential of the npn transistor Q25 and the base potential of the npn transistor Q24 are equal, so that the potential of the signal input node Iin is VA. Therefore, assuming that the forward voltages of the diodes Q26 and Q27 are VF (Q26) and VF (Q27), the collector potential of the transistor Q21 becomes VA (the potential of the signal input node Iin) + VF (Q26), and the collector potential of the transistor Q22. Becomes VA (the potential of the signal output node Iout) + VF (Q27). If the diodes Q26 and Q27 have the same characteristics, the flowing currents are equal, so that the forward voltages VF generated in the diodes Q26 and Q27 are also equal to each other (VF = VF (Q26) = VF (Q27)). Therefore, the collector potential of the transistor Q21 = the collector potential of the transistor Q22 = VA + VF, and the collector-emitter voltage VCE (Q21) of the pnp transistor Q21 and the collector-emitter voltage VCE (Q22) of the pnp transistor Q22 are substantially equal. Since the influence of the early voltage can be reduced, the semiconductor integrated circuit according to the second embodiment of the present invention can provide a more accurate current mirror circuit.
[0026]
The basic operation of the semiconductor integrated circuit according to the second embodiment of the present invention is the same as the operation of the semiconductor integrated circuit according to the above-described first embodiment of the present invention.
FIG. 3 is a circuit diagram showing an application example of the semiconductor integrated circuit according to the second embodiment of the present invention.
[0027]
Specifically, this is an example in which the semiconductor integrated circuit according to the second embodiment of the present invention is used for a synchronous detection circuit, and pnp transistors Q31, Q32, npn transistors Q33, Q34, Q35, diode Q36, Q37, constant current source I31, resistors R31, R32 correspond to pnp transistors Q21, Q22, npn transistors Q23, Q24, Q25, diodes Q26, Q27, constant current source I21, resistors R21, R22 in FIG. 2, respectively. I have.
[0028]
The synchronous detection circuit shown in FIG. 3 includes npn transistors Q51 and Q52 whose emitters are commonly connected, and a constant current source I32 connected between the commonly connected emitters of the npn transistors Q51 and Q52 and the ground common potential node. Npn transistors Q53 and Q54 whose emitters are commonly connected; a constant current source I33 connected between the commonly connected emitters of npn transistors Q53 and Q54 and the ground common potential node; An amplifier OP-AMP connected to the potential node VA, having a negative-phase input connected to the cathode of a diode Q37 via a resistor R51, and having a negative feedback circuit via a resistor R52, and pnp transistors Q31, Q32, an npn transistor Q33, Q34, Q35, diodes Q36, Q37, constant current source I31 and A semiconductor integrated circuit according to a second embodiment of the present invention constituted by anti-R31 and R32, the collectors of npn transistors Q51 and Q53 are connected to the cathode of diode Q36, and the collectors of npn transistors Q52 and Q54 are The first input signal S1 is input to the bases of the npn transistors Q51 and Q54, the second input signal S2 is input to the bases of the npn transistors Q52 and Q53, and the amplifier OP An output signal is output from the output OUT of the AMP.
[0029]
In the synchronous detection circuit shown in FIG. 3, as in the semiconductor integrated circuit according to the second embodiment of the present invention shown in FIG. 2, the potential of the cathode of the diode Q36 which is the signal input node (Iin) is VA. Further, since the potential of the positive phase input and the potential of the negative phase input of the amplifier OP-AMP are equal, the potential of the signal output node Iout also becomes VA.
[0030]
When the first input signal S1 and the second input signal S2 are signals having the same magnitude and the same phase and having waveforms that are inverted from each other, the currents I32 and I33 of the current sources I32 and I33 are mutually different. When the currents are equal, the output OUT of the amplifier OP-AMP becomes 0. When the currents I32 and I33 are different from each other, a signal corresponding to the difference is amplified by the amplifier OP-AMP and output from the output OUT. Is done.
[0031]
Since the synchronous detection circuit shown in FIG. 3 uses the semiconductor integrated circuit according to the second embodiment of the present invention, synchronous detection by highly accurate differential amplification can be performed.
[0032]
【The invention's effect】
According to the semiconductor integrated circuit of the present invention, the first pnp transistor connected between the power supply potential node and the signal input node, the first pnp transistor connected between the power supply potential node and the signal output node, and the base connected to the first pnp transistor. A second pnp transistor commonly connected to the base of the pnp transistor, a first npn transistor having a collector connected to the power supply potential node, a base connected to the collector of the second pnp transistor, and a collector connected to the first pnp transistor. A second npn transistor having a base connected to the collector of the first pnp transistor, a collector connected to a commonly connected base of the first and second pnp transistors, and a base connected to the base of the first pnp transistor. Is connected to a predetermined potential node, and the emitter is commonly connected to the emitter of the second npn transistor. And a constant current source connected between the commonly connected emitters of the second and third npn transistors and the ground common potential node. The influence of the base current of the first and second pnp transistors is corrected by a base current correction circuit including the second and third npn transistors and a constant current source, and the influence of the base current of the second npn transistor is changed to the first. And a current mirror circuit with high signal transmission accuracy can be provided.
[0033]
Further, when the first and second diodes are inserted and connected in series between the collector of the first pnp transistor and the signal input node and between the second pnp transistor and the signal output node, the operation is more stable. Thus, a current mirror circuit with high signal transmission accuracy can be provided.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a semiconductor integrated circuit according to a first embodiment of the present invention.
FIG. 2 is a circuit diagram showing a semiconductor integrated circuit according to a second embodiment of the present invention.
FIG. 3 is a circuit diagram showing an application example of a semiconductor integrated circuit according to a second embodiment of the present invention.
FIG. 4 is a circuit diagram of a conventional current mirror circuit.
[Explanation of symbols]
Q11, Q12, Q21, Q22, Q31, Q32, Q41, Q42, Q43 PNP transistors Q13, Q14, Q15, Q23, Q24, Q25, Q33, Q34, Q35, Q51, Q52, Q53, Q54 npn transistors I11, I21, I31, I32, I33 Current sources R11, R12, R21, R22, R31, R32, R41, R42 Resistors Q26, Q27, Q36, Q37 Diode Iin Signal input node Iout Signal output node VCC Power supply potential node VA Predetermined potential node VA

Claims

A first pnp transistor connected between a power supply potential node and a signal input node;
A second pnp transistor connected between the power supply potential node and the signal output node and having a base commonly connected to a base of the first pnp transistor;
A first npn transistor having a collector connected to the power supply potential node and a base connected to the collector of the second pnp transistor;
A second npn transistor having a collector connected to the emitter of the first npn transistor and a base connected to the collector of the first pnp transistor;
A third npn having a collector connected to a commonly connected base of the first and second pnp transistors, a base connected to a predetermined potential node, and an emitter commonly connected to an emitter of the second npn transistor; Transistors and
A constant current source connected between a commonly connected emitter of the second and third npn transistors and a ground common potential node;
A semiconductor integrated circuit comprising:

A first pnp transistor and a first diode sequentially connected in series between a power supply potential node and a signal input node;
A second pnp transistor and a second diode sequentially connected in series between the power supply potential node and the signal output node;
A first npn transistor having a collector connected to the power supply potential node and a base connected to the collector of the second pnp transistor;
A second npn transistor having a collector connected to the emitter of the first npn transistor and a base connected to the cathode of the first diode;
A third collector having a collector connected to a base of the first pnp transistor and a base of the second pnp transistor, a base connected to a predetermined potential node, and an emitter commonly connected to an emitter of the second npn transistor; An npn transistor;
A constant current source connected between a commonly connected emitter of the second and third npn transistors and a ground common potential node;
A semiconductor integrated circuit comprising:

A first pnp transistor, a first diode, a first npn transistor, and a first constant current source, which are sequentially connected in series between a power supply potential node and a ground potential node;
A second pnp transistor, a second diode, a second npn transistor, and a second constant current source which are sequentially connected in series between the power supply potential node and the ground potential node;
A third npn transistor having a collector connected to the power supply potential node and a base connected to the collector of the second pnp transistor;
A fourth npn transistor having a collector connected to the emitter of the third npn transistor and a base connected to the cathode of the first diode;
A fifth collector having a collector connected to a base of the first pnp transistor and a base of the second pnp transistor, a base connected to a predetermined potential node, and an emitter commonly connected to an emitter of the fourth npn transistor; An npn transistor;
A third constant current source connected between a commonly connected emitter of the fourth and fifth npn transistors and a ground common potential node;
A sixth npn transistor having a collector connected to the cathode of the second diode and having an emitter commonly connected to the emitter of the first npn transistor;
A seventh npn transistor having a collector connected to the cathode of the first diode and an emitter commonly connected to the emitter of the second npn transistor;
An amplifier having a positive-phase input connected to the predetermined potential node, a negative-phase input connected to the cathode of the second diode via a first resistor, and having a negative feedback circuit via a second resistor. Prepare,
The base of the first npn transistor and the base of the second npn transistor are connected to a first signal input node, and the base of the sixth npn transistor and the base of the seventh npn transistor are connected to a second signal. A semiconductor integrated circuit connected to an input node, and an output of the amplifier is connected to a signal output node.

4. The semiconductor integrated circuit according to claim 1, wherein the potential of the predetermined potential node is lower than each potential of a power supply potential node and a potential of a signal output node. 5.