JP3719921B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3719921B2 JP3719921B2 JP2000300435A JP2000300435A JP3719921B2 JP 3719921 B2 JP3719921 B2 JP 3719921B2 JP 2000300435 A JP2000300435 A JP 2000300435A JP 2000300435 A JP2000300435 A JP 2000300435A JP 3719921 B2 JP3719921 B2 JP 3719921B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- semiconductor
- support plate
- semiconductor device
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7412—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
- H10P72/7414—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support the auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support the auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関するもので、特に薄型のパッケージに実装される半導体装置及びその製造方法に適用されるものである。
【０００２】
【従来の技術】
従来、半導体チップを薄くする技術としては、ダイヤモンド粉末を樹脂中に分散させた砥石を使って、半導体ウェハの裏面を研削するＢＳＧ（バックサイドグラインディング）技術が用いられてきた。しかしながら、この技術では、半導体ウェハの裏面に多数の傷が入るため、得られた半導体チップの抗折強度が著しく低下してしまうという問題があった。
【０００３】
そこで、半導体ウェハの裏面を化学的にエッチングして傷を減らすことにより、抗折強度を確保する技術が開発された。しかし、この手法を用いても、半導体チップを１００μｍ以下の厚さにしようとすると、エッチング後の半導体ウェハが反り返って割れてしまうという問題があった。
【０００４】
このような問題を解決するために、裏面研削の前に予め半導体チップの外形に合わせて溝を形成し、この溝が露出する厚さまで裏面研削することにより、薄厚化と個片化を同時に実現する技術が、例えば特開平１１−４０５２０号に提案されている。
【０００５】
図７（ａ）〜（ｅ）はそれぞれ、上記特開平１１−４０５２０号に開示されている半導体装置の製造方法について説明するための工程概略図である。（ａ）図はダイシング工程、（ｂ）図は保持テープ貼り替え工程、（ｃ）図はＢＳＧ工程、（ｄ）図は保持テープ貼り替え工程、及び（ｅ）図はピックアップ（Pick up）工程を示している。
【０００６】
すなわち、まず、半導体素子の形成が終了したウェハ１の回路形成面の裏面に保持テープ３を貼り付けた後、半導体チップの外形に合わせたダイシング溝２を形成する。このダイシング溝２は、ウェハ１の厚さ未満で、且つ最終半導体チップの厚さ以上の深さとする。次に、半導体ウェハ１の保持テープ３を回路形成面の裏面から回路形成面（保持テープ４）に貼り替えて、ＢＳＧによる半導体ウェハ１の裏面研削を行う。その後、保持テープ４を半導体回路形成面から裏面側（保持テープ６）に貼り替え、ピックアップニードル１６を用いて、半導体チップ１５を保持テープ６からピックアップする。
【０００７】
この技術を用いれば、ウェハ１が薄厚化された際には、既に個片の素子（半導体チップ１５）になっているため、その反りによるクラックの発生が顕著に低減され、１００μｍ以下の半導体チップを高い歩留まりで製造することが可能になる。
【０００８】
しかしながら、従来技術に比べて改善されているとはいえ、１００μｍ以下に薄厚化された半導体チップは、必ずしも充分な強度を持っているわけではなく、反りも大きいため、その後の工程でのダメージによる歩留まり低下を回避するためには、熟練した技術者による極めて高度な作業を行わなければならなかった。
【０００９】
【発明が解決しようとする課題】
上記のように従来の半導体装置及びその製造方法は、薄厚化すると半導体チップの抗折強度が低下したり、半導体ウェハの反りにより割れるという問題があった。
【００１０】
また、特開平１１−４０５２０号には、上記問題を回避でき、薄厚化と個片化を同時に実現する技術が開示されているが、熟練した技術者による極めて高度な作業が必要であった。
【００１１】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、薄厚化された半導体チップの反りを低減でき、且つその後の工程でのダメージに耐えるに充分な強度の半導体装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
この発明の請求項１に記載した半導体装置は、配線基板と、上記配線基板に半導体素子の回路形成面を対向させて接着された半導体チップと、上記配線基板と上記半導体チップとの間に設けられ、上記配線基板と上記半導体チップとを電気的に接続する内部接続端子と、上記配線基板と上記半導体チップとの間に、上記内部接続端子の周囲を取り囲むように設けられた絶縁樹脂層と、少なくとも上記配線基板の上記半導体チップ搭載面に設けられた補強部材と、上記補強部材上に設けられた支持板とを具備し、前記補強部材は、前記半導体チップにおける回路形成面の裏面上に形成され、前記支持板の補強部材と対向する面のうち、少なくとも半導体チップの配置される領域の表面に設けられた不活性膜を更に具備する。
また、この発明の請求項２に記載した半導体装置は、配線基板と、上記配線基板に半導体素子の回路形成面を対向させて接着された半導体チップと、上記配線基板と上記半導体チップとの間に設けられ、上記配線基板と上記半導体チップとを電気的に接続する内部接続端子と、上記配線基板と上記半導体チップとの間に、上記内部接続端子の周囲を取り囲むように設けられた絶縁樹脂層と、少なくとも上記配線基板の上記半導体チップ搭載面に設けられた補強部材と、上記補強部材上に設けられた支持板とを具備し、前記補強部材は、前記半導体チップにおける回路形成面の裏面上に形成され、前記支持板の補強部材と対向する面のうち、少なくとも半導体チップの配置される領域の表面に設けられた弱接着層を更に具備する。
【００１３】
請求項３に記載したように、請求項１または２に記載の半導体装置において、前記補強部材は、熱可塑性樹脂を主成分とする。
【００１４】
請求項４に記載したように、請求項１乃至３いずれか１つの項に記載の半導体装置において、前記補強部材は、前記半導体チップにおける回路形成面の裏面上に形成され、この半導体チップの裏面と前記支持板との間の前記補強部材の厚さは、５０μｍ以下である。
【００１５】
請求項５に記載したように、請求項１乃至４いずれか１つの項に記載の半導体装置において、前記支持板は、１００℃以下の温度で溶融しない物質からなる。
【００１６】
請求項６に記載したように、請求項１乃至５いずれか１つの項に記載の半導体装置において、前記支持板は、金属、セラミック、ガラス、熱硬化樹脂、エンジニアリングプラスチックのうちのいずれか、あるいはその複合体である。
【００１８】
請求項７に記載したように、請求項１に記載の半導体装置において、前記不活性膜は、４フッ化エチレン重合体、シリコーン樹脂、金、白金、ニッケルのうちのいずれかである。
【００２０】
請求項８に記載したように、請求項２に記載の半導体装置において、前記弱接着層は、液状の界面活性剤を塗布した層である。
【００２１】
請求項９に記載したように、請求項２に記載の半導体装置において、前記弱接着層は、脆弱な酸化膜である。
【００２２】
請求項１０に記載したように、請求項９に記載の半導体装置において、前記支持板は銅であり、前記脆弱な酸化膜は、銅の酸化膜である。
【００２３】
請求項１１に記載したように、請求項１乃至１０いずれか１つの項に記載の記載の半導体装置において、前記補強部材と前記支持板は、前記半導体チップ搭載領域で１００℃以下の温度で溶融しない物質層を介在して接し、前記半導体チップの外周で直接接触している。
【００２４】
請求項１２に記載したように、請求項１乃至１１いずれか１つの項に記載の半導体装置において、前記支持板は、当該半導体装置の実装先で取り外されることを特徴とする。
【００２７】
また、この発明の請求項１３に記載した半導体装置の製造方法は、半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、上記半導体チップの裏面に、加熱により溶融する樹脂を主成分とする補強樹脂層を形成する工程と、上記半導体チップを配線基板にフリップチップ接続で実装する工程と、上記半導体チップの裏面に接着された補強樹脂層を高温加圧して、半導体チップの外周に流し出す工程とを具備する。
【００２８】
請求項１４に記載したように、請求項１３に記載の半導体装置の製造方法において、前記半導体チップ裏面の補強樹脂層を高温加圧する工程において、当該補強樹脂層が軟化して半導体チップの外周に流れ出すとともに、流れ広がった樹脂が前記配線基板上に補強部材を形成する。
【００２９】
更に、この発明の請求項１５に記載した半導体装置の製造方法は、半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、上記半導体チップの裏面に、１００℃以下の温度で溶融しない支持板を、加熱により溶融する樹脂を主成分とする接着樹脂層を介して接着する工程と、上記半導体チップを配線基板にフリップチップ接続で実装する工程と、上記支持板を高温加圧して、上記接着樹脂層を半導体チップの外周に流し出す工程とを具備する。
【００３０】
また、この発明の請求項１６に記載した半導体装置の製造方法は、半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、上記半導体チップの裏面に、加熱により溶融する樹脂を主成分とする補強樹脂層を接着する工程と、上記半導体チップを配線基板にフリップチップ接続で実装する工程と、上記半導体チップの裏面に接着された補強樹脂層の上に、１００℃以下の温度で溶融しない支持板を配置し、高温加圧して当該補強樹脂層を半導体チップの外周に流し出すとともに、流れ広がった樹脂で当該配線基板と支持板との間を固定する工程とを具備する。
【００３１】
請求項１７に記載したように、請求項１５または１６に記載の半導体装置の製造方法において、前記支持板は、当該半導体装置の実装先で取り外される。
【００３２】
更にまた、この発明の請求項１８に記載した半導体装置の製造方法は、半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、上記半導体チップの裏面に、１００℃以下の温度で溶融しない第１の支持板を、加熱により溶融する樹脂を主成分とする接着樹脂層を介して接着する工程と、上記半導体チップを配線基板にフリップチップ接続で実装する工程と、上記半導体チップの裏面に１００℃以下の温度で溶融しない第２の支持板を配置するとともに、高温加圧して当該半導体チップ裏面の接着樹脂層を半導体チップの外周に流し出すとともに、流れ広がった樹脂で当該配線基板と第２の支持板との間を固定する工程とを具備する。
【００３３】
請求項１９に記載したように、請求項１８に記載の半導体装置の製造方法において、前記第２の支持板は、当該半導体装置の実装先で取り外される。
【００３４】
この発明による半導体装置及びその製造方法によれば、下記（１）〜（３）のような効果が得られる。
【００３５】
（１）半導体チップが薄厚化されても反りを生じないか、あるいは反りの方向を強度の強い回路形成面を凸状に設定できるため、反りによる半導体チップの割れを低減できる。
【００３６】
（２）半導体チップの裏面を補強するため、個片化後の工程、すなわち、保持テープからのピックアップ工程、工程間及び工程内での搬送、テスト工程等で半導体チップの破損が低減できる。
【００３７】
（３）高温加圧することにより、半導体チップ裏面の補強部材が軟化して潰れるため、最終製品の厚さは補強の有無に拘わらず薄くすることができる。
【００３８】
しかも、請求項３の半導体装置では、半導体チップ裏面の補強部材が可逆的に溶融硬化できるため、高温加圧による薄厚化は、別の高温プロセスの後でも行うことが可能である。
【００３９】
請求項１，２，５，６の半導体装置及び請求項１５，１６の半導体装置の製造方法によれば、支持板により半導体チップの補強効果がより確実となるため、破損の危険を更に低減できる。
【００４０】
また、請求項１，２，７乃至１０の半導体装置は、当該半導体装置の実装先で支持板の取り外しが可能となるため、実装先への輸送を補強した構造で行うことができ、破損の危険を更に低減できる。しかも、支持板を取り外した状態では、薄型のパッケージとなる。
【００４１】
請求項１１の半導体装置及び請求項１８の半導体装置の製造方法によれば、当該半導体装置の実装先での支持板取り外しにおいて、半導体素子へのダメージを最小限に低減でき、破損の危険が更に低減できる。
【００４３】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
図１（ａ）〜（ｇ）及び図２（ａ）〜（ｄ）はそれぞれ、この発明の第１の実施の形態に係る半導体装置及びその製造方法について説明するための工程概略図である。図１（ａ）はダイシング工程、図１（ｂ）は保持テープ貼り替え工程、図１（ｃ）はＢＳＧ工程、図１（ｄ）は補強樹脂貼り付け工程、図１（ｅ）は保持テープ貼り替え工程、図１（ｆ）は補強樹脂切断工程、及び（ｇ）図はピックアップ（Pick up）工程を示している。また、図２（ａ）はＡＣＰ塗布工程、図２（ｂ）はＡＣＰ接続工程、図２（ｃ）は補強樹脂圧延工程、及び図２（ｄ）図はパッケージ取り出し工程を示している。
【００４４】
まず、図１（ａ）〜（ｇ）により、ダイシング工程からピックアップ工程までについて説明する。半導体素子の形成が終了したウェハ１の回路形成面の裏面に保持テープ３を貼り付けた後、半導体チップの外形に合わせたダイシング溝２を形成する。このダイシング溝２は、ウェハ１の厚さ未満で、且つ最終半導体チップの厚さ以上の深さで形成する。次に、ウェハ１の保持テープ３を回路形成面の裏面から回路形成面（保持テープ４）に貼り替えて、ＢＳＧによる裏面研削を行う。この際、ＢＳＧの代わりに化学的エッチング等の手法を用いても構わない。裏面研削によって薄厚化・個片化された半導体チップ１５は、この時点では裏面が露出されているため、同面へ熱可塑性樹脂を含む補強部材（補強樹脂層）５を接着する。この実施の形態では、補強部材５をシートで供給し、半導体チップ１５の裏面に加熱プレスにより接着した。その後、保持テープ４を半導体回路形成面から補強部材５の裏面側（保持テープ６）に貼り替え、再びダイシングを行って、今度は補強部材５を分断する。補強部材５の分断後、ピックアップニードル１６を用いて、半導体チップ１５を補強部材５とともに保持テープ６からピックアップする。
【００４５】
前述した特開平１１−４０５２０号に開示されている技術では、半導体チップ１５をピックアップする工程において、薄厚化が進むと半導体チップ１５にクラックを発生させてしまう危険があったが、本実施の形態では、補強部材５とともにピックアップするため、半導体チップ１５のクラックを誘発する危険を著しく低減できる。しかも、取り出された半導体チップ１５は、回路形成面の絶縁膜等による収縮応力と裏面の補強部材５の収縮応力との均衡を保たせてやれば、反りを著しく低減することが可能である。あるいは、裏面補強部材５の収縮応力を回路形成面の収縮応力より大きくしてやれば、強度の高い回路形成面が凸状になった反りを起こさせることも可能である。これは、素子表面にポリイミド等の有機高分子膜を被覆した半導体チップ１５の場合に極めて有効な手段である。
【００４６】
上記手法によって得られた半導体チップ１５は、非常に強度の高い構造となっているため、その後の搬送においても破損することがない。また、補強部材５が熱可塑性樹脂からなっているため、必要に応じて加熱プレスすることにより、最終製品の厚さは従来技術と同様に薄くすることが可能である。
【００４７】
次に、図２（ａ）〜（ｄ）により、ＡＣＰ塗布工程からパッケージ取り出し工程について説明する。この実施の形態では、パッケージ基板への接続時に補強部材５を加熱プレスする手法を採用した。すなわち、半導体チップ１５との接続点にバンプ８を形成したパッケージ基板７の半導体チップ搭載領域に異方性導電樹脂（ＡＣＰ）９を塗布し、補強部材５付きの半導体チップ１５の回路形成面を対向させてパッケージ基板７にフリップチップ接続で搭載する。その後、補強樹脂圧延金型１０−１，１０−２を用いて加熱プレスを行うことにより、異方性導電樹脂９が硬化して半導体チップ１５とパッケージ基板の接続が完成するとともに、裏面補強部材５が軟化して半導体チップ１５の外周へ広がって行く。この際、裏面補強部材５に触れる側の加圧ツール（補強樹脂圧延金型１０−１）表面を例えばテフロン（米国DuPont社登録商標、４フッ化エチレン重合体）のような不活性な材料にしておけば、加圧ツール１０−１を冷却して半導体チップ１５を取り出した際、半導体チップ裏面の熱可塑性樹脂５が非常に薄くなっていて、且つ半導体チップ１５外周のパッケージ基板７が熱可塑性樹脂５で補強された構造を得ることができる。その後、熱可塑性樹脂５の外周の余分な領域を切断除去することにより、パッケージが完成する。
【００４８】
なお、完成した半導体装置は、例えば半導体チップ１５の厚さが５０μｍとすると、パッケージ基板７の厚さが同じく５０μｍ、バンプ８の直径が３０〜４０μｍ、半導体チップ裏面上の補強部材５の厚さが５０μｍ以下、好ましくは１０〜２０μｍである。
【００４９】
上記のような構成並びに製造方法によれば、半導体チップ１５の回路形成面の裏面に補強部材（補強樹脂層）５を設けたので、半導体チップ１５が薄厚化されても、反りを生じないか、あるいは反りの方向を強度の強い回路形成面を凸状に設定できる。このため、反りによる半導体チップ１５の割れを低減できる。
【００５０】
また、半導体チップ１５の裏面が補強部材５によって補強されるため、個片化後の工程、すなわち、保持テープ６からのピックアップ工程、工程間及び工程内での搬送、テスト工程等で半導体チップ１５の破損を低減できる。
【００５１】
更に、高温加圧することにより、半導体チップ裏面の補強部材５が軟化して潰れるため、最終製品の厚さは補強部材５の有無に拘わらず薄くすることができる。
【００５２】
従って、薄厚化された半導体チップの反りを低減でき、且つその後の工程でのダメージに耐えるに充分な強度の半導体装置及びその製造方法が得られる。
【００５３】
図３（ａ）〜（ｃ）はそれぞれ、この発明の第２の実施の形態に係る半導体装置及びその製造方法について説明するための工程概略図であり、上述した第１の実施の形態の変形例である。（ａ）図はＡＣＰ接続を行った半導体装置と支持板を金型へ投入する工程、（ｂ）図は半導体チップ裏面樹脂の圧延工程、及び（ｃ）図はパッケージ取り出し工程を示している。この実施の形態では、補強部材５付きの半導体チップ１５とパッケージ基板７を異方性導電層９を介して対向させた後、裏面補強部材５の上に軟化点が充分高い物質（１００℃以下の温度で溶融しない物質）からなる支持板１１を置いて加熱プレスを行う。支持板１１の材質としては、金属、セラミック、ガラス、エンジニアリングプラスチックのいずれかが好適である。この方式を用いれば、カバープレート（支持板）１１付きのパッケージが得られる。
【００５４】
図４（ａ）〜（ｄ）はそれぞれ、この発明の第３の実施の形態に係る半導体装置及びその製造方法について説明するための工程概略図であり、上述した第１，第２の実施の形態の発展例である。（ａ）図はＡＣＰ接続を行った半導体装置と支持板を金型へ投入する工程、（ｂ）図は半導体チップ裏面樹脂の圧延工程、（ｃ）図はパッケージ取り出し工程、及び（ｄ）図はカバープレート（支持板）１１の取り外し工程を示している。この第３の実施の形態では、支持板１１の中央部に、半導体チップ１５の大きさかあるいはそれ以上の大きさの不活性膜（低密着領域）１２を設けている。補強部材５付きの半導体チップ１５とパッケージ基板７を異方性導電樹脂を介して対向させた後、裏面補強部材５の上に当該支持板１１を中央部の不活性膜１２が半導体チップ１５に対向するように配置して、加熱プレスを行う。
【００５５】
この方式で得られたパッケージは、カバープレート１１が半導体チップ１５に接着されていないため、半導体チップ１５を破損することなく容易にカバープレート１１を取り外すことが可能である。しかも、第１の実施の形態に比べて、パッケージング後の工程、すなわち、製品テスト、２次実装先への搬送、及び２次実装での破損に対して頑強な構造を提供でき、また、第２の実施の形態に比べて、より薄い実装品を提供することが可能になる。
【００５６】
なお、上記不活性膜１２としては、テフロンや金が最も効果的であるが、補強部材５の熱可塑性樹脂と密着性が悪いものであれば他の材質でも構わない。また、不活性膜１２の代わりに脆弱な薄膜（弱接着層）を形成しても良い。脆弱な薄膜としては、液状の界面活性剤を塗布しても良いし、また、支持板１１を銅で形成するのであれば酸化膜を形成しても良い。
【００５７】
図５（ａ）〜（ｄ）はそれぞれ、この発明の第４の実施の形態に係る半導体装置及びその製造方法について説明するための工程概略図であり、上記各実施の形態の変形例である。（ａ）図はＡＣＰ塗布工程、（ｂ）図はＡＣＰ接続工程、（ｃ）図は裏面補強樹脂圧延工程、及び（ｄ）図は金型から取り出す工程を示している。半導体チップ１５との内部接続点にバンプ８を形成したパッケージ基板７の半導体チップ搭載領域外周の、内部接続バンプ形成面と同一面に、外部接続端子１３を形成したパッケージ基板７と、補強部材５付きの半導体チップ１５とを異方性導電樹脂９を介して対向させた後、加熱プレスを行う。半導体チップ裏面の熱可塑性樹脂からなる補強部材５は、軟化して半導体チップ１５外周に広がっていきながら、外部接続端子１３を囲い込む。この方式で得られたパッケージは、半導体チップ１５の外周に外部接続端子１３が配置された構造となり、加熱プレスにより簡易に２次実装することが可能である。
【００５８】
図６（ａ）〜（ｄ）はそれぞれ、この発明の第５の実施の形態に係る半導体装置及びその製造方法について説明するための工程概略図であり、上記第３の実施の形態の発展例である。（ａ）図はＡＣＰ接続を行った半導体装置と支持板を金型にセットする工程、（ｂ）図は半導体チップ裏面接着樹脂を圧延する工程、（ｃ）図は金型から取り出す工程、及び（ｄ）図は支持板の取り外し工程を示している。この第５の実施の形態では、半導体チップ１５裏面の補強部材として、軟化点が充分に高い物質からなる第１の支持板１４を熱可塑性樹脂を含む接着剤５で接着した構造を採用した。本構造の半導体チップ１５とパッケージ基板７を異方性導電樹脂９を介して対向させた後、裏面支持板１４の上に第２の支持板１１を置いて加熱プレスを行う。この方式を用いれば、第２の支持板１１は、半導体チップ１５の裏面と完全に分離されているため、第２の支持板１１を取り外す際の半導体チップ１５へのダメージが、第３の実施の形態よりも更に低減される。
【００５９】
なお、上記各実施の形態では、半導体チップ１５の裏面への補強部材（熱可塑性樹脂）５の貼り付けをウェハ全体で一括して行った後、ダイシングによって分割したが、個々の半導体チップ１５に個片化された補強部材（熱可塑性樹脂）を貼り付けることにより、その後のダイシングを省略することも可能である。また、半導体チップ１５の裏面に接着される補強部材１５としては、熱可塑性樹脂の他にも、Ｂステージ化された熱硬化性樹脂を用いても良い。更に上記各実施の形態では、パッケージ基板７への接続を異方性導電樹脂９を用いて行ったが、半田バンプや金スタッドバンプによる金属溶融接続を用いることもできる。
【００６０】
以上第１乃至第５の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００６１】
【発明の効果】
以上説明したように、この発明によれば、薄厚化された半導体チップの反りを低減でき、且つその後の工程でのダメージに耐えるに充分な強度の半導体装置及びその製造方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、ダイシング工程からピックアップ工程までを順次示す工程概略図。
【図２】この発明の第１の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、ＡＣＰ塗布工程からパッケージ取り出し工程までを順次示す工程概略図。
【図３】この発明の第２の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、各製造工程を順次示す工程概略図。
【図４】この発明の第３の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、各製造工程を順次示す工程概略図。
【図５】この発明の第４の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、各製造工程を順次示す工程概略図。
【図６】この発明の第５の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、各製造工程を順次示す工程概略図。
【図７】従来の半導体装置及びその製造方法について説明するためのもので、各製造工程を順次示す工程概略図。
【符号の説明】
１…ウェハ、
２…ダイシング溝、
３，４，６…保持テープ（保持部材）、
５…補強部材（補強樹脂層）、
７…パッケージ基板（配線基板）、
８…バンプ（内部接続端子）、
９…異方性導電樹脂、
１０−１，１０−２…補強樹脂圧延金型、
１１…カバープレート（支持板）、
１２…不活性膜（低密着領域）、
１３…バンプ（外部接続端子）、
１４…支持板、
１５…半導体チップ、
１６…ピックアップニードル。
【発明の属する技術分野】
この発明は、半導体装置及びその製造方法に関するもので、特に薄型のパッケージに実装される半導体装置及びその製造方法に適用されるものである。
【０００２】
【従来の技術】
従来、半導体チップを薄くする技術としては、ダイヤモンド粉末を樹脂中に分散させた砥石を使って、半導体ウェハの裏面を研削するＢＳＧ（バックサイドグラインディング）技術が用いられてきた。しかしながら、この技術では、半導体ウェハの裏面に多数の傷が入るため、得られた半導体チップの抗折強度が著しく低下してしまうという問題があった。
【０００３】
そこで、半導体ウェハの裏面を化学的にエッチングして傷を減らすことにより、抗折強度を確保する技術が開発された。しかし、この手法を用いても、半導体チップを１００μｍ以下の厚さにしようとすると、エッチング後の半導体ウェハが反り返って割れてしまうという問題があった。
【０００４】
このような問題を解決するために、裏面研削の前に予め半導体チップの外形に合わせて溝を形成し、この溝が露出する厚さまで裏面研削することにより、薄厚化と個片化を同時に実現する技術が、例えば特開平１１−４０５２０号に提案されている。
【０００５】
図７（ａ）〜（ｅ）はそれぞれ、上記特開平１１−４０５２０号に開示されている半導体装置の製造方法について説明するための工程概略図である。（ａ）図はダイシング工程、（ｂ）図は保持テープ貼り替え工程、（ｃ）図はＢＳＧ工程、（ｄ）図は保持テープ貼り替え工程、及び（ｅ）図はピックアップ（Pick up）工程を示している。
【０００６】
すなわち、まず、半導体素子の形成が終了したウェハ１の回路形成面の裏面に保持テープ３を貼り付けた後、半導体チップの外形に合わせたダイシング溝２を形成する。このダイシング溝２は、ウェハ１の厚さ未満で、且つ最終半導体チップの厚さ以上の深さとする。次に、半導体ウェハ１の保持テープ３を回路形成面の裏面から回路形成面（保持テープ４）に貼り替えて、ＢＳＧによる半導体ウェハ１の裏面研削を行う。その後、保持テープ４を半導体回路形成面から裏面側（保持テープ６）に貼り替え、ピックアップニードル１６を用いて、半導体チップ１５を保持テープ６からピックアップする。
【０００７】
この技術を用いれば、ウェハ１が薄厚化された際には、既に個片の素子（半導体チップ１５）になっているため、その反りによるクラックの発生が顕著に低減され、１００μｍ以下の半導体チップを高い歩留まりで製造することが可能になる。
【０００８】
しかしながら、従来技術に比べて改善されているとはいえ、１００μｍ以下に薄厚化された半導体チップは、必ずしも充分な強度を持っているわけではなく、反りも大きいため、その後の工程でのダメージによる歩留まり低下を回避するためには、熟練した技術者による極めて高度な作業を行わなければならなかった。
【０００９】
【発明が解決しようとする課題】
上記のように従来の半導体装置及びその製造方法は、薄厚化すると半導体チップの抗折強度が低下したり、半導体ウェハの反りにより割れるという問題があった。
【００１０】
また、特開平１１−４０５２０号には、上記問題を回避でき、薄厚化と個片化を同時に実現する技術が開示されているが、熟練した技術者による極めて高度な作業が必要であった。
【００１１】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、薄厚化された半導体チップの反りを低減でき、且つその後の工程でのダメージに耐えるに充分な強度の半導体装置及びその製造方法を提供することにある。
【００１２】
【課題を解決するための手段】
この発明の請求項１に記載した半導体装置は、配線基板と、上記配線基板に半導体素子の回路形成面を対向させて接着された半導体チップと、上記配線基板と上記半導体チップとの間に設けられ、上記配線基板と上記半導体チップとを電気的に接続する内部接続端子と、上記配線基板と上記半導体チップとの間に、上記内部接続端子の周囲を取り囲むように設けられた絶縁樹脂層と、少なくとも上記配線基板の上記半導体チップ搭載面に設けられた補強部材と、上記補強部材上に設けられた支持板とを具備し、前記補強部材は、前記半導体チップにおける回路形成面の裏面上に形成され、前記支持板の補強部材と対向する面のうち、少なくとも半導体チップの配置される領域の表面に設けられた不活性膜を更に具備する。
また、この発明の請求項２に記載した半導体装置は、配線基板と、上記配線基板に半導体素子の回路形成面を対向させて接着された半導体チップと、上記配線基板と上記半導体チップとの間に設けられ、上記配線基板と上記半導体チップとを電気的に接続する内部接続端子と、上記配線基板と上記半導体チップとの間に、上記内部接続端子の周囲を取り囲むように設けられた絶縁樹脂層と、少なくとも上記配線基板の上記半導体チップ搭載面に設けられた補強部材と、上記補強部材上に設けられた支持板とを具備し、前記補強部材は、前記半導体チップにおける回路形成面の裏面上に形成され、前記支持板の補強部材と対向する面のうち、少なくとも半導体チップの配置される領域の表面に設けられた弱接着層を更に具備する。
【００１３】
請求項３に記載したように、請求項１または２に記載の半導体装置において、前記補強部材は、熱可塑性樹脂を主成分とする。
【００１４】
請求項４に記載したように、請求項１乃至３いずれか１つの項に記載の半導体装置において、前記補強部材は、前記半導体チップにおける回路形成面の裏面上に形成され、この半導体チップの裏面と前記支持板との間の前記補強部材の厚さは、５０μｍ以下である。
【００１５】
請求項５に記載したように、請求項１乃至４いずれか１つの項に記載の半導体装置において、前記支持板は、１００℃以下の温度で溶融しない物質からなる。
【００１６】
請求項６に記載したように、請求項１乃至５いずれか１つの項に記載の半導体装置において、前記支持板は、金属、セラミック、ガラス、熱硬化樹脂、エンジニアリングプラスチックのうちのいずれか、あるいはその複合体である。
【００１８】
請求項７に記載したように、請求項１に記載の半導体装置において、前記不活性膜は、４フッ化エチレン重合体、シリコーン樹脂、金、白金、ニッケルのうちのいずれかである。
【００２０】
請求項８に記載したように、請求項２に記載の半導体装置において、前記弱接着層は、液状の界面活性剤を塗布した層である。
【００２１】
請求項９に記載したように、請求項２に記載の半導体装置において、前記弱接着層は、脆弱な酸化膜である。
【００２２】
請求項１０に記載したように、請求項９に記載の半導体装置において、前記支持板は銅であり、前記脆弱な酸化膜は、銅の酸化膜である。
【００２３】
請求項１１に記載したように、請求項１乃至１０いずれか１つの項に記載の記載の半導体装置において、前記補強部材と前記支持板は、前記半導体チップ搭載領域で１００℃以下の温度で溶融しない物質層を介在して接し、前記半導体チップの外周で直接接触している。
【００２４】
請求項１２に記載したように、請求項１乃至１１いずれか１つの項に記載の半導体装置において、前記支持板は、当該半導体装置の実装先で取り外されることを特徴とする。
【００２７】
また、この発明の請求項１３に記載した半導体装置の製造方法は、半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、上記半導体チップの裏面に、加熱により溶融する樹脂を主成分とする補強樹脂層を形成する工程と、上記半導体チップを配線基板にフリップチップ接続で実装する工程と、上記半導体チップの裏面に接着された補強樹脂層を高温加圧して、半導体チップの外周に流し出す工程とを具備する。
【００２８】
請求項１４に記載したように、請求項１３に記載の半導体装置の製造方法において、前記半導体チップ裏面の補強樹脂層を高温加圧する工程において、当該補強樹脂層が軟化して半導体チップの外周に流れ出すとともに、流れ広がった樹脂が前記配線基板上に補強部材を形成する。
【００２９】
更に、この発明の請求項１５に記載した半導体装置の製造方法は、半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、上記半導体チップの裏面に、１００℃以下の温度で溶融しない支持板を、加熱により溶融する樹脂を主成分とする接着樹脂層を介して接着する工程と、上記半導体チップを配線基板にフリップチップ接続で実装する工程と、上記支持板を高温加圧して、上記接着樹脂層を半導体チップの外周に流し出す工程とを具備する。
【００３０】
また、この発明の請求項１６に記載した半導体装置の製造方法は、半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、上記半導体チップの裏面に、加熱により溶融する樹脂を主成分とする補強樹脂層を接着する工程と、上記半導体チップを配線基板にフリップチップ接続で実装する工程と、上記半導体チップの裏面に接着された補強樹脂層の上に、１００℃以下の温度で溶融しない支持板を配置し、高温加圧して当該補強樹脂層を半導体チップの外周に流し出すとともに、流れ広がった樹脂で当該配線基板と支持板との間を固定する工程とを具備する。
【００３１】
請求項１７に記載したように、請求項１５または１６に記載の半導体装置の製造方法において、前記支持板は、当該半導体装置の実装先で取り外される。
【００３２】
更にまた、この発明の請求項１８に記載した半導体装置の製造方法は、半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、上記半導体チップの裏面に、１００℃以下の温度で溶融しない第１の支持板を、加熱により溶融する樹脂を主成分とする接着樹脂層を介して接着する工程と、上記半導体チップを配線基板にフリップチップ接続で実装する工程と、上記半導体チップの裏面に１００℃以下の温度で溶融しない第２の支持板を配置するとともに、高温加圧して当該半導体チップ裏面の接着樹脂層を半導体チップの外周に流し出すとともに、流れ広がった樹脂で当該配線基板と第２の支持板との間を固定する工程とを具備する。
【００３３】
請求項１９に記載したように、請求項１８に記載の半導体装置の製造方法において、前記第２の支持板は、当該半導体装置の実装先で取り外される。
【００３４】
この発明による半導体装置及びその製造方法によれば、下記（１）〜（３）のような効果が得られる。
【００３５】
（１）半導体チップが薄厚化されても反りを生じないか、あるいは反りの方向を強度の強い回路形成面を凸状に設定できるため、反りによる半導体チップの割れを低減できる。
【００３６】
（２）半導体チップの裏面を補強するため、個片化後の工程、すなわち、保持テープからのピックアップ工程、工程間及び工程内での搬送、テスト工程等で半導体チップの破損が低減できる。
【００３７】
（３）高温加圧することにより、半導体チップ裏面の補強部材が軟化して潰れるため、最終製品の厚さは補強の有無に拘わらず薄くすることができる。
【００３８】
しかも、請求項３の半導体装置では、半導体チップ裏面の補強部材が可逆的に溶融硬化できるため、高温加圧による薄厚化は、別の高温プロセスの後でも行うことが可能である。
【００３９】
請求項１，２，５，６の半導体装置及び請求項１５，１６の半導体装置の製造方法によれば、支持板により半導体チップの補強効果がより確実となるため、破損の危険を更に低減できる。
【００４０】
また、請求項１，２，７乃至１０の半導体装置は、当該半導体装置の実装先で支持板の取り外しが可能となるため、実装先への輸送を補強した構造で行うことができ、破損の危険を更に低減できる。しかも、支持板を取り外した状態では、薄型のパッケージとなる。
【００４１】
請求項１１の半導体装置及び請求項１８の半導体装置の製造方法によれば、当該半導体装置の実装先での支持板取り外しにおいて、半導体素子へのダメージを最小限に低減でき、破損の危険が更に低減できる。
【００４３】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
図１（ａ）〜（ｇ）及び図２（ａ）〜（ｄ）はそれぞれ、この発明の第１の実施の形態に係る半導体装置及びその製造方法について説明するための工程概略図である。図１（ａ）はダイシング工程、図１（ｂ）は保持テープ貼り替え工程、図１（ｃ）はＢＳＧ工程、図１（ｄ）は補強樹脂貼り付け工程、図１（ｅ）は保持テープ貼り替え工程、図１（ｆ）は補強樹脂切断工程、及び（ｇ）図はピックアップ（Pick up）工程を示している。また、図２（ａ）はＡＣＰ塗布工程、図２（ｂ）はＡＣＰ接続工程、図２（ｃ）は補強樹脂圧延工程、及び図２（ｄ）図はパッケージ取り出し工程を示している。
【００４４】
まず、図１（ａ）〜（ｇ）により、ダイシング工程からピックアップ工程までについて説明する。半導体素子の形成が終了したウェハ１の回路形成面の裏面に保持テープ３を貼り付けた後、半導体チップの外形に合わせたダイシング溝２を形成する。このダイシング溝２は、ウェハ１の厚さ未満で、且つ最終半導体チップの厚さ以上の深さで形成する。次に、ウェハ１の保持テープ３を回路形成面の裏面から回路形成面（保持テープ４）に貼り替えて、ＢＳＧによる裏面研削を行う。この際、ＢＳＧの代わりに化学的エッチング等の手法を用いても構わない。裏面研削によって薄厚化・個片化された半導体チップ１５は、この時点では裏面が露出されているため、同面へ熱可塑性樹脂を含む補強部材（補強樹脂層）５を接着する。この実施の形態では、補強部材５をシートで供給し、半導体チップ１５の裏面に加熱プレスにより接着した。その後、保持テープ４を半導体回路形成面から補強部材５の裏面側（保持テープ６）に貼り替え、再びダイシングを行って、今度は補強部材５を分断する。補強部材５の分断後、ピックアップニードル１６を用いて、半導体チップ１５を補強部材５とともに保持テープ６からピックアップする。
【００４５】
前述した特開平１１−４０５２０号に開示されている技術では、半導体チップ１５をピックアップする工程において、薄厚化が進むと半導体チップ１５にクラックを発生させてしまう危険があったが、本実施の形態では、補強部材５とともにピックアップするため、半導体チップ１５のクラックを誘発する危険を著しく低減できる。しかも、取り出された半導体チップ１５は、回路形成面の絶縁膜等による収縮応力と裏面の補強部材５の収縮応力との均衡を保たせてやれば、反りを著しく低減することが可能である。あるいは、裏面補強部材５の収縮応力を回路形成面の収縮応力より大きくしてやれば、強度の高い回路形成面が凸状になった反りを起こさせることも可能である。これは、素子表面にポリイミド等の有機高分子膜を被覆した半導体チップ１５の場合に極めて有効な手段である。
【００４６】
上記手法によって得られた半導体チップ１５は、非常に強度の高い構造となっているため、その後の搬送においても破損することがない。また、補強部材５が熱可塑性樹脂からなっているため、必要に応じて加熱プレスすることにより、最終製品の厚さは従来技術と同様に薄くすることが可能である。
【００４７】
次に、図２（ａ）〜（ｄ）により、ＡＣＰ塗布工程からパッケージ取り出し工程について説明する。この実施の形態では、パッケージ基板への接続時に補強部材５を加熱プレスする手法を採用した。すなわち、半導体チップ１５との接続点にバンプ８を形成したパッケージ基板７の半導体チップ搭載領域に異方性導電樹脂（ＡＣＰ）９を塗布し、補強部材５付きの半導体チップ１５の回路形成面を対向させてパッケージ基板７にフリップチップ接続で搭載する。その後、補強樹脂圧延金型１０−１，１０−２を用いて加熱プレスを行うことにより、異方性導電樹脂９が硬化して半導体チップ１５とパッケージ基板の接続が完成するとともに、裏面補強部材５が軟化して半導体チップ１５の外周へ広がって行く。この際、裏面補強部材５に触れる側の加圧ツール（補強樹脂圧延金型１０−１）表面を例えばテフロン（米国DuPont社登録商標、４フッ化エチレン重合体）のような不活性な材料にしておけば、加圧ツール１０−１を冷却して半導体チップ１５を取り出した際、半導体チップ裏面の熱可塑性樹脂５が非常に薄くなっていて、且つ半導体チップ１５外周のパッケージ基板７が熱可塑性樹脂５で補強された構造を得ることができる。その後、熱可塑性樹脂５の外周の余分な領域を切断除去することにより、パッケージが完成する。
【００４８】
なお、完成した半導体装置は、例えば半導体チップ１５の厚さが５０μｍとすると、パッケージ基板７の厚さが同じく５０μｍ、バンプ８の直径が３０〜４０μｍ、半導体チップ裏面上の補強部材５の厚さが５０μｍ以下、好ましくは１０〜２０μｍである。
【００４９】
上記のような構成並びに製造方法によれば、半導体チップ１５の回路形成面の裏面に補強部材（補強樹脂層）５を設けたので、半導体チップ１５が薄厚化されても、反りを生じないか、あるいは反りの方向を強度の強い回路形成面を凸状に設定できる。このため、反りによる半導体チップ１５の割れを低減できる。
【００５０】
また、半導体チップ１５の裏面が補強部材５によって補強されるため、個片化後の工程、すなわち、保持テープ６からのピックアップ工程、工程間及び工程内での搬送、テスト工程等で半導体チップ１５の破損を低減できる。
【００５１】
更に、高温加圧することにより、半導体チップ裏面の補強部材５が軟化して潰れるため、最終製品の厚さは補強部材５の有無に拘わらず薄くすることができる。
【００５２】
従って、薄厚化された半導体チップの反りを低減でき、且つその後の工程でのダメージに耐えるに充分な強度の半導体装置及びその製造方法が得られる。
【００５３】
図３（ａ）〜（ｃ）はそれぞれ、この発明の第２の実施の形態に係る半導体装置及びその製造方法について説明するための工程概略図であり、上述した第１の実施の形態の変形例である。（ａ）図はＡＣＰ接続を行った半導体装置と支持板を金型へ投入する工程、（ｂ）図は半導体チップ裏面樹脂の圧延工程、及び（ｃ）図はパッケージ取り出し工程を示している。この実施の形態では、補強部材５付きの半導体チップ１５とパッケージ基板７を異方性導電層９を介して対向させた後、裏面補強部材５の上に軟化点が充分高い物質（１００℃以下の温度で溶融しない物質）からなる支持板１１を置いて加熱プレスを行う。支持板１１の材質としては、金属、セラミック、ガラス、エンジニアリングプラスチックのいずれかが好適である。この方式を用いれば、カバープレート（支持板）１１付きのパッケージが得られる。
【００５４】
図４（ａ）〜（ｄ）はそれぞれ、この発明の第３の実施の形態に係る半導体装置及びその製造方法について説明するための工程概略図であり、上述した第１，第２の実施の形態の発展例である。（ａ）図はＡＣＰ接続を行った半導体装置と支持板を金型へ投入する工程、（ｂ）図は半導体チップ裏面樹脂の圧延工程、（ｃ）図はパッケージ取り出し工程、及び（ｄ）図はカバープレート（支持板）１１の取り外し工程を示している。この第３の実施の形態では、支持板１１の中央部に、半導体チップ１５の大きさかあるいはそれ以上の大きさの不活性膜（低密着領域）１２を設けている。補強部材５付きの半導体チップ１５とパッケージ基板７を異方性導電樹脂を介して対向させた後、裏面補強部材５の上に当該支持板１１を中央部の不活性膜１２が半導体チップ１５に対向するように配置して、加熱プレスを行う。
【００５５】
この方式で得られたパッケージは、カバープレート１１が半導体チップ１５に接着されていないため、半導体チップ１５を破損することなく容易にカバープレート１１を取り外すことが可能である。しかも、第１の実施の形態に比べて、パッケージング後の工程、すなわち、製品テスト、２次実装先への搬送、及び２次実装での破損に対して頑強な構造を提供でき、また、第２の実施の形態に比べて、より薄い実装品を提供することが可能になる。
【００５６】
なお、上記不活性膜１２としては、テフロンや金が最も効果的であるが、補強部材５の熱可塑性樹脂と密着性が悪いものであれば他の材質でも構わない。また、不活性膜１２の代わりに脆弱な薄膜（弱接着層）を形成しても良い。脆弱な薄膜としては、液状の界面活性剤を塗布しても良いし、また、支持板１１を銅で形成するのであれば酸化膜を形成しても良い。
【００５７】
図５（ａ）〜（ｄ）はそれぞれ、この発明の第４の実施の形態に係る半導体装置及びその製造方法について説明するための工程概略図であり、上記各実施の形態の変形例である。（ａ）図はＡＣＰ塗布工程、（ｂ）図はＡＣＰ接続工程、（ｃ）図は裏面補強樹脂圧延工程、及び（ｄ）図は金型から取り出す工程を示している。半導体チップ１５との内部接続点にバンプ８を形成したパッケージ基板７の半導体チップ搭載領域外周の、内部接続バンプ形成面と同一面に、外部接続端子１３を形成したパッケージ基板７と、補強部材５付きの半導体チップ１５とを異方性導電樹脂９を介して対向させた後、加熱プレスを行う。半導体チップ裏面の熱可塑性樹脂からなる補強部材５は、軟化して半導体チップ１５外周に広がっていきながら、外部接続端子１３を囲い込む。この方式で得られたパッケージは、半導体チップ１５の外周に外部接続端子１３が配置された構造となり、加熱プレスにより簡易に２次実装することが可能である。
【００５８】
図６（ａ）〜（ｄ）はそれぞれ、この発明の第５の実施の形態に係る半導体装置及びその製造方法について説明するための工程概略図であり、上記第３の実施の形態の発展例である。（ａ）図はＡＣＰ接続を行った半導体装置と支持板を金型にセットする工程、（ｂ）図は半導体チップ裏面接着樹脂を圧延する工程、（ｃ）図は金型から取り出す工程、及び（ｄ）図は支持板の取り外し工程を示している。この第５の実施の形態では、半導体チップ１５裏面の補強部材として、軟化点が充分に高い物質からなる第１の支持板１４を熱可塑性樹脂を含む接着剤５で接着した構造を採用した。本構造の半導体チップ１５とパッケージ基板７を異方性導電樹脂９を介して対向させた後、裏面支持板１４の上に第２の支持板１１を置いて加熱プレスを行う。この方式を用いれば、第２の支持板１１は、半導体チップ１５の裏面と完全に分離されているため、第２の支持板１１を取り外す際の半導体チップ１５へのダメージが、第３の実施の形態よりも更に低減される。
【００５９】
なお、上記各実施の形態では、半導体チップ１５の裏面への補強部材（熱可塑性樹脂）５の貼り付けをウェハ全体で一括して行った後、ダイシングによって分割したが、個々の半導体チップ１５に個片化された補強部材（熱可塑性樹脂）を貼り付けることにより、その後のダイシングを省略することも可能である。また、半導体チップ１５の裏面に接着される補強部材１５としては、熱可塑性樹脂の他にも、Ｂステージ化された熱硬化性樹脂を用いても良い。更に上記各実施の形態では、パッケージ基板７への接続を異方性導電樹脂９を用いて行ったが、半田バンプや金スタッドバンプによる金属溶融接続を用いることもできる。
【００６０】
以上第１乃至第５の実施の形態を用いてこの発明の説明を行ったが、この発明は上記各実施の形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記各実施の形態には種々の段階の発明が含まれており、開示される複数の構成要件の適宜な組み合わせにより種々の発明が抽出され得る。例えば各実施の形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題の少なくとも１つが解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００６１】
【発明の効果】
以上説明したように、この発明によれば、薄厚化された半導体チップの反りを低減でき、且つその後の工程でのダメージに耐えるに充分な強度の半導体装置及びその製造方法が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、ダイシング工程からピックアップ工程までを順次示す工程概略図。
【図２】この発明の第１の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、ＡＣＰ塗布工程からパッケージ取り出し工程までを順次示す工程概略図。
【図３】この発明の第２の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、各製造工程を順次示す工程概略図。
【図４】この発明の第３の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、各製造工程を順次示す工程概略図。
【図５】この発明の第４の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、各製造工程を順次示す工程概略図。
【図６】この発明の第５の実施の形態に係る半導体装置及びその製造方法について説明するためのもので、各製造工程を順次示す工程概略図。
【図７】従来の半導体装置及びその製造方法について説明するためのもので、各製造工程を順次示す工程概略図。
【符号の説明】
１…ウェハ、
２…ダイシング溝、
３，４，６…保持テープ（保持部材）、
５…補強部材（補強樹脂層）、
７…パッケージ基板（配線基板）、
８…バンプ（内部接続端子）、
９…異方性導電樹脂、
１０−１，１０−２…補強樹脂圧延金型、
１１…カバープレート（支持板）、
１２…不活性膜（低密着領域）、
１３…バンプ（外部接続端子）、
１４…支持板、
１５…半導体チップ、
１６…ピックアップニードル。
Claims (19)
- 配線基板と、
上記配線基板に半導体素子の回路形成面を対向させて接着された半導体チップと、
上記配線基板と上記半導体チップとの間に設けられ、上記配線基板と上記半導体チップとを電気的に接続する内部接続端子と、
上記配線基板と上記半導体チップとの間に、上記内部接続端子の周囲を取り囲むように設けられた絶縁樹脂層と、
少なくとも上記配線基板の上記半導体チップ搭載面に設けられた補強部材と、
上記補強部材上に設けられた支持板とを具備し、
前記補強部材は、前記半導体チップにおける回路形成面の裏面上に形成され、前記支持板の補強部材と対向する面のうち、少なくとも半導体チップの配置される領域の表面に設けられた不活性膜を更に具備する
ことを特徴とする半導体装置。 - 配線基板と、
上記配線基板に半導体素子の回路形成面を対向させて接着された半導体チップと、
上記配線基板と上記半導体チップとの間に設けられ、上記配線基板と上記半導体チップとを電気的に接続する内部接続端子と、
上記配線基板と上記半導体チップとの間に、上記内部接続端子の周囲を取り囲むように設けられた絶縁樹脂層と、
少なくとも上記配線基板の上記半導体チップ搭載面に設けられた補強部材と、
上記補強部材上に設けられた支持板とを具備し、
前記補強部材は、前記半導体チップにおける回路形成面の裏面上に形成され、前記支持板の補強部材と対向する面のうち、少なくとも半導体チップの配置される領域の表面に設けられた弱接着層を更に具備する
ことを特徴とする半導体装置。 - 前記補強部材は、熱可塑性樹脂を主成分とすることを特徴とする請求項１または２に記載の半導体装置。
- 前記補強部材は、前記半導体チップにおける回路形成面の裏面上に形成され、この半導体チップの裏面と前記支持板との間の前記補強部材の厚さは、５０μｍ以下であることを特徴とする請求項１乃至３いずれか１つの項に記載の半導体装置。
- 前記支持板は、１００℃以下の温度で溶融しない物質からなることを特徴とする請求項１乃至４いずれか１つの項に記載の半導体装置。
- 前記支持板は、金属、セラミック、ガラス、熱硬化樹脂、エンジニアリングプラスチックのうちのいずれか、あるいはその複合体であることを特徴とする請求項１乃至５いずれか１つの項に記載の半導体装置。
- 前記不活性膜は、４フッ化エチレン重合体、シリコーン樹脂、金、白金、ニッケルのうちのいずれかであることを特徴とする請求項１に記載の半導体装置。
- 前記弱接着層は、液状の界面活性剤を塗布した層であることを特徴とする請求項２に記載の半導体装置。
- 前記弱接着層は、脆弱な酸化膜であることを特徴とする請求項２に記載の半導体装置。
- 前記支持板は銅であり、前記脆弱な酸化膜は、銅の酸化膜であることを特徴とする請求項９に記載の半導体装置。
- 前記補強部材と前記支持板は、前記半導体チップ搭載領域で１００℃以下の温度で溶融しない物質層を介在して接し、前記半導体チップの外周で直接接触していることを特徴とする請求項１乃至１０いずれか１つの項に記載の記載の半導体装置。
- 前記支持板は、当該半導体装置の実装先で取り外されることを特徴とする請求項１乃至１１いずれか１つの項に記載の半導体装置。
- 半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、
上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、
上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、
上記半導体チップの裏面に、加熱により溶融する樹脂を主成分とする補強樹脂層を形成する工程と、
上記半導体チップを配線基板にフリップチップ接続で実装する工程と、
上記半導体チップの裏面に接着された補強樹脂層を高温加圧して、半導体チップの外周に流し出す工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記半導体チップ裏面の補強樹脂層を高温加圧する工程において、当該補強樹脂層が軟化して半導体チップの外周に流れ出すとともに、流れ広がった樹脂が前記配線基板上に補強部材を形成することを特徴とする請求項１３に記載の半導体装置の製造方法。
- 半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、
上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、
上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、
上記半導体チップの裏面に、１００℃以下の温度で溶融しない支持板を、加熱により溶融する樹脂を主成分とする接着樹脂層を介して接着する工程と、
上記半導体チップを配線基板にフリップチップ接続で実装する工程と、
上記支持板を高温加圧して、上記接着樹脂層を半導体チップの外周に流し出す工程と
を具備することを特徴とする半導体装置の製造方法。 - 半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、
上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、
上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、
上記半導体チップの裏面に、加熱により溶融する樹脂を主成分とする補強樹脂層を接着する工程と、
上記半導体チップを配線基板にフリップチップ接続で実装する工程と、
上記半導体チップの裏面に接着された補強樹脂層の上に、１００℃以下の温度で溶融しない支持板を配置し、高温加圧して当該補強樹脂層を半導体チップの外周に流し出すとともに、流れ広がった樹脂で当該配線基板と支持板との間を固定する工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記支持板は、当該半導体装置の実装先で取り外されることを特徴とする請求項１５または１６に記載の半導体装置の製造方法。
- 半導体素子が形成されたウェハのダイシングラインに沿って、当該半導体素子の回路形成面側から完成時の半導体チップの厚さよりも深い溝を形成する工程と、
上記ウェハにおける回路形成面上に保持部材を貼り付ける工程と、
上記ウェハの回路形成面の裏面を上記完成時の半導体チップの厚さまで研削及び研磨し、ウェハを個々の半導体チップに分離する工程と、
上記半導体チップの裏面に、１００℃以下の温度で溶融しない第１の支持板を、加熱により溶融する樹脂を主成分とする接着樹脂層を介して接着する工程と、
上記半導体チップを配線基板にフリップチップ接続で実装する工程と、
上記半導体チップの裏面に１００℃以下の温度で溶融しない第２の支持板を配置するとともに、高温加圧して当該半導体チップ裏面の接着樹脂層を半導体チップの外周に流し出すとともに、流れ広がった樹脂で当該配線基板と第２の支持板との間を固定する工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記第２の支持板は、当該半導体装置の実装先で取り外されることを特徴とする請求項１８に記載の半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000300435A JP3719921B2 (ja) | 2000-09-29 | 2000-09-29 | 半導体装置及びその製造方法 |
| KR1020010057097A KR20020025695A (ko) | 2000-09-29 | 2001-09-17 | 얇은 패키지에 실장된 반도체 장치 및 그 제조 방법 |
| TW090123100A TW531814B (en) | 2000-09-29 | 2001-09-19 | Semiconductor device installed in a thin package and its manufacturing method |
| CN01140663A CN1348212A (zh) | 2000-09-29 | 2001-09-20 | 薄型封装的半导体器件及其制造方法 |
| US09/961,304 US20020038905A1 (en) | 2000-09-29 | 2001-09-25 | Semiconductor device provided in thin package and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000300435A JP3719921B2 (ja) | 2000-09-29 | 2000-09-29 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002110736A JP2002110736A (ja) | 2002-04-12 |
| JP3719921B2 true JP3719921B2 (ja) | 2005-11-24 |
Family
ID=18782121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000300435A Expired - Fee Related JP3719921B2 (ja) | 2000-09-29 | 2000-09-29 | 半導体装置及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20020038905A1 (ja) |
| JP (1) | JP3719921B2 (ja) |
| KR (1) | KR20020025695A (ja) |
| CN (1) | CN1348212A (ja) |
| TW (1) | TW531814B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768186B2 (en) * | 2002-10-15 | 2004-07-27 | Semiconductor Components Industries, L.L.C. | Semiconductor device and laminated leadframe package |
| JP4860113B2 (ja) * | 2003-12-26 | 2012-01-25 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| JP5334354B2 (ja) * | 2005-05-13 | 2013-11-06 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4825521B2 (ja) * | 2006-01-17 | 2011-11-30 | 住友重機械工業株式会社 | 圧縮成形による樹脂封止装置及び樹脂封止方法 |
| US7911045B2 (en) * | 2007-08-17 | 2011-03-22 | Kabushiki Kaisha Toshiba | Semiconductor element and semiconductor device |
| FR2921201B1 (fr) * | 2007-09-19 | 2009-12-18 | Commissariat Energie Atomique | Procede de collage de puces sur un substrat de contrainte et procede de mise sous contrainte d'un circuit de lecture semi-conducteur |
| JP5493311B2 (ja) * | 2008-03-26 | 2014-05-14 | 日立化成株式会社 | 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法 |
| JP2010212297A (ja) * | 2009-03-06 | 2010-09-24 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JP2011233711A (ja) * | 2010-04-27 | 2011-11-17 | Toshiba Corp | 半導体装置の製造方法 |
| CN104795336A (zh) * | 2015-04-29 | 2015-07-22 | 海太半导体（无锡）有限公司 | 一种半导体塑封工艺 |
-
2000
- 2000-09-29 JP JP2000300435A patent/JP3719921B2/ja not_active Expired - Fee Related
-
2001
- 2001-09-17 KR KR1020010057097A patent/KR20020025695A/ko not_active Abandoned
- 2001-09-19 TW TW090123100A patent/TW531814B/zh not_active IP Right Cessation
- 2001-09-20 CN CN01140663A patent/CN1348212A/zh active Pending
- 2001-09-25 US US09/961,304 patent/US20020038905A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002110736A (ja) | 2002-04-12 |
| US20020038905A1 (en) | 2002-04-04 |
| TW531814B (en) | 2003-05-11 |
| CN1348212A (zh) | 2002-05-08 |
| KR20020025695A (ko) | 2002-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU718934B2 (en) | Semiconductor device and method for making same | |
| JP4023159B2 (ja) | 半導体装置の製造方法及び積層半導体装置の製造方法 | |
| US8394677B2 (en) | Method of fabricating semiconductor device | |
| US7820487B2 (en) | Manufacturing method of semiconductor device | |
| JP5769716B2 (ja) | ウエハにチップを結合する方法 | |
| JP2001313350A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
| CN100397629C (zh) | 半导体器件及其制造方法 | |
| KR101113965B1 (ko) | 반도체장치의 제조방법, 반도체장치의 제조장치 및 접착필름 | |
| JP3719921B2 (ja) | 半導体装置及びその製造方法 | |
| JP2001338932A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2000294578A (ja) | 半導体装置の製造方法及び半導体装置製造用金型及び半導体装置及びその実装方法 | |
| CN111128760B (zh) | 一种基于扇出型封装工艺的芯片封装方法及芯片封装结构 | |
| JP4515129B2 (ja) | 半導体装置の製造方法 | |
| JP3092585B2 (ja) | 半導体チップ吸着用ツール及び該ツールを用いた半導体装置の製造方法 | |
| JP2004079816A (ja) | チップ状電子部品の製造方法及びチップ状電子部品、並びにその製造に用いる疑似ウェーハの製造方法及び疑似ウェーハ、並びに実装構造 | |
| CN116072554A (zh) | 扇出封装方法 | |
| CN115172192A (zh) | 一种多芯粒晶圆级集成的混合键合方法 | |
| JP2002026250A (ja) | 積層回路モジュールの製造方法 | |
| JPH04247640A (ja) | 半導体装置の製造方法 | |
| JP2007281415A (ja) | 接着シート | |
| JP2002299547A (ja) | 積層型半導体装置およびその製造方法 | |
| JP2755927B2 (ja) | 半導体装置の製造方法 | |
| TW202141652A (zh) | 半導體裝置之製造方法及製造裝置 | |
| TWI249823B (en) | Semiconductor package and method for fabricating the same | |
| JP2008187177A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050502 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050630 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050705 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050802 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050830 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080916 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090916 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100916 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110916 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120916 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130916 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |