Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4860113B2 - 半導体集積回路装置の製造方法 - Google Patents
[go: Go Back, main page]

JP4860113B2 - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法 Download PDF

Info

Publication number
JP4860113B2
JP4860113B2 JP2004036966A JP2004036966A JP4860113B2 JP 4860113 B2 JP4860113 B2 JP 4860113B2 JP 2004036966 A JP2004036966 A JP 2004036966A JP 2004036966 A JP2004036966 A JP 2004036966A JP 4860113 B2 JP4860113 B2 JP 4860113B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
semiconductor
integrated circuit
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004036966A
Other languages
English (en)
Other versions
JP2005210038A (ja
Inventor
忠一 宮崎
由之 阿部
俊英 植松
稔 木村
一成 鈴木
政雄 小田切
秀幸 須賀
学 ▲高▼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2004036966A priority Critical patent/JP4860113B2/ja
Priority to TW093138644A priority patent/TWI368953B/zh
Priority to KR1020040110101A priority patent/KR20050067019A/ko
Priority to US11/020,049 priority patent/US7452787B2/en
Priority to CN2008101095893A priority patent/CN101290907B/zh
Priority to CN2004101034302A priority patent/CN100407404C/zh
Publication of JP2005210038A publication Critical patent/JP2005210038A/ja
Priority to US12/170,020 priority patent/US7759224B2/en
Application granted granted Critical
Publication of JP4860113B2 publication Critical patent/JP4860113B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H10P14/6309—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors of silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6322—Formation by thermal treatments
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
    • H10P52/40—Chemomechanical polishing [CMP]
    • H10P52/402—Chemomechanical polishing [CMP] of semiconductor materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Description

本発明は、半導体集積回路装置の製造技術に関し、特に、半導体ウエハ上に回路パターンの形成がほぼ完了した後、半導体ウエハの裏面を研削するバックグラインドから、半導体ウエハを１個１個のチップに切り分けるダイシング、さらにチップをピックアップして基板に搭載するダイボンディングまでの半導体集積回路装置の製造に適用して有効な技術に関するものである。
半導体ウエハをバックグラインドし、この半導体ウエハをダンシングにより各チップに個片化し、個片化されたチップを基板に搭載するダイボンディングまでの製造工程では、テープに半導体ウエハを貼着した状態で搬送および所定の処理が実施される。
例えば、保護テープに対して紫外線を照射する第１の紫外線照射ユニットと、ウエハを位置決めする位置決めユニットと、リングフレームと一体化するマウントユニットと、保護テープをウエハ表面より剥離する保護テープ剥離ユニットと、ダイシングテープに対して紫外線を照射する第２の紫外線照射ユニットとを備えたウエハ転写装置が日本特開２００３−１５２０５８号公報（特許文献１）に記載されており、この装置により、使用する保護テープ、ダイシングテープの種類にかかわらず、保護テープが貼着されたウエハを連続的かつ自動的にダイシングテープ、リングフレームに転写するとともに、保護テープを剥離することを可能としている。
また、ウエハ背面に対し実施される背面研削処理およびエッチング処理を効率よく実施するため、回路形成面に保護テープが貼着されたウエハの背面をバックグラインディング処理するグラインダ装置と、このグラインダ装置でバックグラインディングされた背面をバックサイドエッチング処理するバックサイドエッチング装置と、ウエハをダイシングテープに転写すると共に保護テープをウエハから剥離させる転写装置とをインライン化した構成が日本特開２００３−１７９０２３号公報（特許文献２）に記載されている。
また、外枠と、この外枠内に設けられており内部にエアーが供給されることにより形状変形させつつ体積を増減するゴム膜体とを設けており、ゴム膜が体積を増大する際に、ウエハとゴム膜との間に配設されたテープをその中央から外側に向け漸次ウエハに向け押圧するよう形状変形する構成とされたウエハ固定用治具を用いて、貼付け工程、バックグラインド工程、テープ貼替え工程、ピックアップ工程、ダイボンディング工程を実施する技術が日本特開２００３−１３３３９５号公報（特許文献３）に記載されている。
日本特開２００３−１５２０５８号公報 日本特開２００３−１７９０２３号公報 日本特開２００３−１３３３９５号公報
半導体ウエハをバックグラインドし、この半導体ウエハをダイシングにより各チップに個片化し、個片化されたチップを基板に搭載するダイボンディングまでの製造工程については種々の技術的課題が存在する。問題となる工程は、以下のごとく進行する。
まず、半導体ウエハの回路形成面に感圧テープを貼り付けた後、半導体ウエハをグラインダ装置に装着し、回転する研削材を押し当てて半導体ウエハの裏面を研削することにより、半導体ウエハの厚さを所定の厚さまで薄くする（バックグラインド工程）。続いてウエハマウント装置にて半導体ウエハの裏面をリング状のフレームに固定されたダイシングテープに貼り付けると共に、半導体ウエハの回路形成面から感圧テープを剥離する（ウエハマウント工程）。
次に、半導体ウエハを所定のスクライブラインで切断し、半導体ウエハを各チップに個片化する（ダイシング工程）。個片化されたチップは、突き上げピンによりダイシングテープを介してその裏面が押圧され、これによりチップはダイシングテープから剥離される。突き上げピンと対向する上部にはコレットが位置しており、剥離されたチップはコレットにより吸着されて保持される（ピックアップ工程）。その後、コレットに保持されたチップは基板へ搬送されて、基板上の所定の位置に接合される（ダイボンディング工程）。
ところで、電子機器の小型化、薄型化が進むなかで、それに搭載されるチップの薄型化が要求されている。また、近年、複数のチップを積層して１つのパッケージに搭載する積層型半導体集積回路装置が開発されており、チップの薄型化への要求はますます高まっている。このため、バックグラインド工程では、半導体ウエハの厚さをこれまでの２００μｍ程度から１００μｍ未満とする研削が行われている。ところが、半導体ウエハの厚さを１００μｍ未満とすると半導体ウエハに反りが発生し、それ以降の工程では半導体ウエハのハンドリングや搬送に不具合が生じて半導体ウエハが割れることがある。
そこで、半導体ウエハの厚さをバックグラインド工程において１００μｍ未満とした後、グラインダ装置のチャックテーブル上に装着した状態でウエハ搬送治具により半導体ウエハの裏面を真空吸着し、そのままウエハマウント装置へ搬送する方法を検討した。半導体ウエハは反りを発生させることなくウエハマウント装置へ搬送されて、その裏面をダイシングテープに貼着することができる。
しかし、バックグラインド直後（０〜４時間未満）では、半導体ウエハの裏面が活性化しているため、ダイシングテープの糊と半導体ウエハの裏面とが結合して、ダイシングテープからチップが剥離できなくなる問題が生じた。チップが剥離できないと、コレットによる保持ができなくなり、半導体製品の製造歩留まりの低下が生じてしまう。
また、１００μｍ以上または２００μｍ以上の厚さの半導体ウエハは反りが発生しにくいので、４時間以上放置することができ、その間に半導体ウエハの裏面に自然酸化膜が形成されて上記問題を回避することができる。しかし、自然酸化膜が形成されるまで半導体ウエハを放置する必要があり、ＴＡＴ（Turn around Time）の低下を避けることができない。
本発明の目的は、ダイシングテープから安定したチップの剥離ができる技術を提供することにある。
本発明の他の目的は、半導体製品の歩留まりの向上およびＴＡＴの短縮を実現することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願発明の一つは、回路パターンが形成された半導体ウエハの回路形成面に感圧テープを貼着して半導体ウエハの裏面を研削し、所定の厚さにした後、半導体ウエハの裏面を強制酸化するものであり、その後、半導体ウエハの回路形成面に貼着した感圧テープを剥離すると共に半導体ウエハの裏面にダイシングテープを貼着し、半導体ウエハをダイシングして各チップに個片化し、ダイシングテープを介してチップの裏面を押圧してチップをダイシングテープから剥離するものである。
さらに、本願発明の他の一つは、ウエハを薄膜化した後、裏面を強制酸化または、接着力抑制層（ウエハ裏面にシリコーン系またはアクリルベースの剥離剤(Releasing agent)層を形成することも含む。この場合は、分離時の強度を自由に調整することができる。反面、オゾン水等の無機系の処理剤または処理液を用いるのに比較すると、汚染に留意する必要がある。ただし、シリコーン系は半導体分野では広く使われている実績がある。また、これと強制酸化を併用することもできる。その場合は、従来の自然酸化膜に近い状態を保持しつつ、分離時の強度を最適値に調整できるメリットがある）を形成することにある。
以下に本願に開示された発明のその他の概要を項に分けて説明する。
１．以下の工程を含む半導体集積回路装置の製造方法；
（ａ）第１の厚さを有する半導体ウエハの第１の主面上に回路パターンを形成する工程；
（ｂ）前記第１の主面に第１のテープを貼着する工程；
（ｃ）前記半導体ウエハの第２の主面を研削して、前記半導体ウエハを第２の厚さにする工程；
（ｄ）前記半導体ウエハの前記第２の主面を強制酸化（または単なる酸化、以下同じ）する工程；
（ｅ）前記半導体ウエハの前記第１の主面に貼着した前記第１のテープを剥離し、前記半導体ウエハの前記第２の主面に第２のテープを貼着する工程。
２．前記項１記載の半導体集積回路装置の製造方法において、前記工程（ｃ）と前記工程（ｄ）と前記工程（ｅ）とを一貫して行う半導体集積回路装置の製造方法。
３．前記項２記載の半導体集積回路装置の製造方法において、前記半導体ウエハの前記第２の厚さは１００μｍ未満である半導体集積回路装置の製造方法。
４．前記項２記載の半導体集積回路装置の製造方法において、前記半導体ウエハの前記第２の厚さは８０μｍ未満である半導体集積回路装置の製造方法。
５．前記項２記載の半導体集積回路装置の製造方法において、前記半導体ウエハの前記第２の厚さは６０μｍ未満である半導体集積回路装置の製造方法。
６．前記項１記載の半導体集積回路装置の製造方法において、前記工程（ｃ）と前記工程（ｄ）との間の前記半導体ウエハの放置時間は１分以内である半導体集積回路装置の製造方法。
７．前記項１記載の半導体集積回路装置の製造方法において、前記工程（ｃ）と前記工程（ｄ）との間の前記半導体ウエハの放置時間は１０分以内である半導体集積回路装置の製造方法。
８．前記項１記載の半導体集積回路装置の製造方法において、前記工程（ｃ）と前記工程（ｄ）との間の前記半導体ウエハの放置時間は１時間以内である半導体集積回路装置の製造方法。
９．前記項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）オゾンを含ませた純水（薬液または薬剤を含んだ純水水溶液でも良い。以下同じ）により前記半導体ウエハを洗浄して、前記半導体ウエハの前記第２の主面を強制酸化する工程。
１０．前記項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）二酸化炭素を含ませた純水により前記半導体ウエハを洗浄して、前記半導体ウエハの前記第２の主面を強制酸化する工程。
１１．前記項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）純水と過酸化水素水とを前記半導体ウエハに注ぎ、前記半導体ウエハの前記第２の主面を強制酸化する工程。
１２．前記項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）前記半導体ウエハの前記第２の主面または前記第２のテープの前記半導体ウエハと接する面に酸化剤を塗布し、前記半導体ウエハの前記第２の主面を強制酸化する工程。
１３．前記項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）前記半導体ウエハの前記第２の主面にガス状の酸素を吹き付けて、前記半導体ウエハの前記第２の主面を強制酸化する工程。
１４．前記項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）前記半導体ウエハの前記第２の主面に熱風を当てて、前記半導体ウエハの前記第２の主面を強制酸化する工程。
１５．前記項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は以下の下位の工程を含む：
（ｄ１）前記半導体ウエハを加熱したプレート上に前記半導体ウエハの前記第２の主面を接して載せて、前記半導体ウエハの前記第２の主面を強制酸化する工程。
１６．前記項１記載の半導体集積回路装置の製造方法は、さらに以下の工程を含む：
（ｆ）前記半導体ウエハをダイシング（回転ブレード、レーザ等による）し、前記半導体ウエハをチップに個片化する工程；
（ｇ）前記第２のテープを介して前記チップの裏面を押圧し、前記チップを前記第２のテープから剥離する工程。
１７．前記項１記載の半導体集積回路装置の製造方法において、前記半導体ウエハは、前記第１の主面をウエハ搬送治具に真空吸着されて前記工程（ｃ）から搬出され、前記第２の主面をウエハ搬送治具に真空吸着されて前記工程（ｄ）へ搬入される半導体集積回路装置の製造方法。
１８．前記項１記載の半導体集積回路装置の製造方法において、前記半導体ウエハの直径は約３００ｍｍ（またはそれ以上）である半導体集積回路装置の製造方法。
１９．前記項１記載の半導体集積回路装置の製造方法において、前記半導体ウエハの前記第１の厚さは７００μｍ以上である半導体集積回路装置の製造方法。
２０．以下の工程を含む半導体集積回路装置の製造方法；
（ａ）第１の厚さを有する半導体ウエハの第１の主面上に回路パターンを形成する工程；
（ｂ）前記第１の主面に第１のシートまたは板状物を第１の感圧接着剤により接着する工程；
（ｃ）前記半導体ウエハの第２の主面を研削またはエッチングして、前記半導体ウエハを第２の厚さにする工程；
（ｄ）前記半導体ウエハの前記第２の主面を強制酸化する工程；
（ｅ）前記半導体ウエハの前記第１の主面に接着した前記第１のシートまたは板状物を剥離または分離し、前記半導体ウエハの前記第２の主面に第２のシートまたは板状物を第２の感圧接着剤により接着する工程。
２１．以下の工程を含む半導体集積回路装置の製造方法；
（ａ）第１の厚さを有する半導体ウエハの第１の主面上に回路パターンを形成する工程；
（ｂ）前記半導体ウエハの第２の主面を研削（エッチングを含む）して、前記半導体ウエハを第２の厚さにする工程；
（ｃ）前記半導体ウエハの前記第２の主面に形成された第１の層（研削によるダメージ層）を除去する工程（この工程は必ずしも必須ではない。ダメージ層の一部をトラップ層に使用しても良いし、もともとダメージ層を全部または一部残して良いものもある）；
（ｄ）前記半導体ウエハの前記第２の主面に第２の層（不純物バリア層、トラップ層または粘着力調整層）を形成する工程；
（ｅ）前記半導体ウエハをダイシングし、前記半導体ウエハをチップに個片化する工程。
２２．前記項２１記載の半導体集積回路装置の製造方法において、前記第２の層の厚さは前記第１の層の厚さよりも薄い半導体集積回路装置の製造方法。
２３．前記項２１または２２記載の半導体集積回路装置の製造方法において、前記半導体ウエハの前記第２の厚さは１００μｍ未満である半導体集積回路装置の製造方法。
２４．前記項２１または２２記載の半導体集積回路装置の製造方法において、前記半導体ウエハの前記第２の厚さは８０μｍ未満である半導体集積回路装置の製造方法。
２５．前記項２１または２２記載の半導体集積回路装置の製造方法において、前記半導体ウエハの前記第２の厚さは６０μｍ未満である半導体集積回路装置の製造方法。
２６．前記項２１から２５のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）オゾンを含ませた純水を前記半導体ウエハに注いで、前記半導体ウエハの前記第２の主面に酸化膜を形成する工程。
２７．前記項２１から２５のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）二酸化炭素を含ませた純水を前記半導体ウエハに注いで、前記半導体ウエハの前記第２の主面に酸化膜を形成する工程。
２８．前記項２１から２５のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）過酸化水素を含ませた純粋を前記半導体ウエハに注いで、前記半導体ウエハの前記第２の主面に酸化膜を形成する工程。
２９．前記項２１から２５のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）硝酸を前記半導体ウエハに注いで、前記半導体ウエハの前記第２の主面に酸化膜を形成する工程。
３０．前記項２１から２５のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）前記半導体ウエハの前記第２の主面にプラズマ放電により生ずるイオンを衝撃させて、前記半導体ウエハの前記第２の主面を洗浄するとともに、そこに損傷層と酸化膜を形成する工程。
３１．前記項２１から２５のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
（ｄ１）前記半導体ウエハの前記第２の主面に砥粒を噴射して、前記半導体ウエハの前記第２の主面を洗浄するとともに、そこに破砕層を形成する工程。
３２．前記項２１から２５のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は以下の下位の工程を含む：
（ｄ１）前記半導体ウエハの前記第２の主面を研削して、前記半導体ウエハの前記第２の主面に結晶欠陥層を形成する工程。
３３．前記項２１から２５のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は以下の工程を含む：
（ｄ１）前記半導体ウエハに不純物をイオン注入して、前記半導体ウエハの前記第２の主面にダメージ層（損傷層）を形成する工程。
３４．前記項２１から２５のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は以下の工程を含む：
（ｄ１）前記半導体ウエハの前記第２の主面にプラズマＣＶＤにより酸化膜または多結晶シリコン膜を形成する工程。
３５．前記項２１から３４のいずれか一つに記載の半導体集積回路装置の製造方法において、前記工程（ｃ）は以下の工程を含む：
（ｃ１）前記半導体ウエハの前記第２の主面に形成された前記第１の層を、一部を残して除去し、残された前記第１の層を前記工程（ｄ）の前記第２の層とする工程。
３６．回路パターンが形成された半導体ウエハの回路形成面に感圧テープを貼着して半導体ウエハの裏面を研削し、所定の厚さにした後、半導体ウエハの裏面を強制酸化するものであり、その後、半導体ウエハの裏面にダイシングテープを貼着し、半導体ウエハの回路形成面に貼着した感圧テープを剥離すると共に半導体ウエハをダイシングして各チップに個片化し、ダイシングテープを介してチップの裏面を押圧してチップをダイシングテープから剥離する半導体集積回路装置の製造方法。
３７．ウエハを薄型化した後、裏面を強制酸化するまたはダメージ層を形成することにより、ウエハ裏面からの不純物の拡散を防止するゲッタ層またはバリア層とすることによりデバイスの特性不良発生を抑制する半導体集積回路装置の製造方法。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、ウエハを薄型化した後、裏面を強制酸化または、接着力抑制層を形成することにより、ウエハを分割あるいはほぼ分割してペレット化した後のウエハ保持部材からの分離を容易にすることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、本願において、ウエハと言うときは、Ｓｉ（シリコン）単結晶ウエハを主とするが、それのみではなく、ＳＯＩ（Silicon on Insulator）ウエハ、集積回路をその上に形成するための絶縁膜基板等を指すものとする。その形も円形またはほぼ円形のみでなく、正方形、長方形等も含むものとする。さらに、本願において、ガス、固体、液体の部材に言及するときは、そこに明示された成分を主要な成分の一つとするが、特にそのように明記した場合または原理的に明らかな場合を除き、その他の成分を除外するものではない。
（実施の形態１）
本実施の形態１による半導体集積回路装置の製造方法を図１〜図１３を用いて工程順に説明する。図１は半導体集積回路装置の製造方法の工程図、図２〜図４および図８（ａ）、図９〜図１２は半導体集積回路装置の要部側面図、図８（ｂ）は半導体集積回路装置の要部上面図、図５はオゾン水発生装置の説明図、図６はバックグラインドの洗浄部の説明図、図７は二酸化炭素含有水生成工程の説明図、図１３はバックグラインドからウエハマウントまでの一貫処理装置の説明図である。なお、以下の説明では、半導体ウエハ上に回路パターンを形成した後のバックグラインドから基板上に個片化したチップを接合するダイボンディングまでの各工程についてのみ説明する。
まず、半導体ウエハの回路形成面（第１の面または第１の主面）に集積回路を形成する（図１の工程Ｐ１）。半導体ウエハはシリコン単結晶からなり、その直径は、例えば３００ｍｍ、厚さ（第１の厚さ）は、例えば７００μｍ以上である。
次に、半導体ウエハ上に作られた各チップの良・不良を判定する（図１の工程Ｐ２）。半導体ウエハを測定用ステージに載置し、集積回路の電極パッドにプローブ（探針）を接触させて入力端子から信号波形を入力すると、出力端子から信号波形が出力される。これをテスターが読み取ることによりチップの良・不良が判定される。ここでは、集積回路の全電極パッドに合わせてプローブを配置したプローブカードが用いられ、プローブカードからは各プローブに対応する信号線が出ており、テスターに接続されている。不良と判断されたチップには、不良のマーキングが打たれる。
次に、半導体ウエハの回路形成面に感圧テープ（Pressure-Sensitive adhesive tape；第１のテープ）を貼り付ける（図１の工程Ｐ３）。ここで感圧テープは自己剥離型テープ、すなわちＵＶ硬化型（UV cure type）でも、熱硬化型でも、ＥＢ硬化型でもよいし、非ＵＶ硬化型感圧接着テープ、すなわちＵＶ硬化型でも熱硬化型でもＥＢ硬化型でもない一般の粘着テープ（非自己剥離型テープ）でもよい。非自己剥離型テープの場合は、自己剥離性は利用できないが、ウエハのデバイス面に紫外線（エネルギー線照射または加熱）を照射する場合に発生する不揮発性メモリ等のメモリ系回路への書き込み情報の変化、特性シフト、ポリイミド層等表面保護部材または再配線絶縁部材等の表面特性の不所望な変化を回避することができるという長所がある。以下では紫外線（ＵＶ）硬化型テープの例について説明する。感圧テープには紫外線硬化性の粘着剤が塗布されており、これにより感圧テープは半導体ウエハの回路形成面と貼着する。感圧テープは、例えばウレタンフィルムを基材とし、アクリル系ＵＶ硬化タイプの粘着剤が塗布され、さらにその上にポリエステルからなる剥離材が貼られている。剥離材は、例えば離形紙であり、剥離材を剥がして感圧テープは半導体ウエハに貼り付けられる。感圧テープの厚さは、例えば１８０μｍ、粘着力は、例えばＵＶ照射前２００〜４００ｇ／２５ｍｍ、ＵＶ照射後２０〜３０ｇ／２５ｍｍである。なお、剥離材がなく、基板の背面を離形処理した感圧テープを用いてもよい。
次に、図２に示すように、半導体ウエハ１の裏面（回路形成面と反対側の面、第２の主面または第２の面）を粗研削して、半導体ウエハ１の厚さを１００μｍ未満、８０μｍ未満または６０μｍ未満とする（図１の工程Ｐ４）。この工程Ｐ４（バックグラインド）から後述する工程Ｐ７（ウエハマウント）までは半導体ウエハ１の反りを防ぐために、常に真空吸着された状態で半導体ウエハ１の搬送および処理が行われ、例えば後述する一貫処理装置によって連続した処理が行われる。半導体ウエハ１はグラインダ装置に搬送され、半導体ウエハ１の回路形成面をチャックテーブル２に真空吸着させた後、半導体ウエハ１の裏面に回転する研削材（例えば粗さ＃３６０[：単位面積当たりの凸部の数が３６０個程度]）３を押し当てて粗研削することにより、半導体ウエハ１の厚さを所定の厚さ（第２の厚さ）まで減少させる。半導体ウエハ１の回路形成面に感圧テープＢＴが貼り付けてあるので、集積回路が破壊されることはない。
次に、半導体ウエハ１の裏面を仕上げ研削する。ここでは前記図２と同様のグラインダ装置を用いて半導体ウエハ１の回路形成面をチャックテーブルに真空吸着した後、半導体ウエハ１の裏面に回転する研削材（例えば粗さ＃１５００または＃２０００）を押し当てて仕上げ研削することにより、粗研削時に生じた半導体ウエハ１の裏面の歪みを除去してチップの強度を上げることができる。
次に、バックグラインドにより半導体ウエハ１の裏面に生じた研磨スジを除去する（図１の工程Ｐ５）。グラインダ装置のチャックテーブル２にその回路形成面を真空吸着された半導体ウエハ１の裏面をウエハ搬送治具により真空吸着し、チャックテーブル２の真空を切ることによって半導体ウエハ１をウエハ搬送治具により保持し、そのまま半導体ウエハ１をストレスリリーフ装置へ搬送する。さらに半導体ウエハ１はストレスリリーフ装置の回転テーブルまたは加圧ヘッドにその回路形成面を真空吸着された後、ストレスリリーフが施される。上記研磨スジは非晶質層／多結晶質層／マイクロクラック層／歪み層（応力漸移層）／純粋結晶層からなっており、このストレスリリーフにより非晶質層／多結晶質層／マイクロクラック層が除去される。
このストレスリリーフでは、図３に示すように、スピンエッチ法（図３（ａ））、ＣＭＰ（Chemical Mechanical Polishing）法（図３（ｂ））またはドライポリッシュ法（図３（ｃ））が用いられる。スピンエッチ法は、回転テーブル４上に半導体ウエハ１を載せて、フッ硝酸５を用いてエッチングする方法であり、除去量が多いという利点はあるが、排ガス、廃液処理が難しくまたその処理に費用がかかるという問題がある。ＣＭＰ法は半導体ウエハ１を加圧ヘッドＰＨにて保持し、スラリ（研磨砥液）６を流しながら、プラテン（定盤）７の表面に貼り付けた研磨パッド８に半導体ウエハ１の裏面を圧着させて研磨する方法であり、均一な加工面を得ることができる。しかし、スラリ６などの材料費や設備費が高いため、他の方法よりもコストが高くなる。また、ドライポリッシュ法は他の方法よりもコストを安くすることができるが、回転テーブル１１上に載せた半導体ウエハ１の裏面を砥粒が付着した研磨布（繊維の表面に結合材によりシリカを付着させ、例えばφ４００ｍｍ程度、厚さ２６ｍｍ程度のパッド状に固めた布）１０で磨くため、半導体ウエハ１に力がかかり、半導体ウエハ１の周辺が欠けやすい。なお、このストレスリリーフは全ての半導体ウエハ１に対して行う必要はなく、チップに要求される強度に応じて行う。
次に、図４に示すように、半導体ウエハ１の裏面を強制酸化して厚さ１ｎｍ以下の酸化膜ＴＦを形成する（図１の工程Ｐ６）。バックグラインド（図１の工程Ｐ４）またはストレスリリーフ（図１の工程Ｐ５）から強制酸化までの半導体ウエハ１の放置時間は、１分以内、１０分以内または１時間以内である。ストレスリリーフ装置の回転テーブルまたは加圧ヘッドに真空吸着された半導体ウエハ１をウエハ搬送治具により真空吸着し、回転テーブルまたは加圧ヘッドの真空を切ることによって半導体ウエハ１をウエハ搬送治具により保持し、そのまま半導体ウエハ１を酸化装置へ搬送する。さらに半導体ウエハ１は酸化装置のチャックテーブルに真空吸着された後、酸化処理が施される。
バックグラインドまたはストレスリリーフが終わった時点で、半導体ウエハ１は薄くなり反りが発生しているが、感圧テープＢＴを介して固定し、チャックテーブル２、回転テーブル４，１１、加圧ヘッドＰＨまたはウエハ搬送治具により真空吸着しているので、半導体ウエハ１の反りが表面化することはない。しかし、バックグラインドまたはストレスリリーフが終わった時点では、半導体ウエハ１の裏面（シリコン面）は活性化しており、この状態で半導体ウエハ１をダイシングテープ上にマウントすると、ダイシングテープの糊と半導体ウエハ１の裏面とが結合して、ダイシングテープからチップが剥離できなくなってしまう。そこで、半導体ウエハ１の裏面を強制酸化して酸化膜ＴＦを形成することにより、シリコン面を不活性状態として、ダイシングテープからチップを剥がれやすくする。
半導体ウエハ１の裏面の強制酸化は、例えば以下に記す第１〜第７の方法のいずれかにより行われる。まず、第１の方法は、バックグラインドまたはストレスリリーフが終わった半導体ウエハ１の裏面を洗浄する際に、純水（Ｈ2Ｏ）にオゾン（Ｏ3）を含ませた洗浄水を使用する。洗浄水は、図５に示すオゾン水発生装置により生成される。まず、超純水を電気分解してオゾンガスを発生させた後、このオゾンガスを超純水に溶解させて、オゾン水を生成する。続いて図６に示すように、回転テーブル１２上に載せた半導体ウエハ１の全裏面に行き渡るように１０秒間程度半導体ウエハ１の裏面にオゾン水１３を注ぐ。半導体ウエハ１の温度は常温、オゾン水１３の濃度は、例えば０.１から２０ｐｐｍが適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては０.３から８ｐｐｍが考えられるが、さらに０.６から４ｐｐｍ等の１から２ｐｐｍの間を中心値とする周辺範囲が最も好適と考えられる。この第１の方法は、半導体ウエハ１の裏面を洗浄すると同時に酸化処理ができるので、工程数の増加を避けることができる。また、この第１の方法はランニングコストが安く、さらにオゾンガスを超純水に溶解させた不純物を含まないオゾン水１３を用いるため、クリーンな酸化処理ができるが、設備費が高くなる。
第２の方法は、バックグラインドまたはストレスリリーフが終わった半導体ウエハ１の裏面を洗浄する際に、純水に二酸化炭素（ＣＯ2）を含ませた洗浄水を使用する。純水中に溶解しているＣＯ2濃度は、例えば１から１０００ｐｐｍが適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては１０から５００ｐｐｍが考えられるが、さらに８０から３００ｐｐｍ等の１００から２００ｐｐｍの間を中心値とする範囲が最も好適と考えられる。洗浄水は、図７に示すＣＯ2含有水生成工程により生成される。超純水１４にＣＯ2のガスボンベ１５から所定量のＣＯ2ガスを注入してＣＯ2含有水を生成する。ＣＯ2含有水の供給ラインには濃度計１６が備えられており、ＣＯ2濃度をモニタしてＣＯ2ガスの流量をマスフローコントローラへ指示することができる。この第２の方法はすでに半導体集積回路装置の製造に用いられており、半導体ウエハ１の裏面の酸化処理への導入は容易である。さらに、この第２の方法は前記第１の方法と同様に、設備費は高くなるが、ランニングコストが安くまたクリーンな酸化処理を行うことができる。
第３の方法は、バックグラインドまたはストレスリリーフが終わった半導体ウエハ１の裏面を洗浄する際に、純水と一緒に過酸化水素水（Ｈ2Ｏ2）を注ぐ。この第３の方法は前記第１の方法と同様に、設備費は高くなるが、クリーンな酸化処理を行うことができる。
第４の方法は、半導体ウエハ１の裏面またはダイシングテープの表面に酸化剤（剥離剤）を塗布する。この第４の方法は、酸化剤による汚染が懸念されるが、ランニングコストおよび設備費を安くすることができる。
第５の方法は、バックグラインドまたはストレスリリーフを終えた半導体ウエハ１が待機している間に、ガス状の酸素（Ｏ2）を半導体ウエハ１の裏面に吹き付ける。この際、例えば１００℃程度の温度で加熱してもよい。第６の方法は、半導体ウエハ１の裏面に、例えばホットジェットを用いて熱風を当てる。第７の方法は、ホットプレート上に半導体ウエハ１の裏面を接して載せる。これら第５、第６および第７の方法はランニングコストおよび設備費を安くすることができる。
次に、図８に示すように、半導体ウエハ１を放置することなく、ダイシングテープ（第２のテープ）ＤＴに貼り替える（図１の工程Ｐ７）。強制酸化が終わると、ウエハ搬送治具により半導体ウエハ１を真空吸着し、そのままウエハマウント装置へ搬送する。ウエハマウント装置に搬送された半導体ウエハ１は、まずアライメント部へ送られてノッチまたはオリフラのアライメントが行われ、その後半導体ウエハ１はウエハマウント部へ送られてウエハマウントが行われる。ウエハマウントでは、予めダイシングテープＤＴを貼り付けた環状のフレーム１８を用意しておき、このダイシングテープＤＴにその回路形成面を上面にして半導体ウエハ１を貼着する。この時、半導体ウエハ１の裏面は、前記強制酸化により酸化膜ＴＦが形成されており、不活性状態の裏面をダイシングテープＤＴに接して貼着する。ダイシングテープＤＴは、例えばポリオリフィンを基材とし、アクリル系ＵＶ硬化タイプの粘着剤が塗布され、さらにその上にポリエステルからなる剥離材が貼り付けられている。剥離材は、例えば離形紙であり、剥離材を剥がして感圧テープは半導体ウエハ１に貼り付けられる。ダイシングテープＤＴの厚さは、例えば９０μｍ、粘着力は、例えばＵＶ照射前２００ｇ／２５ｍｍ、ＵＶ照射後１０〜２０ｇ／２５ｍｍである。なお、剥離材がなく、基板の背面を離形処理した感圧テープを用いてもよい。
ところで、半導体ウエハ１の裏面は数時間程度で活性化状態から不活性状態に変わる。従って、厚さが１００μｍ以上または２００μｍ以上の半導体ウエハは、放置しても反り発生が小さいことから、バックグラインドまたはストレスリリーフが終わり、４時間以上放置することによって自然酸化膜の形成により半導体ウエハの裏面を不活性状態に変えてもよい。その場合は、前述した半導体ウエハの裏面の強制酸化は行わなくてもよい。しかし、自然酸化膜が形成されるまで半導体ウエハを放置しておかなければならず、無駄な時間を要してしまう。そこで、厚さが１００μｍ以上または２００μｍ以上の半導体ウエハにおいても、その裏面を強制酸化して不活性状態とし、放置することなくダイシングテープＤＴを貼着することが望ましい。
次いで、半導体ウエハ１が装着されたフレーム１８は感圧テープ剥離部へ送られる。ここでは、半導体ウエハ１と感圧テープＢＴとを貼着する接着剤に紫外線を照射し、接着力を、例えば２０〜３０ｇ／２５ｍｍ程度に低下させたうえで感圧テープＢＴが剥離される。このように半導体ウエハ１をフレーム１８に貼り直すのは、後のダイシング工程で半導体ウエハ１の回路形成面に形成されているアライメントマークを基準としてダイシングを行うため、アライメントマークが形成されている回路形成面を上面とする必要がある。なお、感圧テープＢＴが剥離されても、フレーム１８に貼り付けたダイシングテープＤＴを介して半導体ウエハ１を固定しているので、半導体ウエハ１の反りが表面化することはない。
次に、図９に示すように、半導体ウエハ１をダイシングする（図１の工程Ｐ８）。半導体ウエハ１はチップＳＣに個片化されるが、個片化された後も各チップＳＣはダイシングテープＤＴを介してフレーム１８に固定されているため、整列した状態を維持している。まず、半導体ウエハ１をウエハ搬送治具により半導体ウエハ１の回路形成面を真空吸着し、そのままダイシング装置へ搬送し、ダイシングテーブル１９上に載置する。続いてダイヤモンド・ソーと呼ばれるダイヤモンド微粒を貼り付けた極薄の円形刃２０を用いて、半導体ウエハ１をスクライブラインに沿って縦、横にカットする。
次に、図１０に示すように、半導体ウエハ１にＵＶを照射する（図１の工程Ｐ９）。まず、ダイシングテープＤＴの裏面側からＵＶを照射して、ダイシングテープＤＴの各チップＳＣと接する面の粘着力を、例えば１０〜２０ｇ／２５ｍｍ程度に低下させる。これにより各チップがダイシングテープＤＴから剥がれやすくなる。
次に、図１１に示すように、前記工程Ｐ２において良と判断されたチップＳＣをピックアップする（図１の工程Ｐ１０）。まず、突き上げピン２２によりダイシングテープＤＴを介してチップＳＣの裏面を押圧し、これによりチップＳＣをダイシングテープＤＴから剥離される。続いてコレット２３が移動して突き上げピン２２と対向する上部に位置し、剥離されたチップＳＣの回路形成面をコレット２３により真空吸着することにより、１個づつチップＳＣをダイシングテープＤＴから引き剥がしてピックアップする。ＵＶ照射によりダイシングテープＤＴとチップＳＣとの接着力が弱められ、またチップＳＣの裏面は酸化膜ＴＦの形成により不活性状態となっているため、薄く強度が低下しているチップＳＣであっても、確実にピックアップすることができる。コレット２３は、例えば略円筒形の外形を有し、その底部に位置する吸着部は、例えば軟質の合成ゴムなどで構成されている。
次に、図１２に示すように、チップＳＣを基板２４に搭載する（図１の工程Ｐ１１）。ピックアップされたチップＳＣはコレットに吸着、保持されて、基板２４上の所定位置に搬送される。続いて基板２４のメッキされたアイランド上にペースト材２５を載せて、ここにチップＳＣを軽く押し付け、１００〜２００℃程度の温度により硬化処理を行う。これによりチップＳＣを基板２４に貼り付ける。ペースト材２５はエポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂またはシリコーン系樹脂を例示することができる。なお、ペースト材２５による貼り付けの他、メッキされたアイランドにチップＳＣの裏面を軽く擦り付ける、あるいはメッキしたアイランドとチップＳＣとの間に金テープの小片を挟み、金とシリコンとの共晶を作って接着してもよい。
ダイシングテープＤＴに貼着された良品チップのダイボンディングおよび不良品チップの除去が終了すると、ダイシングテープＤＴはフレーム１８から剥がされ、フレーム１８はリサイクルされる。
次に、チップＳＣ上の電極と基板２４上の電極とを電気的に接続し、さらにモールド樹脂によりチップＳＣを封入して保護する。続いてモールド樹脂上に品名などを捺印し、基板２４から１個１個のチップＳＣを切り分ける。その後、仕上がったチップＳＣを製品規格に沿って選別し、検査工程を経て製品が完成する。
このように、本実施の形態１によれば、バックグラインドまたはストレスリリーフにより半導体ウエハ１の裏面が活性化しても、強制酸化により半導体ウエハ１の裏面に酸化膜ＴＦを形成して不活性状態とすることで、ダイシングテープＤＴからチップＳＣをピックアップする際に、ダイシングテープＤＴから安定したチップＳＣの剥離ができる。これにより、安定したチップＳＣの剥離ができて、コレット２３によるチップＳＣの保持不良が発生しにくくなるので、コレット２３によるチップＳＣの保持不良による半導体製品の製造歩留まりの低下を防ぐことができる。さらに、バックグラインドまたはストレスリリーフが終わった後、半導体ウエハ１の裏面に酸化膜ＴＦを形成することにより、放置することなく半導体ウエハ１をダイシングテープＤＴに貼着できるのでＴＡＴを短縮することができる。
次に、バックグラインド（図１の工程Ｐ４）からウエハマウント（図１の工程Ｐ７）までを連続処理する一例を、図１３に示す一貫処理装置の説明図を用いて説明する。
一貫処理装置２６は、バックグラインダ部、ドライポリッシュ部、洗浄部およびウエハマウント部からなる。各部には半導体ウエハ１を搬入するローダ２７と搬出するアンローダ２８が備わっており、各部をスタンドアローンとして使用することもできる。また、バックグラインダ部とドライポリッシュ部との間には、両者間で半導体ウエハ１を搬送する搬送ロボット２９が備わっており、同様にドライポリッシュ部と洗浄部との間、洗浄部とウエハマウント部との間には、それぞれ両者間で半導体ウエハ１を搬送する搬送ロボット３０，３１が備わっている。
まず、バックグラインダ部のローダ２７に、複数の半導体ウエハ１を搭載したフープ（ＦＯＵＰ（Front Open Unified Pod））を乗せた後、搬送ロボット３２にてフープから１枚の半導体ウエハ１を取り出してバックグラインダ部の処理室３３へ搬入する。フープは半導体ウエハのバッチ搬送用の密閉収納容器で、通常２５枚、１２枚、６枚等のバッチ単位で半導体ウエハを収納する。フープの容器外壁は微細な通気フィルタ部を除いて機密構造になっており、塵埃はほぼ完全に排除される。従って、クラス１０００の雰囲気で搬送しても、内部はクラス１の清浄度が保てるようになっている。装置とのドッキングは、装置側のロボットがフープの扉を装置内部に引き込むことによって清浄さを保持した状態で行われる。続いて、半導体ウエハ１をチャックテーブル３４上に載置し真空吸着した後、半導体ウエハ１の裏面を研削し、半導体ウエハ１の厚さを所定の厚さまで減少させる。
次に、半導体ウエハ１のバックグラインドが終わると、半導体ウエハ１を搬送ロボット２９にてバックグラインダ部から搬出してドライポリッシュ部へ搬送し、さらに搬送ロボット３５にて半導体ウエハ１をドライポリッシュ部の処理室３６へ搬入する。半導体ウエハ１をチャックテーブル３７上に載置し真空吸着した後、半導体ウエハ１の裏面を平坦に加工する。
次に、半導体ウエハ１のドライポリッシュが終わると、半導体ウエハ１を搬送ロボット３０にてドライポリッシュ部から搬出して洗浄部へ搬送し、さらに搬送ロボット３８にて半導体ウエハ１を洗浄装置の処理室３９へ搬入する。処理室３９は、例えば前記図６に示した構成となっており、半導体ウエハ１の裏面に純水にオゾンを含ませた洗浄水を注ぐ。これにより、半導体ウエハ１の洗浄と半導体ウエハ１の裏面の強制酸化とを同時に行う。
次に、半導体ウエハ１の洗浄が終わると、半導体ウエハ１を搬送ロボット３１にて洗浄部から搬出してウエハマウント部へ搬送し、搬送ロボット４０により半導体ウエハ１の裏面を真空吸着した後、半導体ウエハ１の真空吸着面を変えて、回路形成面を真空吸着する。続いて半導体ウエハ１をウエハマウント部の処理室４１へ搬入する。ここでは環状のフレームに固定されたダイシングテープにその回路形成面を上面にして半導体ウエハ１を貼着した後、ダイシングテープにその回路形成面を上面にして半導体ウエハ１を貼着し、感圧テープを剥離する。その後、半導体ウエハ１をウエハマウント部のアンローダ２８へ搬送し、ウエハマウント部から半導体ウエハ１を取り出してフープに戻す。
このように、一貫処理装置２６を用いることにより、半導体ウエハ１はバックグラインドからウエハマウントまでを短時間で処理されるが、半導体ウエハ１の裏面を強制酸化して不活性状態としているので、続くダイシング後のダイボンディングにおいてチップの安定したピックアップができる。
（実施の形態２）
チップの薄型化への要求から、バックグラインドでは半導体ウエハの厚さを、例えば１００μｍ未満とする研削が行われている。研削された半導体ウエハの裏面は、非晶質層／多結晶質層／マイクロクラック層／原子レベル歪み層（応力漸移層）／純粋結晶層からなり、このうち非晶質層／多結晶質層／マイクロクラック層が結晶欠陥層である。結晶欠陥層の厚さは、例えば１〜２μｍ程度である。
半導体ウエハの裏面に上記結晶欠陥層があると、半導体ウエハを個片化したチップの抗折強度（チップに単純曲げ応力を加えたとき、チップが破壊する時点の同応力値）が低下するという問題が生ずる。この抗折強度の低下は、厚さが１００μｍ未満のチップにおいて顕著に現れる。そこで、バックグラインドに続いてストレスリリーフを行い、結晶欠陥層を除去して半導体ウエハの裏面を鏡面とすることにより、チップの抗折強度の低下を防いでいる。ストレスリリーフでは、例えばドライポリッシュ法、ＣＭＰ法、ケミカルエッチ法などが用いられる。
ところが、半導体ウエハの裏面の結晶欠陥層を除去すると、半導体ウエハの裏面に付着した汚染不純物、例えば銅（Ｃｕ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）またはクロム（Ｃｒ）などの重金属不純物が容易に半導体ウエハ内へ浸入してしまう。汚染不純物はガス配管やヒータ線など、あらゆる半導体製造装置に混入しており、またプロセスガスも汚染不純物の汚染源となりうる。半導体ウエハの裏面から浸入した汚染不純物は、さらに半導体ウエハ内を拡散して、回路形成面近くの結晶欠陥に引き寄せられる。回路形成面近くにまで拡散した汚染不純物は、例えば禁制帯中にキャリアの捕獲準位を形成し、また酸化シリコン／シリコン界面に固溶した汚染不純物は、例えば界面準位を増加させる。その結果、汚染不純物に起因する半導体素子の特性不良が生じて、半導体製品の製造歩留まり低下が引き起こる。例えば半導体不揮発性メモリであるフラッシュメモリでは、汚染不純物に起因したErase/Write時の不良セクタが多くなり、救済セクタ数が足りずに特性不良が発生する。また、例えば一般のＤＲＡＭ（Dynamic Random Access Memory）および疑似ＳＲＡＭでは、汚染不純物に起因したRefresh特性やSelf Refresh特性の劣化等のリーク系不良が発生する。フラッシュ系のメモリではデータリテンション（Data Retention）不良が発生する。すなわち、バックグラインド後のストレスリリーフによって、薄型化したウエハまたはチップの抗折強度を向上することができるが、ドライポリッシュまたはＣＭＰなどの研磨によるストレスリリーフでは、破砕層が無くなり、またウエハ裏面にバリア層も形成されないため、ウエハ裏面からの汚染不純物の侵入に対するゲッタリング効果が低下する。デバイス面付近まで汚染不純物の拡散が進むとデバイス特性が変動して動作不良となる場合がある。
半導体ウエハの裏面に結晶欠陥層を残しておくと、この結晶欠陥層が半導体ウエハの裏面に付着した汚染不純物の浸入をくい止めることができるが、チップの抗折強度の低下を防ぐことができない。
本実施例に開示された一つの発明の目的は、汚染不純物に起因する半導体製品の製造歩留まり低下を抑えることのできる技術を提供することにある。
本実施例に開示された一つの発明の目的は、薄型化したウエハの裏面を洗浄してウエハ裏面から侵入した汚染不純物を除去する、またはウエハ裏面に酸化膜を形成して汚染不純物の拡散のバリアとする、またはダメージ層を形成してゲッタリング効果を向上させるなどして、半導体製品の歩留まりの向上およびＴＡＴの短縮を実現することのできる技術を提供することにある。
本実施の形態２による半導体集積回路装置の製造方法を図１４〜図２８を用いて工程順に説明する。図１４は半導体集積回路装置の製造方法の工程図、図１５、図１８および図２１〜図２５は半導体集積回路装置の要部側面図、図１６は半導体集積回路装置の裏面断面の拡大図、図１７はストレスリリーフ方式の説明図、図１９はストレスリリーフ後のオゾン水を用いたバリア層形成の説明図、図２０はストレスリリーフ後の硝酸を用いたバリア層形成の説明図、図２６〜図２８はバックグラインドからウエハマウントまでの一貫処理装置の説明図である。なお、以下の説明では、半導体ウエハ上に回路パターンを形成した後のバックグラインドから基板上に個片化したチップを接合するダイボンディングまでの各工程についてのみ説明する。
まず、半導体ウエハの回路形成面（第１の面または第１の主面）に集積回路を形成する（図１４の工程Ｐ１）。半導体ウエハはシリコン単結晶からなり、その直径は、例えば３００ｍｍ、厚さ（第１の厚さ）は、例えば７００μｍ以上である。
次に、半導体ウエハ上に作られた各チップの良・不良を判定する（図１４の工程Ｐ２）。半導体ウエハを測定用ステージに載置し、集積回路の電極パッドにプローブ（探針）を接触させて入力端子から信号波形を入力すると、出力端子から信号波形が出力される。これをテスターが読み取ることによりチップの良・不良が判定される。ここでは、集積回路の全電極パッドに合わせてプローブを配置したプローブカードが用いられ、プローブカードからは各プローブに対応する信号線が出ており、テスターに接続されている。不良と判断されたチップには、不良のマーキングが打たれる。
次に、半導体ウエハの回路形成面に感圧テープ(Pressure-Sensitive adhesive tape)を貼り付ける（図１４の工程Ｐ３）。ここで感圧テープは自己剥離型テープ、すなわちＵＶ硬化型（UV cure type）でも、熱硬化型でも、ＥＢ硬化型でもよいし、非ＵＶ硬化型感圧接着テープ、すなわちＵＶ硬化型でも熱硬化型でもＥＢ硬化型でもない一般の粘着テープ（非自己剥離型テープ）でもよい。非自己剥離型テープの場合は、自己剥離性は利用できないが、ウエハのデバイス面に紫外線（エネルギー線照射または加熱）を照射する場合に発生する不揮発性メモリ等のメモリ系回路への書き込み情報の変化、特性シフト、ポリイミド層等表面保護部材または再配線絶縁部材等の表面特性の不所望な変化を回避することができるという長所がある。以下では非自己剥離型テープの例について説明する。感圧テープには粘着剤が塗布されており、これにより感圧テープは半導体ウエハの回路形成面（デバイス面）と貼着する。感圧テープは、例えばポリオレフィンを基材とし、アクリル系の粘着剤が塗布され、さらにその上にポリエステルからなる剥離材が貼られている。剥離材は、例えば離形紙であり、剥離材を剥がして感圧テープは半導体ウエハに貼り付けられる。感圧テープの厚さは、例えば１３０から１５０μｍ、粘着力は、例えば２０から３０ｇ／２０ｍｍ（２０ｍｍテープの剥離の際の強度で表示）である。なお、剥離材がなく、基板の背面を離形処理した感圧テープを用いてもよい。
次に、図１５に示すように、半導体ウエハ５１の裏面（回路形成面と反対側の面、第２の主面または第２の面）を粗研削して、半導体ウエハ５１の厚さを１００μｍ未満、８０μｍ未満または６０μｍ未満とする（図１４の工程Ｐ４）。半導体ウエハ５１はグラインダ装置に搬送され、半導体ウエハ５１の回路形成面をチャックテーブル５２に真空吸着させた後、半導体ウエハ５１の裏面に回転する研削材（例えば粗さ＃３２０〜＃３６０：単位面積当たりの凸部の数が３２０から３６０個程度;その他の部分に置いて同じ表示を用いる）５３を押し当てて粗研削することにより、半導体ウエハ５１の厚さを所定の厚さ（第２の厚さ）まで減少させる。半導体ウエハ５１の回路形成面に感圧テープＢＴ２が貼り付けてあるので、集積回路が破壊されることはない。
次に、半導体ウエハ５１の裏面を仕上げ研削する。ここでは前記図２と同様のグラインダ装置を用いて半導体ウエハ５１の回路形成面をチャックテーブルに真空吸着した後、半導体ウエハ５１の裏面に回転する研削材（例えば粗さ＃１５００〜＃２０００）を押し当てて仕上げ研削することにより、粗研削時に生じた半導体ウエハ５１の裏面の歪みを除去する。
次に、バックグラインドにより半導体ウエハ５１の裏面に生じた結晶欠陥層を除去する（図１４の工程Ｐ５）。仕上げ研削を行ったグラインダ装置のチャックテーブルにその回路形成面を真空吸着された半導体ウエハ５１の裏面をウエハ搬送治具により真空吸着し、チャックテーブルの真空を切ることによって半導体ウエハ５１をウエハ搬送治具により保持し、そのまま半導体ウエハ５１をストレスリリーフ装置へ搬送する。さらに半導体ウエハ５１はストレスリリーフ装置の回転テーブルまたは加圧ヘッドにその回路形成面を真空吸着された後、ストレスリリーフが施される。
図１６に示すように、バックグラインドでは半導体ウエハ５１の裏面の純粋結晶層上に原子レベル歪み層（応力漸移層）および結晶欠陥層（非晶質層／多結晶質層／マイクロクラック層；第１の層）５４が形成されるが、ストレスリリーフにより結晶欠陥層５４が除去される。結晶欠陥層５４の厚さは、例えば１〜２μｍ程度であり、この結晶欠陥層５４を除去することによってチップの抗折強度を上げることができる。なお、結晶欠陥層５４を除去する際、原子レベル歪み層の一部を除去してもよい。
このストレスリリーフでは、例えば図１７に示すように、ドライポリッシュ法（図１７（ａ））、ＣＭＰ法（図１７（ｂ））またはケミカルエッチ法（図１７（ｃ））が用いられる。ドライポリッシュ法は、回転テーブル５５上に載せた半導体ウエハ５１の裏面を砥粒が付着した研磨布（繊維の表面に結合材によりシリカを付着させ、例えばφ４００ｍｍ程度、厚さ２６ｍｍ程度のパッド状に固めた布：Dry Polish Wheel）５６で磨く方法である。このドライポリッシュ法は、他の方法よりもコストを安くすることができるが、半導体ウエハ５１に力がかかり、半導体ウエハ５１の周辺が欠けやすいという課題がある。ＣＭＰ法は半導体ウエハ５１を加圧ヘッドＰＨ２にて保持し、スラリ（研磨砥液）５７を流しながら、プラテン（定盤）５８の表面に貼り付けた研磨パッド５９に半導体ウエハ５１の裏面を圧着させて研磨する方法である。このＣＭＰ法は、均一な加工面を得ることができるが、スラリ５７などの材料費や設備費が高いため、他の方法よりもコストが高くなる。また、ケミカルエッチ法は、回転テーブル６０上に半導体ウエハ５１を載せて、フッ硝酸（ＨＦ＋ＨＮＯ3）６１を用いてエッチングする方法である。このケミカルエッチ法は、除去量が多いという利点はあるが、排ガス、廃液処理が難しくまたその処理に費用がかかる。
次に、図１８に示すように、半導体ウエハ５１の裏面にバリア層（第２の層）ＢＬを形成する（図１４の工程Ｐ６）。ストレスリリーフ装置の回転テーブルまたは加圧ヘッドに真空吸着された半導体ウエハ５１をウエハ搬送治具により真空吸着し、回転テーブルまたは加圧ヘッドの真空を切ることによって半導体ウエハ５１をウエハ搬送治具により保持し、そのまま半導体ウエハ５１をバリア層形成装置へ搬送する。バリア層形成装置に搬送された半導体ウエハ５１は、例えばバリア層形成装置のチャックテーブルなどにその回路形成面を真空吸着されて、その裏面にバリア層ＢＬが形成される。
ストレスリリーフが終わった時点で、半導体ウエハ５１の裏面には、結晶欠陥層５４が除去されて原子レベル歪み層が露出している。このため、半導体ウエハ５１の裏面（原子レベル歪み層）に汚染不純物、例えば重金属不純物などが付着すると、容易に半導体ウエハ５１へ浸入してしまう。半導体ウエハ５１に浸入した汚染不純物は、半導体ウエハ５１内を拡散して半導体ウエハ５１の回路形成面へ達し、回路形成面に形成された半導体素子の特性不良を引き起こす。そこで、半導体ウエハ５１の裏面（原子レベル歪み層）にバリア層ＢＬを形成し、このバリア層ＢＬによって半導体ウエハ５１への汚染不純物の拡散を抑える。重金属の中でもＣｕは、その拡散係数が６.８×１０-2／ｓｅｃ（at １５０℃）であり他の重金属の拡散係数（例えばＦｅの拡散係数は２.８×１０-13／ｓｅｃ（at １５０℃））と比して高く、半導体ウエハ５１の回路形成面へ達しやすいことから、半導体素子の特性不良を引き起こす主な汚染不純物の１つであると考えられる。バリア層ＢＬの厚さは、例えば０.５ｎｍ以上（テープのはがれ特性のみを考慮する場合は、安定した膜が形成できる下限値以上であれば問題ないからである）が適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては１ｎｍ以上（すなわち、種々の熱処理の自由度を確保するためには比較的厚めの方が有利である）が考えられるが、さらに２ｎｍ以上の範囲が最も好適と考えられる。
バリア層ＢＬの形成には、例えば以下に記す第Ｉ〜第VIIの方法のいずれかにより行われる。第Ｉの方法は、ストレスリリーフが終わった半導体ウエハ５１の裏面を純水を用いて洗浄する前に、純水にオゾンを含ませたオゾン水を注ぎ、半導体ウエハ５１の裏面に酸化膜（バリア層ＢＬ）を形成する。オゾン水は、前記図５に示すオゾン水発生装置により生成される。
まず、図１９に示すように、超純水を電気分解してオゾンガスを発生させた後、このオゾンガスを超純水に溶解させて、オゾン水６２を生成する。続いて、回転テーブル６３上に載せた半導体ウエハ５１の全裏面に行き渡るように、例えば３０〜６０秒間程度半導体ウエハ５１の裏面にオゾン水６２を注いで、半導体ウエハ５１の裏面に酸化膜（バリア層ＢＬ）を形成する。回転テーブル６３の回転数は、例えば５００〜１０００ｒｐｍ、半導体ウエハ５１の温度は、例えば常温である。オゾン水６２の濃度は、例えば０.１から２０ｐｐｍが適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては０.３から８ｐｐｍが考えられるが、さらに０.６から４ｐｐｍ等の１から２ｐｐｍの間を中心値とする周辺範囲が最も好適と考えられる。
その後、回転テーブル６３上に載せた半導体ウエハ５１の全裏面に行き渡るように、半導体ウエハ５１の裏面に純水６５を注ぎ、半導体ウエハ５１の裏面を洗浄する。回転テーブル６３の回転数は、例えば３０００ｒｐｍである。ここでは、半導体ウエハ５１の裏面にオゾン水６２を注いだ後、純水６５を注ぐとしたが、これに限定されず、例えばオゾン水６２を注いでいる途中から純水６５を所定時間注いだ後、オゾン水６２を止め、次いで純水６５を止めてもよい。
この第Ｉの方法は、１台の洗浄装置において、半導体ウエハ５１の裏面にバリア層ＢＬの形成と半導体ウエハ５１の裏面の洗浄とができるので、工程数の増加を避けることができる。また、この第Ｉの方法はランニングコストが安く、さらにオゾンガスを超純水に溶解させた不純物を含まないオゾン水６２を用いるため、クリーンな酸化処理ができる。
第IIの方法は、ストレスリリーフが終わった半導体ウエハ５１の裏面を純水により洗浄する前に、純水に二酸化炭素（ＣＯ2）を含ませたＣＯ2水を注ぎ、半導体ウエハ５１の裏面に酸化膜（バリア層ＢＬ）を形成する。純水中に溶解しているＣＯ2濃度は、例えば１から１０００ｐｐｍが適切な範囲と考えられる（他の条件によってはこの範囲に限定されないことはもとよりである）。また、量産に適した範囲としては１０から５００ｐｐｍが考えられるが、さらに８０から３００ｐｐｍ等の１００から２００ｐｐｍの間を中心値とする範囲が最も好適と考えられる。ＣＯ2水は、前記図７に示すＣＯ2含有水生成工程により生成される。ここでは、半導体ウエハ５１の裏面にＣＯ2水を注いだ後、純水を注ぐとしたが、これに限定されず、例えばＣＯ2水を注いでいる途中から純水を所定時間注いだ後、ＣＯ2水を止め、次いで純水を止めてもよい（純水洗浄は必ずしも、必須ではない。例えばドライ洗浄でもよい。ここで、純水は洗浄用の薬液、薬剤を含有した水溶液すなわち、薬液でも良い）。
この第IIの方法はすでに半導体集積回路装置の製造の他の部分に用いられており、半導体ウエハ５１の裏面の酸化膜（バリア層ＢＬ）形成への導入は容易である。さらに、この第IIの方法は前記第Ｉの方法と同様に、ランニングコストが安くまたクリーンな酸化処理を行うことができる。
第IIIの方法は、ストレスリリーフが終わった半導体ウエハ５１の裏面を純水により洗浄する前に、純粋に過酸化水素（Ｈ2Ｏ2）を含ませたＨ2Ｏ2水を注ぎ、半導体ウエハ５１の裏面に酸化膜（バリア層ＢＬ）を形成する。ここでは、半導体ウエハ５１の裏面にＨ2Ｏ2水を注いだ後、純水を注ぐとしたが、これに限定されず、例えばＨ2Ｏ2水を注いでいる途中から純水を所定時間注いだ後、Ｈ2Ｏ2水を止め、次いで純水を止めてもよい。この第IIIの方法は前記第Ｉの方法と同様に、クリーンな酸化処理を行うことができる。
第IVの方法は、ストレスリリーフが終わった半導体ウエハ５１の裏面を純水を用いて洗浄する前に、硝酸（ＨＮＯ3）を注ぎ、半導体ウエハ５１の裏面に酸化膜（バリア層ＢＬ）を形成する。まず、図２０に示すように、回転テーブル６６上に載せた半導体ウエハ５１の全裏面に行き渡るように、例えば３０〜６０秒間程度半導体ウエハ５１の裏面に硝酸６７を注ぎ、半導体ウエハ５１の裏面に酸化膜（バリア層ＢＬ）を形成する。回転テーブル６６の回転数は、例えば５００〜１０００ｒｐｍである。その後、回転テーブル６６上に載せた半導体ウエハ５１の全裏面に行き渡るように、半導体ウエハ５１の裏面に純水６９を注ぎ、半導体ウエハ５１の裏面を洗浄する。回転テーブル６６の回転数は、例えば３０００ｒｐｍである。ここでは、半導体ウエハ５１の裏面に硝酸６７を注いだ後、純水６９を注ぐとしたが、これに限定されず、例えば硝酸６７を注いでいる途中から純水６９を所定時間注いだ後、硝酸６７を止め、次いで純水６９を止めてもよい。
第Vの方法は、ストレスリリーフが終わった半導体ウエハ５１の裏面にミクロな結晶欠陥層（バリア層ＢＬ）を形成する。汚染不純物、特に重金属不純物は結晶欠陥層に集中する性質があり、故意にミクロな結晶欠陥層を設けることで、半導体ウエハ５１の裏面からの汚染不純物の浸入を防ぐことができる。ミクロな結晶欠陥層は、例えば以下のように形成することができる。例えばプラズマ放電によりイオンを生成し、このイオンを衝撃させることによって半導体ウエハ５１の裏面に損傷層（ミクロな結晶欠陥層）を形成する。プラズマ条件として、使用ガスＣＦ4またはＳＦ6、真空度１〜１.８Ｔｏｒｒ（１３３．３２２〜２３９．９８０Ｐａ）、温度１５〜２０℃、時間１分程度、あるいは使用ガスＣｌ、真空度２０〜５０ｍＴｏｒｒ（２６６６．４５〜６６６６．１２ｍＰａ）、温度１５〜２０℃、時間１分程度を例示することができ、この条件により、例えば厚さ２〜１０ｎｍ程度のミクロな結晶欠陥層が形成される。プラズマによる損傷層の形成方法は、プラズマにより半導体ウエハ５１の裏面を洗浄できるとともに、さらに、その洗浄された裏面にプラズマ損傷層を形成すると同時に、損傷層表面に不純物拡散バリア層または剥離性改善層としての酸化膜（絶縁膜その他の補助膜）を形成することができるメリットがある。一方、このような三位一体の効果はないが、液体による処理の場合は比較的ダメージが少ないというメリットがある。特に、純水に各種ガスを混入させたもの（ガス含有純水）による方法では、その外にランニングコストが安いというメリットがある。
または、サンドブラストにより半導体ウエハ５１の裏面に破砕層（ミクロな結晶欠陥層）を形成する。まず、半導体ウエハ５１の裏面を露出させてマスキング材を形成する。マスキング材は、例えばリソグラフィ技術により形成されたレジストパターンを用いることができる。続いて砥粒を、例えば２〜３ｋｇｆ／ｃｍ2程度に加圧した気体と共に噴射して、半導体ウエハ５１の裏面に洗浄するとともに、さらにその洗浄された裏面に破砕層を形成する。砥粒は、例えばＳｉＣ、アルミナであり、その粒径は、例えば数〜数１００μｍ程度である。その後、マスキング材を除去し、半導体ウエハ５１を洗浄する。
または、ストレスリリーフにおいて、結晶欠陥層（非晶質層／多結晶質層／マイクロクラック層）５４を全て除去せずに、結晶欠陥層５４の一部を残しておき、これをミクロな結晶欠陥層として用いる。
または、ファインメッシュ砥石を用いて半導体ウエハ５１の裏面を研削して、ミクロな結晶欠陥層を形成する。この研削では、前記図２と同様のグラインダ装置を用いることができる。すなわち、半導体ウエハ５１の回路形成面をチャックテーブルに真空吸着した後、半導体ウエハ５１の裏面に回転する研削材（例えば粗さ＃８０００〜＃１００００）を押し当てて研削することにより、ミクロな結晶欠陥層を形成する。このミクロな結晶欠陥層の形成は、前記粗研削（例えば研削材の粗さ＃３２０〜＃３６０）および前記仕上げ研削（例えば研削材の粗さ＃１５００〜＃２０００）よりも、さらに粗さの細かい研削材を用いる。
第VIの方法は、ストレスリリーフが終わった半導体ウエハ５１の裏面に不純物をイオン注入して、ダメージ層（バリア層ＢＬ）を形成する。イオン注入条件として、イオン種Ａｓ、エネルギー１５０ｋｅＶ、ドーズ量５×１０15ｃｍ-2を例示することができる。
第VIIの方法は、プラズマＣＶＤ法により半導体ウエハ５１の裏面に酸化膜または多結晶シリコン膜を堆積し、これを汚染不純物の浸入を防ぐバリア層ＢＬとする。すなわち、酸化膜または多結晶シリコン膜中に汚染不純物を析出させる。酸化膜を形成するプラズマＣＶＤ条件として、使用ガスＯ2、真空度３〜４Ｔｏｒｒ（３９９．９６７〜５３３．２８９Ｐａ）、温度４００℃、時間１０秒程度を例示することができ、この条件により、例えば厚さ３０ｎｍ程度のバリア層ＢＬが形成される。
次に、半導体ウエハ５１を洗浄し、乾燥させた後（図１４の工程７）、図２１に示すように、半導体ウエハ５１をダイシングテープＤＴ２に貼り替える（図１４の工程Ｐ８）。バリア層ＢＬの形成が終わると、ウエハ搬送治具により半導体ウエハ５１を真空吸着し、そのままウエハマウント装置へ搬送する。ウエハマウント装置に搬送された半導体ウエハ５１は、まずアライメント部へ送られてノッチまたはオリフラのアライメントが行われ、その後半導体ウエハ５１はウエハマウント部へ送られてウエハマウントが行われる。ウエハマウントでは、予めダイシングテープＤＴ２を貼り付けた環状のフレーム７０を用意しておき、このダイシングテープＤＴ２にその回路形成面を上面にして半導体ウエハ５１を貼着する。ダイシングテープＤＴ２は、例えばポリオリフィンを基材とし、アクリル系ＵＶ硬化タイプの粘着剤が塗布され、さらにその上にポリエステルからなる剥離材が貼り付けられている。剥離材は、例えば離形紙であり、剥離材を剥がしてダイシングテープＤＴ２は半導体ウエハ５１に貼り付けられる。ダイシングテープＤＴ２の厚さは、例えば９０μｍ、粘着力は、例えばＵＶ照射前２００ｇ／２５ｍｍ、ＵＶ照射後１０〜２０ｇ／２５ｍｍである。なお、剥離材がなく、基板の背面を離形処理したダイシングテープを用いてもよい。
次いで、半導体ウエハ５１が装着されたフレーム７０は感圧テープ剥離部へ送られる。ここでは、半導体ウエハ５１と感圧テープＢＴ２が剥離される。このように半導体ウエハ５１をフレーム７０に貼り直すのは、後のダイシング工程で半導体ウエハ５１の回路形成面に形成されているアライメントマークを基準としてダイシングを行うため、アライメントマークが形成されている回路形成面を上面とする必要がある。なお、感圧テープＢＴ２が剥離されても、フレーム７０に貼り付けられたダイシングテープＤＴ２を介して半導体ウエハ５１を固定しているので、半導体ウエハ５１の反りが表面化することはない。
次に、図２２に示すように、半導体ウエハ５１をダイシングする（図１４の工程Ｐ９）。半導体ウエハ５１はチップＳＣ２に個片化されるが、個片化された後も各チップＳＣ２はダイシングテープＤＴ２を介してフレーム７０に固定されているため、整列した状態を維持している。まず、半導体ウエハ５１をウエハ搬送治具により半導体ウエハ５１の回路形成面を真空吸着し、そのままダイシング装置へ搬送し、ダイシングテーブル７１上に載置する。続いてダイヤモンド・ソーと呼ばれるダイヤモンド微粒を貼り付けた極薄の円形刃７２を用いて、半導体ウエハ５１をスクライブラインに沿って縦、横にカットする（ウエハの分割はレーザを用いた方法を使用しても良い。その場合は、切削幅を微少にする等の付加的なメリットがある）。
次に、図２３に示すように、半導体ウエハ５１にＵＶを照射する（図１４の工程Ｐ１０）。ダイシングテープＤＴ２の裏面側からＵＶを照射して、ダイシングテープＤＴ２の各チップＳＣ２と接する面の粘着力を、例えば１０〜２０ｇ／２５ｍｍ程度に低下させる。これにより各チップＳＣ２がダイシングテープＤＴ２から剥がれやすくなる。
次に、図２４に示すように、図１４の工程Ｐ２において良と判断されたチップＳＣ２をピックアップする（図１４の工程Ｐ１１）。突き上げピン７３によりダイシングテープＤＴ２を介してチップＳＣ２の裏面を押圧し、これによりチップＳＣ２をダイシングテープＤＴ２から剥離する。続いてコレット７４が移動して突き上げピン７３と対向する上部に位置し、剥離されたチップＳＣ２の回路形成面をコレット７４により真空吸着することにより、１個づつチップＳＣ２をダイシングテープＤＴ２から引き剥がしてピックアップする。ＵＶ照射によりダイシングテープＤＴ２とチップＳＣ２との接着力が弱められているため、薄く強度が低下しているチップＳＣ２であっても、確実にピックアップすることができる。コレット７４は、例えば略円筒形の外形を有し、その底部に位置する吸着部は、例えば軟質の合成ゴムなどで構成されている。
次に、図２５に示すように、チップＳＣ２を基板７５に搭載する（図１４の工程Ｐ１２）。ピックアップされたチップＳＣ２はコレットに吸着、保持されて、基板７５上の所定位置に搬送される。続いて基板７５のメッキされたアイランド上にペースト材７６を載せて、ここにチップＳＣ２を軽く押し付け、１００〜２００℃程度の温度により硬化処理を行う。これによりチップＳＣ２を基板７５に貼り付ける。ペースト材７６はエポキシ系樹脂、ポリイミド系樹脂、アクリル系樹脂またはシリコーン系樹脂を例示することができる。なお、ペースト材７６による貼り付けの他、メッキされたアイランドにチップＳＣ２の裏面を軽く擦り付ける、あるいはメッキしたアイランドとチップＳＣ２との間に金テープの小片を挟み、金とシリコンとの共晶を作って接着してもよい。
ダイシングテープＤＴ２に貼着された良品チップのダイボンディングおよび不良品チップの除去が終了すると、ダイシングテープＤＴ２はフレーム７０から剥がされ、フレーム７０はリサイクルされる。
次に、チップＳＣ２上の電極と基板７５上の電極とを電気的に接続し、さらにモールド樹脂によりチップＳＣ２を封入して保護する。続いてモールド樹脂上に品名などを捺印し、基板７５から１個１個のチップＳＣ２を切り分ける。その後、仕上がったチップＳＣを製品規格に沿って選別し、検査工程を経て製品が完成する。
このように、本実施の形態２によれば、例えば１００μｍ未満の厚さに研削された半導体ウエハ５１の裏面の結晶欠陥層５４は、チップＳＣ２の抗折強度を上げるためにストレスリリーフにより除去されるが、半導体ウエハ５１の裏面にバリア層（例えば酸化膜、ミクロな結晶欠陥層、ダメージ層等）ＢＬを形成する（または結晶欠陥層５４の一部を残す）ことにより、結晶欠陥層５４を除去することによる半導体ウエハ５１の裏面からの汚染不純物の浸入を防ぐことができ、さらに半導体ウエハ５１の回路形成面への汚染不純物の拡散を防ぐことができる。これにより、半導体ウエハ５１の裏面から浸入する汚染不純物に起因した半導体素子の特性不良を防ぐことができて、結晶欠陥層５４を除去することによる半導体製品の製造歩留まりの低下を抑えることができる。
次に、バックグラインド（図１４の工程Ｐ４）からウエハマウント（図１４の工程Ｐ８）までを連続処理する一例を、図２６〜図２８に示す一貫処理装置の説明図を用いて説明する。
図２６に示す一貫処理装置７７は、バックグラインダ部、ドライポリッシュ部、洗浄部およびウエハマウント部からなる。ここではストレスリリーフにドライポリッシュ法を例示したが、ＣＭＰ法またはケミカルエッチ法などを用いてもよい。また、ここではバリア層ＢＬの形成にオゾン水（前記第Iの方法）を用いる洗浄部を例示したが、前述したＣＯ2水（前記第IIの方法）、Ｈ2Ｏ2水（前記第IIIの方法）または硝酸（前記第IVの方法）を用いてもよい。各部には半導体ウエハ５１を搬入するローダ７８と搬出するアンローダ７９が備わっており、各部をスタンドアローンとして使用することもできる。また、バックグラインダ部とドライポリッシュ部との間には、両者間で半導体ウエハ５１を搬送する搬送ロボット８０が備わっており、同様にドライポリッシュ部と洗浄部との間、洗浄部とウエハマウント部との間には、それぞれ両者間で半導体ウエハ５１を搬送する搬送ロボット８１，８２が備わっている。
まず、バックグラインダ部のローダ７８に、複数の半導体ウエハ５１を搭載したフープを乗せた後、搬送ロボット８３にてフープから１枚の半導体ウエハ５１を取り出してバックグラインダ部の処理室８４へ搬入する。フープは半導体ウエハのバッチ搬送用の密閉収納容器で、通常２５枚、１２枚、６枚等のバッチ単位で半導体ウエハを収納する。フープの容器外壁は微細な通気フィルタ部を除いて機密構造になっており、塵埃はほぼ完全に排除される。従って、クラス１０００の雰囲気で搬送しても、内部はクラス１の清浄度が保てるようになっている。装置とのドッキングは、装置側のロボットがフープの扉を装置内部に引き込むことによって清浄さを保持した状態で行われる。続いて、半導体ウエハ５１をチャックテーブル８５上に載置し真空吸着した後、半導体ウエハ５１の裏面を研削し、半導体ウエハ５１の厚さを所定の厚さまで減少させる。
次に、半導体ウエハ５１のバックグラインドが終わると、半導体ウエハ５１を搬送ロボット８０にてバックグラインダ部から搬出してドライポリッシュ部へ搬送し、さらに搬送ロボット８６にて半導体ウエハ５１をドライポリッシュ部の処理室８７へ搬入する。半導体ウエハ５１をチャックテーブル８８上に載置し真空吸着した後、半導体ウエハ５１の裏面から結晶欠陥層５４を除去する。
次に、半導体ウエハ５１のドライポリッシュが終わると、半導体ウエハ５１を搬送ロボット８１にてドライポリッシュ部から搬出して洗浄部へ搬送し、さらに搬送ロボット８９にて半導体ウエハ５１を洗浄装置の処理室９０へ搬入する。処理室９０は、例えば前記図１９に示した構成となっており、半導体ウエハ５１の裏面にオゾン水が注がれる。これにより、半導体ウエハ５１の裏面に酸化膜を形成する。
次に、半導体ウエハ５１の純粋による洗浄が終わると、半導体ウエハ５１を搬送ロボット８２にて洗浄部から搬出してウエハマウント部へ搬送し、搬送ロボット９１により半導体ウエハ５１の裏面を真空吸着した後、半導体ウエハ５１の真空吸着面を変えて、回路形成面を真空吸着する。続いて半導体ウエハ５１をウエハマウント部の処理室９２へ搬入する。ここでは環状のフレームに貼り付け固定されたダイシングテープにその回路形成面を上面にして半導体ウエハ５１を貼着した後、ダイシングテープにその回路形成面を上面にして半導体ウエハ５１を貼着し、感圧テープＢＴ２を剥離する。その後、半導体ウエハ５１をウエハマウント部のアンローダ７９へ搬送し、ウエハマウント部から半導体ウエハ５１を取り出してフープに戻す。
図２７に示す一貫処理装置９３は、前記図２６に示した一貫処理装置において、洗浄部をドライポリッシュ部のウエハ払い出し領域に設けている。
図２８に示す一貫処理装置９４は、前記図２６に示した一貫処理装置において、洗浄部をプラズマエッチング部に置き換えたものである。ここではバリア層ＢＬの形成にプラズマエッチングを例示したが、バリア層ＢＬを形成する他の方式を用いてもよい。例えばサンドブラスト部、ファインメッシュ砥石部、イオン注入部、プラズマＣＶＤ部などに洗浄部を置き換えることができる。
このように、一貫処理装置７７，９３，９４を用いることにより、半導体ウエハ５１はバックグラインドからウエハマウントまでを短時間で処理することができ、さらにストレスリリーフ後、続けて半導体ウエハ５１の裏面にバリア層ＢＬが形成されることから、半導体ウエハ５１の裏面からの汚染不純物の浸入を防ぐことができる。
なお、前記実施の形態１および２はそれぞれ別項に記載したが、技術的に言って前者と後者は全く別個の発明ではなく、相互に密接に関連しており、例えば多くの場合、前者の例で後者の目的が達成されることは言うまでもない。また、逐一記載しないが、本願の実施例中には、前者の対策と後者の対策を重ねて適用することを含むことは言うまでもない。また、前者内、または後者内（またはその両方内の）の類似の対策を重ねて適用することを含むことは言うまでもない。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、半導体ウエハの裏面を強制酸化する方法として、前記実施の形態１では第１〜第７の方法を例示したが、これに限定されるものではなく、半導体ウエハの裏面を酸化して不活性状態にできる他の技術も適用することができる。また、半導体ウエハの裏面にバリア層を形成する方法として、前記実施の形態２では第Ｉ〜第VIIの方法を例示したが、これに限定されるものではなく、半導体ウエハの裏面からの汚染不純物の浸入を防ぐことのできる他の技術も適用することができる。
上記の実施の形態によれば、半導体ウエハを薄膜化した後、その裏面を強制酸化または、接着力抑制層を形成することにより、半導体ウエハを分割あるいはほぼ分割（ダイシングに限定されない。例えばレーザによる分割等が可能である。）してペレット化した後のウエハ保持部材からの分離（突き上げ部材によるものに限定されず、超音波などを用いたものでも良い。また、それらを組み合わせて使うこともできる。）を容易にすることができる。
また、上記の実施例によれば、ストレスリリーフ後、半導体ウエハの裏面に汚染不純物の浸入を防ぐことのできるバリア層を形成することにより、半導体ウエハの回路形成面への汚染不純物の拡散を防いで、半導体素子の特性不良の発生を抑えることができる。
本発明は、半導体ウエハ上に回路パターンを形成し、チップを１個１個検査する前工程の後に行われ、チップを製品に組み立てる後工程に適用することができる。
本発明の一実施の形態である半導体集積回路装置の製造方法の工程図である。 本発明の一実施の形態である半導体集積回路装置の製造工程中の要部側面図である。 （ａ），（ｂ）および（ｃ）は、それぞれ本発明の一実施の形態であるスピンエッチ法、ＣＭＰ法およびドライポリッシュ法によるストレスリリーフを説明する装置の説明図である。 図２に続く半導体集積回路装置の製造工程中の要部側面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法で用いるオゾン水発生装置の説明図である。 本発明の一実施の形態である半導体集積回路装置の製造方法で用いるバックグラインドの洗浄部の説明図である。 本発明の一実施の形態である半導体集積回路装置の製造方法における二酸化炭素含有水生成工程の説明図である。 （ａ）は図４に続く半導体集積回路装置の製造工程中の要部側面図、（ｂ）は（ａ）と同一工程の半導体集積回路装置の要部平面図である。 図８に続く半導体集積回路装置の製造工程中の要部側面図である。 図９に続く半導体集積回路装置の製造工程中の要部側面図である。 図１０に続く半導体集積回路装置の製造工程中の要部側面図である。 図１１に続く半導体集積回路装置の製造工程中の要部側面図である。 本発明の一実施の形態である半導体集積回路装置の製造方法におけるバックグラインドからウエハマウントまでの一貫処理装置の説明図である。 本発明の他の実施の形態である半導体集積回路装置の製造方法の工程図である。 本発明の他の実施の形態である半導体集積回路装置の製造工程中の要部側面図である。 半導体ウエハの裏面側部分の要部拡大断面図である。 （ａ），（ｂ）および（ｃ）は、それぞれ本発明の他の実施の形態である半導体集積回路装置の製造方法におけるドライポリッシュ法、ＣＭＰ法およびスピンエッチ法によるストレスリリーフを説明する装置の説明図である。 図１５に続く半導体集積回路装置の製造工程中の要部側面図である。 本発明の他の実施の形態であるストレスリリーフ後のオゾン水を用いたバリア層形成の説明図である。 本発明の他の実施の形態であるストレスリリーフ後の硝酸を用いたバリア層形成の説明図である。 図１８に続く半導体集積回路装置の製造工程中の要部側面図である。 図２１に続く半導体集積回路装置の製造工程中の要部側面図である。 図２２に続く半導体集積回路装置の製造工程中の要部側面図である。 図２３に続く半導体集積回路装置の製造工程中の要部側面図である。 図２４に続く半導体集積回路装置の製造工程中の要部側面図である。 本発明の他の実施の形態である半導体集積回路装置の製造方法におけるバックグラインドからウエハマウントまでで用いる一貫処理装置の説明図である。 本発明の他の実施の形態である半導体集積回路装置の製造方法におけるバックグラインドからウエハマウントまでで用いる他の一貫処理装置の説明図である。 本発明の他の実施の形態である半導体集積回路装置の製造方法におけるバックグラインドからウエハマウントまでで用いる他の一貫処理装置の説明図である。
符号の説明
１ 半導体ウエハ
２ チャックテーブル
３ 研削材
４ 回転テーブル
５ フッ硝酸
６ スラリ
７ プラテン（定盤）
８ 研磨パッド
１０ 研磨布
１１ 回転テーブル
１２ 回転テーブル
１３ オゾン水
１４ 超純水
１５ ガスボンベ
１６ 濃度計
１７ マスフローコントローラ
１８ フレーム
１９ ダイシングテーブル
２０ 円形刃
２２ 突き上げピン
２３ コレット
２４ 基板
２５ ペースト材
２６ 一貫処理装置
２７ ローダ
２８ アンローダ
２９，３０，３１ 搬送ロボット
３２ 搬送ロボット
３３ 処理室
３４ チャックテーブル
３５ 搬送ロボット
３６ 処理室
３７ チャックテーブル
３８ 搬送ロボット
３９ 処理室
４０ 搬送ロボット
４１ 処理室
５１ 半導体ウエハ
５２ チャックテーブル
５３ 研削材
５４ 結晶欠陥層
５５ 回転テーブル
５６ 研磨布
５７ スラリ
５８ プラテン（定盤）
５９ 研磨パッド
６０ 回転テーブル
６１ フッ硝酸
６２ オゾン水
６３ 回転テーブル
６５ 純水
６６ 回転テーブル
６７ 硝酸
６９ 純水
７０ フレーム
７１ ダイシングテーブル
７２ 円形刃
７３ 突き上げピン
７４ コレット
７５ 基板
７６ ペースト材
７７ 一貫処理装置
７８ ローダ
７９ アンローダ
８０，８１，８２ ロボット
８３ 搬送ロボット
８４ 処理室
８５ チャックテーブル
８６ 搬送ロボット
８７ 処理室
８８ チャックテーブル
８９ 搬送ロボット
９０ 処理室
９１ 搬送ロボット
９２ 処理室
９３，９４ 一貫処理装置
ＢＬ バリア層
ＢＴ，ＢＴ２ 感圧テープ
ＤＴ，ＤＴ２ ダイシングテープ
ＰＨ，ＰＨ２ 加圧ヘッド
ＳＣ，ＳＣ２ チップ
ＴＦ 酸化膜

Claims (10)

  1. 以下の工程を含む半導体集積回路装置の製造方法；
    （ａ）第１の厚さを有する半導体ウエハの第１の主面上に回路パターンを形成する工程；
    （ｂ）前記第１の主面に第１のテープを貼着する工程；
    （ｃ）前記半導体ウエハの第２の主面を研削して、前記半導体ウエハを第２の厚さにする工程；
    （ｄ）前記工程（ｃ）の後、前記半導体ウエハの前記第２の主面を強制酸化し、厚さ０．５ｎｍ以上、かつ１ｎｍ以下の酸化膜を形成する工程；
    （ｅ）前記工程（ｄ）の後、前記半導体ウエハの前記第２の主面に第２のテープを貼着した後、前記半導体ウエハの前記第１の主面に貼着した前記第１のテープを剥離する工程；
    （ｆ）前記半導体ウエハをダイシングし、前記半導体ウエハをチップに個片化する工程；（ｇ）前記第２のテープを介して前記チップの裏面を押圧し、前記チップを前記第２のテープから剥離する工程。
  2. 請求項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
    （ｄ１）オゾンを含ませた純水により前記半導体ウエハを洗浄して、前記半導体ウエハの前記第２の主面を強制酸化する工程。
  3. 請求項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
    （ｄ１）二酸化炭素を含ませた純水により前記半導体ウエハを洗浄して、前記半導体ウエハの前記第２の主面を強制酸化する工程。
  4. 請求項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
    （ｄ１）純水と過酸化水素水とを前記半導体ウエハに注ぎ、前記半導体ウエハの前記第２の主面を強制酸化する工程。
  5. 請求項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
    （ｄ１）前記半導体ウエハの前記第２の主面または前記第２のテープの前記半導体ウエハと接する面に酸化剤を塗布し、前記半導体ウエハの前記第２の主面を強制酸化する工程。
  6. 請求項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
    （ｄ１）前記半導体ウエハの前記第２の主面にガス状の酸素を吹き付けて、前記半導体ウエハの前記第２の主面を強制酸化する工程。
  7. 請求項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は、以下の下位の工程を含む：
    （ｄ１）前記半導体ウエハの前記第２の主面に熱風を当てて、前記半導体ウエハの前記第２の主面を強制酸化する工程。
  8. 請求項１記載の半導体集積回路装置の製造方法において、前記工程（ｄ）は以下の下位の工程を含む：
    （ｄ１）前記半導体ウエハを加熱したプレート上に前記半導体ウエハの前記第２の主面を接して載せて、前記半導体ウエハの前記第２の主面を強制酸化する工程。
  9. 請求項１記載の半導体集積回路装置の製造方法において、前記半導体ウエハは、前記第１の主面をウエハ搬送治具に真空吸着されて前記工程（ｃ）から搬出され、前記第２の主面をウエハ搬送治具に真空吸着されて前記工程（ｄ）へ搬入される半導体集積回路装置の製造方法。
  10. 請求項１記載の半導体集積回路装置の製造方法において、前記半導体ウエハの直径は３００ｍｍである半導体集積回路装置の製造方法。
JP2004036966A 2003-12-26 2004-02-13 半導体集積回路装置の製造方法 Expired - Fee Related JP4860113B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2004036966A JP4860113B2 (ja) 2003-12-26 2004-02-13 半導体集積回路装置の製造方法
TW093138644A TWI368953B (en) 2003-12-26 2004-12-13 Fabrication method of semiconductor integrated circuit device
KR1020040110101A KR20050067019A (ko) 2003-12-26 2004-12-22 반도체 집적회로장치의 제조방법
US11/020,049 US7452787B2 (en) 2003-12-26 2004-12-23 Fabrication method of semiconductor integrated circuit device
CN2008101095893A CN101290907B (zh) 2003-12-26 2004-12-27 半导体集成电路器件的制造方法
CN2004101034302A CN100407404C (zh) 2003-12-26 2004-12-27 半导体集成电路器件的制造方法
US12/170,020 US7759224B2 (en) 2003-12-26 2008-07-09 Fabrication method of semiconductor integrated circuit device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003431866 2003-12-26
JP2003431866 2003-12-26
JP2004036966A JP4860113B2 (ja) 2003-12-26 2004-02-13 半導体集積回路装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010166920A Division JP2010239161A (ja) 2003-12-26 2010-07-26 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005210038A JP2005210038A (ja) 2005-08-04
JP4860113B2 true JP4860113B2 (ja) 2012-01-25

Family

ID=34703327

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004036966A Expired - Fee Related JP4860113B2 (ja) 2003-12-26 2004-02-13 半導体集積回路装置の製造方法

Country Status (5)

Country Link
US (2) US7452787B2 (ja)
JP (1) JP4860113B2 (ja)
KR (1) KR20050067019A (ja)
CN (1) CN100407404C (ja)
TW (1) TWI368953B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7169685B2 (en) * 2002-02-25 2007-01-30 Micron Technology, Inc. Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive
JP4559801B2 (ja) * 2004-09-06 2010-10-13 東京エレクトロン株式会社 ウエハチャック
JP2007012810A (ja) * 2005-06-29 2007-01-18 Renesas Technology Corp 半導体集積回路装置の製造方法
JP5021472B2 (ja) * 2005-06-30 2012-09-05 イビデン株式会社 プリント配線板の製造方法
TWI339358B (en) * 2005-07-04 2011-03-21 Hitachi Ltd Rfid tag and manufacturing method thereof
JP4851132B2 (ja) * 2005-07-20 2012-01-11 株式会社ディスコ 加工装置及び加工方法
WO2007049087A1 (en) * 2005-10-24 2007-05-03 Infineon Technologies Ag Semiconductor chip with amorphous crack-stop layer
JP2007165706A (ja) * 2005-12-15 2007-06-28 Renesas Technology Corp 半導体集積回路装置の製造方法
JP4931519B2 (ja) * 2006-09-01 2012-05-16 日東電工株式会社 活性面貼付ダイシング用粘着テープ又はシートおよび被加工物の切断片のピックアップ方法
JP4961183B2 (ja) * 2006-09-26 2012-06-27 株式会社ディスコ 半導体ウェーハの加工方法
JP4986568B2 (ja) * 2006-10-11 2012-07-25 株式会社ディスコ ウエーハの研削加工方法
KR100843217B1 (ko) * 2006-12-15 2008-07-02 삼성전자주식회사 웨이퍼 후면 액상접착제 도포를 이용한 반도체 패키지 제조용 인라인 시스템
JP2008155292A (ja) * 2006-12-21 2008-07-10 Disco Abrasive Syst Ltd 基板の加工方法および加工装置
US7659140B2 (en) * 2007-03-30 2010-02-09 Stats Chippac Ltd. Integrated circuit system with a debris trapping system
US8247773B2 (en) * 2007-06-26 2012-08-21 Yamaha Corporation Method and apparatus for reading identification mark on surface of wafer
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
US8187983B2 (en) 2009-04-16 2012-05-29 Micron Technology, Inc. Methods for fabricating semiconductor components using thinning and back side laser processing
US8963337B2 (en) * 2010-09-29 2015-02-24 Varian Semiconductor Equipment Associates Thin wafer support assembly
FR2968833B1 (fr) 2010-12-10 2013-11-15 St Microelectronics Tours Sas Procédé d'amincissement et de découpe de plaquettes de circuits électroniques
CN102412136B (zh) * 2011-05-13 2014-03-12 上海华力微电子有限公司 一种消除金属表面突起物的化学机械抛光装置及方法
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
KR20130090209A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 기판처리장치 및 기판처리방법
US9556407B2 (en) * 2012-09-17 2017-01-31 Richard Darrow Silicon dioxide-based white carbon black formulations and methods
JP5589045B2 (ja) * 2012-10-23 2014-09-10 日東電工株式会社 半導体ウエハのマウント方法および半導体ウエハのマウント装置
CN103066092A (zh) * 2013-01-11 2013-04-24 陆伟 一种影像传感器晶圆背面处理方法
TWI524408B (zh) * 2013-01-30 2016-03-01 精材科技股份有限公司 晶圓封裝方法
US20150044783A1 (en) * 2013-08-12 2015-02-12 Micron Technology, Inc. Methods of alleviating adverse stress effects on a wafer, and methods of forming a semiconductor device
WO2015056303A1 (ja) 2013-10-15 2015-04-23 三菱電機株式会社 半導体素子の製造方法、ウエハマウント装置
JP6360299B2 (ja) * 2013-12-19 2018-07-18 国立大学法人東京工業大学 半導体装置及びその製造方法
CN105097487B (zh) * 2014-05-16 2018-08-24 北京北方华创微电子装备有限公司 一种晶圆背面减薄工艺
JP6479532B2 (ja) 2015-03-30 2019-03-06 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102016119243B4 (de) 2016-10-10 2023-08-17 Volkswagen Aktiengesellschaft Stator für eine elektrische Maschine eines Fahrzeugs, elektrische Maschine eines Fahrzeugs sowie Fahrzeug
JP6837859B2 (ja) * 2017-02-14 2021-03-03 株式会社ディスコ ウエーハの加工方法
US10388526B1 (en) 2018-04-20 2019-08-20 Semiconductor Components Industries, Llc Semiconductor wafer thinning systems and related methods
US10685863B2 (en) * 2018-04-27 2020-06-16 Semiconductor Components Industries, Llc Wafer thinning systems and related methods
KR102498148B1 (ko) * 2018-09-20 2023-02-08 삼성전자주식회사 반도체 장치의 제조 방법
US11669709B2 (en) * 2020-03-02 2023-06-06 Avery Dennison Retail Information Services Llc Controlled energy adsorption by self-limiting heating for curing processes
CN112967928B (zh) * 2020-12-16 2022-07-29 重庆康佳光电技术研究院有限公司 芯片的切割方法及芯片的转移方法
CN114981487B (zh) * 2020-12-28 2023-05-02 株式会社荏原制作所 镀覆装置、以及镀覆装置的动作控制方法
JP2023038724A (ja) * 2021-09-07 2023-03-17 株式会社ディスコ ウエーハの移し替え方法
JP2023127751A (ja) * 2022-03-02 2023-09-14 株式会社ディスコ ウェーハの加工方法
CN116879598B (zh) * 2023-09-01 2023-12-01 江苏鹏利芝达恩半导体有限公司 一种用于连接探头卡和半导体检测装置的接口制造方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3136606B2 (ja) * 1990-10-30 2001-02-19 ソニー株式会社 ウエハの洗浄方法
JP3232833B2 (ja) * 1993-12-13 2001-11-26 日立電線株式会社 ＧａＡｓ単結晶ウェハの製造方法
JPH1071572A (ja) * 1996-08-28 1998-03-17 Dainippon Printing Co Ltd 研磨テープ及びその製造方法
JP3729584B2 (ja) * 1996-12-26 2005-12-21 三井化学株式会社 半導体ウエハの裏面研削方法及びその方法に用いる粘着フィルム
JPH10308387A (ja) 1997-05-02 1998-11-17 Memc Kk シリコンウエハのエッチング方法
CN1254440A (zh) 1997-05-02 2000-05-24 Memc电子材料有限公司 硅晶片的腐蚀方法
JPH11345793A (ja) * 1998-03-30 1999-12-14 Mitsui Chem Inc 半導体ウエハの裏面研削方法
JP2000100756A (ja) * 1998-09-25 2000-04-07 Fujitsu Ltd 半導体装置の製造方法
US6165873A (en) * 1998-11-27 2000-12-26 Nec Corporation Process for manufacturing a semiconductor integrated circuit device
JP2001094110A (ja) * 1999-09-22 2001-04-06 Toshiba Corp 薄膜トランジスタ装置、薄膜トランジスタ装置の製造方法、液晶表示装置及び、液晶表示装置用アクティブマトリクス基板の製造方法
JP3794243B2 (ja) * 2000-05-31 2006-07-05 東京エレクトロン株式会社 酸化処理方法及びその装置
JP2002021952A (ja) * 2000-07-07 2002-01-23 Minolta Co Ltd 無端ベルト駆動装置及び該装置を備えた画像形成装置
WO2002007244A1 (en) * 2000-07-14 2002-01-24 Sofco L.P. Single crystal electrolyte for fuel cells
JP4731694B2 (ja) * 2000-07-21 2011-07-27 東京エレクトロン株式会社 半導体装置の製造方法および基板処理装置
JP2002075986A (ja) * 2000-08-30 2002-03-15 Oki Electric Ind Co Ltd ＧａＡｓ系基板の表面処理方法
JP3719921B2 (ja) * 2000-09-29 2005-11-24 株式会社東芝 半導体装置及びその製造方法
US6466031B1 (en) * 2000-12-29 2002-10-15 Abb Power Automation Ltd. Systems and methods for locating faults on a transmission line with multiple tapped loads
US6541837B2 (en) 2001-02-09 2003-04-01 International Business Machines Corporation Charge-coupled device wafer cover plate with compact interconnect wiring
JP3433930B2 (ja) * 2001-02-16 2003-08-04 株式会社東京精密 ウェーハの平面加工装置及びその平面加工方法
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
JP2003007579A (ja) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd 有機薄膜形成方法
US7074720B2 (en) 2001-06-25 2006-07-11 Matsushita Electric Industrial Co., Ltd. Plasma treating apparatus, plasma treating method and method of manufacturing semiconductor device
JP2003022994A (ja) * 2001-07-06 2003-01-24 Sony Corp 基板洗浄方法
JP2003031536A (ja) * 2001-07-12 2003-01-31 Nec Corp ウエハの洗浄方法
JP3833956B2 (ja) * 2002-03-29 2006-10-18 株式会社東芝 半導体装置の製造方法及び半導体装置
JP3892703B2 (ja) 2001-10-19 2007-03-14 富士通株式会社 半導体基板用治具及びこれを用いた半導体装置の製造方法
US6812064B2 (en) * 2001-11-07 2004-11-02 Micron Technology, Inc. Ozone treatment of a ground semiconductor die to improve adhesive bonding to a substrate
JP2003152058A (ja) * 2001-11-13 2003-05-23 Lintec Corp ウェハ転写装置
JP2003179023A (ja) 2001-12-11 2003-06-27 Tokyo Electron Ltd 処理装置
JP3778432B2 (ja) * 2002-01-23 2006-05-24 東京エレクトロン株式会社 基板処理方法および装置、半導体装置の製造装置
JP2003257916A (ja) * 2002-02-27 2003-09-12 Sumitomo Metal Mining Co Ltd 高平坦度酸化物ウエハーの鏡面研磨加工方法
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
JP2003309088A (ja) * 2002-04-15 2003-10-31 Nitto Denko Corp 半導体ウエハ加工用保護シート及び該シートの使用方法
JP4312419B2 (ja) * 2002-05-09 2009-08-12 リンテック株式会社 半導体ウエハの加工方法
JP4471563B2 (ja) * 2002-10-25 2010-06-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2005072140A (ja) * 2003-08-21 2005-03-17 Lintec Corp 半導体装置の製造方法および半導体ウエハ加工装置

Also Published As

Publication number Publication date
CN100407404C (zh) 2008-07-30
US7452787B2 (en) 2008-11-18
JP2005210038A (ja) 2005-08-04
US7759224B2 (en) 2010-07-20
KR20050067019A (ko) 2005-06-30
US20050142815A1 (en) 2005-06-30
TWI368953B (en) 2012-07-21
US20080286948A1 (en) 2008-11-20
CN1638095A (zh) 2005-07-13
TW200534406A (en) 2005-10-16

Similar Documents

Publication Publication Date Title
JP4860113B2 (ja) 半導体集積回路装置の製造方法
JPWO2006008824A1 (ja) 半導体集積回路装置の製造方法
US6730579B1 (en) Method of manufacturing a semiconductor dice by partially dicing the substrate and subsequent chemical etching
JP2007012810A (ja) 半導体集積回路装置の製造方法
JP7483069B2 (ja) 基板搬送システム
JP2001035817A (ja) ウェーハの分割方法及び半導体装置の製造方法
JP2001044144A (ja) 半導体チップの製造プロセス
JP2011023393A (ja) 半導体装置の製造方法
JP2010239161A (ja) 半導体集積回路装置の製造方法
JP2008277602A (ja) 半導体集積回路装置の製造方法
WO2019009123A1 (ja) 基板処理方法及び基板処理システム
JP2005150434A (ja) 半導体ウェーハの製造方法
TW201921545A (zh) 基板處理系統及基板處理方法
JP2007165706A (ja) 半導体集積回路装置の製造方法
JP2004288725A (ja) 半導体装置の製造方法，この製造方法に用いるシール部材及びこのシール部材の供給装置
JP2005166925A (ja) ウェーハ加工方法およびウェーハ加工装置
JP2000091274A (ja) 半導体チップの形成方法およびそれを用いた半導体装置の製造方法
JP2007294748A (ja) ウェーハ搬送方法
JP2005072140A (ja) 半導体装置の製造方法および半導体ウエハ加工装置
JP2003347260A (ja) 処理装置及び基板処理方法
CN112435951B (zh) 载体板的去除方法
KR20110055977A (ko) 반도체 패키지 제조용 장비 및 이를 이용한 반도체 패키지 제조방법
US7001827B2 (en) Semiconductor wafer front side protection
JP2019021674A (ja) 基板処理システム、および基板処理方法
KR20070036131A (ko) 반도체 집적회로장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111011

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111102

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees