JP3994165B2 - Tuning circuit design apparatus and method using tunnel junction elements - Google Patents
Tuning circuit design apparatus and method using tunnel junction elements Download PDFInfo
- Publication number
- JP3994165B2 JP3994165B2 JP2004052974A JP2004052974A JP3994165B2 JP 3994165 B2 JP3994165 B2 JP 3994165B2 JP 2004052974 A JP2004052974 A JP 2004052974A JP 2004052974 A JP2004052974 A JP 2004052974A JP 3994165 B2 JP3994165 B2 JP 3994165B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal source
- tunnel junction
- design
- reflection coefficient
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 26
- 238000004364 calculation method Methods 0.000 claims description 34
- 230000005540 biological transmission Effects 0.000 claims description 22
- 102000003743 Relaxin Human genes 0.000 claims description 2
- 108090000103 Relaxin Proteins 0.000 claims description 2
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 description 29
- 239000010410 layer Substances 0.000 description 9
- 239000002887 superconductor Substances 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000012512 characterization method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241001093575 Alma Species 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000010955 niobium Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
本発明は、トンネル接合素子を用いた同調回路の設計装置及び方法に関し、特に、低雑音かつ広帯域特性についての最適解化された2個の半波長のトンネル接合素子を用いた同調回路の設計装置及び方法に関する。 The present invention relates to a tuning circuit design apparatus and method using a tunnel junction element, and more particularly to a tuning circuit design apparatus using two half-wavelength tunnel junction elements optimized for low noise and wideband characteristics. And a method.
超伝導体−絶縁体−超伝導体のサンドイッチ構造(SIS構造)を有するトンネル接合(SIS接合)は、構造上大きな静電容量を持ち、単体では高周波信号を短絡してしまう。従って、入力信号をSIS接合に効率よく結合させるためには、接合サイズを小さくし、更に接合容量を除去するための同調回路を集積化する必要がある。このような同調回路では、原理的に、同調できる比帯域幅Δf/f0 がSIS接合の1/ωCJ RN で制限される。ここで、ωは角周波数、CJ はSIS接合の静電容量、RN は正常抵抗である。従って、比帯域として20%を確保するためには、その中心周波数f0 においてωCJ RN 積の値が5程度であることが必要になる。ωCJ RN 積はSIS接合の臨界電流密度JC に強く依存しており、JC =ωCS IC RN /(ωCJ RN )で関係付けられる。ここで、CS はSIS接合の単位面積当たりの静電容量、IC は臨界電流である。例えば、単位面積当たりの接合容量を100fF/μm2 と仮定すると、ALMA(アタカマ大型ミリ波サブミリ波干渉計)の最も高い周波数帯であるBand10(789〜950GHz)では、Nb接合を用いると約20kA/cm2 、NbN接合を用いると約40kA/cm2 の高臨界電流密度が必要になる。 A tunnel junction (SIS junction) having a superconductor-insulator-superconductor sandwich structure (SIS structure) has a large capacitance in structure and short-circuits a high-frequency signal by itself. Therefore, in order to efficiently couple the input signal to the SIS junction, it is necessary to reduce the junction size and further integrate a tuning circuit for removing the junction capacitance. In such a tuning circuit, in principle, the tuning can be fractional bandwidth Delta] f / f 0 is limited by 1 / ωC J R N of SIS junction. Here, omega is the angular frequency, the capacitance of C J is SIS junction, R N is normal resistance. Therefore, in order to ensure 20% as a ratio band, the value of .omega.C J R N product at the center frequency f 0 is needed to be about 5. .omega.C J R N product is strongly dependent on the critical current density J C of SIS junction, are related by J C = ωC S I C R N / (ωC J R N). Here, C S is a capacitance per unit area of the SIS junction, and I C is a critical current. For example, assuming that the junction capacitance per unit area is 100 fF / μm 2 , Band10 (789 to 950 GHz), which is the highest frequency band of ALMA (Atacama Large Millimeter-Wave Submillimeter Wave Interferometer), uses approximately 20 kA when using an Nb junction. / cm 2, a high critical current density of NbN using bonding when about 40 kA / cm 2 is required.
現在のSIS接合製作技術では、接合の臨界電流密度が高くなるほど、接合の電気的特性が劣化する傾向にあり、サブギャップリーク電流などにより雑音温度の増大をもたらす原因となる。更に、Band10のような波長が極端に短い超高周波領域では同調回路も短くなり、従来のままの設計手法によるスケールダウンは困難になり、接合サイズもサブμm2 程度にする必要があるため、低雑音かつ広帯域特性を有するSIS接合素子を用いたミクサの実現は困難であった。
In the current SIS junction fabrication technology, the higher the critical current density of the junction, the more the electrical characteristics of the junction tend to deteriorate, which causes an increase in noise temperature due to subgap leakage current and the like. Furthermore, in the ultra-high frequency region where the wavelength is extremely short, such as
そこで、本発明者は、テラヘルツ帯において比較的大きなSIS接合を用いた同調回路として、SIS接合を分布定数回路として扱い、細長い接合で共振器を構成することによって、接合自身で容易に接合容量を同調できるSISミクサを提案している。しかし、本発明者の検討によれば、このようなSISミクサにおいて、動作帯域は従来と同様にほぼ1/ωCJ RN で制限され、広帯域動作には依然として高臨界電流密度のSIS接合が必要であった。そこで、本発明者は、更に、分布定数型トンネル接合の性質に着目し、複数の共振回路を用いることによって、1/ωCJ RN よりも広い比帯域を得ることができるSISミクサを提案している(例えば、特許文献1参照)。
前述のように、本発明者は、分布定数型トンネル接合の性質に着目し、複数の共振回路を用いることによって1/ωCJ RN よりも広い比帯域を得ることができるSISミクサについて提案している。しかし、本発明者の検討によれば、このようなSISミクサの設計は、設計者の経験に依っている。従って、設計に習熟した人間でも、経験に基づいて、最適に近いであろうと自分が予想したおよその数値で設計しているに過ぎなかった。このため、設計結果が最適な設計値(最適解)となっているとは限らなかった。また、反射損失等の特性を種々変更しようとすると、その設計の負担が極めて大きく、また、所望の特性が思うように実現できなかった。 As described above, the present inventors focused on the nature of the distributed constant type tunnel junction, and proposed SIS mixer capable of obtaining a wide band ratio than 1 / ωC J R N by using a plurality of resonant circuits ing. However, according to the study of the present inventor, the design of such a SIS mixer depends on the experience of the designer. Therefore, even a person who is proficient in design has only designed with the approximate numerical value that he expected to be close to optimum based on experience. For this reason, the design result is not always the optimum design value (optimum solution). Further, when various characteristics such as reflection loss are to be changed, the design burden is extremely large, and the desired characteristics cannot be realized as expected.
本発明は、低雑音かつ広帯域特性について最適化された同調回路を設計することが可能なトンネル接合素子を用いた同調回路の設計装置を提供することを目的とする。 An object of the present invention is to provide an apparatus for designing a tuning circuit using a tunnel junction element capable of designing a tuning circuit optimized for low noise and wide band characteristics.
また、本発明は、低雑音かつ広帯域特性について最適化された同調回路を設計することが可能なトンネル接合素子を用いた同調回路の設計方法を提供することを目的とする。 It is another object of the present invention to provide a tuning circuit design method using a tunnel junction element capable of designing a tuning circuit optimized for low noise and wideband characteristics.
本発明のトンネル接合素子を用いた同調回路の設計装置は、 信号源における反射損失と比帯域とに応じて定められた回路パラメータを格納する回路パラメータテーブルと、前記回路パラメータテーブルを作成するテーブル作成部と、入力された前記信号源における反射損失と比帯域とを用いて前記回路パラメータテーブルを参照して、対応する回路パラメータを得る回路パラメータ読出部とを備える。前記テーブル作成部は、2個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる処理対象回路について、前記2個のトンネル接合素子及びマイクロストリップ線路を純抵抗と無損失伝送線路とで置換し、前記信号源に近いトンネル接合素子の純抵抗を前記信号源側に移動し、前記2個のトンネル接合素子の純抵抗を1として回路定数を規格化した上で、前記信号源に接続され前記純抵抗と異なるインピーダンスを有する入力部、前記信号源側に移動された純抵抗、無損失伝送線路からなる3段バンドパスフィルターに分割して得た簡易回路モデルについて、当該信号源における反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記3段バンドパスフィルターの反射係数の最大値を求め、前記3段バンドパスフィルターについて、前記最大値と前記入力された比帯域とに基づいて、中心周波数及びその前後の所定の周波数において反射係数が前記最大値以下となるように、その回路パラメータを求め、前記回路パラメータを前記信号源における反射損失と比帯域とに応じて格納することにより、前記回路パラメータテーブルを作成する。 A tuning circuit design apparatus using a tunnel junction element according to the present invention includes a circuit parameter table for storing circuit parameters determined according to a reflection loss and a ratio band in a signal source, and a table creation for creating the circuit parameter table. And a circuit parameter reading unit that obtains a corresponding circuit parameter by referring to the circuit parameter table using the input reflection loss and specific band in the signal source. The table creating unit is configured to connect the two tunnel junction elements and the microstrip line with pure resistance for a circuit to be processed including two half-wavelength tunnel junction elements and a half-wavelength microstrip line connecting between them. After replacing with a lossy transmission line, moving the pure resistance of the tunnel junction element close to the signal source to the signal source side, standardizing the circuit constant with the pure resistance of the two tunnel junction elements as 1, About a simple circuit model obtained by dividing an input unit connected to the signal source and having an impedance different from the pure resistance, a pure resistance moved to the signal source side, and a three-stage bandpass filter comprising a lossless transmission line, Based on the reflection coefficient in the signal source obtained based on the reflection loss in the signal source, the maximum value of the reflection coefficient of the three-stage bandpass filter is calculated. Because the the three-stage band-pass filter, on the basis maximum value to said input fractional bandwidth, as the reflection coefficient at the center frequency and the predetermined frequency before and after is equal to or less than the maximum value, the circuit parameters The circuit parameter table is created by storing the circuit parameters according to the reflection loss and the ratio band in the signal source.
本発明のトンネル接合素子を用いた同調回路の設計方法は、トンネル接合素子を用いた同調回路の設計装置であって、信号源における反射損失を用いて反射係数の最大値を算出する反射係数演算部と、前記最大値と比帯域とを用いて回路パラメータを求める回路パラメータ演算部とを備える設計装置において実行される前記トンネル接合素子を用いた同調回路の設計方法である。前記反射係数演算部が、2個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる処理対象回路について、前記2個のトンネル接合素子及びマイクロストリップ線路を純抵抗と無損失伝送線路とで置換し、前記信号源に近いトンネル接合素子の純抵抗を前記信号源側に移動し、前記2個のトンネル接合素子の純抵抗を1として回路定数を規格化した上で、前記信号源に接続され前記純抵抗と異なるインピーダンスを有する入力部、前記信号源側に移動された純抵抗、無損失伝送線路からなる3段バンドパスフィルターに分割して得た簡易回路モデルを読み出す。前記反射係数演算部が、前記信号源における反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記読み出された簡易回路モデルにおける前記3段バンドパスフィルターの反射係数の最大値を求める。前記回路パラメータ演算部が、前記読み出された簡易回路モデルにおける前記3段バンドパスフィルターについて、前記最大値と前記比帯域とに基づいて、中心周波数及びその前後の所定の周波数において反射係数が前記最大値以下となるように、その回路パラメータを求める。 A tuning circuit design method using a tunnel junction element according to the present invention is a tuning circuit design apparatus using a tunnel junction element, and a reflection coefficient calculation for calculating a maximum value of a reflection coefficient using a reflection loss in a signal source. And a tuning circuit design method using the tunnel junction element, which is executed in a design apparatus including a circuit parameter calculation unit that obtains a circuit parameter using the maximum value and the ratio band . The reflection coefficient calculation unit is configured to process the two tunnel junction elements and the microstrip line as a pure resistance with respect to a processing target circuit including two half-wavelength tunnel junction elements and a half-wavelength microstrip line connecting the two half-wavelength tunnel junction elements. After replacing with a lossless transmission line, the pure resistance of the tunnel junction element close to the signal source is moved to the signal source side, and the circuit resistance is normalized by setting the pure resistance of the two tunnel junction elements to 1 A simple circuit model obtained by dividing the input unit connected to the signal source and having an impedance different from that of the pure resistor, a pure resistor moved to the signal source side, and a three-stage bandpass filter comprising a lossless transmission line read out. Maximum the reflection coefficient calculation portion, front on the basis of the reflection coefficient at the signal source, which has been calculated based on the reflection loss in the relaxin signal source, the reflection coefficient of the three-stage band-pass filter in the read simplified circuit model Ru determine the value. The circuit parameter calculation unit, for the three-stage band-pass filter in the read simplified circuit model, on the basis of the maximum value and the previous SL ratio band, the reflection coefficient at the center frequency and the predetermined frequency before and after The circuit parameters are obtained so as to be equal to or less than the maximum value .
本発明のトンネル接合素子を用いた同調回路の設計装置及び設計方法によれば、設計者は信号源における反射損失と比帯域とを入力するだけで、2個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる同調回路を、低雑音かつ広帯域特性を得られるような最適解、即ち、当該反射損失と比帯域とを実現する最適な回路パラメータを有するように、設計することができる。従って、設計者の経験に依らずに設計することができ、設計に習熟していない人間でも、設計結果として最適な設計値(最適解)のトンネル接合素子を用いた同調回路を設計することができ、また、反射損失等の特性を容易に変更して所望の特性を実現することができる。 According to the apparatus and method for designing a tuning circuit using a tunnel junction element according to the present invention, a designer simply inputs a reflection loss and a specific band at a signal source, and two half-wavelength tunnel junction elements between them. A tuning circuit composed of a half-wavelength microstrip line connecting the two is connected to a circuit having an optimum solution that achieves low noise and wideband characteristics, that is, an optimum circuit parameter that realizes the reflection loss and the ratio band. Can be designed. Therefore, it is possible to design without depending on the designer's experience, and even a person who is not proficient in designing can design a tuning circuit using a tunnel junction element having an optimum design value (optimal solution) as a design result. In addition, desired characteristics can be realized by easily changing characteristics such as reflection loss.
(設計原理)
最初に、本発明のトンネル接合素子を用いた同調回路の設計装置及び設計方法において用いられる原理について、図1及び図2を参照して説明する。
(Design principle)
First, the principle used in the tuning circuit design apparatus and design method using the tunnel junction element of the present invention will be described with reference to FIGS.
トンネル接合素子の中で特に細長い構造を持つSIS接合は、図1(a)に示すように、伝送線路パラメータを用いて表すことができる。これは、細長い構造を持つSIS接合は、マイクロストリップ線路を構成するため、周知のように、準粒子トンネル電流による損失を有する伝送線路として扱うことができるためである。図1(a)において、SIS接合の特性インピーダンスをZJ 、長さをdJ 、伝搬定数をγJ =αJ +jβJ とする。αJ は前記損失による減衰定数、βJ は位相定数である。 Among tunnel junction elements, a SIS junction having a particularly elongated structure can be expressed by using transmission line parameters as shown in FIG. This is because the SIS junction having an elongated structure constitutes a microstrip line and can be handled as a transmission line having a loss due to a quasiparticle tunnel current, as is well known. In FIG. 1A, the characteristic impedance of the SIS junction is Z J , the length is d J , and the propagation constant is γ J = α J + jβ J. α J is an attenuation constant due to the loss, and β J is a phase constant.
この伝送線路が開放端であるとすると、その入力インピーダンスZinは、
Zin=ZJ coth(γJ dJ ) ・・(1)式
となる。もし、この伝送線路が、
sin(αJ dJ )≒αJ dJ ・・(2)式
を満たすような低損失な線路であるならば、(1)式は、
Zin=ZJ ×(ZJ /αJ dJ ・cos(βJ dJ )+jZJ ・sin(βJ dJ ))/(ZJ ・cos(βJ dJ )+jZJ /αJ dJ ・sin(βJ dJ ))・・(3)式
のように、書き直すことができる。
When the transmission line is assumed to be an open end, the input impedance Z in is
Z in = Z J coth (γ J d J ) (1) If this transmission line is
sin (α J d J ) ≈α J d J ... If the line satisfies the equation (2), the equation (1) is
Z in = Z J × (Z J / α J d J · cos (β J d J) + jZ J · sin (β J d J)) / (Z J · cos (β J d J) + jZ J / α J d J · sin (β J d J )) ··· (3) can be rewritten.
この(3)式は、図1(b)に示す回路の入力インピーダンスを表す。従って、前述の条件の下では、図1(a)に示す開放端の分布定数型SIS接合は、図1(b)に示す無損失伝送線路(即ち、αJ =0の線路)の終端に純抵抗負荷ZJ /αJ dJ を持つ回路と等価であると言える。以上から、分布定数型SIS接合のリアクタンス周波数変動成分は、単純に純抵抗に接続された無損失伝送線路によるものであると考えて良い。 This equation (3) represents the input impedance of the circuit shown in FIG. Therefore, under the above-described conditions, the open-ended distributed constant type SIS junction shown in FIG. 1A is at the end of the lossless transmission line shown in FIG. 1B (that is, the line with α J = 0). It can be said that it is equivalent to a circuit having a pure resistance load Z J / α J d J. From the above, it can be considered that the reactance frequency fluctuation component of the distributed constant SIS junction is simply due to the lossless transmission line connected to the pure resistance.
このようなリアクタンス周波数変動成分を効率よく同調する方法としては、半波長バンドパスフィルター構造の利用が考えられる。そして、通常、半波長バンドパスフィルターは、低インピーダンス線路と高インピーダンス線路で構成される。そこで、低インピーダンス線路にはSIS接合を割り当て、高インピーダンス線路にはマイクロストリップ線路を割り当てる。そして、このようなフィルターの設計には、周知のフィルター設計理論、例えばチェビシェフ理論を採用することができる。チェビシェフ理論は広帯域インピーダンス整合回路と同様であるため、周知のように、フィルター回路構造によって広帯域にインピーダンス特性を制御することができ、本発明のフィルター構造に適している(R. E. Collin: Foundations for Microwave Engineering (McGrow-Hill, New York, 1992) 2nd ed.,Chap. 5, p.303 - p393.)。 As a method for efficiently tuning such reactance frequency fluctuation components, use of a half-wave bandpass filter structure can be considered. In general, the half-wave bandpass filter is composed of a low impedance line and a high impedance line. Therefore, a SIS junction is assigned to the low impedance line, and a microstrip line is assigned to the high impedance line. In designing such a filter, a well-known filter design theory such as Chebyshev theory can be employed. Since Chebyshev theory is similar to a broadband impedance matching circuit, as is well known, the impedance characteristics can be controlled in a wide band by the filter circuit structure, which is suitable for the filter structure of the present invention (RE Collin: Foundations for Microwave Engineering (McGrow-Hill, New York, 1992) 2nd ed., Chap. 5, p.303-p393 .).
(設計方法)
本発明では、処理対象回路(設計対象回路)として、即ちフィルター回路構造として、図2(a)にその素子構造を示すように、2個の半波長(長さdJ )のSIS接合素子(トンネル接合素子)とこの間を接続する半波長(長さdm 、dJ ≠dm )のマイクロストリップ線路とからなる、最も単純な3段のバンドパスフィルター構造の同調回路を設定する。このように設計する理由は後述する。このような同調回路の設計において、通常のバンドパスフィルターの設計と異なるのは、フィルター構造を構成する伝送線路の一部に損失があること、及び、それに伴って入出力インピーダンスを同一にしないことである。そこで、本発明の設計装置及び方法においては、終端負荷抵抗と異なる信号源インピーダンスZs を想定し、これと同調回路との最大反射損失とその比帯域とを設計条件として入力し、その時のSIS接合における臨界電流密度を最小にするような最適解を求める。この最適解が3段のバンドパスフィルター構造における各々のフィルター、即ち、SIS接合及びマイクロストリップ線路の特性インピーダンス(の比)である。
(Design method)
In the present invention, as a processing target circuit (design target circuit), that is, as a filter circuit structure, as shown in FIG. 2A, two half-wavelength (length d J ) SIS junction elements ( A tuning circuit having the simplest three-stage band-pass filter structure, which is composed of a tunnel junction element) and a microstrip line having a half wavelength (length d m , d J ≠ d m ) connecting between them, is set. The reason for designing in this way will be described later. The design of such a tuning circuit differs from the design of a normal band-pass filter in that there is a loss in a part of the transmission line that constitutes the filter structure, and the input / output impedance is not made the same accordingly. It is. Therefore, in the design apparatus and method of the present invention, a signal source impedance Z s different from the termination load resistance is assumed, and the maximum reflection loss and its ratio band between this and the tuning circuit are input as design conditions, and the SIS at that time Find the optimal solution that minimizes the critical current density at the junction. This optimum solution is the characteristic impedance of each filter in the three-stage bandpass filter structure, that is, the SIS junction and the microstrip line.
なお、この時、このような同調回路には、1/4波長インピーダンス整合回路を付加することによって、信号源インピーダンスを自由に制御することができる。従って、信号源インピーダンスZs の値は制限を受けない。これにより、上記最適解は自由に信号源インピーダンスZs を選択して求めることができる。 At this time, the signal source impedance can be freely controlled by adding a quarter wavelength impedance matching circuit to such a tuning circuit. Therefore, the value of the signal source impedance Z s is not limited. Thereby, the optimal solution can be obtained by freely selecting the signal source impedance Z s .
前述のように、このような同調回路の一部は損失を含んでいるので、等価回路を用いて回路を簡易化すると、(2)式により、当該同調回路における分布定数型SIS接合を純抵抗と無損失伝送線路で記述する。更に、SIS接合の位相βJ dJ がπ付近、即ち、分布定数型SIS接合が半波長となる周波数(中心周波数)付近において、
αJ dJ tan(βJ dJ )<<1 ・・(4)式
を満たす条件下では、信号源に近いSIS接合の純抵抗部を信号源側(Zs 側)に移動することができる。即ち、図2(a)の素子構造におけるSIS接合を図1(b)の簡易等価回路で置換すると、a−a’間に接続されるはずの信号源に近いSIS接合の純抵抗部を、信号源側(Zs 側)に移動することができる。従って、図2(a)に示す回路を図2(b)に示す回路に書き直すことができる。
As described above, a part of such a tuning circuit includes a loss. Therefore, when the circuit is simplified by using an equivalent circuit, the distributed constant SIS junction in the tuning circuit is expressed as a pure resistance by the equation (2). And a lossless transmission line. Furthermore, the phase β J d J of the SIS junction is in the vicinity of π, that is, in the vicinity of the frequency (central frequency) at which the distributed constant SIS junction has a half wavelength.
α J d J tan (β J d J ) << 1 (1) The pure resistance part of the SIS junction close to the signal source may be moved to the signal source side (Z s side) under the condition satisfying the equation (4). it can. That is, when the SIS junction in the element structure of FIG. 2A is replaced with the simplified equivalent circuit of FIG. 1B, the pure resistance portion of the SIS junction close to the signal source that should be connected between aa ′ is obtained. It can be moved to the signal source side (Z s side). Therefore, the circuit shown in FIG. 2A can be rewritten to the circuit shown in FIG.
次に、終端負荷抵抗RL で回路定数を規格化し、図2(c)のように回路を3つに分割して考える。この図2(c)の回路を簡易回路モデルと言うこととする。簡易回路モデルにおいて、a−a’から負荷側は無損失伝送線路から成る通常の3段バンドパスフィルター構造となる。このフィルター部分はチェビシェフ理論を適用して設計するが、SIS接合の臨界電流密度を最小にする条件に従う必要がある。 Next, the circuit constant is normalized by the termination load resistance R L , and the circuit is divided into three as shown in FIG. The circuit of FIG. 2C is referred to as a simple circuit model. In the simple circuit model, the load side from aa ′ has a normal three-stage bandpass filter structure including a lossless transmission line. This filter part is designed by applying Chebyshev theory, but it is necessary to follow conditions that minimize the critical current density of the SIS junction.
即ち、終端負荷抵抗RL 及びa−a’に接続している半波長線路の規格化した特性インピーダンスはαJ dJ となる。αJ は減衰定数であるため、SIS接合の臨界電流密度が低いほど規格化した特性インピーダンスは低い値をとる。当該線路が(2)式を満たす場合、αJ dJ <<1であるので、従って、SIS接合の臨界電流密度が低い伝送線路ほど1Ωである規格化終端負荷抵抗との比が大きくなる。フィルター理論に依れば、周知のように、この比が大きくなるほどフィルター特性の最大反射係数として大きな値をとる(前述のR. E. Collinの論文)。従ってフィルター部分(a−a’から負荷側(右側)の回路)に対する信号源インピーダンスを1Ωとした場合の回路の反射係数をρと置いたとき、このρが与えられた条件下で最大の値を取るようにすれば、最小臨界電流密度を得る条件となる。 That is, the standardized characteristic impedance of the half-wave line connected to the terminating load resistors R L and aa ′ is α J d J. Since α J is an attenuation constant, the lower the critical current density of the SIS junction, the lower the normalized characteristic impedance. When the line satisfies the equation (2), α J d J << 1, so that the transmission line having a lower critical current density of the SIS junction has a higher ratio with the normalized termination load resistance of 1Ω. According to the filter theory, as is well known, the larger the ratio, the larger the maximum reflection coefficient of the filter characteristics (the above-mentioned RE Collin paper). Accordingly, when the reflection coefficient of the circuit when the signal source impedance for the filter portion (a-a ′ to the load side (right side) circuit) is 1Ω is set to ρ, the maximum value is obtained under the condition where ρ is given. If this is taken, the condition for obtaining the minimum critical current density is obtained.
この解を求めるために、まずρを用いて同調回路のインピーダンスを記述する。a−a’から負荷側の入力インピーダンスをZf とすると、ρとの関係式は周知のように、
ρ=|(1−Zf )/(1+Zf )| ・・(5)式
となる。これからZf はρを用いて表すと、
Zf =(1+ρ)/(1−ρ)又はZf =(1−ρ)/(1+ρ) ・・(6)式
となる。同調回路の入力インピーダンスZinは、図2に示すように、Zf に1Ωが並列に接続されているので、
Zin=(1±ρ)/2 ・・(7)式
となる。いま、信号源と同調回路との反射係数をあるρs の値以下にするよう設計することを考えると、RL で規格化した信号源インピーダンスZs ’を用いてその関係式を記述すると、
ρs ≦|(Zs ’−Zin)/(Zs ’+Zin)| ・・(8)式
が得られる。従って、ρはZs ’の関数となり、ρを最大にするようなZs ’が求まることになる。
To find this solution, the impedance of the tuning circuit is first described using ρ. Assuming that the input impedance on the load side from aa ′ is Z f , as is well known,
ρ = | (1−Z f ) / (1 + Z f ) | (5) From now on, Z f can be expressed using ρ.
Z f = (1 + ρ) / (1-ρ) or Z f = (1-ρ) / (1 + ρ) (6) As shown in FIG. 2, the input impedance Z in of the tuning circuit is connected to Z f in parallel with 1Ω.
Z in = (1 ± ρ) / 2 (7) Now, considering that the reflection coefficient between the signal source and the tuning circuit is less than a certain value of ρ s , the relational expression is described using the signal source impedance Z s ′ normalized by R L :
ρ s ≦ | (Z s ′ −Z in ) / (Z s ′ + Z in ) | (8) is obtained. Thus, [rho is 'a function of, Z s that maximizes the [rho' Z s so that is obtained.
(設計対象)
以上に述べた設計原理を利用するために、本発明では、設計対象である同調回路として、図3に示す2個の半波長(dJ )のSIS接合素子J1、J2とこの間を接続する半波長(dm )のマイクロストリップ線路Mとからなる同調回路を設定する。図3(a)は同調回路の平面図であり、図3(b)は同調回路の断面図であり、図3(a)における3b−3b切断線に沿う断面を示す。図3(a)は図2(a)に対応する図である。
(Design target)
In order to use the design principle described above, in the present invention, as a tuning circuit to be designed, two half-wavelength (d J ) SIS junction elements J1 and J2 shown in FIG. A tuning circuit including a microstrip line M having a wavelength (d m ) is set. 3A is a plan view of the tuning circuit, FIG. 3B is a cross-sectional view of the tuning circuit, and shows a cross section taken along the 3b-3b cutting line in FIG. FIG. 3A is a diagram corresponding to FIG.
2個のSIS接合J1、J2を用いる理由は以下の通りである。即ち、前述のように、複数のSIS接合を用いることによって1/ωCJ RN よりも広い十分な比帯域を得ることができる。しかし、一方で、3個以上のSIS接合素子を用いると、同調には不要なジョセフソン電流を磁場を印加して消去する場合に、SIS接合素子の間で相互に打ち消し合うことができない。2個であれば、同一形状のSIS接合を用いることにより、確実にジョセフソン電流を相互に打ち消し合うことができる。従って、本発明の2個のSIS接合素子J1、J2は同一形状である。SIS接合J1、J2及びマイクロストリップ線路Mを半波長とする理由は、前述のように、半波長となる周波数付近において、(4)式を利用して、信号源に近いSIS接合J1の純抵抗部を信号源側(Zs 側)に移動する近似を利用するからである。 The reason for using the two SIS junctions J1 and J2 is as follows. That can be obtained as described above, a wide enough bandwidth ratio than 1 / ωC J R N by using multiple SIS junction. However, on the other hand, when three or more SIS junction elements are used, when the Josephson current unnecessary for tuning is erased by applying a magnetic field, the SIS junction elements cannot cancel each other. If two are used, the Josephson currents can be canceled with each other by using SIS junctions having the same shape. Therefore, the two SIS junction elements J1 and J2 of the present invention have the same shape. As described above, the reason why the SIS junctions J1 and J2 and the microstrip line M have a half-wavelength is that, as described above, the pure resistance of the SIS junction J1 that is close to the signal source using the equation (4) in the vicinity of the half-wavelength frequency. This is because the approximation that moves the part to the signal source side (Z s side) is used.
2個のSIS接合素子J1、J2は、前述のように準粒子トンネル電流による損失を有する伝送線路として扱うために、かつ、1/ωCJ RN よりも広い十分な比帯域を得るために、細長い形状とされる。ここで、細長いとは、単一の伝搬モードを維持しうる形状であることを意味する。この例における伝搬モードはTEMモードであるので、他の伝搬モードが生じないように、SIS接合素子J1、J2の長さdJ が半波長であるのに対して、その幅(dJ に直交する方向の寸法)が例えば1/6波長以下とされる。 Two SIS junction elements J1, J2, to treat as a transmission line having a loss due to quasiparticle tunneling current as described above, and, in order to obtain a wide enough bandwidth ratio than 1 / ωC J R N, The shape is elongated. Here, elongate means that the shape can maintain a single propagation mode. Since propagation mode in this example is the TEM mode, orthogonal so as not to cause other propagation modes, while the length d J of SIS junction elements J1, J2 are half wavelength, its width (d J For example) is 1/6 wavelength or less.
SIS接合素子(トンネル接合素子)J1、J2は、図3(b)に示すように、超電導体からなる上部電極(S)及び下部電極(S)と、これらの間に形成される絶縁膜(I)とからなるトンネル接合からなる。マイクロストリップ線路Mは、上部線路と下部線路(及びその層間絶縁膜)とからなる。そして、SIS接合素子の上部電極及び下部電極と、マイクロストリップ線路の上部線路及び下部線路とは、各々、同一の層からなる。 As shown in FIG. 3B, the SIS junction elements (tunnel junction elements) J1 and J2 include an upper electrode (S) and a lower electrode (S) made of a superconductor, and an insulating film ( I). The microstrip line M includes an upper line and a lower line (and its interlayer insulating film). The upper electrode and the lower electrode of the SIS junction element and the upper line and the lower line of the microstrip line are made of the same layer.
この例では、SIS接合素子J1、J2の下部電極とマイクロストリップ線路Mの下部線路は、超伝導体である第1NbN(窒化ニオブ)層102からなる。第1NbN層102は、絶縁体である単結晶MgO基板101上にエピタキシャル成長により200nmの厚さに形成されたグランド電極(グランドプレーン)である。グランド電極102の幅は、図3(a)に示すように、SIS接合素子J1、J2及びマイクロストリップ線路Mの幅に比べて十分に(5〜10倍程度)広くされる。従って、マイクロストリップ線路Mはコプレナー導波路となる。第1NbN層102の上には、エピタキシャル成長により200nmの厚さに形成した層間絶縁膜であるMgO膜103が形成される。MgO膜103にトンネル部分の開口を形成した後、露出した第1NbN層102の上に、MgO膜からなるトンネル絶縁膜104がエピタキシャル成長により極めて薄く(例えば、1nm)形成される。SIS接合素子J1、J2の上部電極とマイクロストリップ線路Mの上部線路は、超伝導体である第2NbN層105からなる。第2NbN層105は、MgO層間膜103上にエピタキシャル成長により400nmの厚さに形成した配線及び電極である。SIS接合(トンネル接合)J1、J2はNbN/MgO/NbNからなる。従って、全NbN同調回路である。
In this example, the lower electrodes of the SIS junction elements J1 and J2 and the lower line of the microstrip line M are composed of a first NbN (niobium nitride)
(設計装置)
図4はトンネル接合素子を用いた同調回路の設計装置構成図であり、本発明のトンネル接合素子を用いた同調回路の設計装置の構成を示す。
(Design equipment)
FIG. 4 is a configuration diagram of a tuning circuit design apparatus using a tunnel junction element, and shows a configuration of a tuning circuit design apparatus using a tunnel junction element of the present invention.
設計装置1は、テーブル作成部2、回路パラメータテーブル3、回路パラメータ読出部4、デバイス設計部5からなる。テーブル作成部2は、反射係数演算部21と回路パラメータ演算部22とからなり、回路パラメータテーブル3を作成する。デバイス設計部5は、回路パラメータ読出部4により読み出された回路パラメータと入力れた設計パラメータとを用いて、本発明の設計対象回路(同調回路)を構成するデバイスを設計する。設計装置1はコンピュータからなり、テーブル作成部2、回路パラメータ読出部4及びデバイス設計部5は主メモリ(図示せず)上に存在する当該処理プログラムをCPU(図示せず)上で実行することにより実現される。
The
反射係数演算部21は、信号源における反射損失を用いて、所定の場合における反射係数の最大値を算出し、回路パラメータ演算部22に送る。回路パラメータ演算部22は、この算出された反射係数の最大値と、比帯域とを用いて、本発明において想定された処理対象回路についての回路パラメータ(フィルター部分におけるインピーダンスの比)を算出し、これを回路パラメータテーブル3に格納する。回路パラメータテーブル3は、信号源における反射損失と比帯域とに応じて定められた回路パラメータを格納する。信号源における反射損失は、実用的な範囲、例えば−10dBを中心に0〜−20dB程度の範囲で「1dB」刻みとされる。比帯域は、実用的な範囲、例えば20%を中心に10〜30%程度の範囲で「1%」刻みとされる。
The reflection coefficient calculation unit 21 calculates the maximum value of the reflection coefficient in a predetermined case using the reflection loss in the signal source, and sends it to the circuit
回路パラメータテーブル3は、2個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる処理対象回路(同調回路)の簡易回路モデルについての回路パラメータを格納する。簡易回路モデルは、2個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる回路を、前記2個のトンネル接合素子及びマイクロストリップ線路を純抵抗と無損失伝送線路とで置換し、前記信号源に近いトンネル接合素子の純抵抗を前記信号源側に移動し、前記2個のトンネル接合素子の純抵抗を1として回路定数を規格化した上で、前記信号源に接続され前記純抵抗と異なるインピーダンスを有する入力部、前記信号源側に移動された純抵抗、無損失伝送線路からなる3段バンドパスフィルターに分割して得る。簡易回路モデルについての回路パラメータは、当該信号源における反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記3段バンドパスフィルターの反射係数の最大値を求め、前記3段バンドパスフィルターについて、前記最大値と前記入力された比帯域とに基づいて、中心周波数及びその前後の所定の周波数において反射係数が前記最大値以下となるようにして求める。求めた回路パラメータは、前記信号源における反射損失と比帯域とに応じて、回路パラメータテーブル3に格納する。 The circuit parameter table 3 stores circuit parameters for a simple circuit model of a processing target circuit (tuning circuit) composed of two half-wavelength tunnel junction elements and a half-wavelength microstrip line connecting between them. The simple circuit model is a circuit composed of two half-wavelength tunnel junction elements and a half-wavelength microstrip line connecting between the two half-wavelength tunnel junction elements. And the pure resistance of the tunnel junction element close to the signal source is moved to the signal source side, and the circuit constant is normalized with the pure resistance of the two tunnel junction elements set to 1, and then the signal source And divided into a three-stage band-pass filter comprising an input section having an impedance different from that of the pure resistance, a pure resistance moved to the signal source side, and a lossless transmission line. A circuit parameter for the simple circuit model is obtained by obtaining a maximum value of a reflection coefficient of the three-stage bandpass filter based on a reflection coefficient in the signal source obtained based on a reflection loss in the signal source, and The filter is obtained based on the maximum value and the input ratio band so that the reflection coefficient is not more than the maximum value at the center frequency and a predetermined frequency before and after the center frequency. The obtained circuit parameters are stored in the circuit parameter table 3 in accordance with the reflection loss and the specific band at the signal source.
テーブル作成部2は省略しても良い。例えば、他の設計装置1(のテーブル作成部2)によって得た回路パラメータテーブル3を格納したCD−ROM等の媒体から読み込むことにより、流用しても良い。回路パラメータテーブル3は、テーブル作成部2によって作成されたものでなくても良く、例えば本発明の原理に従って手計算で回路パラメータを算出して得たものであっても良い。回路パラメータテーブル3は省略しても良い。例えば、テーブル作成部2が実行する処理と同様の処理をその都度実行して、入力された反射損失及び比帯域に対応する回路パラメータを算出するようにしても良い。
The
回路パラメータ読出部4は、入力された信号源における反射損失と比帯域とを用いて回路パラメータテーブル3を参照して、対応する回路パラメータを得て(読み出して)、デバイス設計部5へ送る。デバイス設計部5は、入力された設計パラメータと当該回路パラメータを用いて、本発明において想定された処理対象回路を設計して、その結果(設計値)を出力する。
The circuit parameter reading unit 4 obtains (reads out) a corresponding circuit parameter by referring to the circuit parameter table 3 using the reflection loss and the ratio band in the input signal source, and sends them to the
図5(a)は、トンネル接合素子を用いた同調回路の設計処理フローであり、本発明のトンネル接合素子を用いた同調回路の設計装置における設計方法の一例を示す。 FIG. 5A is a design process flow of a tuning circuit using a tunnel junction element, and shows an example of a design method in a tuning circuit design apparatus using a tunnel junction element of the present invention.
回路パラメータ読出部4は、信号源における反射損失と比帯域とが入力されると(ステップS1)、当該入力された反射損失と比帯域とを用いて回路パラメータテーブル3を参照して、これらに対応する回路パラメータ(インピーダンス比)を読み出し、これをデバイス設計部5に送る(ステップS2)。デバイス設計部5は、設計パラメータが入力されると(ステップS3)、これと回路パラメータ読出部4からの回路パラメータとを用いて、想定されている処理対象回路、即ち、2個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる同調回路のデバイスを設計する。(ステップS4)。
When the reflection loss and the specific band in the signal source are input (step S1), the circuit parameter reading unit 4 refers to the circuit parameter table 3 using the input reflection loss and the specific band, The corresponding circuit parameter (impedance ratio) is read and sent to the device design unit 5 (step S2). When the design parameters are input (step S3), the
図5(b)は、トンネル接合素子を用いた同調回路の設計処理フローであり、特に、回路パラメータテーブル3を省略した場合における本発明のトンネル接合素子を用いた同調回路の設計装置における設計方法の一例を示す。即ち、反射損失及び比帯域の入力に応じてその都度回路パラメータを算出する場合の処理フローであり、図5(a)のステップS2においてこれに代えて実行される。 FIG. 5B is a design processing flow of a tuning circuit using a tunnel junction element, and in particular, a design method in a tuning circuit design apparatus using a tunnel junction element of the present invention when the circuit parameter table 3 is omitted. An example is shown. That is, this is a processing flow in the case where the circuit parameter is calculated each time according to the input of the reflection loss and the specific band, and is executed instead of this in step S2 of FIG.
反射係数演算部(に相当する処理部、以下同じ)21は、信号源における反射損失と比帯域はステップS1において入力されているので、簡易回路モデルを読み出して(ステップS11)、これについて、入力された信号源における反射損失に基づいて求めた信号源における反射係数に基づいて、3段バンドパスフィルターの反射係数の最大値を求め(ステップS12)、回路パラメータ演算部(に相当する処理部、以下同じ)22に送る。回路パラメータ演算部22は、3段バンドパスフィルターについて、この最大値と入力された比帯域とに基づいて、3段バンドパスフィルター(フィルター部分)を設計する(ステップS13)。即ち、回路パラメータ演算部22は、中心周波数及びその前後の所定の周波数において反射係数が前記最大値以下となるように、その回路パラメータを求める。換言すれば、当該フィルター部分についてのインピーダンス比を算出し、これ(設計値)を回路パラメータとして、回路パラメータ読出部4又はデバイス設計部5(この場合、回路パラメータ読出部4は省略)に出力する(ステップS14)。この後,ステップS3及びS4が実行される。
Since the reflection loss and the ratio band in the signal source are input in step S1, the reflection coefficient calculation unit (corresponding to the processing unit, hereinafter the same) 21 reads the simple circuit model (step S11) and inputs this. The maximum value of the reflection coefficient of the three-stage bandpass filter is obtained based on the reflection coefficient at the signal source obtained based on the reflection loss at the signal source (step S12), and the processing unit corresponding to the circuit parameter calculation unit ( The same shall apply hereinafter) The circuit
図6は、回路パラメータテーブルの作成処理フローであり、本発明の設計装置における回路パラメータテーブルの作成方法の一例を示す。 FIG. 6 is a process flow for creating a circuit parameter table, and shows an example of a method for creating a circuit parameter table in the design apparatus of the present invention.
テーブル作成部2は、簡易回路モデルを読み出して(ステップS21)、信号源における反射損失の初期値、最終値、刻みが入力され、比帯域の初期値、最終値、刻みが入力されると(ステップS22)、これらを反射係数演算部21及び回路パラメータ演算部22に送る。回路パラメータ演算部22は入力された比帯域の初期値(例えば、10%)を比帯域の値として設定し(ステップS23)、反射係数演算部21は入力された反射損失の初期値(例えば、0dB)を反射損失の値として設定する(ステップS24)。この後、反射係数演算部21は、簡易回路モデルについて、設定された反射損失に基づいて求めた反射係数からその最大値を算出し(ステップS25)、回路パラメータ演算部22に送る。回路パラメータ演算部22は、この最大値と、設定された比帯域とから3段バンドパスフィルター(フィルター部分)を設計し、即ち、回路パラメータ(当該フィルター部分についてのインピーダンス比)を算出し(ステップS26)、当該設計値を回路パラメータとして回路パラメータテーブル3の該当箇所に格納する(ステップS27)。
The
この後、反射係数演算部21は、現在の反射損失の値を1刻み(例えば、−1dB)分だけ更新し(ステップS28)、更新後の反射損失の値が当該最終値(例えば、−20dB)を越えているか否かを調べる(ステップS29)。越えていない場合、ステップS25以下を繰り返す。越えている場合、反射係数演算部21は、その旨を回路パラメータ演算部22に通知する。これに応じて、回路パラメータ演算部22は、現在の比帯域の値を1刻み(例えば、1%)分だけ更新し(ステップS210)、更新後の比帯域の値が当該最終値(例えば、30%)を越えているか否かを調べる(ステップS211)。越えていない場合、ステップS24以下を繰り返す。越えている場合、処理を終了する。
After that, the reflection coefficient calculation unit 21 updates the current reflection loss value by one increment (for example, -1 dB) (step S28), and the updated reflection loss value becomes the final value (for example, -20 dB). ) Is checked (step S29). If not, step S25 and subsequent steps are repeated. If it exceeds, the reflection coefficient calculation unit 21 notifies the circuit
(同調回路の設計)
本発明の設計装置1を用いて、同調回路に対する信号源インピーダンスとの反射損失が−10dB以下でその比帯域が20%という条件を満たす同調回路を設計した。即ち、「反射損失−10dB」及び「比帯域20%」が、設計装置1の回路パラメータ読出部4への入力である。
(Tuning circuit design)
Using the
反射損失−10dBからρs =0.314が求まるので、(7)式及び(8)式をグラフ化すると図7のようになる。網かけを施した領域が反射係数ρの条件を満たす。ρが最大値となるのは、Zs ’=0.409のときであり、その最大値は0.575となる。この反射係数の最大値「0.575」が反射係数演算部21により求まる。 Since ρ s = 0.314 is obtained from the reflection loss of −10 dB, the equations (7) and (8) are graphed as shown in FIG. The shaded area satisfies the condition of the reflection coefficient ρ. The maximum value of ρ is when Z s ′ = 0.409, and the maximum value is 0.575. The reflection coefficient calculation unit 21 obtains the maximum value “0.575” of the reflection coefficient.
従って、終端負荷抵抗RL で回路定数を規格化した同調回路の信号源インピーダンスZs ’=0.409とすれば、同調回路との反射係数ρs =0.314以下を達成しながら、図2(c)のa−a’から負荷側のフィルター回路構造における反射係数ρを最大値0.575とすることができる。この結果から、フィルター部分の設計においてチェビシェフ理論を適用するに当たり、反射係数ρ=0.575、比帯域Δf/f0 =20%の条件でフィルター設計を行えば同調回路の最適解が得られる。即ち、「反射係数ρ=0.575」「比帯域Δf/f0 =20%」が回路パラメータ演算部22に与えられる。
Therefore, if the signal source impedance Z s ′ = 0.409 of the tuning circuit with the circuit constant normalized by the termination load resistance R L , while achieving a reflection coefficient ρ s = 0.314 or less with respect to the tuning circuit, FIG. The reflection coefficient ρ in the filter circuit structure on the load side can be set to a maximum value of 0.575 from aa ′ of 2 (c). From this result, in applying the Chebyshev theory in the design of the filter portion, the optimum solution of the tuning circuit can be obtained if the filter design is performed under the conditions of the reflection coefficient ρ = 0.575 and the relative bandwidth Δf / f 0 = 20%. That is, “reflection coefficient ρ = 0.575” and “ratio band Δf / f 0 = 20%” are given to the circuit
回路パラメータ演算部22は、周知の広帯域チェビシェフ特性を有する半波長フィルターの設計原理(前述のR. E. Collinの論文)を適用して、回路パラメータを算出する。通常、フィルター特性は位相θと反射係数ρの関係で記述される。基本的な3段半波長チェビシェフフィルター特性は中心周波数(位相ではπ)とその前後の周波数の合計3点において反射係数が0となるように設計される。図8(a)は、最大反射係数が0.575となるようなフィルターの代表的特性を表すρ−θ特性を示す。図8(b)は、当該フィルターの回路パラメータを示す。フィルター設計は広帯域1/4波長インピーダンス整合回路の設計を基本にしており、中心の位相をπ/2として記述しているため、比帯域が40%となっている。フィルターでの位相は2θとなるため、比帯域は20%となる。
The circuit
従って、図2(a)に示す同調回路の回路パラメータとして、図8(b)に示すように、RL :ZJ :Zm :Zs =1:0.12:2.69:0.41が得られる。これが回路パラメータ演算部22の算出した回路パラメータ(フィルター部分のインピーダンス比)であり、回路パラメータテーブル3に格納される値である。これらの値は、「反射損失−10dB(又は、反射係数ρの最大値0.575)」「比帯域20%」に対応する位置に格納される。従って、前述の入力「反射損失−10dB」及び「比帯域20%」に対応して、この回路パラメータが回路パラメータ読出部4により読み出すことができた。
Therefore, as circuit parameters of the tuning circuit shown in FIG. 2A, as shown in FIG. 8B, R L : Z J : Z m : Z s = 1: 0.12: 2.69: 0. 41 is obtained. This is a circuit parameter (impedance ratio of the filter portion) calculated by the circuit
この同調回路の周波数特性を計算すると、図9(a)に示すインピーダンス特性と、図9(b)に示す反射損失が得られる。周波数は中心周波数で規格化してある。図9から、設計通りに、信号源インピーダンスと同調回路の反射損失−10dB以下で、比帯域20%を達成しているのが判る。図9(a)のスミスチャートから判るように、信号源インピーダンスを低めに選ぶことによって、通常のチェビシェフ特性(インピーダンス軌跡の交点がチャートの中心を通る、つまり3点の周波数で反射係数が0)からはずし、その結果、図2(c)におけるρの最大値を得ていることが判る。これから、最小臨界電流密度が求まり、αJ dJ =0.12を満たす。しかし、実際には、SIS接合材料に依存する磁場侵入長や単位面積あたりの静電容量などにより線路内波長が異なるため、最小臨界電流密度は、実際のデバイス設計で、以下のように求めた。 When the frequency characteristic of the tuning circuit is calculated, the impedance characteristic shown in FIG. 9A and the reflection loss shown in FIG. 9B are obtained. The frequency is standardized at the center frequency. From FIG. 9, it can be seen that, as designed, 20% of the specific band is achieved with the signal source impedance and the reflection loss of the tuning circuit of -10 dB or less. As can be seen from the Smith chart of FIG. 9A, by selecting a lower signal source impedance, the normal Chebyshev characteristic (the intersection of the impedance trajectories passes through the center of the chart, that is, the reflection coefficient is 0 at the frequency of three points). As a result, it can be seen that the maximum value of ρ in FIG. From this, the minimum critical current density is obtained and α J d J = 0.12. However, since the wavelength in the line varies depending on the magnetic field penetration length depending on the SIS bonding material and the capacitance per unit area, the minimum critical current density was obtained as follows in the actual device design. .
(ミクサの設計)
分布定数型の2個のSIS接合からなる同調回路を有するミクサとして、入力光学系に無反射層付きMgo超半球レンズとツインスロットアンテナから成る準光学型ミクサを設計する。従って、図3は当該ミクサチップの同調回路を示す。ツインスロットアンテナ(図示せず)の給電点Pはコプレナー導波路を用いて中心に配置する(図3参照)。中心周波数を870GHzとして設計し、その付近でのアンテナインピーダンスは約65Ωとなる(例えば、J. Zmuidzinas, N. G. Ugras, D. Miller, M. Gaidis, H. G. LeDuc,“Low-noise slot antenna SIS mixers,” IEEE Trans. Appl. Supercond., vol. 5, pp. 3053-3056, 1995. /又は、M. Gaidis, H. G. LeDuc, M. Bin, D. Miller, J. A. Stern and J. Zmuidzinas, “Characterization of low-noise quasi-optical SIS mixers for the submillimeter band,” IEEE Trans. Microwave Theory Tech., vol. 44, pp.1130-1139, 1996. )。同調回路は一方のコプレナー導波路の中心導体をグランドプレーンとして集積化される。同調回路には、アンテナインピーダンスと整合させるための1/4波長インピーダンストランスフォーマーTが付加される。ミクサは、前述のように、単結晶MgO基板を用いたエピタキシャルNbN/MgO/NbN技術で作製することとし、同調回路はNbN/MgO/NbNトンネル接合とNbN/MgO/NbNマイクロストリップ線路で構成される(例えば、A. Kawakami, Z. Wang, and S. Miki,“Low-loss epitaxial NbN/MgO/NbN trilayers for THz applications,” IEEE. Trans. Appl. Supercond., vol. 11, pp. 80-83, 2001. /又は、A. Kawakami, Z. Wang, and S. Miki,“Fabrication and characterization of epitaxial NbN/MgO/NbN Josephson tunnel junctions, ” J. Appl. Phys., vol. 90, pp. 4796-4799, 2001.)。
(Mixer design)
As a mixer having a tuning circuit composed of two distributed constant SIS junctions, a quasi-optical mixer composed of a non-reflective layered MGO super hemisphere lens and a twin slot antenna is designed as an input optical system. Therefore, FIG. 3 shows a tuning circuit of the mixer chip. A feeding point P of a twin slot antenna (not shown) is arranged at the center using a coplanar waveguide (see FIG. 3). The center frequency is designed to be 870 GHz, and the antenna impedance in the vicinity is about 65Ω (for example, J. Zmuidzinas, NG Ugras, D. Miller, M. Gaidis, HG LeDuc, “Low-noise slot antenna SIS mixers,” IEEE Trans. Appl. Supercond., Vol. 5, pp. 3053-3056, 1995. / or M. Gaidis, HG LeDuc, M. Bin, D. Miller, JA Stern and J. Zmuidzinas, “Characterization of low- noise quasi-optical SIS mixers for the submillimeter band, "IEEE Trans. Microwave Theory Tech., vol. 44, pp. 1130-1139, 1996.). The tuning circuit is integrated with the central conductor of one coplanar waveguide as a ground plane. A ¼ wavelength impedance transformer T for matching with the antenna impedance is added to the tuning circuit. As described above, the mixer is manufactured by the epitaxial NbN / MgO / NbN technology using the single crystal MgO substrate, and the tuning circuit is composed of the NbN / MgO / NbN tunnel junction and the NbN / MgO / NbN microstrip line. (For example, A. Kawakami, Z. Wang, and S. Miki, “Low-loss epitaxial NbN / MgO / NbN trilayers for THz applications,” IEEE. Trans. Appl. Supercond., Vol. 11, pp. 80- 83, 2001. / or A. Kawakami, Z. Wang, and S. Miki, “Fabrication and characterization of epitaxial NbN / MgO / NbN Josephson tunnel junctions,” J. Appl. Phys., Vol. 90, pp. 4796 -4799, 2001.).
同調回路の設計は、本発明の簡易回路モデルでの解析結果を利用し、中心周波数に対して比帯域20%(174GHz)、反射損失−10dB以下で行った。設計で用いた設計パラメータを図10に示す。この設計パラメータを含む種々の設計データは、デバイス設計部5に入力されるか、予め与えられる。なお、これらの設計パラメータの値は主に実測値に基づいているが、エピタキシャルNbN/MgO/NbN接合の単位面積あたりの静電容量に関してはエピタキシャル成長のNbN/AlN/NbN接合と同じと仮定した(Z. Wang, Y. Uzawa, and A. Kawakami, “High current density NbN/AlN/NbN tunnel junctions for submillimeter wave SIS mixers,” IEEE Trans. Appl. Supercond., vol. 7, pp. 2797-2800, 1997. )。同調回路の設計に必要な超伝導マイクロストリップ線路及びSIS接合伝送線路の特性インピーダンスと伝搬定数の計算は、本発明者等による文献Y. Uzawa and Z. Wang, Studies of High Temperature Superconductor, ed. A. V. Narliker (Nova Science, Hauppauge, NY, 2002) Vol. 43, Chap. 9, p. 255.により周知であるので、これに従う。
The tuning circuit was designed using the analysis result of the simple circuit model of the present invention, with a relative bandwidth of 20% (174 GHz) and a reflection loss of −10 dB or less with respect to the center frequency. The design parameters used in the design are shown in FIG. Various design data including the design parameters are input to the
まず、設計条件を満たすために必要なSIS接合の最低臨界電流密度の値を、本発明に従って求める。計算例として図11に示すように、中心周波数870GHzにおいて幅1μmを持つSIS伝送線路のαJ dJ =0.12の値を臨界電流密度に対してプロットした。この図から、αJ dJ =0.12を満たす臨界電流密度として約16kA/cm2 (CS =110fF/μm2 )が得られる。従来の設計手法による値40kA/cm2 と比較すると、半分以下とすることができる。 First, the value of the minimum critical current density of the SIS junction necessary to satisfy the design condition is obtained according to the present invention. As a calculation example, as shown in FIG. 11, the value of α J d J = 0.12 of a SIS transmission line having a width of 1 μm at a center frequency of 870 GHz was plotted against the critical current density. From this figure, a critical current density satisfying α J d J = 0.12 is obtained as about 16 kA / cm 2 (C S = 110 fF / μm 2 ). Compared with the value of 40 kA / cm 2 according to the conventional design method, it can be reduced to half or less.
本発明により求めた回路パラメータ(特性インピーダンス比)に近くなるように設計した回路の概略と、アンテナインピーダンスを一定値の65Ωとしたときの反射損失特性を図12に示す。図12は、また、回路の各点から負荷側を見たときのインピーダンス軌跡も示す。これらは65Ωで規格化されている。本発明の設計原理の通りに、終端に置かれた半波長接合の周波数依存性をもつリアクタンス成分を、同調回路によって良く補償していることが判る。なお、同調回路に1/4波長インピーダンストランスフォーマーT(図3において同じ)を付加したことにより、比帯域は設計値20%以上の値が得られた。従来の設計手法の同調回路と比較するために、同じ臨界電流密度で2接合同調回路と合計の接合長が同じとなる1/4波長インピーダンストランスフォーマーT付きの「全波長」接合の反射損失特性を、図12に破線で示す。これから、破線で示される比帯域は大幅に狭く、本発明による同調回路が臨界電流密度を低くするのに有効であることが判る。 FIG. 12 shows an outline of a circuit designed to be close to the circuit parameters (characteristic impedance ratio) obtained according to the present invention, and reflection loss characteristics when the antenna impedance is a constant value of 65Ω. FIG. 12 also shows the impedance locus when the load side is viewed from each point of the circuit. These are standardized at 65Ω. It can be seen that, according to the design principle of the present invention, the reactance component having the frequency dependence of the half-wave junction placed at the end is well compensated by the tuning circuit. In addition, by adding a ¼ wavelength impedance transformer T (the same in FIG. 3) to the tuning circuit, a ratio band of 20% or more was obtained. In order to compare with the tuning circuit of the conventional design method, the reflection loss characteristic of the “full wavelength” junction with the 1/4 wavelength impedance transformer T having the same critical current density and the same total junction length as the two junction tuning circuit is shown. This is indicated by a broken line in FIG. From this, it can be seen that the ratio band indicated by the broken line is significantly narrow, and that the tuning circuit according to the present invention is effective in reducing the critical current density.
以上説明したように、本発明によれば、トンネル接合素子を用いた同調回路の設計装置及び設計方法において、信号源における反射損失と比帯域とを入力するだけで、2個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる同調回路を、低雑音かつ広帯域特性を得られるような最適解を有するように、設計することができる。従って、設計者の経験に依らずに設計することができ、設計に習熟していない人間でも、設計結果として最適な設計値(最適解)のトンネル接合素子を用いた同調回路を設計することができ、また、反射損失等の特性を容易に変更して所望の特性を実現することができる。 As described above, according to the present invention, in a tuning circuit design apparatus and design method using a tunnel junction element, two half-wave tunnels can be obtained simply by inputting a reflection loss and a specific band in a signal source. A tuning circuit composed of a junction element and a half-wavelength microstrip line connecting between the junction elements can be designed so as to have an optimum solution that can obtain a low-noise and broadband characteristic. Therefore, it is possible to design without depending on the designer's experience, and even a person who is not proficient in designing can design a tuning circuit using a tunnel junction element having an optimum design value (optimal solution) as a design result. In addition, desired characteristics can be realized by easily changing characteristics such as reflection loss.
1 設計装置
2 テーブル作成部
3 回路パラメータテーブル
4 回路パラメータ読出部
5 デバイス設計部
21 反射係数演算部
22 回路パラメータ演算部
101 単結晶MgO基板
102 第1NbN層
103 MgO膜
104 トンネル絶縁膜
105 第2NbN層
DESCRIPTION OF
Claims (4)
前記回路パラメータテーブルを作成するテーブル作成部と、
入力された前記信号源における反射損失と比帯域とを用いて前記回路パラメータテーブルを参照して、対応する回路パラメータを得る回路パラメータ読出部とを備え、
前記テーブル作成部が、
2個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる処理対象回路について、前記2個のトンネル接合素子及びマイクロストリップ線路を純抵抗と無損失伝送線路とで置換し、前記信号源に近いトンネル接合素子の純抵抗を前記信号源側に移動し、前記2個のトンネル接合素子の純抵抗を1として回路定数を規格化した上で、前記信号源に接続され前記純抵抗と異なるインピーダンスを有する入力部、前記信号源側に移動された純抵抗、無損失伝送線路からなる3段バンドパスフィルターに分割して得た簡易回路モデルについて、
当該信号源における反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記3段バンドパスフィルターの反射係数の最大値を求め、
前記3段バンドパスフィルターについて、前記最大値と前記入力された比帯域とに基づいて、中心周波数及びその前後の所定の周波数において反射係数が前記最大値以下となるように、その回路パラメータを求め、
前記回路パラメータを前記信号源における反射損失と比帯域とに応じて格納することにより、前記回路パラメータテーブルを作成する
ことを特徴とするトンネル接合素子を用いた同調回路の設計装置。 A circuit parameter table for storing circuit parameters determined according to the reflection loss and the ratio band in the signal source;
A table creation unit for creating the circuit parameter table;
A circuit parameter reading unit that obtains a corresponding circuit parameter by referring to the circuit parameter table using a reflection loss and a specific band in the input signal source;
The table creation unit
For a circuit to be processed consisting of two half-wavelength tunnel junction elements and a half-wavelength microstrip line connecting between them, the two tunnel junction elements and the microstrip line are replaced with pure resistors and lossless transmission lines. Then, the pure resistance of the tunnel junction element close to the signal source is moved to the signal source side, the circuit constants are normalized with the pure resistance of the two tunnel junction elements set to 1, and then connected to the signal source. About a simple circuit model obtained by dividing an input unit having an impedance different from the pure resistance, a pure resistance moved to the signal source side, and a three-stage bandpass filter composed of a lossless transmission line,
Based on the reflection coefficient in the signal source determined based on the reflection loss in the signal source, to determine the maximum value of the reflection coefficient of the three-stage bandpass filter,
A circuit parameter of the three-stage bandpass filter is determined based on the maximum value and the input ratio band so that a reflection coefficient is equal to or less than the maximum value at a center frequency and a predetermined frequency before and after the center frequency. ,
An apparatus for designing a tuning circuit using a tunnel junction element , wherein the circuit parameter table is created by storing the circuit parameter according to a reflection loss and a specific band in the signal source.
前記回路パラメータ読出部により得た回路パラメータと入力された設計パラメータとを用いて、前記処理対象回路である同調回路を設計するデバイス設計部を備え、
前記デバイス設計部が、前記入力された反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記3段バンドパスフィルターの反射係数が最大値をとる場合における前記信号源のインピーダンスを求め、
前記デバイス設計部が、前記信号源と前記信号源に近いトンネル接合素子との間を、インピーダンス整合回路として働く1/4波長のマイクロストリップ線路で接続することにより、前記信号源のインピーダンスを調整する
ことを特徴とする請求項1記載のトンネル接合素子を用いた同調回路の設計装置。 The design apparatus further includes
A device design unit that designs a tuning circuit that is the processing target circuit using the circuit parameters obtained by the circuit parameter reading unit and the input design parameters,
The device design unit obtains the impedance of the signal source when the reflection coefficient of the three-stage bandpass filter takes a maximum value based on the reflection coefficient of the signal source obtained based on the input reflection loss. ,
The device design unit adjusts the impedance of the signal source by connecting the signal source and a tunnel junction element close to the signal source with a ¼ wavelength microstrip line serving as an impedance matching circuit. The tuning circuit design apparatus using the tunnel junction element according to claim 1.
前記マイクロストリップ線路は、上部線路と下部線路とからなり、
前記トンネル接合素子の上部電極及び下部電極と、前記マイクロストリップ線路の上部線路及び下部線路とは、各々、同一の層からなる
ことを特徴とする請求項1記載のトンネル接合素子を用いた同調回路の設計装置。 The tunnel junction element comprises an upper electrode, a lower electrode, and a tunnel junction formed between them.
The microstrip line consists of an upper line and a lower line,
The tuning circuit using a tunnel junction element according to claim 1, wherein the upper electrode and the lower electrode of the tunnel junction element and the upper line and the lower line of the microstrip line are each made of the same layer. Design equipment.
前記反射係数演算部が、2個の半波長のトンネル接合素子とこの間を接続する半波長のマイクロストリップ線路とからなる処理対象回路について、前記2個のトンネル接合素子及びマイクロストリップ線路を純抵抗と無損失伝送線路とで置換し、前記信号源に近いトンネル接合素子の純抵抗を前記信号源側に移動し、前記2個のトンネル接合素子の純抵抗を1として回路定数を規格化した上で、前記信号源に接続され前記純抵抗と異なるインピーダンスを有する入力部、前記信号源側に移動された純抵抗、無損失伝送線路からなる3段バンドパスフィルターに分割して得た簡易回路モデルを読み出し、
前記反射係数演算部が、前記信号源における反射損失に基づいて求めた前記信号源における反射係数に基づいて、前記読み出された簡易回路モデルにおける前記3段バンドパスフィルターの反射係数の最大値を求め、
前記回路パラメータ演算部が、前記読み出された簡易回路モデルにおける前記3段バンドパスフィルターについて、前記最大値と前記比帯域とに基づいて、中心周波数及びその前後の所定の周波数において反射係数が前記最大値以下となるように、その回路パラメータを求める
ことを特徴とするトンネル接合素子を用いた同調回路の設計方法。 A tuning circuit design apparatus using a tunnel junction element , wherein a reflection parameter calculation unit that calculates a maximum value of a reflection coefficient using reflection loss in a signal source, and circuit parameters are calculated using the maximum value and a ratio band In a design method of a tuning circuit using the tunnel junction element, which is executed in a design apparatus including a circuit parameter calculation unit to be obtained
The reflection coefficient calculation unit is configured to process the two tunnel junction elements and the microstrip line as a pure resistance with respect to a processing target circuit including two half-wavelength tunnel junction elements and a half-wavelength microstrip line connecting the two half-wavelength tunnel junction elements. After replacing with a lossless transmission line, the pure resistance of the tunnel junction element close to the signal source is moved to the signal source side, and the circuit resistance is normalized by setting the pure resistance of the two tunnel junction elements to 1 A simple circuit model obtained by dividing the input unit connected to the signal source and having an impedance different from that of the pure resistor, a pure resistor moved to the signal source side, and a three-stage bandpass filter comprising a lossless transmission line Read ,
Maximum the reflection coefficient calculation portion, front on the basis of the reflection coefficient at the signal source, which has been calculated based on the reflection loss in the relaxin signal source, the reflection coefficient of the three-stage band-pass filter in the read simplified circuit model Find the value
The circuit parameter calculation unit, for the three-stage band-pass filter in the read simplified circuit model, on the basis of the maximum value and the previous SL ratio band, the reflection coefficient at the center frequency and the predetermined frequency before and after A circuit parameter is determined so as to be equal to or less than the maximum value . A tuning circuit design method using a tunnel junction element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004052974A JP3994165B2 (en) | 2004-02-27 | 2004-02-27 | Tuning circuit design apparatus and method using tunnel junction elements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004052974A JP3994165B2 (en) | 2004-02-27 | 2004-02-27 | Tuning circuit design apparatus and method using tunnel junction elements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005242762A JP2005242762A (en) | 2005-09-08 |
| JP3994165B2 true JP3994165B2 (en) | 2007-10-17 |
Family
ID=35024422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004052974A Expired - Lifetime JP3994165B2 (en) | 2004-02-27 | 2004-02-27 | Tuning circuit design apparatus and method using tunnel junction elements |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3994165B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4665176B2 (en) * | 2007-01-18 | 2011-04-06 | 独立行政法人産業技術総合研究所 | Superconducting tunnel mixer |
-
2004
- 2004-02-27 JP JP2004052974A patent/JP3994165B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005242762A (en) | 2005-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU2020324398B2 (en) | Parametric amplifier for qubits | |
| JP4021844B2 (en) | Tunable ferroelectric resonator device | |
| US9923538B2 (en) | Multimode Josephson parametric converter: coupling Josephson ring modulator to metamaterial | |
| US20250038722A1 (en) | Systems and methods for tunable parametric amplification | |
| Aitchison et al. | Lumped-circuit elements at microwave frequencies | |
| Kooi et al. | A 275–425-GHz tunerless waveguide receiver based on AlN-barrier SIS technology | |
| Kooi et al. | 180–425 GHz low noise SIS waveguide receivers employing tuned Nb/AIO x/Nb tunnel junctions | |
| JP3994165B2 (en) | Tuning circuit design apparatus and method using tunnel junction elements | |
| JP4081549B2 (en) | Tuning circuit using tunnel junction elements | |
| Tan et al. | A 220 GHz finline mixer with ultra-wide instantaneous bandwidth | |
| Kuroda et al. | Design and Fabrication of Compact HTS Duplexers Using a CQ Structure With a High $ Q_ {u} $ Resonator | |
| JP2003218415A (en) | Tuning circuit using tunnel junction device and superconductive integrated circuit | |
| Fortaki et al. | Air gap tuning effect on the resonant frequency and half-power bandwidth of superconducting microstrip patch | |
| US4843347A (en) | Passive stabilizer for a signal generating source | |
| Das et al. | Superconducting on-chip tunable mm-wave resonator | |
| Uzawa et al. | A submillimetre-wave SIS mixer using NbN/MgO/NbN trilayers grown epitaxially on an MgO substrate | |
| Gonzalez et al. | Low‐bias BAR‐mode HEAP transmitting antennas | |
| Kooi et al. | Regarding the IF output conductance of SIS tunnel junctions and the integration with cryogenic InP MMIC amplifiers | |
| Matsunaga et al. | A 600-700 GHz resonant distributed junction for a fixed-tuned waveguide receiver | |
| JP3820445B2 (en) | Tuning circuits and superconducting integrated circuits using tunnel junction elements. | |
| Uzawa et al. | Design and analysis of an all-NbN SIS mixer using a tuning circuit with two half-wavelength distributed junctions | |
| Chandelkar et al. | A Compact Low-Profile T-Shaped Strip Loaded Filtenna | |
| Chung | HTS microstrip bipin antenna array for broadband satellite communication | |
| Takeda et al. | Development of a waveguide NbN-based SIS mixer in the 900-GHz band | |
| Larouche et al. | Reconfigurable composite right/left-handed metamaterial |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3994165 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |