JP4066002B2 - Manufacturing method of semiconductor quantum dots - Google Patents
Manufacturing method of semiconductor quantum dots Download PDFInfo
- Publication number
- JP4066002B2 JP4066002B2 JP9756997A JP9756997A JP4066002B2 JP 4066002 B2 JP4066002 B2 JP 4066002B2 JP 9756997 A JP9756997 A JP 9756997A JP 9756997 A JP9756997 A JP 9756997A JP 4066002 B2 JP4066002 B2 JP 4066002B2
- Authority
- JP
- Japan
- Prior art keywords
- growth
- island
- layer
- semiconductor quantum
- quantum dots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、化合物半導体からなる量子ドット、例えばInAs/GaAsなどの歪み系ヘテロ結晶を成長させる際の初期に出現するS−K(Stransky−Krastanov)型成長島を利用する半導体量子ドットの製造方法に関する。
【0002】
現在、個別の半導体量子ドットが実現され、多くの実験や測定がなされているところであるが、これをデバイスとして用いるには、アレイ化することが必要であり、しかも、成長島の形状を均一にしなければならない。
【0003】
然しながら、均一な半導体量子ドットを制御された状態に配列してアレイ化することは甚だ困難であって、これが実用化を妨げる主因になっているので、この問題を解消しなければならず、本発明は、それに応える一手段を提供することができる。
【0004】
一般に、半導体量子ドット(箱)を形成する方法としては、大別して二種類の方法が知られている。即ち、
▲1▼ リソグラフィ技術などで加工することに依って構造を実現する方法
▲2▼ 結晶成長時の表面現象(自然現象)を利用して自己形成的に構造を成長する方法
である。
【0005】
具体的に説明すると、
(1)
分子線エピタキシャル成長(molecular beam epitaxy:MBE)法や有機金属化学気相堆積(metalorganic chemical vapour deposition:MOCVD)法などを適用することに依り、基板上に必要な半導体層を積層形成し、これをリソグラフィ技術、特に電子ビーム・リソグラフィやイオン・ビーム・リソグラフィなどを適用し、エッチングを行なって箱状に加工する。
【0006】
(2)
前記(1)と同様にして基板の加工を行い、その後、MBE法やMOCVD法などに於ける成長の選択性を利用して箱状構造を形成する。
【0007】
(3)
微傾斜基板上の表面ステップやキンクを利用し、結晶成長を横方向にも制御して箱を形成する。
【0008】
(4)
InAs/GaAs等の高歪み系ヘテロ構造の成長初期に出現するS−K型成長島を利用して箱を得る。
などが挙げられる。
【0009】
ところで、前記(1)及び(2)に挙げた手段を採った場合、半導体層の表面から内部に向かってダメージが入り易く、そして、箱のサイズが現用加工技術の精度に依存するので、100〔nm〕以下のサイズ制御は難しく、また、サイズのばらつきが大きい。
【0010】
また、前記(3)に挙げた手段を採った場合、表面ステップの形状制御が難しいのに加えて横方向で材料のミキシングが起こる為、サイズ、組成、横方向界面の急峻性を精密に制御することができない。
【0011】
更にまた、前記(4)に挙げた手段を採った場合、加工プロセスを一切用いていない為、加工ダメージはなく、成長島形成が表面エネルギや歪みエネルギに起因している為、平衡状態に近付けることに依り、箱のサイズをかなり揃えることができ、実験レベルではあるが、標準偏差10〔%〕程度が得られている。
【0012】
このように、前記(4)に挙げた手段には、前記(1)乃至(3)の手段にはない利点があるものの、成長島の生成が、下地の表面状態、即ち、ステップ或いはキンク、表面に於ける原子の再配列構造、表面ディフェクトなどに強く依存することから、様々な問題が発生する。
【0013】
即ち、形成される量子ドットに疎密が発生し、均一な密度にならず、そして、これに起因してサイズにも若干のばらつきが生じ、しかも、通常の方法で得られる発光半値幅(PL)は80〔meV〕〜100〔meV〕になっている。
【0014】
この発光半値幅は、現在、半導体レーザの活性層として実用化の域にある量子井戸に比較して遙に大きく、従って、前記S−K型成長島をもつ半導体レーザを作製したとしても、期待されるほどの特性改善、例えば、しきい値が低下するなどの効果は得られない。
【0015】
前記(4)の手段を採った場合に於いて、若し、量子ドットの配置制御が可能となり、ダメージがない量子ドットを均一サイズで均一な密度で生成させることができれば、量子ドットを複数個連結(配列)したデバイス、例えば単電子素子への応用も可能になる。
【0016】
これまでに、前記(4)の手段を採って、且つ、均一な形状の半導体量子ドットを制御された状態に配列することについて、種々な試みがなされていて、例えば、
【0017】
(A)
基板表面に段差が生成されるように加工し、段差近傍に半導体量子ドットを生成させる方法(要すれば、「D.S.L.Mui et al.,Appl.Phys.Lett.66(1995)」、を参照)。
【0018】
(B)
パターンを形成した基板上に選択成長法を適用してV字型の溝を形成し、その底部に半導体量子ドットを配列する方法(要すれば、「IPRM′95 Late Newsにて口頭発表」、を参照)。
【0019】
(C)
ステップ・バンチングを生じた多段ステップを形成し、半導体量子ドットを前記多段ステップ上に優先的に生成させる(要すれば、「M.Kitamuraet al.,Proc. of IPRM′95,(1995)p.736」、を参照)。
が知られている(尚、前記記述に於いて、「IPRM′95」は、「The Seventh International Conference on Indium Phosphide and Related Materials」、である)。
【0020】
【発明が解決しようとする課題】
前記(A)の問題点は、半導体量子ドットを配列する為の段差形状の制御が難しいことである。
【0021】
前記(B)の問題点は、V字型の溝を形成するのに費やされる領域、即ち、半導体量子ドットが生成されない領域を広く必要とし、従って、高密度化することができず、しかも、加工の工程が煩雑であり、そして、平坦(Planer)にならない。
【0022】
前記(C)の問題点は、表面ステップのバンチング制御が難しく、バンチング面に局所的にキンクが集中したり、バンチング面にゆらぎが生じたりする為、均一サイズの量子ドットを均一間隔で形成することができない。
【0023】
本発明は、S−K型成長島からなる半導体量子ドットの配置を制御できるようにし、ダメージがない半導体量子ドットを均一サイズで均一な密度で生成させることを可能にして、量子ドットを複数個連結(配列)したデバイス、例えば単電子素子を実現できるようにする。
【0024】
【課題を解決するための手段】
本発明では、InAs/GaAs等の高歪み系ヘテロ構造の成長初期に出現するS−K型成長島からなる半導体量子ドットを形成してから、成長島を構成する材料に比較して蒸気圧が低く、且つ、熱的に安定な材料を用い、第1オーバ・グロース層を成長島の高さよりも低く形成し、熱処理を行なって、第1オーバ・グロース層から突出した部分を再蒸発、若しくは、周囲に散らせてしまうことで、成長島の高さを均一化することが基本になっている。
【0025】
図4はS−K型成長島の高さについて説明する為の半導体量子ドットの要部説明図であり、図に於いて、1はGaAs基板、2はInAs層、3はInAs成長島、Hは成長島の高さ、Dは成長島3に於ける底面の直径をそれぞれ示している。
【0026】
通常、S−K型成長で生成される成長島、例えば、図4に見られるようなGaAs基板1上のInAs成長島3に於いては、高さHが3〔nm〕〜5〔nm〕の範囲で、また、直径Dが20〔nm〕〜25〔nm〕の範囲で分布が見られ、また、成長島3の切断側面は扁平である。
【0027】
この成長島3に於ける量子レベルに関しては、成長島3の高さHが支配的であり、高さHのゆらぎが生む量子レベルのゆらぎの方が、直径Dのゆらぎが生む量子レベルのゆらぎよりも遙に大きく、発光半値幅は、高さのゆらぎに支配されているものと考えられる。
【0028】
従って、成長島3の高さHを均一化することができれば、これまでに実現されている発光半値幅を大きく低減することができる。因みに、直径Dのゆらぎで決定される発光半値幅は約10〔meV〕であり、この値は、量子井戸の半値幅と略等しい。
【0029】
前記したところから、本発明に依る半導体量子ドットの製造方法に於いては、歪み系ヘテロ結晶(例えばGaAsとInAs)を成長させる初期に生成されるS−K型成長島(例えば成長島13A)からなる半導体量子ドットを形成する工程と、前記S−K型成長島の一部が突出するように、前記S−K型成長島の構成材料とは異なる材料からなる第1オーバ・グロース層(例えば第1オーバ・グロース層14)を形成する工程と、熱処理を施して一定温度で所定時間維持させることで、前記S−K型成長島の前記突出する部位を蒸発若しくは横方向に展延して高さを前記第1オーバ・グロース層の表面に合わせる工程と、前記半導体量子ドットと前記第1オーバ・グロース層を覆うように第2オーバ・グロース層(例えば第2オーバ・グロース層16)を形成する工程とが含まれてなることを特徴とする。
【0032】
前記手段を採ることに依り、S−K型成長島からなる半導体量子ドットの配置を制御でき、ダメージがない半導体量子ドットを均一サイズで均一な密度で生成させることが可能となり、量子ドットを複数個連結(配列)したデバイス、例えば単電子素子を実現したり、しきい値電流が小さく、温度特性に優れた半導体レーザなどを実現することができる。
【0033】
【発明の実施の形態】
図1乃至図3は方法の発明に関する実施の形態を説明する為の工程要所に於ける半導体量子ドットを表す要部切断側面図であり、以下、これ等の図を参照しつつ説明する。
【0034】
図1(A)参照
1−(1)
面指数が(001)であるGaAs基板11をMBE(molecularbeam epitaxy)装置に於ける成長室内にセットし、温度を680〔℃〕で熱処理することで酸化膜を除去する。
【0035】
1−(2)
MBE法を適用することに依り、GaAs基板11上に厚さが例えば400〔nm〕のGaAs層12を形成する。
【0036】
この時の主な成長条件を列挙すると、
成長温度:620〔℃〕
成長速度:0.8〔μm/時間〕
As圧:6×10-6〔Torr〕
である。
【0037】
図1(B)参照
1−(3)
MBE装置に於けるGa分子線セルのシャッタを閉じて、GaAs層12上に厚さが例えば約1.8分子層相当分のInAs層13を成長させる。
【0038】
この時の主な成長条件を列挙すると、
成長温度:510〔℃〕
成長速度:0.1〔分子層/秒〕
As圧:6×10-6〔Torr〕
である。
【0039】
これに依って、底面の直径Dが20〔nm〕〜25〔nm〕程度、そして、高さHが3〔nm〕〜5〔nm〕程度に分布している円錐状の成長島13Aが1×1011〔cm-2〕の密度で形成される。
【0040】
図2(A)参照
2−(1)
Asのみを照射した状態で、同一温度、即ち、510〔℃〕を維持した状態で30〔秒〕間放置する。
【0041】
2−(2)
MBE法を適用することに依り、厚さが例えば2〔nm〕であるGaAsからなる第1オーバ・グロース層14を形成する。
【0042】
成長島13Aの高さHには、ばらつきが在るので、その頂部は第1オーバ・グロース層14から突出するものがあり、また、その突出した部分の高さについてもばらつきが在る。
【0043】
図2(B)参照
2−(3)
Asのみを照射した状態で、同一温度、即ち、510〔℃〕を維持した状態で3〔分〕間放置する。尚、この際に適用する温度は、第1オーバ・グロース層14がダメージを受けないように選択しなければならない。
【0044】
これに依って、第1オーバ・グロース層14から突出している成長島13Aに於ける頂部が再蒸発されたり、或いは、横方向に拡がって平坦化され、成長島13Aの高さHは均一化され、第1オーバ・グロース層14の厚さに略一致することになる。
【0045】
また、GaAsからなる第1オーバ・グロース層14とInAs層13或いは成長島13Aとの間の歪みに依る効果で成長島13Aの移動を生じて等間隔化、即ち、配列が起こる。尚、記号15で指示した部分はInAs層13から供給されるInAsで構成された二次元の成長島である。
【0046】
図3参照
3−(1)
MBE法を適用することに依り、GaAsからなる第2オーバ・グロース層16を形成して成長島13Aを完全に覆う。
【0047】
前記のようにして作製した成長島13Aに於けるPL半値幅は、従来の技術に依存した成長島に比較し、1/2〜1/3程度に小さくなっているので、サイズの均一化が起こっていることを確認できる。
【0048】
本発明では、前記説明した実施の形態に限られることなく、他に多くの改変を実現することができる。
【0049】
例えば、下地結晶及び第1オーバ・グロース層の主組成としては、GaAsの他にAlGaAs、InGaPを用いることができ、その場合、成長島の主組成としては、InAsの他にInP、GaSb、InSb、或いは、それ等の混合物を用いることができる。
【0050】
また、このような材料の選択は、他の材料系に於いても可能であり、下地結晶及び第1オーバ・グロース層の主組成をSiとし、成長島の主組成をSiGe、Geなどを用いることができる。
【0051】
【発明の効果】
本発明に依る半導体量子ドットの製造方法に於いては、歪み系ヘテロ結晶を成長させる初期に生成されるS−K型成長島からなる半導体量子ドットを形成する工程と、前記S−K型成長島の一部が突出するように、前記S−K型成長島の構成材料とは異なる材料からなる第1オーバ・グロース層を形成する工程と、熱処理を施して一定温度で所定時間維持させることで、前記S−K型成長島の前記突出する部位を蒸発若しくは横方向に展延して高さを前記第1オーバ・グロース層の表面に合わせる工程と、前記半導体量子ドットと前記第1オーバ・グロース層を覆うように第2オーバ・グロース層を形成する工程とが含まれる。
【0052】
前記構成を採ることに依り、S−K型成長島からなる半導体量子ドットの配置を制御でき、ダメージがない半導体量子ドットを均一サイズで均一な密度で生成させることが可能となり、量子ドットを複数個連結(配列)したデバイス、例えば単電子素子を実現したり、しきい値電流が小さく、温度特性に優れた半導体レーザなどを実現することができる。
【図面の簡単な説明】
【図1】方法の発明に関する実施の形態を説明する為の工程要所に於ける半導体量子ドットを表す要部切断側面図である。
【図2】方法の発明に関する実施の形態を説明する為の工程要所に於ける半導体量子ドットを表す要部切断側面図である。
【図3】方法の発明に関する実施の形態を説明する為の工程要所に於ける半導体量子ドットを表す要部切断側面図である。
【図4】S−K型成長島の高さについて説明する為の半導体量子ドットの要部説明図である。
【符号の説明】
11:GaAs基板
12:GaAs層
13:InAs層
13A:成長島
14:第1オーバ・グロース層
15:二次元の成長島
16:第2オーバ・グロース層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a semiconductor quantum dot using a SK (Stransky-Krastanov) type growth island that appears early in growing a quantum dot made of a compound semiconductor, for example, a strained heterocrystal such as InAs / GaAs. About.
[0002]
Currently, individual semiconductor quantum dots have been realized, and many experiments and measurements have been made. However, in order to use them as devices, it is necessary to form an array, and the shape of the growth island is made uniform. There must be.
[0003]
However, it is extremely difficult to array uniform semiconductor quantum dots in a controlled state, and this is the main cause that hinders practical use. The invention can provide a means for responding thereto.
[0004]
Generally, as a method for forming a semiconductor quantum dot (box), two types of methods are known. That is,
(1) A method of realizing a structure by processing with lithography technology or the like (2) A method of growing a structure in a self-forming manner by utilizing a surface phenomenon (natural phenomenon) during crystal growth.
[0005]
Specifically,
(1)
By applying a molecular beam epitaxy (MBE) method, a metal organic chemical vapor deposition (MOCVD) method, or the like, a necessary semiconductor layer is formed on a substrate and formed by lithography. Apply technology, especially electron beam lithography, ion beam lithography, etc., and perform etching into a box shape.
[0006]
(2)
The substrate is processed in the same manner as in the above (1), and then a box-like structure is formed by utilizing the growth selectivity in the MBE method, the MOCVD method or the like.
[0007]
(3)
By using surface steps and kinks on a slightly inclined substrate, crystal growth is also controlled in the lateral direction to form a box.
[0008]
(4)
A box is obtained using an SK type growth island that appears in the early stage of growth of a highly strained heterostructure such as InAs / GaAs.
Etc.
[0009]
By the way, when the means listed in the above (1) and (2) are adopted, damage is likely to enter from the surface of the semiconductor layer to the inside, and the size of the box depends on the accuracy of the current processing technique. It is difficult to control the size below [nm], and the size variation is large.
[0010]
In addition, when the means listed in (3) above is adopted, the shape of the surface step is difficult to control, and in addition, material mixing occurs in the lateral direction, so the size, composition, and sharpness of the lateral interface are precisely controlled. Can not do it.
[0011]
Furthermore, when the means mentioned in the above (4) is adopted, since no processing process is used, there is no processing damage, and the growth island formation is caused by surface energy and strain energy, so that it approaches the equilibrium state. Therefore, the sizes of the boxes can be made quite uniform, and a standard deviation of about 10% is obtained although it is an experimental level.
[0012]
As described above, although the means listed in (4) has advantages not found in the means (1) to (3), the formation of the growth island is caused by the surface condition of the base, that is, the step or kink. Various problems arise because of the strong dependence on the rearrangement structure of atoms on the surface, surface defects, and the like.
[0013]
That is, the formed quantum dots are sparse and dense, and do not have a uniform density, and due to this, there is a slight variation in size, and the emission half-width (PL) obtained by a normal method Is 80 [meV] to 100 [meV].
[0014]
This half-width of light emission is much larger than that of a quantum well that is currently in practical use as an active layer of a semiconductor laser. Therefore, even if a semiconductor laser having the SK type growth island is manufactured, it is expected. It is not possible to obtain the effect of improving the characteristics as much as possible, for example, lowering the threshold value.
[0015]
If the above means (4) is adopted, the arrangement of quantum dots can be controlled, and if quantum dots having no damage can be generated with a uniform size and a uniform density, a plurality of quantum dots can be formed. Application to connected (arranged) devices, such as single-electron elements, is also possible.
[0016]
So far, various attempts have been made to arrange the semiconductor quantum dots in a controlled state using the means of (4), for example,
[0017]
(A)
A method of processing so that a step is generated on the surface of the substrate and generating semiconductor quantum dots in the vicinity of the step (if necessary, “DSL Mui et al., Appl. Phys. Lett. 66 (1995) ”).
[0018]
(B)
A method of forming a V-shaped groove by applying a selective growth method on a substrate on which a pattern is formed, and arranging semiconductor quantum dots on the bottom thereof (if necessary, "Oral presentation at IPRM'95 Late News", See).
[0019]
(C)
A multi-step with a step bunching is formed, and semiconductor quantum dots are preferentially generated on the multi-step (if necessary, “M. Kitamura et al., Proc. Of IPRM '95, (1995) p. 736 ").
(In the above description, “IPRM'95” is “The Seventh International Conference on Indium Phosphate and Related Materials”).
[0020]
[Problems to be solved by the invention]
The problem (A) is that it is difficult to control the step shape for arranging the semiconductor quantum dots.
[0021]
The problem of (B) is that it requires a wide area for forming a V-shaped groove, that is, an area where no semiconductor quantum dots are generated, and therefore cannot be densified. The processing steps are complicated and do not become flat.
[0022]
The problem of (C) is that bunching control of the surface step is difficult, and kinks are concentrated locally on the bunching surface or fluctuations occur on the bunching surface, so that uniform-sized quantum dots are formed at uniform intervals. I can't.
[0023]
The present invention makes it possible to control the arrangement of semiconductor quantum dots made of SK-type growth islands, and to generate semiconductor quantum dots having no damage at a uniform size and a uniform density. A connected (arranged) device such as a single-electron element can be realized.
[0024]
[Means for Solving the Problems]
In the present invention, after forming a semiconductor quantum dot composed of a SK type growth island that appears in the early stage of growth of a highly strained heterostructure such as InAs / GaAs, the vapor pressure is higher than that of the material constituting the growth island. Using a low and thermally stable material, forming the first over-growth layer below the height of the growth island and performing heat treatment to re-evaporate the portion protruding from the first over-growth layer, or Basically, the height of the growing island is made uniform by scattering it around.
[0025]
FIG. 4 is an explanatory view of the main part of the semiconductor quantum dot for explaining the height of the SK type growth island. In the figure, 1 is a GaAs substrate, 2 is an InAs layer, 3 is an InAs growth island, H Indicates the height of the growth island, and D indicates the diameter of the bottom surface of the
[0026]
Usually, in a growth island generated by SK type growth, for example, an
[0027]
Regarding the quantum level on the
[0028]
Therefore, if the height H of the
[0029]
As described above, in the method of manufacturing a semiconductor quantum dot according to the present invention, an SK type growth island (for example, the
[0032]
By adopting the above means, it is possible to control the arrangement of the semiconductor quantum dots made of the SK type growth island, and to generate semiconductor quantum dots having no damage at a uniform size and a uniform density. Individually connected (arranged) devices such as single-electron elements can be realized, or a semiconductor laser having a small threshold current and excellent temperature characteristics can be realized.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
FIGS. 1 to 3 are side sectional views showing main parts of semiconductor quantum dots in process steps for explaining an embodiment related to the invention of the method, and will be described below with reference to these drawings.
[0034]
Refer to FIG. 1 (A) 1- (1)
The
[0035]
1- (2)
By applying the MBE method, the
[0036]
Enumerating the main growth conditions at this time,
Growth temperature: 620 [° C]
Growth rate: 0.8 [μm / hour]
As pressure: 6 × 10 −6 [Torr]
It is.
[0037]
Refer to FIG. 1 (B) 1- (3)
The shutter of the Ga molecular beam cell in the MBE apparatus is closed, and an
[0038]
Enumerating the main growth conditions at this time,
Growth temperature: 510 [° C]
Growth rate: 0.1 [molecular layer / second]
As pressure: 6 × 10 −6 [Torr]
It is.
[0039]
Accordingly, the diameter D of the bottom surface is about 20 [nm] to 25 [nm], and the
[0040]
Refer to FIG. 2 (A) 2- (1)
It is left for 30 [seconds] while maintaining the same temperature, that is, 510 [° C.], with As irradiated.
[0041]
2- (2)
By applying the MBE method, the first
[0042]
Since there is a variation in the height H of the
[0043]
Refer to FIG. 2 (B) 2- (3)
The substrate is left for 3 minutes while maintaining the same temperature, that is, 510 [° C.], while being irradiated with As alone. The temperature applied at this time must be selected so that the
[0044]
As a result, the top of the
[0045]
Further, the movement of the
[0046]
See Fig. 3 3- (1)
By applying the MBE method, the
[0047]
The PL half-width of the
[0048]
The present invention is not limited to the embodiment described above, and many other modifications can be realized.
[0049]
For example, as the main composition of the base crystal and the first overgrowth layer, AlGaAs and InGaP can be used in addition to GaAs. In this case, the main composition of the growth island is InP, GaSb, InSb in addition to InAs. Alternatively, a mixture thereof can be used.
[0050]
In addition, such a material can be selected in other material systems. The main composition of the base crystal and the first overgrowth layer is Si, and the main composition of the growth island is SiGe, Ge, or the like. be able to.
[0051]
【The invention's effect】
In the method of manufacturing a semiconductor quantum dot according to the present invention , a step of forming a semiconductor quantum dot composed of an SK type growth island generated at an early stage of growing a strained heterocrystal, and the SK type growth described above. Forming a first over-growth layer made of a material different from the constituent material of the SK type growth island so that a part of the island protrudes, and applying heat treatment to maintain at a constant temperature for a predetermined time. A step of evaporating or laterally extending the projecting portion of the SK-type growth island to adjust the height to the surface of the first overgrowth layer; and the semiconductor quantum dot and the first overgrowth Forming a second over-growth layer over the growth layer.
[0052]
By adopting the above configuration, it is possible to control the arrangement of semiconductor quantum dots made of SK-type growth islands, and it is possible to generate semiconductor quantum dots having no damage at a uniform size and a uniform density. Individually connected (arranged) devices such as single-electron elements can be realized, or a semiconductor laser having a small threshold current and excellent temperature characteristics can be realized.
[Brief description of the drawings]
FIG. 1 is a side view of a principal part showing a semiconductor quantum dot at a process point for explaining an embodiment relating to a method invention;
FIG. 2 is a cutaway side view of a principal part showing a semiconductor quantum dot at a process point for explaining an embodiment relating to a method invention.
FIG. 3 is a cut-away side view of a main part showing a semiconductor quantum dot in a process key point for explaining an embodiment relating to a method invention;
FIG. 4 is a main part explanatory view of a semiconductor quantum dot for explaining the height of an SK type growth island.
[Explanation of symbols]
11: GaAs substrate 12: GaAs layer 13: InAs
Claims (1)
前記S−K型成長島の一部が突出するように、前記S−K型成長島の構成材料とは異なる材料からなる第1オーバ・グロース層を形成する工程と、Forming a first over-growth layer made of a material different from the constituent material of the SK-type growth island so that a part of the SK-type growth island protrudes;
熱処理を施して一定温度で所定時間維持させることで、前記S−K型成長島の前記突出する部位を蒸発若しくは横方向に展延して高さを前記第1オーバ・グロース層の表面に合わせる工程と、By applying heat treatment and maintaining at a constant temperature for a predetermined time, the protruding portion of the SK type growth island is evaporated or spread in the lateral direction so that the height is matched with the surface of the first over-growth layer. Process,
前記半導体量子ドットと前記第1オーバ・グロース層を覆うように第2オーバ・グロース層を形成する工程とForming a second overgrowth layer so as to cover the semiconductor quantum dots and the first overgrowth layer;
が含まれてなることを特徴とする半導体量子ドットの製造方法。A method for producing a semiconductor quantum dot, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9756997A JP4066002B2 (en) | 1997-04-15 | 1997-04-15 | Manufacturing method of semiconductor quantum dots |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9756997A JP4066002B2 (en) | 1997-04-15 | 1997-04-15 | Manufacturing method of semiconductor quantum dots |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10289996A JPH10289996A (en) | 1998-10-27 |
| JP4066002B2 true JP4066002B2 (en) | 2008-03-26 |
Family
ID=14195877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9756997A Expired - Lifetime JP4066002B2 (en) | 1997-04-15 | 1997-04-15 | Manufacturing method of semiconductor quantum dots |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4066002B2 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100301116B1 (en) * | 1998-12-02 | 2001-10-20 | 오길록 | Method for producing a compound semiconductor substrate having a quantum dot structure |
| GB0111207D0 (en) | 2001-05-08 | 2001-06-27 | Btg Int Ltd | A method to produce germanium layers |
| TWI237391B (en) | 2004-08-09 | 2005-08-01 | Univ Nat Chiao Tung | Process for manufacturing self-assembled nanoparticles |
| KR100599357B1 (en) | 2005-01-12 | 2006-07-12 | 한국과학기술연구원 | Method for manufacturing a semiconductor device having a quantum dot structure |
| FR2895391B1 (en) * | 2005-12-27 | 2008-01-25 | Commissariat Energie Atomique | PROCESS FOR PRODUCING ORDINATED NANOSTRUCTURES |
| JP4750728B2 (en) * | 2007-02-09 | 2011-08-17 | 富士通株式会社 | Manufacturing method of semiconductor device |
| JP2009231601A (en) * | 2008-03-24 | 2009-10-08 | Pioneer Electronic Corp | Forming method of quantum dot |
| JPWO2011010389A1 (en) * | 2009-07-24 | 2012-12-27 | パイオニア株式会社 | Semiconductor device manufacturing method and semiconductor device |
| JP5493124B2 (en) * | 2009-12-18 | 2014-05-14 | 日本電気株式会社 | Quantum dot structure manufacturing method |
| JP5672983B2 (en) * | 2010-11-04 | 2015-02-18 | 富士通株式会社 | Light emitting semiconductor device and method for manufacturing the same |
-
1997
- 1997-04-15 JP JP9756997A patent/JP4066002B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10289996A (en) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5614435A (en) | Quantum dot fabrication process using strained epitaxial growth | |
| US5313484A (en) | Quantum box or quantum wire semiconductor structure and methods of producing same | |
| KR20030093341A (en) | Semiconductor device and method of making same | |
| JP4066002B2 (en) | Manufacturing method of semiconductor quantum dots | |
| US5922621A (en) | Quantum semiconductor device and a fabrication process thereof | |
| JP4151042B2 (en) | Semiconductor laser | |
| JP2000196193A (en) | Semiconductor device and manufacturing method thereof | |
| JP4651759B2 (en) | Device with quantum dots | |
| US5258326A (en) | Quantum device fabrication method | |
| JP3045115B2 (en) | Method for manufacturing optical semiconductor device | |
| JP2757258B2 (en) | Superlattice element manufacturing method | |
| JP2762800B2 (en) | Manufacturing method of quantum wire structure | |
| JP5278080B2 (en) | Manufacturing method of semiconductor device | |
| JP2504849B2 (en) | Semiconductor quantum box structure and manufacturing method thereof | |
| Nötzel et al. | Self-organized quantum dots | |
| JPH11126945A (en) | Manufacture of strained semiconductor crystal and manufacture of semiconductor laser using it | |
| JP4041887B2 (en) | Method for forming antimony quantum dots | |
| JP2005079182A (en) | Semiconductor quantum dot device and manufacturing method thereof | |
| JPH04306821A (en) | Compound semiconductor crystal growth method | |
| JP3382971B2 (en) | Method of forming quantum wire and quantum box | |
| JP2650770B2 (en) | Manufacturing method of vertical superlattice element | |
| JPH09283737A (en) | Quantum dot array structure | |
| JP3098371B2 (en) | Semiconductor crystal growth method | |
| JPS62108592A (en) | Semiconductor manufacturing method | |
| JP2717125B2 (en) | Method for manufacturing semiconductor quantum well structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070806 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071219 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120118 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130118 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140118 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |