JP4083438B2

JP4083438B2 - FET amplifier bias circuit

Info

Publication number: JP4083438B2
Application number: JP2002030642A
Authority: JP
Inventors: 哲也鈴木
Original assignee: SPC Electronics Corp
Current assignee: SPC Electronics Corp
Priority date: 2002-02-07
Filing date: 2002-02-07
Publication date: 2008-04-30
Anticipated expiration: 2022-02-07
Also published as: JP2003234622A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＦＥＴ増幅器バイアス回路に関し、さらに詳細には、ＦＥＴ増幅器を多段構成した衛星通信システムにおける低雑音増幅装置（ＬＮＡ：ＬｏｗＮｏｉｓｅＡｍｐｌｉｆｉｅｒ）などに用いて好適なＦＥＴ増幅器バイアス回路に関する。
【０００２】
なお、本明細書における「ＦＥＴ増幅器」とは、電界効果トランジスタ（ＦＥＴ：ＦｉｅｌｄＥｆｆｅｃｔＴｒａｎｓｉｓｔｏｒ）あるいはＦＥＴの代わりに高電子移動度トランジスタ（ＨＥＭＴ：ＨｉｇｈＥｌｅｃｔｒｏｎＭｏｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ）を用いた増幅器を意味するものとする。
【０００３】
また、本明細書においては、ＦＥＴとＨＥＭＴとを総称して「電界効果型トランジスタ」と称するものとする。
【０００４】
【従来の技術】
従来のＦＥＴ増幅器バイアス回路としては、例えば、特公平３−１１６８２号公報（以下、「第１公報」と称する。）に開示された「電界効果トランジスタ用温度補償バイアス回路」や、第１公報に開示されたＦＥＴ増幅器バイアス回路を改良した特開平９−２７０６４１号公報（以下、「第２公報」と称する。）に開示された「電界効果トランジスタ用バイアス回路」が知られている。
【０００５】
ここで、図１には、第１公報に開示されたＦＥＴ増幅器バイアス回路が示されている。
【０００６】
この図１に示されたＦＥＴ増幅器バイアス回路は、電界効果トランジスタに一定のドレイン電流、ドレイン・ソース間電圧を自動的に供給し、電界効果トランジスタを使用したマイクロ波増幅器の利得の温度変動を補償することを目的として、ソース接地形の電界効果トランジスタのゲートバイアスを自動的に決定してドレイン電流を制御するオートバイアス回路である。
【０００７】
一方、図２には、第２公報に開示されたＦＥＴ増幅器バイアス回路が示されている。
【０００８】
この図２に示されたＦＥＴ増幅器バイアス回路は、図１に示されたＦＥＴ増幅器バイアス回路において問題となる、ＰＮＰバイポーラトランジスタのＶＢＥの温度特性を補償することを目的として提案されたものである。
【０００９】
この目的を達成するために、図２に示されたＦＥＴ増幅器バイアス回路においては、所定の温度係数を備える温度素子が、ブリーダ抵抗に直列に接続されている。
【００１０】
ここで、温度素子として、ＰＮＰバイポーラトランジスタのＶＢＥの温度特性と似た温度特性を備える温度素子を用いれば、図２に示すＦＥＴ増幅器バイアス回路の温度特性を安定させることができる。
【００１１】
図２に示すＦＥＴ増幅器バイアス回路においては、温度素子の温度特性がＰＮＰバイポーラトランジスタのＶＢＥの温度特性を打ち消す方向に働くことになり、これによって電界効果トランジスタのドレイン電流が一定に保持され、電気特性の劣化、熱暴走などが防止される。
【００１２】
ところで、従来のＦＥＴ増幅器バイアス回路は、上記において説明したように構成されているものであって、ＦＥＴバイアス段トランジスタのＶＢＥに対する温度補償を行うものであり、また、温度素子の温度係数に依存しているものであって自由に温度係数の設定を行うことができず、温度素子で決まるほぼ直線的な温度補償をかけることしかできないという問題点があった。
【００１３】
【発明が解決しようとする課題】
本発明は、上記したような従来の技術の有する種々の問題点に鑑みてなされたものであり、その目的とするところは、ＦＥＴ増幅器の温度変化にともなう増幅度の増減に起因する相互変調歪みの悪化や発振、あるいは、ドレイン電流の増減に起因する消費電流の増大などの問題を解消するために、ドレイン電流をきめ細かく制御することを可能としたＦＥＴ増幅器バイアス回路を提供しようとするものである。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明によるＦＥＴ増幅器バイアス回路は、温度素子により周囲温度を検知し、折れ線回路により温度素子が検知した周囲温度の傾きを制御してドレイン電流を周囲温度によって増減させ、ＦＥＴ増幅器の増幅度を一定に保たせるように動作させるものである。
【００１５】
さらに、本発明によるＦＥＴ増幅器バイアス回路は、温度素子の後段に整流回路を配置して、任意の温度からバイアス電流の制御を開始するようにして、部分的な温度補償を可能とした温度補償回路を実現し、ＦＥＴ増幅器の増幅度を一定に保たせるように動作させるものである。
【００１６】
こうした本発明によるＦＥＴ増幅器バイアス回路は、例えば、ＦＥＴ増幅器を多段構成した低雑音増幅器などのようなＦＥＴ増幅器に、温度素子とオペアンプとにより増幅度の補償を行うＦＥＴ増幅器バイアス回路として用い、全体の増幅度の安定化を図ることができる。
【００１７】
即ち、本発明のうち請求項１に記載の発明は、ＦＥＴ増幅器のドレイン電流を周囲温度の変化に合わせて増減し、上記ＦＥＴ増幅器が一定の増幅度を保つように作動させるＦＥＴ増幅器バイアス回路であって、周囲温度を検知して該検知した温度に対して一定の傾きで電圧を出力する温度素子と、上記温度素子の出力を上記温度素子が検知した第１の温度から制御するようにして出力する第１の折れ線回路と、上記温度素子の出力を上記温度素子が検知した第２の温度から制御するようにして出力する第２の折れ線回路と、上記温度素子の出力と上記第１の折れ線回路の出力と上記第２の折れ線回路の出力とを加算もしくは減算してＦＥＴ増幅器へ出力する加算回路とを有し、上記温度素子の出力を上記第１の折れ線回路と上記第２の折れ線回路とで制御することにより、上記温度素子で検知した温度に応じてドレイン電流を増減して、上記ＦＥＴ増幅器の増幅度を周囲温度の変化に対して一定とするようにしたものである。
【００１８】
また、本発明のうち請求項２に記載の発明は、本発明のうち請求項１に記載の発明において、さらに、上記加算回路の出力のレベルを制御するレベル変換回路とを有するようにしたものである。
【００１９】
また、本発明のうち請求項３に記載の発明は、本発明のうち請求項１または２のいずれか１項に記載の発明において、上記第１の折れ線回路は第１の整流回路よりなり、上記第２の折れ線回路は第２の整流回路よりなるようにしたものである。
【００２０】
また、本発明のうち請求項４に記載の発明は、本発明のうち請求項３に記載の発明において、上記温度素子の出力を上記第１の整流回路および上記第２の整流回路で制御して、上記温度素子が検知した任意の温度からバイアス電流制御を開始するようにしたものである。
【００２１】
【発明の実施の形態】
以下、添付の図面に基づいて、本発明によるＦＥＴ増幅器バイアス回路の実施の形態の一例を詳細に説明するものとする。
【００２２】
図３には、本発明によるＦＥＴ増幅器バイアス回路の実施の形態の一例を示す回路図が示されている。この図３に示すＦＥＴ増幅器バイアス回路は、基本的には図１および図２を参照しながら説明した従来のＦＥＴ増幅器バイアス回路に、さらに温度素子と、整流回路による折れ線回路と、加算回路と、非反転増幅回路によるレベル変換回路とを接続した構成となっている。
【００２３】
また、図４には、ＦＥＴ増幅器における周囲温度対増幅度を表すグラフが示されており、さらに、図５には、ＦＥＴ増幅器におけるドレイン電流対増幅度を表すグラフが示されている。
【００２４】
ここで、ＦＥＴ増幅器においては、図４の周囲温度対増幅度を表すグラフに示されているように、常温に対し周囲温度が上がるに従って増幅度は下がり、逆に、周囲温度が下がれば増幅度は上がるようになる。
【００２５】
一方、ＦＥＴ増幅器においては、図５のドレイン電流対増幅度を表すグラフに示されているように、一定のバイアス状態からドレイン電流を増やすと増幅度が上がり、ドレイン電流を下げると増幅度が下がるようになる。
【００２６】
上記したことを勘案して、図３に示すＦＥＴ増幅器バイアス回路においては、周囲温度の変化を温度素子で検知し、折れ線回路により図６の周囲温度対ドレイン電流の補正グラフに示すように温度の傾きを制御して、レベル変換回路を介してバイアス回路に電圧を供給するようにしている。このようにして、周囲温度によってドレイン電流を制御することにより、図７の周囲温度対増幅度の補正後のグラフに示すように温度にかかわらず一定の増幅度が得られるようになる。
【００２７】
次に、上記した図３に示すＦＥＴ増幅器バイアス回路について、さらに詳細に説明する。
【００２８】
この図３に示すＦＥＴ増幅器バイアス回路は、ＰＮＰバイポーラトランジスタ１８のエミッタ端子と正電源＋Ｖ１との間に、温度素子４８と、整流回路１００および整流回路１０２による折れ線回路と、加算回路１０４と、非反転増幅回路１０６によるレベル変換回路とを介して、ドレイン電流制御用の抵抗２１を直列に接続している。
【００２９】
さらに、ＰＮＰバイポーラトランジスタ１８のベース端子とＧＮＤとの間に直列に抵抗２０を接続し、ＰＮＰバイポーラトランジスタ１８のベース端子と正電源＋Ｖ４との間に直列に抵抗１９を接続し、ＰＮＰバイポーラトランジスタ１８のコレクタ端子と負電源−Ｖ５との間に直列に抵抗１７を接続し、ＦＥＴ１６のゲート端子をＰＮＰバイポーラトランジスタ１８のコレクタ端子に接続し、ＦＥＴ１６のドレイン端子をＰＮＰバイポーラトランジスタ１８のエミッタ端子に接続し、ＦＥＴ１６のソース端子を接地している。
【００３０】
正電源＋Ｖ１に接続された温度素子４８には、整流回路１００を構成する抵抗３７と、整流回路１０２を構成する抵抗４５と、加算回路１０４を構成する抵抗３８とが並列に接続される。
【００３１】
ここで、整流回路１００は、抵抗３１と抵抗３５と抵抗３６と抵抗３７とダイオード３２とダイオード３３とオペアンプ３４とにより構成されている。なお、こうした整流回路１００の回路構成は公知であるので、図３を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００３２】
また、整流回路１０２は、抵抗４０と抵抗４４と抵抗４５と抵抗４６とダイオード４１とダイオード４２とオペアンプ４３とにより構成されている。なお、こうした整流回路１０２の回路構成は公知であるので、図３を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００３３】
また、加算回路１０４は、オペアンプ２７と抵抗２８と抵抗２９と抵抗３０と抵抗３８と抵抗３９とで構成されている。なお、こうした加算回路１０４の回路構成は公知であるので、図３を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００３４】
また、非反転増幅回路１０６は、加算回路１０４からの出力が入力されるオペアンプ２５と抵抗２２と抵抗２３と可変抵抗２４とにより構成されている。なお、こうした非反転増幅回路１０６の回路構成は公知であるので、図３を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００３５】
この図３に示すＦＥＴ増幅器バイアス回路においては、温度素子４８で周囲温度を検知するものであるが、温度素子４８で検知される周囲温度に対する電圧の変化の特性は、図８の周囲温度対増幅度を表すグラフに示された特性であるものとする。
【００３６】
温度素子４８からの出力は、図３における（１）のルートである抵抗３８を通り、オペアンプ２７と抵抗２８と抵抗２９と抵抗３０と抵抗３８と抵抗３９とにより構成される加算回路１０４に入力される。
【００３７】
ここで、抵抗３８に入力される特性は、図９の周囲温度対増幅度を表すグラフにより示される。
【００３８】
一方、図３における（２）のルートを通る温度素子４８の出力は、抵抗３１と抵抗３５と抵抗３６と抵抗３７とダイオード３２とダイオード３３とオペアンプ３４とにより構成される整流回路１００に入力され、正電源＋Ｖ２を可変してその電圧を温度素子４８の温度による出力電圧の任意の電圧に設定する。このことにより、抵抗３７と抵抗３１とにより決定する増幅度の傾きにより、任意の温度から、温度素子４８の出力電圧の傾きの「−（抵抗３１の抵抗値／抵抗３７の抵抗値）倍」の電圧出力の傾きを得ることができる。
【００３９】
この整流回路１００におけるダイオード３３の出力は、図１０の周囲温度対電圧のグラフに示すようになり、図１０の周囲温度対電圧のグラフにおけるＡ点は正電源＋Ｖ２によって決まり、その出力電圧の傾きは、以下の式１によって決定される。
【００４０】
式１−（抵抗３１の抵抗値／抵抗３７の抵抗値）×温度素子４８の温度係数
さらに、図３における（３）のルートを通る温度素子４８の出力は、抵抗４０と抵抗４４と抵抗４５と抵抗４６とダイオード４１とダイオード４２とオペアンプ４３とにより構成される整流回路１０２に入力され、負電源−Ｖ３を可変してその電圧を温度素子４８の温度による出力電圧の任意の電圧に設定する。このことにより、抵抗４０と抵抗４５とで決定する増幅度の傾きにより、任意の温度から、温度素子４８の出力電圧の傾きの「−（抵抗４０の抵抗値／抵抗４５の抵抗値）倍」の電圧出力の傾きを得ることができる。
【００４１】
この整流回路１０２におけるダイオード４２の出力は、図１１の周囲温度対電圧のグラフに示すようになり、図１１の周囲温度対電圧のグラフにおけるＢ点は負電圧−Ｖ３によって決まり、その出力電圧の傾きは、以下の式２によって決定される。
【００４２】
式２ −（抵抗４０の抵抗値／抵抗４５の抵抗値）×温度素子４８の温度係数これら（１）のルートを通った出力は抵抗３８に入力され、（２）のルートを通った出力は抵抗３０に入力され、（３）のルートを通った出力は抵抗３９に入力されて、抵抗３０と抵抗３８と抵抗３９と抵抗２８と抵抗２９とオペアンプ２７とで構成される加算回路１０４に入力されることになる。
【００４３】
この加算回路１０４において、（１）のルートの出力から（２）のルートの出力と（３）のルートの出力とがそれぞれ減算され、図１２の周囲温度対出力電圧のグラフに示す周囲温度対出力電圧特性が得られる。
【００４４】
ここで、図３に示すＦＥＴ増幅器バイアス回路における抵抗３８に代えて、図１３に示す抵抗４９と抵抗５０と抵抗５１とオペアンプ５２とで構成する演算回路を使用することにより、（１）のルートと（２）のルートと（３）のルートとを通った出力は、図３に示すＦＥＴ増幅器バイアス回路における抵抗３０と抵抗３８に代えて使用する図１３に示す演算回路と抵抗３９と抵抗２８と抵抗２９とオペアンプ２７とで構成される加算回路に入力されて加算されるため、図１４の周囲温度対出力電圧のグラフに示す周囲温度対出力電圧特性が得られる。
【００４５】
そして、上記した加算回路１０４の出力を、オペアンプ２５と抵抗２２と抵抗２３と可変抵抗２４とで構成する非反転増幅回路１０６へ入力することにより、可変抵抗２４の抵抗値によってオフセット電圧を調整することにより出力レベルを調整する。この非反転増幅回路１０６の出力は、ＰＮＰバイポーラトランジスタ１８と抵抗１９と抵抗２０と抵抗１７とにより構成されるオートバイアス回路に抵抗２１を通して入力され、抵抗１９と抵抗２０とＰＮＰバイポーラトランジスタ１８のＶＢＥとで決まるＶＥを温度に対してほぼ一定として、オペアンプ２５の出力をＶＯとすると「（ＶＯ−ＶＥ）／抵抗２１の抵抗値」で決まるドレイン電流ＩＤが流れることになる。
【００４６】
このＶＯは、図１２あるいは抵抗３８に代えて図１３に示す演算回路を用いた場合には図１４に示す温度対出力電圧特性を持っており、抵抗２１と温度の傾きと図１２あるいは図１４におけるＡ点ならびにＢ点の温度の補正カーブの変更点とを設定することにより、図７で示す周囲温度対増幅度のグラフの特性に近づけることが可能になり、一般的に図４あるいは図５で示すような直線的ではない周囲温度対増幅度特性あるいはドレイン電流対増幅度特性の補正に対応可能となり、各温度に対して一定の増幅度を得られることになる。
【００４７】
次に、図１５には、本発明によるＦＥＴ増幅器バイアス回路の他の実施の形態の一例を示す回路図が示されている。この図１５に示すＦＥＴ増幅器バイアス回路は、基本的には図１および図２を参照しながら説明した従来のＦＥＴ増幅器バイアス回路に、さらに温度素子と、整流回路と、非反転増幅回路によるレベル変換回路とを接続した構成となっている。
【００４８】
以下、上記した図１５に示すＦＥＴ増幅器バイアス回路について、さらに詳細に説明する。
【００４９】
この図１５に示すＦＥＴ増幅器バイアス回路は、ＰＮＰバイポーラトランジスタ５４のエミッタ端子と正電源＋Ｖ６との間に、温度素子６９と、整流回路２００と、非反転増幅回路２０２によるレベル変換回路とを介して、ドレイン電流制御用の抵抗５８を直列に接続している。
【００５０】
さらに、ＰＮＰバイポーラトランジスタ５４のベース端子とＧＮＤとの間に直列に抵抗５７を接続し、ＰＮＰバイポーラトランジスタ５４のベース端子と正電源＋Ｖ８との間に直列に抵抗５６を接続し、ＰＮＰバイポーラトランジスタ５４のコレクタ端子と負電源−Ｖ９との間に直列に抵抗５５を接続し、ＦＥＴ５３のゲート端子をＰＮＰバイポーラトランジスタ５４のコレクタ端子に接続し、ＦＥＴ５３のドレイン端子をＰＮＰバイポーラトランジスタ５４のエミッタ端子に接続し、ＦＥＴ５３のソース端子を接地している。
【００５１】
正電源＋Ｖ６に接続された温度素子６９には、整流回路２００を構成する抵抗６７が直列に接続される。
【００５２】
ここで、整流回路２００は、抵抗６３と抵抗６６と抵抗６７と抵抗６８とダイオード６４とダイオード６５とオペアンプ７０とにより構成されている。なお、こうした整流回路２００の回路構成は公知であるので、図１５を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００５３】
また、非反転増幅回路２０２は、整流回路２００からの出力が入力されるオペアンプ６２と抵抗５９と抵抗６０と可変抵抗６１とにより構成されている。なお、こうした非反転増幅回路２０２の回路構成は公知であるので、図１５を参照することにより、各回路構成要素の詳細な接続関係の説明は省略する。
【００５４】
この図１５に示すＦＥＴ増幅器バイアス回路においては、温度素子６９で周囲温度を検知するものであるが、温度素子６９で検知される周囲温度に対する電圧の変化の特性は、図８の周囲温度対増幅度を表すグラフに示された特性であるものとする。
【００５５】
温度素子６９からの出力は、抵抗６３と抵抗６６と抵抗６７と抵抗６８とダイオード６４とダイオード６５とオペアンプ７０とにより構成される整流回路２００に入力され、正電源＋Ｖ７を可変してその電圧を温度素子６９の温度による出力電圧の任意の電圧に設定する。このことにより、抵抗６７と抵抗６３とにより決定する増幅度の傾きにより、任意の温度から、温度素子６９の出力電圧の傾きの「−（抵抗６３の抵抗値／抵抗６７の抵抗値）倍」の電圧出力の傾きを得ることができる。
【００５６】
この整流回路２００におけるダイオード６５の出力特性は、図１０の周囲温度対電圧のグラフに示すようになり、図１０の周囲温度対電圧のグラフにおけるＡ点は正電源＋Ｖ７によって決まり、その出力電圧の傾きは「−（抵抗６３の抵抗値／抵抗６７の抵抗値）」で決まる。
【００５７】
そして、上記した整流回路２００の出力を、オペアンプ６２と抵抗５９と抵抗６０と可変抵抗６１とで構成する非反転増幅回路２０２へ入力することにより、可変抵抗６１の抵抗値によってオフセット電圧を調整することにより出力レベルを調整する。この出力は、ＰＮＰバイポーラトランジスタ５４と抵抗５６と抵抗５７と抵抗５５とで構成するオートバイアス回路に抵抗５８を通して入力され、抵抗５６と抵抗５７とＰＮＰバイポーラトランジスタ５４のＶＢＥとで決まるＶＥを温度に対してほぼ一定として、オペアンプ６２の出力をＶＯとすると「（ＶＯ−ＶＥ）／抵抗５８の抵抗値」で決まるドレイン電流ＩＤが流れることになる。
【００５８】
このＶＯは、図１０に示す温度対出力電圧特性を持っており、抵抗５８と温度の傾きと図１０におけるＡ点の温度の補正カーブの変更点とを設定することにより、一定のドレイン電流から抵抗６３と抵抗６７とで決まる傾きで補正をかけることが可能となる。
【００５９】
ところで、この図１５に示すＦＥＴ増幅器バイアス回路は、電界効果型トランジスタの多段構成の回路において、図３に示すＦＥＴ増幅器バイアス回路と組みあわせて用いることが有効であり、特に、ＦＥＴ増幅器全体の増幅度を一定にする際に高温のみ補償が不足した場合に用いると有効である。
【００６０】
一方、図１６の抵抗７０と抵抗７１と抵抗７２と抵抗７３とダイオード７４とダイオード７５とオペアンプ７６とで構成される整流回路３００を、図１５に示すＦＥＴ増幅器バイアス回路におけるＸ点とＹ点との間に接続された整流回路２００の代わりに用いるようにすると、特に、ＦＥＴ増幅器全体の増幅度を一定にする際に低温のみ補償が不足した場合に有効となる。
【００６１】
さらに、図１７の抵抗７７と抵抗７８と抵抗７９とオペアンプ８０とで構成される演算回路を、図１５に示すＦＥＴ増幅器バイアス回路におけるＸ点とＹ点との間に接続された整流回路２００の代わりに使用することで、一定の温度係数を持った補償が可能である。
【００６２】
従って、多段構成の低雑音増幅器においては、それぞれのバイアス回路として図３、図１３、図１５、図１６ならびに図１７に示す各回路構成を組みあわせて用いることにより、多段構成の低雑音増幅器における細かい温度補償を実現することが可能となる。
【００６３】
即ち、ＦＥＴ増幅器を多段構成したＬＮＡなどの増幅器のバイアス回路として、図３、図１３、図１５、図１６ならびに図１７に示す各回路構成を組みあわせた本発明によるＦＥＴ増幅器バイアス回路を使用することにより、ドレイン電流の細かい制御が可能となって増幅度の安定化を図ることができるようになる。このため、ＦＥＴ増幅器の温度による増幅度の増加による相互変調歪みの悪化、低温時の増幅度の増加による発振、高温時のドレイン電流の増加による消費電流の増大などのような、従来のＦＥＴ増幅器バイアス回路による温度素子の温度特性に依存した直線的な電圧特性による温度補償では補償しきれなかった問題点を、本発明によるＦＥＴ増幅器バイアス回路を用いることにより解決することが可能になる。
【００６４】
なお、上記した実施の形態においては、電界効果型トランジスタとしてＦＥＴを用いた場合について説明したが、本発明はこれに限られるものではないものであり、電界効果型トランジスタとしてＨＥＭＴを用いるようにしてもよいことは勿論である。
【００６５】
【発明の効果】
本発明は、以上説明したように構成されているので、ＦＥＴ増幅器の温度変化にともなう増幅度の増減に起因する相互変調歪みの悪化や発振、あるいは、ドレイン電流の増減に起因する消費電流の増大などの問題を、ドレイン電流をきめ細かく制御することにより解消することのできるＦＥＴ増幅器バイアス回路を提供することができるという優れた効果を奏する。
【図面の簡単な説明】
【図１】特公平３−１１６８２号公報（第１公報）に開示されたＦＥＴ増幅器バイアス回路の回路図である。
【図２】特開平９−２７０６４１号公報（第２公報）に開示されたＦＥＴ増幅器バイアス回路の回路図である。
【図３】本発明によるＦＥＴ増幅器バイアス回路の実施の形態の一例を示す回路図である。
【図４】ＦＥＴ増幅器における周囲温度対増幅度を表すグラフである。
【図５】ＦＥＴ増幅器におけるドレイン電流対増幅度を表すグラフである。
【図６】周囲温度対ドレイン電流の補正グラフである。
【図７】周囲温度対増幅度の補正後のグラフである。
【図８】図３における温度素子４８で検知される周囲温度に対する電圧の変化の特性を示す周囲温度対出力電圧を表すグラフである。
【図９】図３における抵抗３８に入力される特性を示す周囲温度対増幅度を表すグラフである。
【図１０】図３の整流回路１００におけるダイオード３３の出力特性を示す周囲温度対電圧のグラフである。
【図１１】図３の整流回路１０２におけるダイオード４２の出力特性を示す周囲温度対電圧のグラフである。
【図１２】図３における加算回路１０４の出力特性を示す周囲温度対出力電圧のグラフである。
【図１３】図３における抵抗３８Ｒに代えて使用することのできる演算回路を示す回路図である。
【図１４】図１３に示す演算回路を図３における抵抗３８Ｒに代えて使用した場合における、図３における加算回路１０４の出力特性を示す周囲温度対出力電圧のグラフである。
【図１５】本発明によるＦＥＴ増幅器バイアス回路の他の実施の形態の一例を示す回路図である。
【図１６】図１５における整流回路２００に代えて使用することのできる整流回路を示す回路図である。
【図１７】図１５における整流回路２００に代えて使用することのできる演算回路を示す回路図である。
【符号の説明】
１６、５３ＦＥＴ
１８、５４ＰＮＰバイポーラトランジスタ
４８、６９温度素子
１７、１９、２０、２１、２２、２３、２８、２９、３０、３１、３５、３６、３７、３８、３９、４０、４４、４５、４６、４９、５０、５１、５５、５６、５７、５８、５９、６０、６３、６６、６７、６８、７１、７２、７３、７７、７８、７９抵抗
２４、６１可変抵抗
２５、２７、３４、４３、５２、６２、７０、７６、８０オペアンプ
３２、３３、４１、４２、６４、６５、７４、７５ダイオード
１００、１０２、２００、３００整流回路
１０４加算回路
１０６、２０２非反転増幅回路[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an FET amplifier bias circuit, and more particularly to an FET amplifier bias circuit suitable for use in a low noise amplifier (LNA) in a satellite communication system in which FET amplifiers are configured in multiple stages.
[0002]
The “FET amplifier” in this specification means an amplifier using a field effect transistor (FET: Field Effect Transistor) or a high electron mobility transistor (HEMT) instead of an FET. To do.
[0003]
In this specification, FETs and HEMTs are collectively referred to as “field effect transistors”.
[0004]
[Prior art]
As a conventional FET amplifier bias circuit, for example, “Temperature Compensation Bias Circuit for Field Effect Transistor” disclosed in Japanese Patent Publication No. 3-11682 (hereinafter referred to as “first publication”), A “field effect transistor bias circuit” disclosed in Japanese Patent Laid-Open No. 9-270641 (hereinafter referred to as “second publication”), which is an improvement of the disclosed FET amplifier bias circuit, is known.
[0005]
Here, FIG. 1 shows the FET amplifier bias circuit disclosed in the first publication.
[0006]
The FET amplifier bias circuit shown in FIG. 1 automatically supplies a constant drain current and a drain-source voltage to the field effect transistor, and compensates for temperature fluctuations in the gain of the microwave amplifier using the field effect transistor. For this purpose, an auto-bias circuit that automatically determines the gate bias of a common-source field effect transistor to control the drain current.
[0007]
On the other hand, FIG. 2 shows the FET amplifier bias circuit disclosed in the second publication.
[0008]
The FET amplifier bias circuit shown in FIG. 2 has been proposed for the purpose of compensating for the temperature characteristic of the VBE of the PNP bipolar transistor, which is a problem in the FET amplifier bias circuit shown in FIG.
[0009]
To achieve this object, in the FET amplifier bias circuit shown in FIG. 2, a temperature element having a predetermined temperature coefficient is connected in series with a bleeder resistor.
[0010]
Here, if a temperature element having a temperature characteristic similar to the temperature characteristic of the VBE of the PNP bipolar transistor is used as the temperature element, the temperature characteristic of the FET amplifier bias circuit shown in FIG. 2 can be stabilized.
[0011]
In the FET amplifier bias circuit shown in FIG. 2, the temperature characteristic of the temperature element works in a direction that cancels the temperature characteristic of the VBE of the PNP bipolar transistor, whereby the drain current of the field effect transistor is held constant, and the electrical characteristics Deterioration, thermal runaway, etc. are prevented.
[0012]
By the way, the conventional FET amplifier bias circuit is configured as described above, and performs temperature compensation for the VBE of the FET bias stage transistor, and also depends on the temperature coefficient of the temperature element. However, the temperature coefficient cannot be set freely, and there is a problem that only linear temperature compensation determined by the temperature element can be applied.
[0013]
[Problems to be solved by the invention]
The present invention has been made in view of the various problems of the prior art as described above. The object of the present invention is to provide intermodulation distortion caused by increase / decrease in the degree of amplification accompanying temperature change of the FET amplifier. An FET amplifier bias circuit capable of finely controlling the drain current in order to solve the problems such as the deterioration of the oscillation, the oscillation, and the increase in the consumption current due to the increase / decrease of the drain current. .
[0014]
[Means for Solving the Problems]
In order to achieve the above object, the FET amplifier bias circuit according to the present invention detects the ambient temperature by the temperature element and controls the slope of the ambient temperature detected by the temperature element by the broken line circuit to increase or decrease the drain current according to the ambient temperature. The FET amplifier is operated so as to keep the amplification degree constant.
[0015]
Furthermore, the FET amplifier bias circuit according to the present invention is a temperature compensation circuit that enables partial temperature compensation by arranging a rectifier circuit after the temperature element and starting control of the bias current from an arbitrary temperature. And is operated so as to keep the amplification degree of the FET amplifier constant.
[0016]
Such an FET amplifier bias circuit according to the present invention is used, for example, as an FET amplifier bias circuit that compensates for amplification by a temperature element and an operational amplifier in an FET amplifier such as a low noise amplifier having a multi-stage FET amplifier. Amplification can be stabilized.
[0017]
That is, the invention described in claim 1 of the present invention is an FET amplifier bias circuit that operates to increase or decrease the drain current of the FET amplifier in accordance with a change in the ambient temperature, and to keep the FET amplifier at a constant amplification. A temperature element that detects the ambient temperature and outputs a voltage at a constant slope with respect to the detected temperature; and the output of the temperature element is controlled from the first temperature detected by the temperature element. A first polygonal line circuit that outputs, a second polygonal line circuit that outputs the temperature element so as to be controlled from a second temperature detected by the temperature element, an output of the temperature element, and the first element Add or subtract the output of the broken line circuit and the output of the second broken line circuit To FET amplifier And an output circuit for controlling the output of the temperature element by the first broken line circuit and the second broken line circuit to increase or decrease the drain current according to the temperature detected by the temperature element. Thus, the amplification factor of the FET amplifier is made constant with respect to changes in ambient temperature.
[0018]
The invention according to claim 2 of the present invention is the invention according to claim 1 of the present invention. Above adder circuit And a level conversion circuit for controlling the output level.
[0019]
Moreover, invention of Claim 3 among this invention is the following. In the invention according to any one of claims 1 and 2, the first broken line circuit comprises a first rectifier circuit, and the second broken line circuit comprises a second rectifier circuit. It is what I did.
[0020]
In addition, the invention according to claim 4 of the present invention is the invention according to claim 3 of the present invention. The output of the temperature element is controlled by the first rectifier circuit and the second rectifier circuit, and bias current control is started from an arbitrary temperature detected by the temperature element. It is what I did.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an example of an embodiment of a FET amplifier bias circuit according to the present invention will be described in detail with reference to the accompanying drawings.
[0022]
FIG. 3 is a circuit diagram showing an example of an embodiment of the FET amplifier bias circuit according to the present invention. The FET amplifier bias circuit shown in FIG. 3 is basically the same as the conventional FET amplifier bias circuit described with reference to FIGS. 1 and 2, but a temperature element, a broken line circuit using a rectifier circuit, an adder circuit, A level conversion circuit using a non-inverting amplifier circuit is connected.
[0023]
FIG. 4 shows a graph representing the ambient temperature versus amplification in the FET amplifier, and FIG. 5 illustrates a graph representing the drain current versus amplification in the FET amplifier.
[0024]
Here, in the FET amplifier, as shown in the graph showing the ambient temperature versus the amplification degree in FIG. 4, the amplification degree decreases as the ambient temperature increases with respect to the normal temperature, and conversely, when the ambient temperature decreases, the amplification degree decreases. Will go up.
[0025]
On the other hand, in the FET amplifier, as shown in the graph showing the drain current vs. amplification in FIG. 5, the amplification increases when the drain current is increased from a constant bias state, and the amplification decreases when the drain current is decreased. It becomes like this.
[0026]
In consideration of the above, in the FET amplifier bias circuit shown in FIG. 3, a change in the ambient temperature is detected by the temperature element, and the temperature is changed as shown in the correction graph of ambient temperature versus drain current in FIG. The inclination is controlled, and a voltage is supplied to the bias circuit via the level conversion circuit. In this way, by controlling the drain current according to the ambient temperature, a constant amplification can be obtained regardless of the temperature as shown in the graph after the correction of the ambient temperature versus the amplification in FIG.
[0027]
Next, the FET amplifier bias circuit shown in FIG. 3 will be described in more detail.
[0028]
The FET amplifier bias circuit shown in FIG. 3 includes a temperature element 48, a polygonal line circuit including the rectifier circuit 100 and the rectifier circuit 102, an adder circuit 104, a non-circuit, between the emitter terminal of the PNP bipolar transistor 18 and the positive power source + V1. A drain current control resistor 21 is connected in series via a level conversion circuit by an inverting amplifier circuit 106.
[0029]
Further, a resistor 20 is connected in series between the base terminal of the PNP bipolar transistor 18 and GND, and a resistor 19 is connected in series between the base terminal of the PNP bipolar transistor 18 and the positive power source + V4. A resistor 17 is connected in series between the collector terminal of the negative power source -V5, the gate terminal of the FET 16 is connected to the collector terminal of the PNP bipolar transistor 18, and the drain terminal of the FET 16 is connected to the emitter terminal of the PNP bipolar transistor 18. The source terminal of the FET 16 is grounded.
[0030]
A resistor 37 constituting the rectifier circuit 100, a resistor 45 constituting the rectifier circuit 102, and a resistor 38 constituting the adder circuit 104 are connected in parallel to the temperature element 48 connected to the positive power source + V1.
[0031]
Here, the rectifier circuit 100 includes a resistor 31, a resistor 35, a resistor 36, a resistor 37, a diode 32, a diode 33, and an operational amplifier. 34 It is comprised by. Since the circuit configuration of such a rectifier circuit 100 is known, a detailed connection relationship of each circuit component will be omitted by referring to FIG.
[0032]
The rectifier circuit 102 includes a resistor 40, a resistor 44, a resistor 45, a resistor 46, a diode 41, a diode 42, and an operational amplifier 43. Since the circuit configuration of the rectifier circuit 102 is well known, the detailed connection relationship of each circuit component is omitted by referring to FIG.
[0033]
The adding circuit 104 includes an operational amplifier 27, a resistor 28, a resistor 29, a resistor 30, a resistor 38, and a resistor 39. Since the circuit configuration of the adder circuit 104 is well known, the detailed connection relationship of each circuit component will be omitted by referring to FIG.
[0034]
The non-inverting amplifier circuit 106 includes an operational amplifier 25 to which an output from the adder circuit 104 is input, a resistor 22, a resistor 23, and a variable resistor 24. Since the circuit configuration of the non-inverting amplifier circuit 106 is known, the detailed connection relationship of each circuit component will be omitted by referring to FIG.
[0035]
In the FET amplifier bias circuit shown in FIG. 3, the ambient temperature is detected by the temperature element 48. The characteristic of the change in voltage with respect to the ambient temperature detected by the temperature element 48 is shown in FIG. It is assumed that the characteristic is shown in the graph representing the degree.
[0036]
The output from the temperature element 48 passes through the resistor 38 which is the route (1) in FIG. 3 and is input to the adder circuit 104 constituted by the operational amplifier 27, the resistor 28, the resistor 29, the resistor 30, the resistor 38 and the resistor 39. Is done.
[0037]
Here, the characteristic input to the resistor 38 is shown by a graph representing the ambient temperature vs. amplification in FIG.
[0038]
On the other hand, the output of the temperature element 48 passing the route (2) in FIG. 3 is input to the rectifier circuit 100 including the resistor 31, resistor 35, resistor 36, resistor 37, diode 32, diode 33, and operational amplifier 34. The positive power source + V2 is varied and the voltage is set to an arbitrary voltage of the output voltage depending on the temperature of the temperature element 48. As a result, the inclination of the amplification degree determined by the resistor 37 and the resistor 31 causes “− (resistance value of the resistor 31 / resistance value of the resistor 37) times” of the inclination of the output voltage of the temperature element 48 from an arbitrary temperature. The slope of the voltage output can be obtained.
[0039]
The output of the diode 33 in this rectifier circuit 100 is as shown in the ambient temperature vs. voltage graph of FIG. 10, and the point A in the ambient temperature vs. voltage graph of FIG. 10 is determined by the positive power supply + V2, and the slope of the output voltage. Is determined by Equation 1 below.
[0040]
Formula 1− (resistance value of resistor 31 / resistance value of resistor 37) × temperature coefficient of temperature element 48
Further, the output of the temperature element 48 passing the route (3) in FIG. 3 is input to the rectifier circuit 102 including the resistor 40, the resistor 44, the resistor 45, the resistor 46, the diode 41, the diode 42, and the operational amplifier 43. Then, the negative power source −V3 is varied and the voltage is set to an arbitrary voltage of the output voltage depending on the temperature of the temperature element 48. Accordingly, the inclination of the amplification degree determined by the resistor 40 and the resistor 45 is “− (resistance value of the resistor 40 / resistance value of the resistor 45) times” of the inclination of the output voltage of the temperature element 48 from an arbitrary temperature. The slope of the voltage output can be obtained.
[0041]
The output of the diode 42 in the rectifier circuit 102 is as shown in the ambient temperature vs. voltage graph of FIG. 11, and the point B in the ambient temperature vs. voltage graph of FIG. 11 is determined by the negative voltage −V3. The slope is determined by Equation 2 below.
[0042]
Expression 2- (resistance value of resistor 40 / resistance value of resistor 45) × temperature coefficient of temperature element 48 The output through the route of (1) is input to the resistor 38, and the output through the route of (2) is The output that is input to the resistor 30 and passes through the route of (3) is input to the resistor 39, and is input to the adder circuit 104 including the resistor 30, the resistor 38, the resistor 39, the resistor 28, the resistor 29, and the operational amplifier 27. Will be.
[0043]
In the adding circuit 104, the output of the route (2) and the output of the route (3) are subtracted from the output of the route (1), respectively, and the ambient temperature vs. output voltage shown in the graph of ambient temperature vs. output voltage in FIG. Output voltage characteristics can be obtained.
[0044]
Here, instead of the resistor 38 in the FET amplifier bias circuit shown in FIG. 3, an arithmetic circuit constituted by the resistor 49, the resistor 50, the resistor 51, and the operational amplifier 52 shown in FIG. And the route through the route (2) and the route (3) are output from the arithmetic circuit, resistor 39, and resistor 28 shown in FIG. 13 used in place of the resistor 30 and resistor 38 in the FET amplifier bias circuit shown in FIG. Therefore, the ambient temperature vs. output voltage characteristic shown in the graph of ambient temperature vs. output voltage in FIG. 14 is obtained.
[0045]
The output of the adder circuit 104 is input to a non-inverting amplifier circuit 106 composed of an operational amplifier 25, a resistor 22, a resistor 23, and a variable resistor 24, thereby adjusting the offset voltage according to the resistance value of the variable resistor 24. Adjust the output level. The output of the non-inverting amplifier circuit 106 is input to an auto-bias circuit composed of the PNP bipolar transistor 18, the resistor 19, the resistor 20 and the resistor 17 through the resistor 21, and the VBE of the resistor 19, the resistor 20 and the PNP bipolar transistor 18 is input. Assuming that VE determined by is substantially constant with respect to temperature and the output of the operational amplifier 25 is VO, a drain current ID determined by “(VO−VE) / resistance value of the resistor 21” flows.
[0046]
When the arithmetic circuit shown in FIG. 13 is used in place of FIG. 12 or the resistor 38, this VO has the temperature vs. output voltage characteristics shown in FIG. By setting the change points of the temperature correction curve at point A and point B in FIG. 7, it becomes possible to approximate the characteristics of the graph of ambient temperature versus amplification shown in FIG. Thus, it is possible to cope with the correction of the non-linear ambient temperature versus amplification characteristic or the drain current versus amplification characteristic as shown in FIG. 8, and a constant amplification can be obtained for each temperature.
[0047]
Next, FIG. 15 is a circuit diagram showing an example of another embodiment of the FET amplifier bias circuit according to the present invention. The FET amplifier bias circuit shown in FIG. 15 is basically level-converted by a temperature element, a rectifier circuit, and a non-inverting amplifier circuit in addition to the conventional FET amplifier bias circuit described with reference to FIGS. The circuit is connected to the circuit.
[0048]
Hereinafter, the FET amplifier bias circuit shown in FIG. 15 will be described in more detail.
[0049]
The FET amplifier bias circuit shown in FIG. 15 is connected between the emitter terminal of the PNP bipolar transistor 54 and the positive power source + V6 via a temperature element 69, a rectifier circuit 200, and a level conversion circuit using a non-inverting amplifier circuit 202. A drain current control resistor 58 is connected in series.
[0050]
Further, a resistor 57 is connected in series between the base terminal of the PNP bipolar transistor 54 and GND, and a resistor 56 is connected in series between the base terminal of the PNP bipolar transistor 54 and the positive power source + V8. A resistor 55 is connected in series between the collector terminal of the negative power source -V9, the gate terminal of the FET 53 is connected to the collector terminal of the PNP bipolar transistor 54, and the drain terminal of the FET 53 is connected to the emitter terminal of the PNP bipolar transistor 54. The source terminal of the FET 53 is grounded.
[0051]
A resistor 67 constituting the rectifier circuit 200 is connected in series to the temperature element 69 connected to the positive power source + V6.
[0052]
Here, the rectifier circuit 200 includes a resistor 63, a resistor 66, a resistor 67, a resistor 68, a diode 64, a diode 65, and an operational amplifier 70. Since the circuit configuration of such a rectifier circuit 200 is known, the detailed connection relationship of each circuit component will be omitted by referring to FIG.
[0053]
The non-inverting amplifier circuit 202 includes an operational amplifier 62 to which an output from the rectifier circuit 200 is input, a resistor 59, a resistor 60, and a variable resistor 61. Since the circuit configuration of the non-inverting amplifier circuit 202 is known, the detailed connection relationship of each circuit component will be omitted by referring to FIG.
[0054]
In the FET amplifier bias circuit shown in FIG. 15, the ambient temperature is detected by the temperature element 69. The characteristic of the change in voltage with respect to the ambient temperature detected by the temperature element 69 is shown in FIG. It is assumed that the characteristic is shown in the graph representing the degree.
[0055]
An output from the temperature element 69 is input to a rectifier circuit 200 including a resistor 63, a resistor 66, a resistor 67, a resistor 68, a diode 64, a diode 65, and an operational amplifier 70, and the positive power source + V7 is varied to obtain the voltage. The output voltage is set to an arbitrary voltage depending on the temperature of the temperature element 69. As a result, the slope of the amplification degree determined by the resistor 67 and the resistor 63 causes the slope of the output voltage of the temperature element 69 to be “− (resistance value of the resistor 63 / resistance value of the resistor 67) times” from an arbitrary temperature. The slope of the voltage output can be obtained.
[0056]
The output characteristics of the diode 65 in the rectifier circuit 200 are as shown in the ambient temperature vs. voltage graph of FIG. 10, and the point A in the ambient temperature vs. voltage graph of FIG. 10 is determined by the positive power supply + V7. The inclination is determined by “− (resistance value of resistor 63 / resistance value of resistor 67)”.
[0057]
The output of the rectifier circuit 200 is input to a non-inverting amplifier circuit 202 including an operational amplifier 62, a resistor 59, a resistor 60, and a variable resistor 61, thereby adjusting the offset voltage according to the resistance value of the variable resistor 61. Adjust the output level. This output is input to an auto-bias circuit composed of a PNP bipolar transistor 54, a resistor 56, a resistor 57, and a resistor 55 through a resistor 58, and VE determined by the resistor 56, the resistor 57, and the VBE of the PNP bipolar transistor 54 is used as a temperature. On the other hand, assuming that the output of the operational amplifier 62 is VO, the drain current ID determined by “(VO−VE) / resistance value of the resistor 58” flows.
[0058]
This VO has the temperature vs. output voltage characteristics shown in FIG. 10. By setting the resistance 58, the temperature gradient, and the change point of the temperature correction curve at point A in FIG. Correction can be made with an inclination determined by the resistor 63 and the resistor 67.
[0059]
By the way, the FET amplifier bias circuit shown in FIG. 15 is effective in combination with the FET amplifier bias circuit shown in FIG. 3 in a circuit having a multistage structure of field effect transistors. It is effective when used only when the compensation is insufficient when the temperature is constant.
[0060]
On the other hand, the rectifier circuit 300 including the resistor 70, the resistor 71, the resistor 72, the resistor 73, the diode 74, the diode 75, and the operational amplifier 76 shown in FIG. When used instead of the rectifier circuit 200 connected between the two, it is effective particularly when the compensation of only the low temperature is insufficient when the amplification factor of the entire FET amplifier is made constant.
[0061]
Further, an arithmetic circuit composed of the resistor 77, the resistor 78, the resistor 79, and the operational amplifier 80 in FIG. 17 is connected to the rectifier circuit 200 connected between the point X and the point Y in the FET amplifier bias circuit shown in FIG. By using it instead, compensation with a certain temperature coefficient is possible.
[0062]
Therefore, in the multi-stage low noise amplifier, the circuit configurations shown in FIGS. 3, 13, 15, 16 and 17 are used in combination as the bias circuits in the multi-stage low noise amplifier. Fine temperature compensation can be realized.
[0063]
That is, the FET amplifier bias circuit according to the present invention in which the circuit configurations shown in FIGS. 3, 13, 15, 16, and 17 are combined is used as a bias circuit for an amplifier such as an LNA having a multi-stage FET amplifier. As a result, the drain current can be finely controlled and the amplification degree can be stabilized. Therefore, conventional FET amplifiers such as worsening of intermodulation distortion due to increase in amplification due to temperature of FET amplifier, oscillation due to increase in amplification at low temperature, increase in current consumption due to increase in drain current at high temperature, etc. By using the FET amplifier bias circuit according to the present invention, it is possible to solve the problem that cannot be compensated by the temperature compensation by the linear voltage characteristic depending on the temperature characteristic of the temperature element by the bias circuit.
[0064]
In the above-described embodiment, the case where the FET is used as the field effect transistor has been described. However, the present invention is not limited to this, and the HEMT is used as the field effect transistor. Of course, it is also good.
[0065]
【The invention's effect】
Since the present invention is configured as described above, the intermodulation distortion is deteriorated or oscillated due to the increase or decrease of the amplification degree due to the temperature change of the FET amplifier, or the consumption current is increased due to the increase or decrease of the drain current. Thus, it is possible to provide an FET amplifier bias circuit that can solve such problems by finely controlling the drain current.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a FET amplifier bias circuit disclosed in Japanese Patent Publication No. 3-11682 (first publication).
FIG. 2 is a circuit diagram of an FET amplifier bias circuit disclosed in Japanese Patent Laid-Open No. 9-270641 (second publication).
FIG. 3 is a circuit diagram showing an example of an embodiment of an FET amplifier bias circuit according to the present invention.
FIG. 4 is a graph showing ambient temperature versus amplification in a FET amplifier.
FIG. 5 is a graph showing drain current versus amplification in a FET amplifier.
FIG. 6 is a correction graph of ambient temperature versus drain current.
FIG. 7 is a graph after correction of ambient temperature vs. amplification.
8 is a graph showing an ambient temperature vs. output voltage showing a characteristic of a change in voltage with respect to an ambient temperature detected by the temperature element 48 in FIG. 3. FIG.
FIG. 9 is a graph showing the ambient temperature versus the amplification factor indicating the characteristics input to the resistor 38 in FIG. 3;
10 is a graph of ambient temperature versus voltage showing output characteristics of a diode 33 in the rectifier circuit 100 of FIG.
11 is a graph of ambient temperature vs. voltage showing the output characteristics of the diode 42 in the rectifier circuit 102 of FIG.
12 is a graph of ambient temperature versus output voltage showing output characteristics of the adder circuit 104 in FIG. 3;
13 is a circuit diagram showing an arithmetic circuit that can be used in place of the resistor 38R in FIG. 3;
14 is a graph of ambient temperature versus output voltage showing the output characteristics of the adder circuit 104 in FIG. 3 when the arithmetic circuit shown in FIG. 13 is used instead of the resistor 38R in FIG.
FIG. 15 is a circuit diagram showing an example of another embodiment of the FET amplifier bias circuit according to the present invention.
16 is a circuit diagram showing a rectifier circuit that can be used in place of the rectifier circuit 200 in FIG.
17 is a circuit diagram showing an arithmetic circuit that can be used in place of the rectifier circuit 200 in FIG. 15. FIG.
[Explanation of symbols]
16, 53 FET
18, 54 PNP bipolar transistor
48, 69 temperature element
17, 19, 20, 21, 22, 23, 28, 29, 30, 31, 35, 36, 37, 38, 39, 40, 44, 45, 46, 49, 50, 51, 55, 56, 57, 58, 59, 60, 63, 66, 67, 68, 71, 72, 73, 77, 78, 79 Resistance
24, 61 Variable resistance
25, 27, 34, 43, 52, 62, 70, 76, 80 operational amplifier
32, 33, 41, 42, 64, 65, 74, 75 Diode
100, 102, 200, 300 Rectifier circuit
104 Adder circuit
106, 202 Non-inverting amplifier circuit

Claims

A FET amplifier bias circuit that increases or decreases the drain current of the FET amplifier in accordance with a change in ambient temperature, and operates so that the FET amplifier maintains a constant amplification degree,
A temperature element that detects the ambient temperature and outputs a voltage at a constant slope with respect to the detected temperature;
A first broken line circuit that outputs the temperature element so as to control the output from the first temperature detected by the temperature element;
A second broken line circuit that outputs the temperature element so as to be controlled from a second temperature detected by the temperature element;
An adder circuit that adds or subtracts the output of the temperature element, the output of the first broken line circuit, and the output of the second broken line circuit and outputs to the FET amplifier ;
By controlling the output of the temperature element with the first broken line circuit and the second broken line circuit, the drain current is increased or decreased according to the temperature detected by the temperature element, and the amplification factor of the FET amplifier is increased. A FET amplifier bias circuit characterized by being constant with respect to changes in ambient temperature.

The FET amplifier bias circuit of claim 1 further comprising:
A FET amplifier bias circuit comprising: a level conversion circuit for controlling an output level of the adder circuit.

The FET amplifier bias circuit according to claim 1 or 2,
The first broken line circuit comprises a first rectifier circuit,
The second broken line circuit is composed of a second rectifier circuit.
An FET amplifier bias circuit characterized by that .

The FET amplifier bias circuit of claim 3, wherein
The output of the temperature element is controlled by the first rectifier circuit and the second rectifier circuit, and bias current control is started from an arbitrary temperature detected by the temperature element.
An FET amplifier bias circuit characterized by that .