JP4096774B2 - 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 - Google Patents
半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 Download PDFInfo
- Publication number
- JP4096774B2 JP4096774B2 JP2003081221A JP2003081221A JP4096774B2 JP 4096774 B2 JP4096774 B2 JP 4096774B2 JP 2003081221 A JP2003081221 A JP 2003081221A JP 2003081221 A JP2003081221 A JP 2003081221A JP 4096774 B2 JP4096774 B2 JP 4096774B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier substrate
- semiconductor package
- semiconductor
- bonding
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10515—Stacked components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/1053—Mounted components directly electrically connected to each other, i.e. not via the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置、半導体パッケージ、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法に関し、特に、半導体パッケージなどの積層構造に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、半導体チップの３次元実装を実現するため、例えば、特許文献１に開示されているように、金属ボールを介し、半導体チップが実装されたパッケージを積層する方法がある。
【０００３】
【特許文献１】
特開平１１−３０７７１７号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体チップをパッケージに実装すると、半導体チップとパッケージとの間の線膨張係数などの違いから、パッケージに反りが発生する。このため、金属ボールを介してパッケージを積層する方法では、パッケージに反りが発生すると、パッケージ同士の間隔にバラツキが発生し、金属ボールの接合強度が劣化して、３次元実装時の接続信頼性が劣化するという問題があった。
【０００５】
そこで、本発明の目的は、パッケージの反りを考慮しつつ、３次元実装時の接続信頼を向上させることが可能な半導体装置、半導体パッケージ、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、第１半導体パッケージ上に突出電極を介して第２半導体パッケージを積層した半導体装置において、前記第１半導体パッケージには、前記突出電極が接合される複数の第１接合面が形成され、前記第２半導体パッケージには、前記第１接合面にそれぞれ対向配置され、前記突出電極が接合される複数の第２接合面が形成されており、前記第１接合面の前記突出電極との接合面積が、前記第１半導体パッケージの中央部から外周部に向かって小さくなっており、前記第２接合面の前記突出電極との接合面積が、前記第２半導体パッケージの中央部から外周部に向かって小さくなっていることを特徴とする。
【０００７】
これにより、第１接合面および第２接合面の両面で突出電極の広がりを制御することが可能となり、第１接合面と第２接合面との間に接合された突出電極の太さを調整することが可能となる。このため、第１半導体パッケージと第２半導体パッケージとの間の間隔にバラツキがある場合においても、突出電極の括れを抑制することができ、第１半導体パッケージと第２半導体パッケージとの間の接続信頼性を向上させることが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、前記接合面積は、前記突出電極が接合されるランド上の絶縁膜の開口面積であることを特徴とする。
これにより、ランド上に形成された絶縁膜の開口パターンを変更することで、突出電極の接合面積を変化させることが可能となり、製造工程を複雑化させることなく、第１接合面と第２接合面との間に接合された突出電極の太さを調整することが可能となる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、前記接合面積は、前記半導体パッケージの中央部から外周部に向かって徐々に変化していることを特徴とする。
これにより、第１半導体パッケージおよび第２半導体パッケージの一方または双方に反りが発生した場合においても、突出電極の括れを抑制しつつ、第１接合面と第２接合面との間に突出電極を接合させることが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体パッケージと前記第２半導体パッケージとの間の間隔が広くなるに従って、前記第１接合面の接合面積および前記第２接合面の接合面積が徐々に小さくなっていることを特徴とする。
これにより、第１半導体パッケージと第２半導体パッケージとの間の間隔が広い領域では、第１接合面および第２接合面の両面で突出電極の広がりを抑制することが可能となり、第１半導体パッケージと第２半導体パッケージとの間で突出電極を太らせることが可能となる。このため、第１半導体パッケージおよび第２半導体パッケージの一方または双方に反りが発生した場合においても、第１半導体パッケージと第２半導体パッケージとの間における突出電極の括れを抑制して、第１半導体パッケージと第２半導体パッケージとの間の接続信頼性を向上させることが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、前記複数の接合面にそれぞれ接合される突出電極の体積は実質的に同一であることを特徴とする。
これにより、第１半導体パッケージおよび第２半導体パッケージの一方または双方に反りが発生した場合においても、突出電極の大きさを変更することなく、突出電極の括れを抑制することが可能となり、生産効率を劣化させることなく、第１半導体パッケージと第２半導体パッケージとの間の接続信頼性を向上させることが可能となる。
【００１６】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体パッケージは、第１キャリア基板と、前記第１キャリア基板上にフリップチップ実装された第１半導体チップとを備え、前記第２半導体パッケージは、前記突出電極を介し、前記第１半導体チップ上に保持されるように前記第１キャリア基板上に実装された第２キャリア基板と、前記第２キャリア基板上に搭載された第２半導体チップと、前記第２半導体チップを封止する封止材とを備えることを特徴とする。
【００１７】
これにより、第１半導体パッケージおよび第２半導体パッケージの種類が異なる場合においても、高さの増大を抑制しつつ、第１半導体パッケージ上に第２半導体パッケージを積層させることが可能となるとともに、第１半導体パッケージと第２半導体パッケージとの間の間隔にバラツキがある場合においても、突出電極の括れを抑制することが可能となり、省スペース化を可能としつつ、第１半導体パッケージと第２半導体パッケージとの間の接続信頼性を向上させることができる。
【００１８】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体パッケージは、前記第１キャリア基板上に前記第１半導体チップがフリップチップ実装されたボールグリッドアレイ、前記第２半導体パッケージは、前記第２キャリア基板上に搭載された第２半導体チップがモールド封止されたボールグリッドアレイまたはチップサイズパッケージであることを特徴とする。
【００１９】
これにより、汎用パッケージを用いた場合においても、突出電極の括れを抑制しつつ、異種パッケージを積層することが可能となり、生産効率を劣化させることなく、異種パッケージ間の接続信頼性を向上させることが可能となる。
また、本発明の一態様に係る電子デバイスによれば、第１キャリア基板上に突出電極を介して第２キャリア基板を積層した半導体装置において、前記第１キャリア基板上に第１電子部品がフリップチップ実装され、前記第２キャリア基板上に封止材で封止された第２電子部品が搭載され、前記第１キャリア基板には、前記突出電極が接合される複数の第１接合面が形成され、前記第２キャリア基板には、前記第１接合面にそれぞれ対向配置され、前記突出電極が接合される複数の第２接合面が形成されており、前記第１接合面の前記突出電極との接合面積が、前記第１キャリア基板の中央部から外周部に向かって小さくなっており、前記第２接合面の前記突出電極との接合面積が、前記第２キャリア基板の中央部から外周部に向かって小さくなっていることを特徴とする。
【００２０】
これにより、第１キャリア基板上に第２キャリア基板を積層させることを可能としつつ、第１キャリア基板および第２キャリア基板の両側から、突出電極の広がりを制御することが可能となる。
このため、接合面積の変動量を抑制しつつ、第１接合面と第２接合面との間に接合された突出電極の太さを調整することが可能となり、第１キャリア基板上に第２キャリア基板との間の間隔に大きなバラツキがある場合においても、必要な接合面積を確保することを可能としつつ、突出電極の括れを抑制することが可能となる。
【００２４】
また、本発明の一態様に係る電子機器によれば、第１半導体パッケージ上に突出電極を介して第２半導体パッケージを積層し、前記第２半導体パッケージがマザー基板に実装された電子機器において、前記第１半導体パッケージには、前記突出電極が接合される複数の第１接合面が形成され、前記第２半導体パッケージには、前記第１接合面にそれぞれ対向配置され、前記突出電極が接合される複数の第２接合面が形成されており、
前記第１接合面の前記突出電極との接合面積が、前記第１半導体パッケージの中央部から外周部に向かって小さくなっており、前記第２接合面の前記突出電極との接合面積が、前記第２半導体パッケージの中央部から外周部に向かって小さくなっていることを特徴とする。
【００２５】
これにより、突出電極の接合面積を変化させることで、第１接合面と第２接合面との間に接合された突出電極の太さを調整することが可能となり、第１半導体パッケージと第２半導体パッケージとの間の間隔にバラツキがある場合においても、突出電極の括れを抑制することが可能となる。
【００２６】
これにより、突出電極の体積を変化させることで、第１半導体パッケージと第２半導体パッケージとの間の突出電極の太さを調整することが可能となり、第１半導体パッケージと第２半導体パッケージとの間の間隔にバラツキがある場合においても、突出電極の括れを抑制することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第１半導体パッケージに設けられた第１ランド上の絶縁膜に開口面積の異なる第１開口部を形成する工程と、第２半導体パッケージに設けられた第２ランド上の絶縁膜に開口面積の異なる第２開口部を形成する工程と、前記第２開口部が形成された第２ランド上に突出電極を形成する工程と、前記第２ランド上に形成された突出電極を前記第１ランド上に接合することにより、前記第１半導体パッケージ上に前記第２半導体パッケージを積層する工程とを備え、前記第１半導体パッケージおよび第２半導体パッケージの接合面積が中央部から外周部に向かって小さくなっていることを特徴とする。
【００２７】
これにより、突出電極の接合面積を変化させることが可能となり、ランド上における突出電極の広がりを制御することが可能となる。このため、第１半導体パッケージおよび第２半導体パッケージの一方または双方に反りが発生した場合においても、突出電極の括れを抑制しつつ、第１半導体パッケージ上に第２半導体パッケージを積層することが可能となる。
【００３２】
また、本発明の一態様に係る電子デバイスの製造方法によれば、第１キャリア基板に設けられた第１ランド上の絶縁膜に開口面積の異なる第１開口部を形成する工程と、前記第１キャリア基板上に第１電子部品を実装する工程と、第２キャリア基板に設けられた第２ランド上の絶縁膜に開口面積の異なる第２開口部を形成する工程と、前記第２キャリア基板上に第２電子部品を実装する工程と、前記第２開口部が形成された第２ランド上に突出電極を形成する工程と、前記第２ランド上に形成された突出電極を前記第１ランド上に接合することにより、前記第１キャリア基板上に前記第２キャリア基板を積層する工程とを備え、前記第１開口部および前記第１開口部の開口面積が中央部から外周部に向かって小さくなっていることを特徴とする。
【００３３】
これにより、突出電極の接合面積を変化させることが可能となり、第１キャリア基板および第２キャリア基板の一方または双方に反りが発生した場合においても、突出電極の括れを抑制しつつ、第１キャリア基板上に第２キャリア基板を積層することが可能となる。
【００３７】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置、電子デバイスおよびそれら製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の構成を示す断面図である。なお、この第１実施形態は、突出電極２９ａ、２９ｂが接合される半導体パッケージＰＫ１１、ＰＫ１２の双方の開口部１３ａ、１３ｂおよび開口部２２ａ、２２ｂの開口径を変化させるようにしたものである。
【００３８】
図１において、半導体パッケージＰＫ１１にはキャリア基板１１が設けられている。そして、キャリア基板１１の裏面には、突出電極１９を配置するためのランド１４が設けられている。そして、ランド１４が設けられたキャリア基板１１の裏面にはソルダレジストなどの絶縁膜１２が形成され、絶縁膜１２には、ランド１４の表面を露出させる開口部１２ａが設けられている。
【００３９】
一方、キャリア基板１１の表面には、突出電極２９ａ、２９ｂをそれぞれ配置するためのランド１５ａ、１５ｂがそれぞれ設けられるとともに、突出電極１７を配置するためのランド１５ｃが設けられている。そして、ランド１５ａ〜１５ｃが設けられたキャリア基板１１の表面にはソルダレジストなどの絶縁膜１３が形成され、絶縁膜１３には、ランド１５ａ〜１５ｃの表面を露出させる開口部１３ａ〜１３ｃがそれぞれ設けられている。
【００４０】
ここで、突出電極２９ａ、２９ｂに対応してそれぞれ設けられた開口部１３ａ、１３ｂの開口径は、例えば、キャリア基板１１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
そして、キャリア基板１１上には半導体チップ１６がフリップチップ実装され、半導体チップ１６には、フリップチップ実装するための突出電極１７が設けられている。そして、半導体チップ１６に設けられた突出電極１７は、異方性導電フィルム１８を介してランド１５ｃ上にＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合されている。また、キャリア基板１１の裏面に設けられたランド１４上には、キャリア基板１１をマザー基板上に実装するための突出電極１９が設けられている。
【００４１】
一方、半導体パッケージＰＫ１２にはキャリア基板２１が設けられている。そして、キャリア基板２１の裏面には、突出電極２９ａ、２９ｂをそれぞれ配置するためのランド２４ａ、２４ｂが設けられている。そして、ランド２４ａ、２４ｂが設けられたキャリア基板２１の裏面にはソルダレジストなどの絶縁膜２２が形成され、絶縁膜２２には、ランド２４ａ、２４ｂの表面を露出させる開口部２２ａ、２２ｂがそれぞれ設けられている。
【００４２】
ここで、突出電極２９ａ、２９ｂにそれぞれ対応して設けられた開口部２２ａ、２２ｂの開口径は、例えば、キャリア基板２１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
一方、キャリア基板１１の表面には、ワイヤボンド接続するためのランド２５が設けられている。そして、ランド２５が設けられたキャリア基板２１の表面にはソルダレジストなどの絶縁膜２３が形成され、絶縁膜２３には、ランド２５の表面を露出させる開口部２３ａが設けられている。
【００４３】
そして、キャリア基板２１上には、接着層２７ａを介し半導体チップ２６ａがフェースアップ実装され、半導体チップ２６ａは、導電性ワイヤ２８ａを介してランド２５にワイヤボンド接続されている。さらに、半導体チップ２６ａ上には、導電性ワイヤ２８ａを避けるようにして、半導体チップ２６ｂがフェースアップ実装され、半導体チップ２６ｂは、接着層２７ｂを介して半導体チップ２６ａ上に固定されるとともに、導電性ワイヤ２８ｂを介してランド２５にワイヤボンド接続されている。なお、導電性ワイヤ２８ａ、２８ｂとしては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。
【００４４】
また、キャリア基板２１の裏面に設けられたランド２４ａ、２４ｂ上には、キャリア基板２１が半導体チップ１６上に保持されるようにして、キャリア基板２１をキャリア基板１１上に実装するための突出電極２９ａ、２９ｂがそれぞれ設けられている。ここで、突出電極２９ａ、２９ｂは、半導体チップ１６の搭載領域を避けるようにして配置され、例えば、キャリア基板２１の裏面の周囲に突出電極２９ａ、２９ｂを配置することができる。
【００４５】
また、半導体チップ２６ａ、２６ｂの実装面側のキャリア基板２１の一面全体に封止樹脂３０が設けられ、この封止樹脂３０により半導体チップ２６ａ、２６ｂが封止されている。なお、封止樹脂３０で半導体チップ２６ａ、２６ｂを封止する場合、例えば、エポキシ樹脂などの熱硬化性樹脂を用いたモールド成形などにより行うことができる。
【００４６】
ここで、キャリア基板１１や半導体チップ１６などの線膨張係数の違いにより、半導体パッケージＰＫ１１が下側に反り、キャリア基板２１や封止樹脂３０などの線膨張係数の違いにより、半導体パッケージＰＫ１２が上側に反っているものとする。
そして、例えば、半導体パッケージＰＫ１１が下側に反り、半導体パッケージＰＫ１２が上側に反った状態で、キャリア基板１１上に設けられたランド１５ａ、１５ｂに突出電極２９ａ、２９ｂをそれぞれ接合させることにより、キャリア基板２１をキャリア基板１１上に実装することができる。
【００４７】
ここで、突出電極２９ａ、２９ｂの下面に対応してそれぞれ設けられた開口部１３ａ、１３ｂの開口径および突出電極２９ａ、２９ｂの上面に対応してそれぞれ設けられた開口部２２ａ、２２ｂの開口径の双方を、キャリア基板１１、２１の中央部から外周部に向かってそれぞれ小さくなるように設定することにより、積層されたキャリア基板１１、２１の両側から、突出電極２９ａ、２９ｂの広がりを制御することが可能となる。
【００４８】
このため、突出電極２９ａ、２９ｂの接合面積の変動量を抑制しつつ、ランド１５ａ、１５ｂとランド２４ａ、２４ｂとの間にそれぞれ接合された突出電極２９ａ、２９ｂの太さを調整することが可能となり、キャリア基板１１、２１の反りが大きい場合においても、突出電極２９ａ、２９ｂの必要な接合面積を確保することを可能としつつ、突出電極２９ａ、２９ｂの括れを抑制することが可能となる。
【００４９】
さらに、開口部１３ａ、１３ｂの開口径および開口部２２ａ、２２ｂの開口径の双方を変化させることにより、キャリア基板１１、２１に反りがある場合においても、突出電極２９ａ、２９ｂの体積を変化させることなく、突出電極２９ａ、２９ｂの括れを抑制することが可能となる。このため、突出電極２９ａ、２９ｂをキャリア基板２１に形成する際の製造効率の劣化を抑制しつつ、キャリア基板１１、２１間の接続信頼性を向上させることが可能となる。
【００５０】
例えば、突出電極２９ａ、２９ｂを半田ボールで構成した場合のボール径がφ０．３ｍｍで等しいものとし、キャリア基板２１の反りが８０μｍだけあるとする。そして、キャリア基板１１の開口部１３ａ、１３ｂの開口径をφ０．３ｍｍで一定とし、キャリア基板２１の中央部の開口部２４ｂの開口径をφ０．２８ｍｍとすると、キャリア基板２１の中央部の取り付け高は０．２０５ｍｍとなる。この場合、キャリア基板２１の端部の取り付け高を０．２８５ｍｍとするには、キャリア基板２１の端部の開口部２４ａの開口径をφ０．０５ｍｍとする必要がある。このため、開口部２４ａの開口径が極端に小さくなり、突出電極２９ａとランド２４ａとの接合面積が小さくなり過ぎることから、突出電極２９ａとランド２４ａとの接合強度が不足する。
【００５１】
一方、キャリア基板１１の中央部の開口部１３ｂの開口径をφ０．３ｍｍに維持したまま、キャリア基板１１の端部の開口部１３ａの開口径をφ０．２８ｍｍと小さくすると、キャリア基板２１の端部の取り付け高を０．２８５ｍｍとするには、キャリア基板２１の端部の開口部２４ａの開口径をφ０．２５ｍｍとすればよい。このため、開口部２４ａの開口径が小さくなり過ぎることを防止しつつ、必要な取り付け高を確保することができる。
【００５２】
なお、キャリア基板１１、２１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１１、２１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極１６、１９、２９ａ、２９ｂとしては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができ、特に、突出電極２９ａ、２９ｂとしては、半田ボールあるいは導電性ペーストなどを用いることが好ましい。また、キャリア基板２１をキャリア基板１１上に実装するために、突出電極２９ａ、２９ｂをキャリア基板２１側に設ける方法について説明したが、突出電極２９ａ、２９ｂをキャリア基板１１側に設けるようにしてもよい。
【００５３】
また、上述した実施形態では、ＡＣＦ接合により半導体チップ１６をキャリア基板１１上に実装する方法について説明したが、例えば、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などのその他の圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。また、半導体チップ２６ａ、２６ｂをキャリア基板２１上に実装する場合、ワイヤボンド接続を用いる方法について説明したが、キャリア基板２１上に半導体チップ２６ａ、２６ｂをフリップチップ実装するようにしてもよい。さらに、上述した実施形態では、キャリア基板１１上に半導体チップ１６を１個だけ実装する方法を例にとって説明したが、キャリア基板１１上に複数の半導体チップを実装するようにしてもよい。また、キャリア基板１１とキャリア基板２１との間の隙間には、必要に応じて樹脂を注入するようにしてもよい。さらに、上述した実施形態では、半導体チップ１６をキャリア基板１１にフェースダウン実装する例を示したが、フェースアップ実装されていても良い（図示せず）。この場合、半導体チップ１６は封止されていても良い。また、この場合、キャリア基板１１の半導体チップ１６が封止されている部分は下に凸に変形し、封止されていない部分は上に凸に変形する。
【００５４】
また、上述した実施形態では、下側のキャリア基板１１が下側に反り、上側のキャリア基板２１が上側に反った場合を例にとって説明したが、下側のキャリア基板１１に反りがなく、上側のキャリア基板２１が上側に反った場合、上側のキャリア基板２１に反りがなく、下側のキャリア基板１１が下側に反った場合、双方のキャリア基板１１、２１が下側に反り、下側のキャリア基板１１の方が反りが大きい場合、双方のキャリア基板１１、２１が上側に反り、上側のキャリア基板２１の方が反りが大きい場合についても同様に適用することができる。
【００５５】
さらに、下側のキャリア基板１１が上側に反り、上側のキャリア基板２１が下側に反った場合、下側のキャリア基板１１に反りがなく、上側のキャリア基板２１が下側に反った場合、上側のキャリア基板２１に反りがなく、下側のキャリア基板１１が上側に反った場合、双方のキャリア基板１１、２１が下側に反り、上側のキャリア基板１１の方が反りが大きい場合、双方のキャリア基板１１、２１が上側に反り、下側のキャリア基板２１の方が反りが大きい場合についても適用するようにしてもよい。なお、これらの場合、突出電極２９ａ、２９ｂの下面に対応してそれぞれ設けられた開口部１３ａ、１３ｂの開口径および突出電極２９ａ、２９ｂの上面に対応してそれぞれ設けられた開口部２２ａ、２２ｂの開口径の双方を、キャリア基板１１、２１の中央部から外周部に向かってそれぞれ大きくなるように設定することが好ましい。
【００５６】
図２は、図１の半導体装置の製造方法を示す断面図である。
図２（ａ）において、半導体パッケージＰＫ１１が下側に反り、半導体パッケージＰＫ１２が上側に反っているものとする。そして、半導体パッケージＰＫ１１上に半導体パッケージＰＫ１２を積層する場合、キャリア基板２２のランド２４ａ、２４ｂ上に突出電極２９ａ、２９ｂをそれぞれ形成する。ここで、突出電極２９ａ、２９ｂとして、例えば、半田ボールを用いた場合、ボール径を実質的に（すなわち、製造誤差の範囲内で）等しく設定することができる。
【００５７】
次に、図２（ｂ）に示すように、突出電極２９ａ、２９ｂが形成された半導体パッケージＰＫ１２を半導体パッケージＰＫ１１上にマウントし、リフロー処理を行うことにより、突出電極２９ａ、２９ｂをランド１５ａ、１５ｂおよびランド２４ａ、２４ｂ上にそれぞれ接合させる。
ここで、突出電極２９ａ、２９ｂの下面に対応してそれぞれ設けられた開口部１３ａ、１３ｂの開口径および突出電極２９ａ、２９ｂの上面に対応してそれぞれ設けられた開口部２２ａ、２２ｂの開口径の双方を、キャリア基板１１、２１の中央部から外周部に向かってそれぞれ小さくなるように設定することにより、突出電極２９ａ、２９ｂとして、ボール径の等しい半田ボールを用いた場合においても、突出電極２９ａ、２９ｂの括れを抑制しつつ、キャリア基板２１の取り付け高をキャリア基板１１、２１の反りに対応させることが可能となる。
【００５８】
次に、図２（ｃ）に示すように、キャリア基板１１の裏面に設けられたランド１４上に、キャリア基板１１をマザー基板上に実装するための突出電極１９を形成する。
図３は、本発明の第２実施形態に係る半導体装置の構成を示す断面図である。なお、この第２実施形態は、突出電極５９ａ、５９ｂが接合される半導体パッケージＰＫ２１、ＰＫ２２の双方の開口部４３ａ、４３ｂおよび開口部５２ａ、５２ｂの開口径をそれぞれ変化させるとともに、突出電極４９ａ〜４９ｃが接合される半導体パッケージＰＫ２１の開口部４２ａ〜４２ｃの開口径を変化させるようにしたものである。
【００５９】
図３において、半導体パッケージＰＫ２１にはキャリア基板４１が設けられている。そして、キャリア基板４１の裏面には、突出電極４９ａ〜４９ｃを配置するためのランド４４ａ〜４４ｃが設けられている。そして、ランド４４ａ〜４４ｃが設けられたキャリア基板４１の裏面にはソルダレジストなどの絶縁膜４２が形成され、絶縁膜４２には、ランド４４ａ〜４４ｃの表面をそれぞれ露出させる開口部４２ａ〜４２ｃが設けられている。
【００６０】
ここで、突出電極４９ａ〜４９ｃにそれぞれ対応して設けられた開口部４２ａ〜４２ｃの開口径は、例えば、キャリア基板４１の中央部から外周部に向かって徐々に大きくなるように設定することができる。
一方、キャリア基板４１の表面には、突出電極５９ａ、５９ｂをそれぞれ配置するためのランド４５ａ、４５ｂがそれぞれ設けられるとともに、突出電極４７を配置するためのランド４５ｃが設けられている。そして、ランド４５ａ、４５ｂ、４５ｃが設けられたキャリア基板４１の表面にはソルダレジストなどの絶縁膜４３が形成され、絶縁膜４３には、ランド４５ａ〜４５ｃの表面を露出させる開口部４３ａ〜４３ｃがそれぞれ設けられている。
【００６１】
ここで、突出電極５９ａ、５９ｂに対応してそれぞれ設けられた開口部４３ａ、４３ｂの開口径は、例えば、キャリア基板４１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
そして、キャリア基板４１上には半導体チップ４６がフリップチップ実装され、半導体チップ４６には、フリップチップ実装するための突出電極４７が設けられている。そして、半導体チップ４３に設けられた突出電極４７は、異方性導電フィルム４８を介してランド４５ｃ上にＡＣＦ接合されている。また、キャリア基板４１の裏面に設けられたランド４４ａ〜４４ｃ上には、キャリア基板４１をマザー基板７１上に実装するための突出電極４９ａ〜４９ｃが設けられている。
【００６２】
一方、半導体パッケージＰＫ２２にはキャリア基板５１が設けられている。そして、キャリア基板５１の裏面には、突出電極５９ａ、５９ｂをそれぞれ配置するためのランド５４ａ、５４ｂがそれぞれ設けられている。そして、ランド５４ａ、５４ｂが設けられたキャリア基板５１の裏面にはソルダレジストなどの絶縁膜５２が形成され、絶縁膜５２には、ランド５４ａ、５４ｂの表面を露出させる開口部５２ａ、５２ｂがそれぞれ設けられている。
【００６３】
ここで、突出電極５９ａ、５９ｂに対応して設けられた開口部５２ａ、５２ｂの開口径は、例えば、キャリア基板５１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
一方、キャリア基板５１の表面には、ワイヤボンド接続するためのランド５５が設けられている。そして、ランド５５が設けられたキャリア基板５１の表面にはソルダレジストなどの絶縁膜５３が形成され、絶縁膜５３には、ランド５５の表面を露出させる開口部５３ａが設けられている。
【００６４】
そして、キャリア基板５１上には、接着層５７ａを介し半導体チップ５６ａがフェースアップ実装され、半導体チップ５６ａは、導電性ワイヤ５８ａを介してランド５５にワイヤボンド接続されている。さらに、半導体チップ５６ａ上には、導電性ワイヤ５８ａを避けるようにして、半導体チップ５６ｂがフェースアップ実装され、半導体チップ５６ｂは、接着層５７ｂを介して半導体チップ５６ａ上に固定されるとともに、導電性ワイヤ５８ｂを介してランド５５にワイヤボンド接続されている。
【００６５】
また、キャリア基板５１の裏面に設けられたランド５４ａ、５４ｂ上には、キャリア基板５１が半導体チップ４６上に保持されるようにして、キャリア基板５１をキャリア基板４１上に実装するための突出電極５９ａ、５９ｂがそれぞれ設けられている。ここで、突出電極５９ａ、５９ｂは、半導体チップ４６の搭載領域を避けるようにして配置され、例えば、キャリア基板５１の裏面の周囲に突出電極５９ａ、５９ｂを配置することができる。
【００６６】
また、半導体チップ５６ａ、５６ｂの実装面側のキャリア基板５１の一面全体に封止樹脂６０が設けられ、この封止樹脂６０により半導体チップ５６ａ、５６ｂが封止されている。
ここで、キャリア基板４１や半導体チップ４６などの線膨張係数の違いにより、例えば、半導体パッケージＰＫ２１が下側に反り、キャリア基板５１や封止樹脂６０などの線膨張係数の違いにより、半導体パッケージＰＫ２２が上側に反っているのもとする。
【００６７】
そして、例えば、半導体パッケージＰＫ２１が下側に反り、半導体パッケージＰＫ２２が上側に反った状態で、キャリア基板４１上に設けられたランド４５ａ、４５ｂに突出電極５９ａ、５９ｂをそれぞれ接合させることにより、キャリア基板５１をキャリア基板４１上に実装することができる。
さらに、マザー基板７１上に設けられたランド７２に突出電極４９ａ〜４９ｃをそれぞれ接合させることにより、キャリア基板２１が積層されたキャリア基板１１をマザー基板７１上に実装することができる。
【００６８】
ここで、突出電極５９ａ、５９ｂの下面に対応してそれぞれ設けられた開口部４３ａ、４３ｂの開口径および突出電極５９ａ、５９ｂの上面に対応してそれぞれ設けられた開口部５２ａ、５２ｂの開口径の双方を、キャリア基板４１、５１の中央部から外周部に向かってそれぞれ小さくなるように設定することにより、積層されたキャリア基板４１、５１の両側から、突出電極５９ａ、５９ｂの広がりを制御することが可能となる。
【００６９】
このため、突出電極５９ａ、５９ｂの接合面積の変動量を抑制しつつ、ランド４５ａ、４５ｂとランド５４ａ、５４ｂとの間にそれぞれ接合された突出電極５９ａ、５９ｂの太さを調整することが可能となり、キャリア基板４１、５１の反りが大きい場合においても、突出電極５９ａ、５９ｂの必要な接合面積を確保することを可能としつつ、突出電極５９ａ、５９ｂの括れを抑制することが可能となる。
【００７０】
さらに、キャリア基板５１とマザー基板７１との間に挟まれるキャリア基板４１において、一方の面に設けられた開口部４３ａ、４３ｂの開口径だけでなく、他方の面に設けられた開口部４２ａ〜４２ｃの開口径も変化させることにより、キャリア基板４１に反りがある場合においても、キャリア基板５１に接合される突出電極５９ａ、５９ｂの括れだけでなく、マザー基板７１に接合される突出電極４９ａ〜４９ｃの括れも抑制することができる。このため、キャリア基板４１とキャリア基板５１との接続信頼性だけでなく、キャリア基板４１とマザー基板７１との接続信頼性も向上させることが可能となる。
【００７１】
なお、キャリア基板４１、５１およびとマザー基板７１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板４１、５１およびとマザー基板７１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極４６、４９ａ〜４９ｃ、５９ａ、５９ｂとしては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができ、特に、突出電極４９ａ〜４９ｃ、５９ａ、５９ｂとしては、半田ボールあるいは導電性ペーストなどを用いることが好ましい
また、上述した実施形態では、下側のキャリア基板４１が下側に反り、上側のキャリア基板５１が上側に反った場合を例にとって説明したが、上側のキャリア基板５１に反りがなく、下側のキャリア基板４１が下側に反った場合、双方のキャリア基板４１、５１が下側に反り、下側のキャリア基板４１の方が反りが大きい場合についても同様に適用することができる。
【００７２】
さらに、下側のキャリア基板４１が上側に反った場合、上側のキャリア基板５１の反りにかかわりなく、突出電極４９ａ〜４９ｃにそれぞれ対応して設けられた開口部４２ａ〜４４ｃの開口径を、キャリア基板４１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
図４、図５は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。なお、この第３実施形態は、印刷マスク１１１のマスク厚を変化させることにより、キャリア基板８１に印刷される導電性ペースト８９ａ、８９ｂの厚みを調整するようにしたものである。
【００７３】
図４において、半導体パッケージＰＫ３１にはキャリア基板８１が設けられている。そして、キャリア基板８１の裏面には、図５（ｂ）の突出電極１０２を配置するためのランド８４が設けられている。そして、ランド８４が設けられたキャリア基板１１の裏面には絶縁膜８２が形成され、絶縁膜８２には、ランド８４の表面を露出させる開口部８２ａが設けられている。
【００７４】
一方、キャリア基板８１の表面には、図５（ａ）の突出電極１０１ａ、１０１ｂをそれぞれ接合させるためのランド８５ａ、８５ｂがそれぞれ設けられるとともに、突出電極８７を配置するためのランド８５ｃが設けられている。そして、ランド８５ａ〜８５ｃが設けられたキャリア基板８１の表面には絶縁膜８３が形成され、絶縁膜８３には、ランド８５ａ〜８５ｃの表面を露出させる開口部８３ａ〜８３ｃがそれぞれ設けられている。なお、開口部８３ａ〜８３ｃの開口径は実質的に同一となるように設定することができる。
【００７５】
そして、キャリア基板８１上には半導体チップ８６がフリップチップ実装され、半導体チップ８６には、フリップチップ実装するための突出電極８７が設けられている。そして、半導体チップ８６に設けられた突出電極８７は、異方性導電フィルム８８を介してランド８５ｃ上にＡＣＦ接合されている。
一方、半導体パッケージＰＫ３２にはキャリア基板９１が設けられている。そして、キャリア基板９１の裏面には、突出電極９９ａ、９９ｂをそれぞれ配置するためのランド９４ａ、９４ｂがそれぞれ設けられている。そして、ランド９４ａ、９４ｂが設けられたキャリア基板９１の裏面には絶縁膜９２が形成され、絶縁膜９２には、ランド９４ａ、９４ｂの表面を露出させる開口部９２ａ、９２ｂがそれぞれ設けられている。なお、開口部９２ａ、９２ｂの開口径は実質的に同一となるように設定することができる。
【００７６】
一方、キャリア基板９１の表面には、ワイヤボンド接続するためのランド９５が設けられている。そして、ランド９５が設けられたキャリア基板９１の表面には絶縁膜９３が形成され、絶縁膜９３には、ランド９５の表面を露出させる開口部９３ａが設けられている。
そして、キャリア基板９１上には、接着層９７ａを介し半導体チップ９６ａがフェースアップ実装され、半導体チップ９６ａは、導電性ワイヤ９８ａを介してランド９５にワイヤボンド接続されている。さらに、半導体チップ９６ａ上には、導電性ワイヤ９８ａを避けるようにして、半導体チップ９６ｂがフェースアップ実装され、半導体チップ９６ｂは、接着層９７ｂを介して半導体チップ９６ａ上に固定されるとともに、導電性ワイヤ９８ｂを介してランド９５にワイヤボンド接続されている。
【００７７】
また、キャリア基板９１の裏面に設けられたランド９４ａ、９４ｂ上には、キャリア基板９１が半導体チップ８６上に保持されるようにして、キャリア基板９１をキャリア基板８１上に実装するための突出電極９９ａ、９９ｂがそれぞれ設けられている。
また、半導体チップ９６ａ、９６ｂの実装面側のキャリア基板９１の一面全体に封止樹脂１００が設けられ、この封止樹脂１００により半導体チップ９６ａ、９６ｂが封止されている。
【００７８】
一方、印刷マスク１１１には、導電性ペースト８９を充填するための開口部１１３ａ、１１３ｂが設けられるとともに、印刷マスク１１１の転写面側には、半導体チップ８６を挿入可能な開口部１１２が設けられている。ここで、印刷マスク１１１のマスク厚は、開口部１１３ａ、１１３ｂの位置に応じて異なるように設定され、例えば、印刷マスク１１１の中央部から外周部に向かって徐々に厚くなるように設定することができる。
【００７９】
例えば、印刷マスク１１１のマスク厚を変化させる場合、印刷マスク１１１の上面の断面形状を平坦に保ったまま、印刷マスク１１１の転写面側の断面形状をアーチ状にすることができる。
そして、半導体パッケージＰＫ３１が下側に反り、半導体パッケージＰＫ３２が上側に反っているものとする。そして、半導体パッケージＰＫ３１上に半導体パッケージＰＫ３２を積層する場合、印刷マスク１１１の上面に導電性ペースト８９を供給する。そして、印刷マスク１１１の開口部１１３ａ、１１３ｂに導電性ペースト８９がそれぞれ充填されると、キャリア基板８１を印刷マスク１１１に押し付ける。そして、導電性ペースト８９が供給された印刷マスク１１１上でスキージ１１４を移動させることにより、開口部１１３ａ、１１３ｂに導電性ペースト８９をそれぞれ充填する。ここで、印刷マスク１１１の中央部から外周部に向かってマスク厚を徐々に厚くすることにより、中央部に配置された開口部１１３ｂに比べて、端部に配置された開口部１１３ａの充填量を多くすることができる。
【００８０】
そして、図４（ｂ）に示すように、印刷マスク１１１の開口部１１３ａ、１１３ｂに充填された導電性ペースト８９を、キャリア基板８１のランド８５ａ、８５ｂ上に転写することにより、キャリア基板８１のランド８５ａ、８５ｂ上に導電性ペースト８９ａ、８９ｂをそれぞれ印刷する。ここで、開口部１１３ｂに充填された導電性ペースト８９の充填量に比べて、開口部１１３ａに充填された導電性ペースト８９の充填量の方が多い。このため、キャリア基板８１のランド８５ｂ上の導電性ペースト８９ｂの厚みに比べ、ランド８５ａ上に導電性ペースト８９ａの厚みを厚くすることができる。
【００８１】
次に、図４（ｃ）に示すように、導電性ペースト８９ａ、８９ｂが印刷された半導体パッケージＰＫ３１上に、突出電極９９ａ、９９ｂが形成された半導体パッケージＰＫ３２をマウントする。
次に、図５（ａ）に示すように、リフロー処理を行うことにより、導電性ペースト８９ａ、８９ｂおよび突出電極９９ａ、９９ｂを溶融させる。そして、導電性ペースト８９ａ、８９ｂおよび突出電極９９ａ、９９ｂからなる突出電極１０１ａ、１０１ｂをランド８５ａ、８５ｂおよびランド９４ａ、９４ｂ上にそれぞれ接合させる。
【００８２】
これにより、キャリア基板８１のランド８５ａ、８５ｂ上に導電性ペースト８９ａ、８９ｂを一括形成することを可能としつつ、キャリア基板８１とキャリア基板９１との間の間隔に対応して、突出電極１０１ａ、１０１ｂの体積を変化させることが可能となる。このため、キャリア基板８１、９１に反りがある場合においても、突出電極１０１ａ、１０１ｂの括れを抑制することが可能となり、製造効率の劣化を抑制しつつ、キャリア基板８１、９１間の接続信頼性を向上させることが可能となる。
【００８３】
次に、図５（ｂ）に示すように、キャリア基板８１をマザー基板上に実装するための突出電極８９を、キャリア基板８１の裏面に設けられたランド８４上に形成する。
図６は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。なお、この第４実施形態は、導電性ペースト８９の塗布量を調整することにより、キャリア基板８１に塗布される導電性ペースト８９ａ、８９ｂの厚みを調整するようにしたものである。
【００８４】
図６において、キャリア基板８１のランド８５ａ、８５ｂ上に導電性ペースト８９ａ、８９ｂを形成する場合、ディスペンサ１２１を用いる。そして、導電性ペースト８９の供給量をランド８５ａ、８５ｂごとに調整しながら、キャリア基板８１のランド８５ａ、８５ｂ上に導電性ペースト８９ａ、８９ｂを形成する。これにより、キャリア基板８１とキャリア基板９１との間の間隔に対応して、突出電極１０１ａ、１０１ｂの体積を変化させることが可能となり、キャリア基板８１、９１に反りがある場合においても、突出電極１０１ａ、１０１ｂの括れを抑制することが可能となる。
【００８５】
図７は、本発明の第５実施形態に係る半導体装置の構成を示す断面図である。なお、この第５実施形態は、Ｗ−ＣＳＰ（ウエハレベル−チップサイズパッケージ）の突出電極２２７ａ、２２７ｂに対応して設けられた開口部２２６ａ、２２６ｂの開口径を変化させるようにしたものである。
図７において、半導体パッケージＰＫ４１にはキャリア基板２１１が設けられている。そして、キャリア基板２１１の裏面には、突出電極２１９を配置するためのランド２１４が設けられている。そして、ランド２１４が設けられたキャリア基板２１１の裏面にはソルダレジストなどの絶縁膜２１２が形成され、絶縁膜２１２には、ランド２１４の表面を露出させる開口部２１２ａが設けられている。
【００８６】
一方、キャリア基板２１１の表面には、突出電極２２９ａ、２２９ｂをそれぞれ配置するためのランド２１５ａ、２１５ｂがそれぞれ設けられるとともに、突出電極２１７を配置するためのランド２１５ｃが設けられている。そして、ランド２１５ａ〜２１５ｃが設けられたキャリア基板２１１の表面にはソルダレジストなどの絶縁膜２１３が形成され、絶縁膜２１３には、ランド２１５ａ〜２１５ｃの表面を露出させる開口部２１３ａ〜２１３ｃがそれぞれ設けられている。
【００８７】
ここで、突出電極２２９ａ、２２９ｂに対応してそれぞれ設けられた開口部２１３ａ、２１３ｂの開口径は、例えば、キャリア基板２１１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
そして、キャリア基板２１１上には半導体チップ２１６がフリップチップ実装され、半導体チップ２１６には、フリップチップ実装するための突出電極２１７が設けられている。そして、半導体チップ２１６に設けられた突出電極２１７は、異方性導電フィルム２１８を介してランド２１５ｃ上にＡＣＦ接合されている。また、キャリア基板２１１の裏面に設けられたランド２１４上には、キャリア基板２１１をマザー基板上に実装するための突出電極２１９が設けられている。
【００８８】
一方、半導体パッケージＰＫ４２には半導体チップ２２１が設けられ、半導体チップ２２１には、電極パッド２２２が設けられるとともに、電極パッド２２２が露出するようにして、絶縁膜２２３が設けられている。そして、半導体チップ２２１上には、電極パッド２２２が露出するようにして応力緩和層２２４が形成され、電極パッド２２２上には、応力緩和層２２４上に延伸された再配置配線２２５が形成されるとともに、応力緩和層２２４上には、突出電極２２７ａ、２２７ｂをそれぞれ配置するためのランド２２５ａ、２２５ｂが設けられている。
。そして、再配置配線２２５およびランド２２５ａ、２２５ｂ上にはソルダレジスト膜２２６が形成され、ソルダレジスト膜２２６には、応力緩和層２２４上においてランド２２５ａ、２２５ｂをそれぞれ露出させる開口部２２６ａ、２２６ｂが形成されている。
【００８９】
ここで、突出電極２２７ａ、２２７ｂに対応して設けられた開口部２２６ａ、２２６ｂの開口径は、例えば、半導体チップ２２１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
そして、開口部２２６ａ、２２６ｂを介して露出されたランド２２５ａ、２２５ｂ上には、半導体チップ２２１が半導体チップ２１６上に保持されるようにして、半導体チップ２２１をフェースダウン実装するための突出電極２２７ａ、２２７ｂがそれぞれ設けられている。なお、突出電極２２７ａ、２２７ｂは、半導体チップ２１６の搭載領域を避けるようにして配置することができ、例えば、半導体チップ２２１の周囲に突出電極２２７ａ、２２７ｂを配置することができる。
【００９０】
ここで、キャリア基板２１１や半導体チップ２１６などの線膨張係数の違いにより、例えば、半導体パッケージＰＫ４１が下側に反り、半導体チップ２２１や応力緩和層２２４などの線膨張係数の違いにより、半導体パッケージＰＫ４２も下側に反っていて、半導体パッケージＰＫ４１が半導体パッケージＰＫ４２よりも大きく反っているものとする。
【００９１】
そして、例えば、半導体パッケージＰＫ４１が下側に反り、半導体パッケージＰＫ４２も下側に反り、半導体パッケージＰＫ４１が半導体パッケージＰＫ４２よりも大きく反った状態で、キャリア基板２１１上に設けられたランド２１５ａ、２１５ｂに突出電極２２７ａ、２２７ｂをそれぞれ接合させることにより、半導体チップ２２１をキャリア基板２２１上に実装することができる。なお、上述した例では、半導体パッケージＰＫ４１が半導体パッケージＰＫ４２よりも大きく反っているものとしたが、半導体パッケージＰＫ４２が半導体パッケージＰＫ４１よりも大きく反っていても良い。
【００９２】
これにより、半導体チップ２１６がフリップチップ実装されたキャリア基板２１１上にＷ−ＣＳＰを積層することができ、半導体チップ２１６、２２１の種類またはサイズが異なる場合においても、半導体チップ２１６、２２１間にキャリア基板を介在させることなく、半導体チップ２１６上に半導体チップ２２１を３次元実装することが可能となるとともに、キャリア基板２１１および半導体チップ２２１の両側から、突出電極２２７ａ、２２７ｂの広がりを制御することが可能となる。
【００９３】
このため、半導体パッケージＰＫ４１、Ｋ４２に反りがある場合においても、半導体チップ２１６、２２１積層時の高さの増大を抑制しつつ、突出電極２２７ａ、２２７ｂの括れを抑制することが可能となり、３次元実装時の接続信頼性の劣化を抑制しつつ、半導体チップ２１６、２２１実装時の省スペース化を図ることが可能となる。
【００９４】
なお、上述した実施形態では、半導体チップ２２１の中央部から外周部に向かって開口部２２６ａ、２２６ｂの開口径が徐々に小さくなる場合について説明したが、半導体パッケージＰＫ４２が下側に反る場合には、半導体チップ２２１の中央部から外周部に向かって開口部２２６ａ、２２６ｂの開口径が徐々に大きくなるように設定してもよい。
【００９５】
また、上述した半導体装置および電子デバイスは、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、上述した実施形態では、半導体チップまたは半導体パッケージを実装する方法を例にとって説明したが、本発明は、必ずしも半導体チップまたは半導体パッケージを実装する方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などを実装するようにしてもよい。
【図面の簡単な説明】
【図１】 第１実施形態に係る半導体装置の構成を示す断面図。
【図２】 図１の半導体装置の製造方法を示す断面図。
【図３】 第２実施形態に係る半導体装置の構成を示す断面図。
【図４】 第３実施形態に係る半導体装置の製造方法を示す断面図。
【図５】 第３実施形態に係る半導体装置の製造方法を示す断面図。
【図６】 第４実施形態に係る半導体装置の製造方法を示す断面図。
【図７】 第５実施形態に係る半導体装置の構成を示す断面図。
【符号の説明】
１１、２１、３１、４１、５１、８１、９１、２１１ キャリア基板、１２、１３、２２、２３、４２、４３、５２、５３、８２、８３、９２、９３、２１２、２２３ 絶縁膜、１２ａ、１３ａ〜１３ｃ、２２ａ、２２ｂ、４２ａ、４３ａ〜４３ｃ、５２ａ、５２ｂ、８２ａ、８３ａ、８３ｂ、９２ａ、９２ｂ、１１２、１１３ａ、１１３ｂ、２１４、２１５ａ、２１５ｂ、２２６ａ、２２６ｂ 開口部、４４ａ、４４ｂ、４４ｃ、４５ａ、４５ｂ、４５ｃ、５４ａ、５４ｂ、５５、７２、８４、８５ａ、８５ｂ、８５ｃ、９４ａ、９４ｂ、９５、２１４、２１５ａ、２１５ｂ、２２５ａ、２２５ｂ ランド、１６、２６ａ、２６ｂ、４６、５６ａ、５６ｂ、８６、９６ａ、９６ｂ、２１６、２２１ 半導体チップ、１７、１９、２９ａ、２９ｂ、４７、４９ａ、４９ｂ、４９ｃ、５９ａ、５９ｂ、８７、９９ａ、９９ｂ、１０１ａ、１０１ｂ、１０２、２１７、２１９、２２７ａ、２２７ｂ 突出電極、１８、４８、８８、２１８ 異方性導電フィルム、２７ａ、２７ｂ、５７ａ、５７ｂ、９７ａ、９７ｂ 接着層、２８ａ、２８ｂ、５８ａ、５８ｂ、９８ａ、９８ｂ 導電性ワイヤ、３０、６０、１００ 封止樹脂、７１ マザー基板、８９、８９ａ、８９ｂ 導電性ペースト、１１１ 印刷マスク １１４ スキージ、１２１ ディスペンサ、２２２ 電極パッド、２２４応力緩和層、２２５ 再配置配線、２２６ ソルダレジスト層、ＰＫ１１、ＰＫ１２、ＰＫ２１、ＰＫ２２、ＰＫ３１、ＰＫ３２、ＰＫ４１、ＰＫ４２ 半導体パッケージ
【発明の属する技術分野】
本発明は半導体装置、半導体パッケージ、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法に関し、特に、半導体パッケージなどの積層構造に適用して好適なものである。
【０００２】
【従来の技術】
従来の半導体装置では、半導体チップの３次元実装を実現するため、例えば、特許文献１に開示されているように、金属ボールを介し、半導体チップが実装されたパッケージを積層する方法がある。
【０００３】
【特許文献１】
特開平１１−３０７７１７号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、半導体チップをパッケージに実装すると、半導体チップとパッケージとの間の線膨張係数などの違いから、パッケージに反りが発生する。このため、金属ボールを介してパッケージを積層する方法では、パッケージに反りが発生すると、パッケージ同士の間隔にバラツキが発生し、金属ボールの接合強度が劣化して、３次元実装時の接続信頼性が劣化するという問題があった。
【０００５】
そこで、本発明の目的は、パッケージの反りを考慮しつつ、３次元実装時の接続信頼を向上させることが可能な半導体装置、半導体パッケージ、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、本発明の一態様に係る半導体装置によれば、第１半導体パッケージ上に突出電極を介して第２半導体パッケージを積層した半導体装置において、前記第１半導体パッケージには、前記突出電極が接合される複数の第１接合面が形成され、前記第２半導体パッケージには、前記第１接合面にそれぞれ対向配置され、前記突出電極が接合される複数の第２接合面が形成されており、前記第１接合面の前記突出電極との接合面積が、前記第１半導体パッケージの中央部から外周部に向かって小さくなっており、前記第２接合面の前記突出電極との接合面積が、前記第２半導体パッケージの中央部から外周部に向かって小さくなっていることを特徴とする。
【０００７】
これにより、第１接合面および第２接合面の両面で突出電極の広がりを制御することが可能となり、第１接合面と第２接合面との間に接合された突出電極の太さを調整することが可能となる。このため、第１半導体パッケージと第２半導体パッケージとの間の間隔にバラツキがある場合においても、突出電極の括れを抑制することができ、第１半導体パッケージと第２半導体パッケージとの間の接続信頼性を向上させることが可能となる。
【０００８】
また、本発明の一態様に係る半導体装置によれば、前記接合面積は、前記突出電極が接合されるランド上の絶縁膜の開口面積であることを特徴とする。
これにより、ランド上に形成された絶縁膜の開口パターンを変更することで、突出電極の接合面積を変化させることが可能となり、製造工程を複雑化させることなく、第１接合面と第２接合面との間に接合された突出電極の太さを調整することが可能となる。
【０００９】
また、本発明の一態様に係る半導体装置によれば、前記接合面積は、前記半導体パッケージの中央部から外周部に向かって徐々に変化していることを特徴とする。
これにより、第１半導体パッケージおよび第２半導体パッケージの一方または双方に反りが発生した場合においても、突出電極の括れを抑制しつつ、第１接合面と第２接合面との間に突出電極を接合させることが可能となる。
【００１０】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体パッケージと前記第２半導体パッケージとの間の間隔が広くなるに従って、前記第１接合面の接合面積および前記第２接合面の接合面積が徐々に小さくなっていることを特徴とする。
これにより、第１半導体パッケージと第２半導体パッケージとの間の間隔が広い領域では、第１接合面および第２接合面の両面で突出電極の広がりを抑制することが可能となり、第１半導体パッケージと第２半導体パッケージとの間で突出電極を太らせることが可能となる。このため、第１半導体パッケージおよび第２半導体パッケージの一方または双方に反りが発生した場合においても、第１半導体パッケージと第２半導体パッケージとの間における突出電極の括れを抑制して、第１半導体パッケージと第２半導体パッケージとの間の接続信頼性を向上させることが可能となる。
【００１１】
また、本発明の一態様に係る半導体装置によれば、前記複数の接合面にそれぞれ接合される突出電極の体積は実質的に同一であることを特徴とする。
これにより、第１半導体パッケージおよび第２半導体パッケージの一方または双方に反りが発生した場合においても、突出電極の大きさを変更することなく、突出電極の括れを抑制することが可能となり、生産効率を劣化させることなく、第１半導体パッケージと第２半導体パッケージとの間の接続信頼性を向上させることが可能となる。
【００１６】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体パッケージは、第１キャリア基板と、前記第１キャリア基板上にフリップチップ実装された第１半導体チップとを備え、前記第２半導体パッケージは、前記突出電極を介し、前記第１半導体チップ上に保持されるように前記第１キャリア基板上に実装された第２キャリア基板と、前記第２キャリア基板上に搭載された第２半導体チップと、前記第２半導体チップを封止する封止材とを備えることを特徴とする。
【００１７】
これにより、第１半導体パッケージおよび第２半導体パッケージの種類が異なる場合においても、高さの増大を抑制しつつ、第１半導体パッケージ上に第２半導体パッケージを積層させることが可能となるとともに、第１半導体パッケージと第２半導体パッケージとの間の間隔にバラツキがある場合においても、突出電極の括れを抑制することが可能となり、省スペース化を可能としつつ、第１半導体パッケージと第２半導体パッケージとの間の接続信頼性を向上させることができる。
【００１８】
また、本発明の一態様に係る半導体装置によれば、前記第１半導体パッケージは、前記第１キャリア基板上に前記第１半導体チップがフリップチップ実装されたボールグリッドアレイ、前記第２半導体パッケージは、前記第２キャリア基板上に搭載された第２半導体チップがモールド封止されたボールグリッドアレイまたはチップサイズパッケージであることを特徴とする。
【００１９】
これにより、汎用パッケージを用いた場合においても、突出電極の括れを抑制しつつ、異種パッケージを積層することが可能となり、生産効率を劣化させることなく、異種パッケージ間の接続信頼性を向上させることが可能となる。
また、本発明の一態様に係る電子デバイスによれば、第１キャリア基板上に突出電極を介して第２キャリア基板を積層した半導体装置において、前記第１キャリア基板上に第１電子部品がフリップチップ実装され、前記第２キャリア基板上に封止材で封止された第２電子部品が搭載され、前記第１キャリア基板には、前記突出電極が接合される複数の第１接合面が形成され、前記第２キャリア基板には、前記第１接合面にそれぞれ対向配置され、前記突出電極が接合される複数の第２接合面が形成されており、前記第１接合面の前記突出電極との接合面積が、前記第１キャリア基板の中央部から外周部に向かって小さくなっており、前記第２接合面の前記突出電極との接合面積が、前記第２キャリア基板の中央部から外周部に向かって小さくなっていることを特徴とする。
【００２０】
これにより、第１キャリア基板上に第２キャリア基板を積層させることを可能としつつ、第１キャリア基板および第２キャリア基板の両側から、突出電極の広がりを制御することが可能となる。
このため、接合面積の変動量を抑制しつつ、第１接合面と第２接合面との間に接合された突出電極の太さを調整することが可能となり、第１キャリア基板上に第２キャリア基板との間の間隔に大きなバラツキがある場合においても、必要な接合面積を確保することを可能としつつ、突出電極の括れを抑制することが可能となる。
【００２４】
また、本発明の一態様に係る電子機器によれば、第１半導体パッケージ上に突出電極を介して第２半導体パッケージを積層し、前記第２半導体パッケージがマザー基板に実装された電子機器において、前記第１半導体パッケージには、前記突出電極が接合される複数の第１接合面が形成され、前記第２半導体パッケージには、前記第１接合面にそれぞれ対向配置され、前記突出電極が接合される複数の第２接合面が形成されており、
前記第１接合面の前記突出電極との接合面積が、前記第１半導体パッケージの中央部から外周部に向かって小さくなっており、前記第２接合面の前記突出電極との接合面積が、前記第２半導体パッケージの中央部から外周部に向かって小さくなっていることを特徴とする。
【００２５】
これにより、突出電極の接合面積を変化させることで、第１接合面と第２接合面との間に接合された突出電極の太さを調整することが可能となり、第１半導体パッケージと第２半導体パッケージとの間の間隔にバラツキがある場合においても、突出電極の括れを抑制することが可能となる。
【００２６】
これにより、突出電極の体積を変化させることで、第１半導体パッケージと第２半導体パッケージとの間の突出電極の太さを調整することが可能となり、第１半導体パッケージと第２半導体パッケージとの間の間隔にバラツキがある場合においても、突出電極の括れを抑制することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第１半導体パッケージに設けられた第１ランド上の絶縁膜に開口面積の異なる第１開口部を形成する工程と、第２半導体パッケージに設けられた第２ランド上の絶縁膜に開口面積の異なる第２開口部を形成する工程と、前記第２開口部が形成された第２ランド上に突出電極を形成する工程と、前記第２ランド上に形成された突出電極を前記第１ランド上に接合することにより、前記第１半導体パッケージ上に前記第２半導体パッケージを積層する工程とを備え、前記第１半導体パッケージおよび第２半導体パッケージの接合面積が中央部から外周部に向かって小さくなっていることを特徴とする。
【００２７】
これにより、突出電極の接合面積を変化させることが可能となり、ランド上における突出電極の広がりを制御することが可能となる。このため、第１半導体パッケージおよび第２半導体パッケージの一方または双方に反りが発生した場合においても、突出電極の括れを抑制しつつ、第１半導体パッケージ上に第２半導体パッケージを積層することが可能となる。
【００３２】
また、本発明の一態様に係る電子デバイスの製造方法によれば、第１キャリア基板に設けられた第１ランド上の絶縁膜に開口面積の異なる第１開口部を形成する工程と、前記第１キャリア基板上に第１電子部品を実装する工程と、第２キャリア基板に設けられた第２ランド上の絶縁膜に開口面積の異なる第２開口部を形成する工程と、前記第２キャリア基板上に第２電子部品を実装する工程と、前記第２開口部が形成された第２ランド上に突出電極を形成する工程と、前記第２ランド上に形成された突出電極を前記第１ランド上に接合することにより、前記第１キャリア基板上に前記第２キャリア基板を積層する工程とを備え、前記第１開口部および前記第１開口部の開口面積が中央部から外周部に向かって小さくなっていることを特徴とする。
【００３３】
これにより、突出電極の接合面積を変化させることが可能となり、第１キャリア基板および第２キャリア基板の一方または双方に反りが発生した場合においても、突出電極の括れを抑制しつつ、第１キャリア基板上に第２キャリア基板を積層することが可能となる。
【００３７】
【発明の実施の形態】
以下、本発明の実施形態に係る半導体装置、電子デバイスおよびそれら製造方法について図面を参照しながら説明する。
図１は、本発明の第１実施形態に係る半導体装置の構成を示す断面図である。なお、この第１実施形態は、突出電極２９ａ、２９ｂが接合される半導体パッケージＰＫ１１、ＰＫ１２の双方の開口部１３ａ、１３ｂおよび開口部２２ａ、２２ｂの開口径を変化させるようにしたものである。
【００３８】
図１において、半導体パッケージＰＫ１１にはキャリア基板１１が設けられている。そして、キャリア基板１１の裏面には、突出電極１９を配置するためのランド１４が設けられている。そして、ランド１４が設けられたキャリア基板１１の裏面にはソルダレジストなどの絶縁膜１２が形成され、絶縁膜１２には、ランド１４の表面を露出させる開口部１２ａが設けられている。
【００３９】
一方、キャリア基板１１の表面には、突出電極２９ａ、２９ｂをそれぞれ配置するためのランド１５ａ、１５ｂがそれぞれ設けられるとともに、突出電極１７を配置するためのランド１５ｃが設けられている。そして、ランド１５ａ〜１５ｃが設けられたキャリア基板１１の表面にはソルダレジストなどの絶縁膜１３が形成され、絶縁膜１３には、ランド１５ａ〜１５ｃの表面を露出させる開口部１３ａ〜１３ｃがそれぞれ設けられている。
【００４０】
ここで、突出電極２９ａ、２９ｂに対応してそれぞれ設けられた開口部１３ａ、１３ｂの開口径は、例えば、キャリア基板１１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
そして、キャリア基板１１上には半導体チップ１６がフリップチップ実装され、半導体チップ１６には、フリップチップ実装するための突出電極１７が設けられている。そして、半導体チップ１６に設けられた突出電極１７は、異方性導電フィルム１８を介してランド１５ｃ上にＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合されている。また、キャリア基板１１の裏面に設けられたランド１４上には、キャリア基板１１をマザー基板上に実装するための突出電極１９が設けられている。
【００４１】
一方、半導体パッケージＰＫ１２にはキャリア基板２１が設けられている。そして、キャリア基板２１の裏面には、突出電極２９ａ、２９ｂをそれぞれ配置するためのランド２４ａ、２４ｂが設けられている。そして、ランド２４ａ、２４ｂが設けられたキャリア基板２１の裏面にはソルダレジストなどの絶縁膜２２が形成され、絶縁膜２２には、ランド２４ａ、２４ｂの表面を露出させる開口部２２ａ、２２ｂがそれぞれ設けられている。
【００４２】
ここで、突出電極２９ａ、２９ｂにそれぞれ対応して設けられた開口部２２ａ、２２ｂの開口径は、例えば、キャリア基板２１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
一方、キャリア基板１１の表面には、ワイヤボンド接続するためのランド２５が設けられている。そして、ランド２５が設けられたキャリア基板２１の表面にはソルダレジストなどの絶縁膜２３が形成され、絶縁膜２３には、ランド２５の表面を露出させる開口部２３ａが設けられている。
【００４３】
そして、キャリア基板２１上には、接着層２７ａを介し半導体チップ２６ａがフェースアップ実装され、半導体チップ２６ａは、導電性ワイヤ２８ａを介してランド２５にワイヤボンド接続されている。さらに、半導体チップ２６ａ上には、導電性ワイヤ２８ａを避けるようにして、半導体チップ２６ｂがフェースアップ実装され、半導体チップ２６ｂは、接着層２７ｂを介して半導体チップ２６ａ上に固定されるとともに、導電性ワイヤ２８ｂを介してランド２５にワイヤボンド接続されている。なお、導電性ワイヤ２８ａ、２８ｂとしては、例えば、ＡｕワイヤやＡｌワイヤなどを用いることができる。
【００４４】
また、キャリア基板２１の裏面に設けられたランド２４ａ、２４ｂ上には、キャリア基板２１が半導体チップ１６上に保持されるようにして、キャリア基板２１をキャリア基板１１上に実装するための突出電極２９ａ、２９ｂがそれぞれ設けられている。ここで、突出電極２９ａ、２９ｂは、半導体チップ１６の搭載領域を避けるようにして配置され、例えば、キャリア基板２１の裏面の周囲に突出電極２９ａ、２９ｂを配置することができる。
【００４５】
また、半導体チップ２６ａ、２６ｂの実装面側のキャリア基板２１の一面全体に封止樹脂３０が設けられ、この封止樹脂３０により半導体チップ２６ａ、２６ｂが封止されている。なお、封止樹脂３０で半導体チップ２６ａ、２６ｂを封止する場合、例えば、エポキシ樹脂などの熱硬化性樹脂を用いたモールド成形などにより行うことができる。
【００４６】
ここで、キャリア基板１１や半導体チップ１６などの線膨張係数の違いにより、半導体パッケージＰＫ１１が下側に反り、キャリア基板２１や封止樹脂３０などの線膨張係数の違いにより、半導体パッケージＰＫ１２が上側に反っているものとする。
そして、例えば、半導体パッケージＰＫ１１が下側に反り、半導体パッケージＰＫ１２が上側に反った状態で、キャリア基板１１上に設けられたランド１５ａ、１５ｂに突出電極２９ａ、２９ｂをそれぞれ接合させることにより、キャリア基板２１をキャリア基板１１上に実装することができる。
【００４７】
ここで、突出電極２９ａ、２９ｂの下面に対応してそれぞれ設けられた開口部１３ａ、１３ｂの開口径および突出電極２９ａ、２９ｂの上面に対応してそれぞれ設けられた開口部２２ａ、２２ｂの開口径の双方を、キャリア基板１１、２１の中央部から外周部に向かってそれぞれ小さくなるように設定することにより、積層されたキャリア基板１１、２１の両側から、突出電極２９ａ、２９ｂの広がりを制御することが可能となる。
【００４８】
このため、突出電極２９ａ、２９ｂの接合面積の変動量を抑制しつつ、ランド１５ａ、１５ｂとランド２４ａ、２４ｂとの間にそれぞれ接合された突出電極２９ａ、２９ｂの太さを調整することが可能となり、キャリア基板１１、２１の反りが大きい場合においても、突出電極２９ａ、２９ｂの必要な接合面積を確保することを可能としつつ、突出電極２９ａ、２９ｂの括れを抑制することが可能となる。
【００４９】
さらに、開口部１３ａ、１３ｂの開口径および開口部２２ａ、２２ｂの開口径の双方を変化させることにより、キャリア基板１１、２１に反りがある場合においても、突出電極２９ａ、２９ｂの体積を変化させることなく、突出電極２９ａ、２９ｂの括れを抑制することが可能となる。このため、突出電極２９ａ、２９ｂをキャリア基板２１に形成する際の製造効率の劣化を抑制しつつ、キャリア基板１１、２１間の接続信頼性を向上させることが可能となる。
【００５０】
例えば、突出電極２９ａ、２９ｂを半田ボールで構成した場合のボール径がφ０．３ｍｍで等しいものとし、キャリア基板２１の反りが８０μｍだけあるとする。そして、キャリア基板１１の開口部１３ａ、１３ｂの開口径をφ０．３ｍｍで一定とし、キャリア基板２１の中央部の開口部２４ｂの開口径をφ０．２８ｍｍとすると、キャリア基板２１の中央部の取り付け高は０．２０５ｍｍとなる。この場合、キャリア基板２１の端部の取り付け高を０．２８５ｍｍとするには、キャリア基板２１の端部の開口部２４ａの開口径をφ０．０５ｍｍとする必要がある。このため、開口部２４ａの開口径が極端に小さくなり、突出電極２９ａとランド２４ａとの接合面積が小さくなり過ぎることから、突出電極２９ａとランド２４ａとの接合強度が不足する。
【００５１】
一方、キャリア基板１１の中央部の開口部１３ｂの開口径をφ０．３ｍｍに維持したまま、キャリア基板１１の端部の開口部１３ａの開口径をφ０．２８ｍｍと小さくすると、キャリア基板２１の端部の取り付け高を０．２８５ｍｍとするには、キャリア基板２１の端部の開口部２４ａの開口径をφ０．２５ｍｍとすればよい。このため、開口部２４ａの開口径が小さくなり過ぎることを防止しつつ、必要な取り付け高を確保することができる。
【００５２】
なお、キャリア基板１１、２１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板１１、２１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極１６、１９、２９ａ、２９ｂとしては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができ、特に、突出電極２９ａ、２９ｂとしては、半田ボールあるいは導電性ペーストなどを用いることが好ましい。また、キャリア基板２１をキャリア基板１１上に実装するために、突出電極２９ａ、２９ｂをキャリア基板２１側に設ける方法について説明したが、突出電極２９ａ、２９ｂをキャリア基板１１側に設けるようにしてもよい。
【００５３】
また、上述した実施形態では、ＡＣＦ接合により半導体チップ１６をキャリア基板１１上に実装する方法について説明したが、例えば、ＮＣＦ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）接合、ＡＣＰ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合、ＮＣＰ（Ｎｏｎｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）接合などのその他の圧接接合を用いるようにしてもよく、半田接合や合金接合などの金属接合を用いるようにしてもよい。また、半導体チップ２６ａ、２６ｂをキャリア基板２１上に実装する場合、ワイヤボンド接続を用いる方法について説明したが、キャリア基板２１上に半導体チップ２６ａ、２６ｂをフリップチップ実装するようにしてもよい。さらに、上述した実施形態では、キャリア基板１１上に半導体チップ１６を１個だけ実装する方法を例にとって説明したが、キャリア基板１１上に複数の半導体チップを実装するようにしてもよい。また、キャリア基板１１とキャリア基板２１との間の隙間には、必要に応じて樹脂を注入するようにしてもよい。さらに、上述した実施形態では、半導体チップ１６をキャリア基板１１にフェースダウン実装する例を示したが、フェースアップ実装されていても良い（図示せず）。この場合、半導体チップ１６は封止されていても良い。また、この場合、キャリア基板１１の半導体チップ１６が封止されている部分は下に凸に変形し、封止されていない部分は上に凸に変形する。
【００５４】
また、上述した実施形態では、下側のキャリア基板１１が下側に反り、上側のキャリア基板２１が上側に反った場合を例にとって説明したが、下側のキャリア基板１１に反りがなく、上側のキャリア基板２１が上側に反った場合、上側のキャリア基板２１に反りがなく、下側のキャリア基板１１が下側に反った場合、双方のキャリア基板１１、２１が下側に反り、下側のキャリア基板１１の方が反りが大きい場合、双方のキャリア基板１１、２１が上側に反り、上側のキャリア基板２１の方が反りが大きい場合についても同様に適用することができる。
【００５５】
さらに、下側のキャリア基板１１が上側に反り、上側のキャリア基板２１が下側に反った場合、下側のキャリア基板１１に反りがなく、上側のキャリア基板２１が下側に反った場合、上側のキャリア基板２１に反りがなく、下側のキャリア基板１１が上側に反った場合、双方のキャリア基板１１、２１が下側に反り、上側のキャリア基板１１の方が反りが大きい場合、双方のキャリア基板１１、２１が上側に反り、下側のキャリア基板２１の方が反りが大きい場合についても適用するようにしてもよい。なお、これらの場合、突出電極２９ａ、２９ｂの下面に対応してそれぞれ設けられた開口部１３ａ、１３ｂの開口径および突出電極２９ａ、２９ｂの上面に対応してそれぞれ設けられた開口部２２ａ、２２ｂの開口径の双方を、キャリア基板１１、２１の中央部から外周部に向かってそれぞれ大きくなるように設定することが好ましい。
【００５６】
図２は、図１の半導体装置の製造方法を示す断面図である。
図２（ａ）において、半導体パッケージＰＫ１１が下側に反り、半導体パッケージＰＫ１２が上側に反っているものとする。そして、半導体パッケージＰＫ１１上に半導体パッケージＰＫ１２を積層する場合、キャリア基板２２のランド２４ａ、２４ｂ上に突出電極２９ａ、２９ｂをそれぞれ形成する。ここで、突出電極２９ａ、２９ｂとして、例えば、半田ボールを用いた場合、ボール径を実質的に（すなわち、製造誤差の範囲内で）等しく設定することができる。
【００５７】
次に、図２（ｂ）に示すように、突出電極２９ａ、２９ｂが形成された半導体パッケージＰＫ１２を半導体パッケージＰＫ１１上にマウントし、リフロー処理を行うことにより、突出電極２９ａ、２９ｂをランド１５ａ、１５ｂおよびランド２４ａ、２４ｂ上にそれぞれ接合させる。
ここで、突出電極２９ａ、２９ｂの下面に対応してそれぞれ設けられた開口部１３ａ、１３ｂの開口径および突出電極２９ａ、２９ｂの上面に対応してそれぞれ設けられた開口部２２ａ、２２ｂの開口径の双方を、キャリア基板１１、２１の中央部から外周部に向かってそれぞれ小さくなるように設定することにより、突出電極２９ａ、２９ｂとして、ボール径の等しい半田ボールを用いた場合においても、突出電極２９ａ、２９ｂの括れを抑制しつつ、キャリア基板２１の取り付け高をキャリア基板１１、２１の反りに対応させることが可能となる。
【００５８】
次に、図２（ｃ）に示すように、キャリア基板１１の裏面に設けられたランド１４上に、キャリア基板１１をマザー基板上に実装するための突出電極１９を形成する。
図３は、本発明の第２実施形態に係る半導体装置の構成を示す断面図である。なお、この第２実施形態は、突出電極５９ａ、５９ｂが接合される半導体パッケージＰＫ２１、ＰＫ２２の双方の開口部４３ａ、４３ｂおよび開口部５２ａ、５２ｂの開口径をそれぞれ変化させるとともに、突出電極４９ａ〜４９ｃが接合される半導体パッケージＰＫ２１の開口部４２ａ〜４２ｃの開口径を変化させるようにしたものである。
【００５９】
図３において、半導体パッケージＰＫ２１にはキャリア基板４１が設けられている。そして、キャリア基板４１の裏面には、突出電極４９ａ〜４９ｃを配置するためのランド４４ａ〜４４ｃが設けられている。そして、ランド４４ａ〜４４ｃが設けられたキャリア基板４１の裏面にはソルダレジストなどの絶縁膜４２が形成され、絶縁膜４２には、ランド４４ａ〜４４ｃの表面をそれぞれ露出させる開口部４２ａ〜４２ｃが設けられている。
【００６０】
ここで、突出電極４９ａ〜４９ｃにそれぞれ対応して設けられた開口部４２ａ〜４２ｃの開口径は、例えば、キャリア基板４１の中央部から外周部に向かって徐々に大きくなるように設定することができる。
一方、キャリア基板４１の表面には、突出電極５９ａ、５９ｂをそれぞれ配置するためのランド４５ａ、４５ｂがそれぞれ設けられるとともに、突出電極４７を配置するためのランド４５ｃが設けられている。そして、ランド４５ａ、４５ｂ、４５ｃが設けられたキャリア基板４１の表面にはソルダレジストなどの絶縁膜４３が形成され、絶縁膜４３には、ランド４５ａ〜４５ｃの表面を露出させる開口部４３ａ〜４３ｃがそれぞれ設けられている。
【００６１】
ここで、突出電極５９ａ、５９ｂに対応してそれぞれ設けられた開口部４３ａ、４３ｂの開口径は、例えば、キャリア基板４１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
そして、キャリア基板４１上には半導体チップ４６がフリップチップ実装され、半導体チップ４６には、フリップチップ実装するための突出電極４７が設けられている。そして、半導体チップ４３に設けられた突出電極４７は、異方性導電フィルム４８を介してランド４５ｃ上にＡＣＦ接合されている。また、キャリア基板４１の裏面に設けられたランド４４ａ〜４４ｃ上には、キャリア基板４１をマザー基板７１上に実装するための突出電極４９ａ〜４９ｃが設けられている。
【００６２】
一方、半導体パッケージＰＫ２２にはキャリア基板５１が設けられている。そして、キャリア基板５１の裏面には、突出電極５９ａ、５９ｂをそれぞれ配置するためのランド５４ａ、５４ｂがそれぞれ設けられている。そして、ランド５４ａ、５４ｂが設けられたキャリア基板５１の裏面にはソルダレジストなどの絶縁膜５２が形成され、絶縁膜５２には、ランド５４ａ、５４ｂの表面を露出させる開口部５２ａ、５２ｂがそれぞれ設けられている。
【００６３】
ここで、突出電極５９ａ、５９ｂに対応して設けられた開口部５２ａ、５２ｂの開口径は、例えば、キャリア基板５１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
一方、キャリア基板５１の表面には、ワイヤボンド接続するためのランド５５が設けられている。そして、ランド５５が設けられたキャリア基板５１の表面にはソルダレジストなどの絶縁膜５３が形成され、絶縁膜５３には、ランド５５の表面を露出させる開口部５３ａが設けられている。
【００６４】
そして、キャリア基板５１上には、接着層５７ａを介し半導体チップ５６ａがフェースアップ実装され、半導体チップ５６ａは、導電性ワイヤ５８ａを介してランド５５にワイヤボンド接続されている。さらに、半導体チップ５６ａ上には、導電性ワイヤ５８ａを避けるようにして、半導体チップ５６ｂがフェースアップ実装され、半導体チップ５６ｂは、接着層５７ｂを介して半導体チップ５６ａ上に固定されるとともに、導電性ワイヤ５８ｂを介してランド５５にワイヤボンド接続されている。
【００６５】
また、キャリア基板５１の裏面に設けられたランド５４ａ、５４ｂ上には、キャリア基板５１が半導体チップ４６上に保持されるようにして、キャリア基板５１をキャリア基板４１上に実装するための突出電極５９ａ、５９ｂがそれぞれ設けられている。ここで、突出電極５９ａ、５９ｂは、半導体チップ４６の搭載領域を避けるようにして配置され、例えば、キャリア基板５１の裏面の周囲に突出電極５９ａ、５９ｂを配置することができる。
【００６６】
また、半導体チップ５６ａ、５６ｂの実装面側のキャリア基板５１の一面全体に封止樹脂６０が設けられ、この封止樹脂６０により半導体チップ５６ａ、５６ｂが封止されている。
ここで、キャリア基板４１や半導体チップ４６などの線膨張係数の違いにより、例えば、半導体パッケージＰＫ２１が下側に反り、キャリア基板５１や封止樹脂６０などの線膨張係数の違いにより、半導体パッケージＰＫ２２が上側に反っているのもとする。
【００６７】
そして、例えば、半導体パッケージＰＫ２１が下側に反り、半導体パッケージＰＫ２２が上側に反った状態で、キャリア基板４１上に設けられたランド４５ａ、４５ｂに突出電極５９ａ、５９ｂをそれぞれ接合させることにより、キャリア基板５１をキャリア基板４１上に実装することができる。
さらに、マザー基板７１上に設けられたランド７２に突出電極４９ａ〜４９ｃをそれぞれ接合させることにより、キャリア基板２１が積層されたキャリア基板１１をマザー基板７１上に実装することができる。
【００６８】
ここで、突出電極５９ａ、５９ｂの下面に対応してそれぞれ設けられた開口部４３ａ、４３ｂの開口径および突出電極５９ａ、５９ｂの上面に対応してそれぞれ設けられた開口部５２ａ、５２ｂの開口径の双方を、キャリア基板４１、５１の中央部から外周部に向かってそれぞれ小さくなるように設定することにより、積層されたキャリア基板４１、５１の両側から、突出電極５９ａ、５９ｂの広がりを制御することが可能となる。
【００６９】
このため、突出電極５９ａ、５９ｂの接合面積の変動量を抑制しつつ、ランド４５ａ、４５ｂとランド５４ａ、５４ｂとの間にそれぞれ接合された突出電極５９ａ、５９ｂの太さを調整することが可能となり、キャリア基板４１、５１の反りが大きい場合においても、突出電極５９ａ、５９ｂの必要な接合面積を確保することを可能としつつ、突出電極５９ａ、５９ｂの括れを抑制することが可能となる。
【００７０】
さらに、キャリア基板５１とマザー基板７１との間に挟まれるキャリア基板４１において、一方の面に設けられた開口部４３ａ、４３ｂの開口径だけでなく、他方の面に設けられた開口部４２ａ〜４２ｃの開口径も変化させることにより、キャリア基板４１に反りがある場合においても、キャリア基板５１に接合される突出電極５９ａ、５９ｂの括れだけでなく、マザー基板７１に接合される突出電極４９ａ〜４９ｃの括れも抑制することができる。このため、キャリア基板４１とキャリア基板５１との接続信頼性だけでなく、キャリア基板４１とマザー基板７１との接続信頼性も向上させることが可能となる。
【００７１】
なお、キャリア基板４１、５１およびとマザー基板７１としては、例えば、両面基板、多層配線基板、ビルドアップ基板、テープ基板またはフィルム基板などを用いることができ、キャリア基板４１、５１およびとマザー基板７１の材質としては、例えば、ポリイミド樹脂、ガラスエポキシ樹脂、ＢＴレジン、アラミドとエポキシのコンポジットまたはセラミックなどを用いることができる。また、突出電極４６、４９ａ〜４９ｃ、５９ａ、５９ｂとしては、例えば、Ａｕバンプ、半田材などで被覆されたＣｕバンプやＮｉバンプ、あるいは半田ボールなどを用いることができ、特に、突出電極４９ａ〜４９ｃ、５９ａ、５９ｂとしては、半田ボールあるいは導電性ペーストなどを用いることが好ましい
また、上述した実施形態では、下側のキャリア基板４１が下側に反り、上側のキャリア基板５１が上側に反った場合を例にとって説明したが、上側のキャリア基板５１に反りがなく、下側のキャリア基板４１が下側に反った場合、双方のキャリア基板４１、５１が下側に反り、下側のキャリア基板４１の方が反りが大きい場合についても同様に適用することができる。
【００７２】
さらに、下側のキャリア基板４１が上側に反った場合、上側のキャリア基板５１の反りにかかわりなく、突出電極４９ａ〜４９ｃにそれぞれ対応して設けられた開口部４２ａ〜４４ｃの開口径を、キャリア基板４１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
図４、図５は、本発明の第３実施形態に係る半導体装置の製造方法を示す断面図である。なお、この第３実施形態は、印刷マスク１１１のマスク厚を変化させることにより、キャリア基板８１に印刷される導電性ペースト８９ａ、８９ｂの厚みを調整するようにしたものである。
【００７３】
図４において、半導体パッケージＰＫ３１にはキャリア基板８１が設けられている。そして、キャリア基板８１の裏面には、図５（ｂ）の突出電極１０２を配置するためのランド８４が設けられている。そして、ランド８４が設けられたキャリア基板１１の裏面には絶縁膜８２が形成され、絶縁膜８２には、ランド８４の表面を露出させる開口部８２ａが設けられている。
【００７４】
一方、キャリア基板８１の表面には、図５（ａ）の突出電極１０１ａ、１０１ｂをそれぞれ接合させるためのランド８５ａ、８５ｂがそれぞれ設けられるとともに、突出電極８７を配置するためのランド８５ｃが設けられている。そして、ランド８５ａ〜８５ｃが設けられたキャリア基板８１の表面には絶縁膜８３が形成され、絶縁膜８３には、ランド８５ａ〜８５ｃの表面を露出させる開口部８３ａ〜８３ｃがそれぞれ設けられている。なお、開口部８３ａ〜８３ｃの開口径は実質的に同一となるように設定することができる。
【００７５】
そして、キャリア基板８１上には半導体チップ８６がフリップチップ実装され、半導体チップ８６には、フリップチップ実装するための突出電極８７が設けられている。そして、半導体チップ８６に設けられた突出電極８７は、異方性導電フィルム８８を介してランド８５ｃ上にＡＣＦ接合されている。
一方、半導体パッケージＰＫ３２にはキャリア基板９１が設けられている。そして、キャリア基板９１の裏面には、突出電極９９ａ、９９ｂをそれぞれ配置するためのランド９４ａ、９４ｂがそれぞれ設けられている。そして、ランド９４ａ、９４ｂが設けられたキャリア基板９１の裏面には絶縁膜９２が形成され、絶縁膜９２には、ランド９４ａ、９４ｂの表面を露出させる開口部９２ａ、９２ｂがそれぞれ設けられている。なお、開口部９２ａ、９２ｂの開口径は実質的に同一となるように設定することができる。
【００７６】
一方、キャリア基板９１の表面には、ワイヤボンド接続するためのランド９５が設けられている。そして、ランド９５が設けられたキャリア基板９１の表面には絶縁膜９３が形成され、絶縁膜９３には、ランド９５の表面を露出させる開口部９３ａが設けられている。
そして、キャリア基板９１上には、接着層９７ａを介し半導体チップ９６ａがフェースアップ実装され、半導体チップ９６ａは、導電性ワイヤ９８ａを介してランド９５にワイヤボンド接続されている。さらに、半導体チップ９６ａ上には、導電性ワイヤ９８ａを避けるようにして、半導体チップ９６ｂがフェースアップ実装され、半導体チップ９６ｂは、接着層９７ｂを介して半導体チップ９６ａ上に固定されるとともに、導電性ワイヤ９８ｂを介してランド９５にワイヤボンド接続されている。
【００７７】
また、キャリア基板９１の裏面に設けられたランド９４ａ、９４ｂ上には、キャリア基板９１が半導体チップ８６上に保持されるようにして、キャリア基板９１をキャリア基板８１上に実装するための突出電極９９ａ、９９ｂがそれぞれ設けられている。
また、半導体チップ９６ａ、９６ｂの実装面側のキャリア基板９１の一面全体に封止樹脂１００が設けられ、この封止樹脂１００により半導体チップ９６ａ、９６ｂが封止されている。
【００７８】
一方、印刷マスク１１１には、導電性ペースト８９を充填するための開口部１１３ａ、１１３ｂが設けられるとともに、印刷マスク１１１の転写面側には、半導体チップ８６を挿入可能な開口部１１２が設けられている。ここで、印刷マスク１１１のマスク厚は、開口部１１３ａ、１１３ｂの位置に応じて異なるように設定され、例えば、印刷マスク１１１の中央部から外周部に向かって徐々に厚くなるように設定することができる。
【００７９】
例えば、印刷マスク１１１のマスク厚を変化させる場合、印刷マスク１１１の上面の断面形状を平坦に保ったまま、印刷マスク１１１の転写面側の断面形状をアーチ状にすることができる。
そして、半導体パッケージＰＫ３１が下側に反り、半導体パッケージＰＫ３２が上側に反っているものとする。そして、半導体パッケージＰＫ３１上に半導体パッケージＰＫ３２を積層する場合、印刷マスク１１１の上面に導電性ペースト８９を供給する。そして、印刷マスク１１１の開口部１１３ａ、１１３ｂに導電性ペースト８９がそれぞれ充填されると、キャリア基板８１を印刷マスク１１１に押し付ける。そして、導電性ペースト８９が供給された印刷マスク１１１上でスキージ１１４を移動させることにより、開口部１１３ａ、１１３ｂに導電性ペースト８９をそれぞれ充填する。ここで、印刷マスク１１１の中央部から外周部に向かってマスク厚を徐々に厚くすることにより、中央部に配置された開口部１１３ｂに比べて、端部に配置された開口部１１３ａの充填量を多くすることができる。
【００８０】
そして、図４（ｂ）に示すように、印刷マスク１１１の開口部１１３ａ、１１３ｂに充填された導電性ペースト８９を、キャリア基板８１のランド８５ａ、８５ｂ上に転写することにより、キャリア基板８１のランド８５ａ、８５ｂ上に導電性ペースト８９ａ、８９ｂをそれぞれ印刷する。ここで、開口部１１３ｂに充填された導電性ペースト８９の充填量に比べて、開口部１１３ａに充填された導電性ペースト８９の充填量の方が多い。このため、キャリア基板８１のランド８５ｂ上の導電性ペースト８９ｂの厚みに比べ、ランド８５ａ上に導電性ペースト８９ａの厚みを厚くすることができる。
【００８１】
次に、図４（ｃ）に示すように、導電性ペースト８９ａ、８９ｂが印刷された半導体パッケージＰＫ３１上に、突出電極９９ａ、９９ｂが形成された半導体パッケージＰＫ３２をマウントする。
次に、図５（ａ）に示すように、リフロー処理を行うことにより、導電性ペースト８９ａ、８９ｂおよび突出電極９９ａ、９９ｂを溶融させる。そして、導電性ペースト８９ａ、８９ｂおよび突出電極９９ａ、９９ｂからなる突出電極１０１ａ、１０１ｂをランド８５ａ、８５ｂおよびランド９４ａ、９４ｂ上にそれぞれ接合させる。
【００８２】
これにより、キャリア基板８１のランド８５ａ、８５ｂ上に導電性ペースト８９ａ、８９ｂを一括形成することを可能としつつ、キャリア基板８１とキャリア基板９１との間の間隔に対応して、突出電極１０１ａ、１０１ｂの体積を変化させることが可能となる。このため、キャリア基板８１、９１に反りがある場合においても、突出電極１０１ａ、１０１ｂの括れを抑制することが可能となり、製造効率の劣化を抑制しつつ、キャリア基板８１、９１間の接続信頼性を向上させることが可能となる。
【００８３】
次に、図５（ｂ）に示すように、キャリア基板８１をマザー基板上に実装するための突出電極８９を、キャリア基板８１の裏面に設けられたランド８４上に形成する。
図６は、本発明の第４実施形態に係る半導体装置の製造方法を示す断面図である。なお、この第４実施形態は、導電性ペースト８９の塗布量を調整することにより、キャリア基板８１に塗布される導電性ペースト８９ａ、８９ｂの厚みを調整するようにしたものである。
【００８４】
図６において、キャリア基板８１のランド８５ａ、８５ｂ上に導電性ペースト８９ａ、８９ｂを形成する場合、ディスペンサ１２１を用いる。そして、導電性ペースト８９の供給量をランド８５ａ、８５ｂごとに調整しながら、キャリア基板８１のランド８５ａ、８５ｂ上に導電性ペースト８９ａ、８９ｂを形成する。これにより、キャリア基板８１とキャリア基板９１との間の間隔に対応して、突出電極１０１ａ、１０１ｂの体積を変化させることが可能となり、キャリア基板８１、９１に反りがある場合においても、突出電極１０１ａ、１０１ｂの括れを抑制することが可能となる。
【００８５】
図７は、本発明の第５実施形態に係る半導体装置の構成を示す断面図である。なお、この第５実施形態は、Ｗ−ＣＳＰ（ウエハレベル−チップサイズパッケージ）の突出電極２２７ａ、２２７ｂに対応して設けられた開口部２２６ａ、２２６ｂの開口径を変化させるようにしたものである。
図７において、半導体パッケージＰＫ４１にはキャリア基板２１１が設けられている。そして、キャリア基板２１１の裏面には、突出電極２１９を配置するためのランド２１４が設けられている。そして、ランド２１４が設けられたキャリア基板２１１の裏面にはソルダレジストなどの絶縁膜２１２が形成され、絶縁膜２１２には、ランド２１４の表面を露出させる開口部２１２ａが設けられている。
【００８６】
一方、キャリア基板２１１の表面には、突出電極２２９ａ、２２９ｂをそれぞれ配置するためのランド２１５ａ、２１５ｂがそれぞれ設けられるとともに、突出電極２１７を配置するためのランド２１５ｃが設けられている。そして、ランド２１５ａ〜２１５ｃが設けられたキャリア基板２１１の表面にはソルダレジストなどの絶縁膜２１３が形成され、絶縁膜２１３には、ランド２１５ａ〜２１５ｃの表面を露出させる開口部２１３ａ〜２１３ｃがそれぞれ設けられている。
【００８７】
ここで、突出電極２２９ａ、２２９ｂに対応してそれぞれ設けられた開口部２１３ａ、２１３ｂの開口径は、例えば、キャリア基板２１１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
そして、キャリア基板２１１上には半導体チップ２１６がフリップチップ実装され、半導体チップ２１６には、フリップチップ実装するための突出電極２１７が設けられている。そして、半導体チップ２１６に設けられた突出電極２１７は、異方性導電フィルム２１８を介してランド２１５ｃ上にＡＣＦ接合されている。また、キャリア基板２１１の裏面に設けられたランド２１４上には、キャリア基板２１１をマザー基板上に実装するための突出電極２１９が設けられている。
【００８８】
一方、半導体パッケージＰＫ４２には半導体チップ２２１が設けられ、半導体チップ２２１には、電極パッド２２２が設けられるとともに、電極パッド２２２が露出するようにして、絶縁膜２２３が設けられている。そして、半導体チップ２２１上には、電極パッド２２２が露出するようにして応力緩和層２２４が形成され、電極パッド２２２上には、応力緩和層２２４上に延伸された再配置配線２２５が形成されるとともに、応力緩和層２２４上には、突出電極２２７ａ、２２７ｂをそれぞれ配置するためのランド２２５ａ、２２５ｂが設けられている。
。そして、再配置配線２２５およびランド２２５ａ、２２５ｂ上にはソルダレジスト膜２２６が形成され、ソルダレジスト膜２２６には、応力緩和層２２４上においてランド２２５ａ、２２５ｂをそれぞれ露出させる開口部２２６ａ、２２６ｂが形成されている。
【００８９】
ここで、突出電極２２７ａ、２２７ｂに対応して設けられた開口部２２６ａ、２２６ｂの開口径は、例えば、半導体チップ２２１の中央部から外周部に向かって徐々に小さくなるように設定することができる。
そして、開口部２２６ａ、２２６ｂを介して露出されたランド２２５ａ、２２５ｂ上には、半導体チップ２２１が半導体チップ２１６上に保持されるようにして、半導体チップ２２１をフェースダウン実装するための突出電極２２７ａ、２２７ｂがそれぞれ設けられている。なお、突出電極２２７ａ、２２７ｂは、半導体チップ２１６の搭載領域を避けるようにして配置することができ、例えば、半導体チップ２２１の周囲に突出電極２２７ａ、２２７ｂを配置することができる。
【００９０】
ここで、キャリア基板２１１や半導体チップ２１６などの線膨張係数の違いにより、例えば、半導体パッケージＰＫ４１が下側に反り、半導体チップ２２１や応力緩和層２２４などの線膨張係数の違いにより、半導体パッケージＰＫ４２も下側に反っていて、半導体パッケージＰＫ４１が半導体パッケージＰＫ４２よりも大きく反っているものとする。
【００９１】
そして、例えば、半導体パッケージＰＫ４１が下側に反り、半導体パッケージＰＫ４２も下側に反り、半導体パッケージＰＫ４１が半導体パッケージＰＫ４２よりも大きく反った状態で、キャリア基板２１１上に設けられたランド２１５ａ、２１５ｂに突出電極２２７ａ、２２７ｂをそれぞれ接合させることにより、半導体チップ２２１をキャリア基板２２１上に実装することができる。なお、上述した例では、半導体パッケージＰＫ４１が半導体パッケージＰＫ４２よりも大きく反っているものとしたが、半導体パッケージＰＫ４２が半導体パッケージＰＫ４１よりも大きく反っていても良い。
【００９２】
これにより、半導体チップ２１６がフリップチップ実装されたキャリア基板２１１上にＷ−ＣＳＰを積層することができ、半導体チップ２１６、２２１の種類またはサイズが異なる場合においても、半導体チップ２１６、２２１間にキャリア基板を介在させることなく、半導体チップ２１６上に半導体チップ２２１を３次元実装することが可能となるとともに、キャリア基板２１１および半導体チップ２２１の両側から、突出電極２２７ａ、２２７ｂの広がりを制御することが可能となる。
【００９３】
このため、半導体パッケージＰＫ４１、Ｋ４２に反りがある場合においても、半導体チップ２１６、２２１積層時の高さの増大を抑制しつつ、突出電極２２７ａ、２２７ｂの括れを抑制することが可能となり、３次元実装時の接続信頼性の劣化を抑制しつつ、半導体チップ２１６、２２１実装時の省スペース化を図ることが可能となる。
【００９４】
なお、上述した実施形態では、半導体チップ２２１の中央部から外周部に向かって開口部２２６ａ、２２６ｂの開口径が徐々に小さくなる場合について説明したが、半導体パッケージＰＫ４２が下側に反る場合には、半導体チップ２２１の中央部から外周部に向かって開口部２２６ａ、２２６ｂの開口径が徐々に大きくなるように設定してもよい。
【００９５】
また、上述した半導体装置および電子デバイスは、例えば、液晶表示装置、携帯電話、携帯情報端末、ビデオカメラ、デジタルカメラ、ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）プレーヤなどの電子機器に適用することができ、電子機器の小型・軽量化を可能としつつ、電子機器の信頼性を向上させることができる。
また、上述した実施形態では、半導体チップまたは半導体パッケージを実装する方法を例にとって説明したが、本発明は、必ずしも半導体チップまたは半導体パッケージを実装する方法に限定されることなく、例えば、弾性表面波（ＳＡＷ）素子などのセラミック素子、光変調器や光スイッチなどの光学素子、磁気センサやバイオセンサなどの各種センサ類などを実装するようにしてもよい。
【図面の簡単な説明】
【図１】 第１実施形態に係る半導体装置の構成を示す断面図。
【図２】 図１の半導体装置の製造方法を示す断面図。
【図３】 第２実施形態に係る半導体装置の構成を示す断面図。
【図４】 第３実施形態に係る半導体装置の製造方法を示す断面図。
【図５】 第３実施形態に係る半導体装置の製造方法を示す断面図。
【図６】 第４実施形態に係る半導体装置の製造方法を示す断面図。
【図７】 第５実施形態に係る半導体装置の構成を示す断面図。
【符号の説明】
１１、２１、３１、４１、５１、８１、９１、２１１ キャリア基板、１２、１３、２２、２３、４２、４３、５２、５３、８２、８３、９２、９３、２１２、２２３ 絶縁膜、１２ａ、１３ａ〜１３ｃ、２２ａ、２２ｂ、４２ａ、４３ａ〜４３ｃ、５２ａ、５２ｂ、８２ａ、８３ａ、８３ｂ、９２ａ、９２ｂ、１１２、１１３ａ、１１３ｂ、２１４、２１５ａ、２１５ｂ、２２６ａ、２２６ｂ 開口部、４４ａ、４４ｂ、４４ｃ、４５ａ、４５ｂ、４５ｃ、５４ａ、５４ｂ、５５、７２、８４、８５ａ、８５ｂ、８５ｃ、９４ａ、９４ｂ、９５、２１４、２１５ａ、２１５ｂ、２２５ａ、２２５ｂ ランド、１６、２６ａ、２６ｂ、４６、５６ａ、５６ｂ、８６、９６ａ、９６ｂ、２１６、２２１ 半導体チップ、１７、１９、２９ａ、２９ｂ、４７、４９ａ、４９ｂ、４９ｃ、５９ａ、５９ｂ、８７、９９ａ、９９ｂ、１０１ａ、１０１ｂ、１０２、２１７、２１９、２２７ａ、２２７ｂ 突出電極、１８、４８、８８、２１８ 異方性導電フィルム、２７ａ、２７ｂ、５７ａ、５７ｂ、９７ａ、９７ｂ 接着層、２８ａ、２８ｂ、５８ａ、５８ｂ、９８ａ、９８ｂ 導電性ワイヤ、３０、６０、１００ 封止樹脂、７１ マザー基板、８９、８９ａ、８９ｂ 導電性ペースト、１１１ 印刷マスク １１４ スキージ、１２１ ディスペンサ、２２２ 電極パッド、２２４応力緩和層、２２５ 再配置配線、２２６ ソルダレジスト層、ＰＫ１１、ＰＫ１２、ＰＫ２１、ＰＫ２２、ＰＫ３１、ＰＫ３２、ＰＫ４１、ＰＫ４２ 半導体パッケージ
Claims (11)
- 第１半導体パッケージ上に突出電極を介して第２半導体パッケージを積層した半導体装置において、
前記第１半導体パッケージには、前記突出電極が接合される複数の第１接合面が形成され、前記第２半導体パッケージには、前記第１接合面にそれぞれ対向配置され、前記突出電極が接合される複数の第２接合面が形成されており、
前記第１接合面の前記突出電極との接合面積が、前記第１半導体パッケージの中央部から外周部に向かって小さくなっており、前記第２接合面の前記突出電極との接合面積が、前記第２半導体パッケージの中央部から外周部に向かって小さくなっていることを特徴とする半導体装置。 - 前記接合面積は、前記突出電極が接合されるランド上の絶縁膜の開口面積であることを特徴とする請求項１記載の半導体装置。
- 前記接合面積は、前記半導体パッケージの中央部から外周部に向かって徐々に変化していることを特徴とする請求項１または２記載の半導体装置。
- 前記第１半導体パッケージと前記第２半導体パッケージとの間の間隔が広くなるに従って、前記第１接合面の接合面積および前記第２接合面の接合面積が徐々に小さくなっていることを特徴とする請求項１〜３のいずれか１項記載の半導体装置。
- 前記複数の接合面にそれぞれ接合される突出電極の体積は実質的に同一であることを特徴とする請求項１〜４のいずれか１項記載の半導体装置。
- 前記第１半導体パッケージは、
第１キャリア基板と、
前記第１キャリア基板上にフリップチップ実装された第１半導体チップとを備え、
前記第２半導体パッケージは、
前記突出電極を介し、前記第１半導体チップ上に保持されるように前記第１キャリア基板上に実装された第２キャリア基板と、
前記第２キャリア基板上に搭載された第２半導体チップと、
前記第２半導体チップを封止する封止材とを備えることを特徴とする請求項１〜５のいずれか１項記載の半導体装置。 - 前記第１半導体パッケージは、前記第１キャリア基板上に前記第１半導体チップがフリップチップ実装されたボールグリッドアレイ、前記第２半導体パッケージは、前記第２キャリア基板上に搭載された第２半導体チップがモールド封止されたボールグリッドアレイまたはチップサイズパッケージであることを特徴とする請求項６記載の半導体装置。
- 第１キャリア基板上に突出電極を介して第２キャリア基板を積層した半導体装置において、
前記第１キャリア基板上に第１電子部品がフリップチップ実装され、
前記第２キャリア基板上に封止材で封止された第２電子部品が搭載され、
前記第１キャリア基板には、前記突出電極が接合される複数の第１接合面が形成され、前記第２キャリア基板には、前記第１接合面にそれぞれ対向配置され、前記突出電極が接合される複数の第２接合面が形成されており、
前記第１接合面の前記突出電極との接合面積が、前記第１キャリア基板の中央部から外周部に向かって小さくなっており、前記第２接合面の前記突出電極との接合面積が、前記第２キャリア基板の中央部から外周部に向かって小さくなっていることを特徴とする電子デバイス。 - 第１半導体パッケージ上に突出電極を介して第２半導体パッケージを積層し、前記第２半導体パッケージがマザー基板に実装された電子機器において、
前記第１半導体パッケージには、前記突出電極が接合される複数の第１接合面が形成され、前記第２半導体パッケージには、前記第１接合面にそれぞれ対向配置され、前記突出電極が接合される複数の第２接合面が形成されており、
前記第１接合面の前記突出電極との接合面積が、前記第１半導体パッケージの中央部か ら外周部に向かって小さくなっており、前記第２接合面の前記突出電極との接合面積が、前記第２半導体パッケージの中央部から外周部に向かって小さくなっていることを特徴とする電子機器。 - 第１半導体パッケージに設けられた第１ランド上の絶縁膜に開口面積の異なる第１開口部を形成する工程と、
第２半導体パッケージに設けられた第２ランド上の絶縁膜に開口面積の異なる第２開口部を形成する工程と、
前記第２開口部が形成された第２ランド上に突出電極を形成する工程と、
前記第２ランド上に形成された突出電極を前記第１ランド上に接合することにより、前記第１半導体パッケージ上に前記第２半導体パッケージを積層する工程とを備え、
前記第１半導体パッケージおよび第２半導体パッケージの接合面積が中央部から外周部に向かって小さくなっていることを特徴とする半導体装置の製造方法。 - 第１キャリア基板に設けられた第１ランド上の絶縁膜に開口面積の異なる第１開口部を形成する工程と、
前記第１キャリア基板上に第１電子部品を実装する工程と、
第２キャリア基板に設けられた第２ランド上の絶縁膜に開口面積の異なる第２開口部を形成する工程と、
前記第２キャリア基板上に第２電子部品を実装する工程と、
前記第２開口部が形成された第２ランド上に突出電極を形成する工程と、
前記第２ランド上に形成された突出電極を前記第１ランド上に接合することにより、前記第１キャリア基板上に前記第２キャリア基板を積層する工程とを備え、
前記第１開口部および前記第１開口部の開口面積が中央部から外周部に向かって小さくなっていることを特徴とする電子デバイスの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003081221A JP4096774B2 (ja) | 2003-03-24 | 2003-03-24 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
| CNA2008100854035A CN101241906A (zh) | 2003-03-24 | 2004-03-19 | 半导体装置及制法、半导体封装、电子设备及制法、电子仪器 |
| CNB2004100301876A CN100380660C (zh) | 2003-03-24 | 2004-03-19 | 半导体装置及制法、半导体封装、电子设备及制法、电子仪器 |
| US10/805,499 US7091619B2 (en) | 2003-03-24 | 2004-03-19 | Semiconductor device, semiconductor package, electronic device, electronic apparatus, and manufacturing methods of semiconductor device and electronic device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003081221A JP4096774B2 (ja) | 2003-03-24 | 2003-03-24 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004289002A JP2004289002A (ja) | 2004-10-14 |
| JP2004289002A5 JP2004289002A5 (ja) | 2005-06-02 |
| JP4096774B2 true JP4096774B2 (ja) | 2008-06-04 |
Family
ID=33294857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003081221A Expired - Fee Related JP4096774B2 (ja) | 2003-03-24 | 2003-03-24 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7091619B2 (ja) |
| JP (1) | JP4096774B2 (ja) |
| CN (2) | CN101241906A (ja) |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3891123B2 (ja) * | 2003-02-06 | 2007-03-14 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法 |
| JP4110992B2 (ja) * | 2003-02-07 | 2008-07-02 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| JP2004259886A (ja) * | 2003-02-25 | 2004-09-16 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| JP4069771B2 (ja) * | 2003-03-17 | 2008-04-02 | セイコーエプソン株式会社 | 半導体装置、電子機器および半導体装置の製造方法 |
| JP2004281818A (ja) * | 2003-03-17 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、キャリア基板の製造方法、半導体装置の製造方法および電子デバイスの製造方法 |
| JP2004281919A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| JP2004281920A (ja) * | 2003-03-18 | 2004-10-07 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法および電子デバイスの製造方法 |
| JP3680839B2 (ja) * | 2003-03-18 | 2005-08-10 | セイコーエプソン株式会社 | 半導体装置および半導体装置の製造方法 |
| JP4096774B2 (ja) | 2003-03-24 | 2008-06-04 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
| JP2004349495A (ja) * | 2003-03-25 | 2004-12-09 | Seiko Epson Corp | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 |
| US20060267174A1 (en) * | 2005-02-09 | 2006-11-30 | William Macropoulos | Apparatus and method using stackable substrates |
| US20070013042A1 (en) * | 2005-06-20 | 2007-01-18 | Nokia Corporation | Electronic module assembly with heat spreader |
| JP2007042736A (ja) | 2005-08-01 | 2007-02-15 | Seiko Epson Corp | 半導体装置及び電子モジュール、並びに、電子モジュールの製造方法 |
| JP5116268B2 (ja) * | 2005-08-31 | 2013-01-09 | キヤノン株式会社 | 積層型半導体装置およびその製造方法 |
| JP4703356B2 (ja) * | 2005-10-19 | 2011-06-15 | パナソニック株式会社 | 積層型半導体装置 |
| JP4637720B2 (ja) * | 2005-10-28 | 2011-02-23 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| KR101131138B1 (ko) | 2006-01-04 | 2012-04-03 | 삼성전자주식회사 | 다양한 크기의 볼 패드를 갖는 배선기판과, 그를 갖는반도체 패키지 및 그를 이용한 적층 패키지 |
| JP4719009B2 (ja) | 2006-01-13 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 基板および半導体装置 |
| JP2007266111A (ja) * | 2006-03-27 | 2007-10-11 | Sharp Corp | 半導体装置、それを用いた積層型半導体装置、ベース基板、および半導体装置の製造方法 |
| JP4191204B2 (ja) * | 2006-05-12 | 2008-12-03 | エルピーダメモリ株式会社 | 半導体装置およびその製造方法 |
| JP2008166373A (ja) | 2006-12-27 | 2008-07-17 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2008166440A (ja) * | 2006-12-27 | 2008-07-17 | Spansion Llc | 半導体装置 |
| US7803693B2 (en) * | 2007-02-15 | 2010-09-28 | John Trezza | Bowed wafer hybridization compensation |
| US8709934B2 (en) * | 2007-06-05 | 2014-04-29 | Stats Chippac Ltd. | Electronic system with vertical intermetallic compound |
| JP5192860B2 (ja) * | 2008-03-18 | 2013-05-08 | 日本特殊陶業株式会社 | パッケージ |
| JP5193898B2 (ja) * | 2009-02-12 | 2013-05-08 | 新光電気工業株式会社 | 半導体装置及び電子装置 |
| US8716868B2 (en) | 2009-05-20 | 2014-05-06 | Panasonic Corporation | Semiconductor module for stacking and stacked semiconductor module |
| JP4676013B2 (ja) * | 2009-06-30 | 2011-04-27 | 株式会社東芝 | 電子機器 |
| US8471154B1 (en) * | 2009-08-06 | 2013-06-25 | Amkor Technology, Inc. | Stackable variable height via package and method |
| KR101096039B1 (ko) * | 2009-11-09 | 2011-12-19 | 주식회사 하이닉스반도체 | 인쇄회로기판 및 이를 이용한 반도체 패키지 |
| JP2011171427A (ja) * | 2010-02-17 | 2011-09-01 | Canon Inc | 積層型半導体装置 |
| US8183696B2 (en) | 2010-03-31 | 2012-05-22 | Infineon Technologies Ag | Packaged semiconductor device with encapsulant embedding semiconductor chip that includes contact pads |
| US8847376B2 (en) | 2010-07-23 | 2014-09-30 | Tessera, Inc. | Microelectronic elements with post-assembly planarization |
| KR101712043B1 (ko) * | 2010-10-14 | 2017-03-03 | 삼성전자주식회사 | 적층 반도체 패키지, 상기 적층 반도체 패키지를 포함하는 반도체 장치 및 상기 적층 반도체 패키지의 제조 방법 |
| US8299596B2 (en) | 2010-12-14 | 2012-10-30 | Stats Chippac Ltd. | Integrated circuit packaging system with bump conductors and method of manufacture thereof |
| US9155881B2 (en) | 2011-05-06 | 2015-10-13 | Iridium Medical Technology Co, Ltd. | Non-planar chip assembly |
| US8613135B2 (en) | 2011-05-06 | 2013-12-24 | National Tsing Hua University | Method for non-planar chip assembly |
| KR20130005465A (ko) * | 2011-07-06 | 2013-01-16 | 삼성전자주식회사 | 반도체 스택 패키지 장치 |
| KR101808478B1 (ko) * | 2011-08-16 | 2017-12-12 | 인텔 코포레이션 | Ｐｏｐ 구조체 |
| US9030022B2 (en) | 2011-10-24 | 2015-05-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Packages and methods for forming the same |
| JP6184061B2 (ja) * | 2012-05-29 | 2017-08-23 | キヤノン株式会社 | 積層型半導体装置及び電子機器 |
| US8859335B2 (en) * | 2012-11-02 | 2014-10-14 | Fujitsu Limited | Method and system for controlling chip inclination during flip-chip mounting |
| TWI546911B (zh) * | 2012-12-17 | 2016-08-21 | 巨擘科技股份有限公司 | 封裝結構及封裝方法 |
| US20140233166A1 (en) * | 2013-02-19 | 2014-08-21 | Norman E. O'Shea | Flexible powered cards and devices, and methods of manufacturing flexible powered cards and devices |
| US20140231993A1 (en) * | 2013-02-21 | 2014-08-21 | Marvell World Trade Ltd. | Package-on-package structures |
| US8970051B2 (en) * | 2013-06-28 | 2015-03-03 | Intel Corporation | Solution to deal with die warpage during 3D die-to-die stacking |
| CN104377181B (zh) * | 2013-08-15 | 2018-06-15 | 日月光半导体制造股份有限公司 | 半导体封装件及其制造方法 |
| US9795038B2 (en) * | 2014-09-25 | 2017-10-17 | Intel Corporation | Electronic package design that facilitates shipping the electronic package |
| KR102341794B1 (ko) * | 2015-01-15 | 2021-12-21 | 삼성디스플레이 주식회사 | 가요성 표시 장치 및 그 제조 방법 |
| US9449912B1 (en) * | 2015-06-11 | 2016-09-20 | Stmicroelectronics Pte Ltd | Integrated circuit (IC) card having an IC module and reduced bond wire stress and method of forming |
| JP2017017238A (ja) * | 2015-07-03 | 2017-01-19 | 株式会社ジェイデバイス | 半導体装置及びその製造方法 |
| JP6256431B2 (ja) * | 2015-08-21 | 2018-01-10 | Tdk株式会社 | 磁気センサ装置 |
| KR20170060372A (ko) * | 2015-11-24 | 2017-06-01 | 에스케이하이닉스 주식회사 | 휘어진 칩을 이용한 플렉서블 패키지 |
| JP6486855B2 (ja) * | 2016-03-16 | 2019-03-20 | 東芝メモリ株式会社 | 半導体装置および半導体装置の製造方法 |
| US9960137B1 (en) * | 2016-11-01 | 2018-05-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package and method for forming the same |
| CN110007117A (zh) * | 2018-01-05 | 2019-07-12 | 旺矽科技股份有限公司 | 探针卡 |
| KR102509642B1 (ko) * | 2018-09-27 | 2023-03-16 | 삼성전자주식회사 | 도전성 볼 부착 장치 |
| US10964660B1 (en) * | 2018-11-20 | 2021-03-30 | Flex Ltd. | Use of adhesive films for 3D pick and place assembly of electronic components |
| US11694984B2 (en) * | 2019-08-30 | 2023-07-04 | Advanced Semiconductor Engineering, Inc. | Package structure including pillars and method for manufacturing the same |
| JP2021048195A (ja) | 2019-09-17 | 2021-03-25 | キオクシア株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7676108B2 (ja) * | 2019-12-06 | 2025-05-14 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| CN111192869B (zh) * | 2020-01-08 | 2022-08-02 | 錼创显示科技股份有限公司 | 基板和显示设备 |
| TWI720772B (zh) * | 2020-01-08 | 2021-03-01 | 錼創顯示科技股份有限公司 | 基板和顯示裝置 |
| CN114284174B (zh) * | 2021-12-14 | 2025-09-23 | 苏州华星光电技术有限公司 | 印刷网、显示装置的制作方法及显示装置 |
| US12261139B1 (en) * | 2024-02-29 | 2025-03-25 | Ciena Corporation | Managing stress in semiconductor chips |
Family Cites Families (76)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3871015A (en) * | 1969-08-14 | 1975-03-11 | Ibm | Flip chip module with non-uniform connector joints |
| US5120678A (en) * | 1990-11-05 | 1992-06-09 | Motorola Inc. | Electrical component package comprising polymer-reinforced solder bump interconnection |
| US5222014A (en) | 1992-03-02 | 1993-06-22 | Motorola, Inc. | Three-dimensional multi-chip pad array carrier |
| GB9312328D0 (en) * | 1993-06-15 | 1993-07-28 | Lexor Technology Limited | A method of brazing |
| US6835898B2 (en) * | 1993-11-16 | 2004-12-28 | Formfactor, Inc. | Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures |
| KR970000214B1 (ko) | 1993-11-18 | 1997-01-06 | 삼성전자 주식회사 | 반도체 장치 및 그 제조방법 |
| US5642261A (en) * | 1993-12-20 | 1997-06-24 | Sgs-Thomson Microelectronics, Inc. | Ball-grid-array integrated circuit package with solder-connected thermal conductor |
| US5432358A (en) * | 1994-03-24 | 1995-07-11 | Motorola, Inc. | Integrated electro-optical package |
| JPH07307410A (ja) * | 1994-05-16 | 1995-11-21 | Hitachi Ltd | 半導体装置 |
| JPH08115989A (ja) * | 1994-08-24 | 1996-05-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6870272B2 (en) * | 1994-09-20 | 2005-03-22 | Tessera, Inc. | Methods of making microelectronic assemblies including compliant interfaces |
| JPH092685A (ja) | 1995-06-20 | 1997-01-07 | Ricoh Co Ltd | 画像形成装置 |
| US6404049B1 (en) * | 1995-11-28 | 2002-06-11 | Hitachi, Ltd. | Semiconductor device, manufacturing method thereof and mounting board |
| US5660321A (en) * | 1996-03-29 | 1997-08-26 | Intel Corporation | Method for controlling solder bump height and volume for substrates containing both pad-on and pad-off via contacts |
| US5940729A (en) * | 1996-04-17 | 1999-08-17 | International Business Machines Corp. | Method of planarizing a curved substrate and resulting structure |
| JP2806357B2 (ja) | 1996-04-18 | 1998-09-30 | 日本電気株式会社 | スタックモジュール |
| JPH1084076A (ja) | 1996-09-05 | 1998-03-31 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US5796169A (en) * | 1996-11-19 | 1998-08-18 | International Business Machines Corporation | Structurally reinforced ball grid array semiconductor package and systems |
| JPH10163386A (ja) * | 1996-12-03 | 1998-06-19 | Toshiba Corp | 半導体装置、半導体パッケージおよび実装回路装置 |
| US5994166A (en) * | 1997-03-10 | 1999-11-30 | Micron Technology, Inc. | Method of constructing stacked packages |
| JP2964983B2 (ja) * | 1997-04-02 | 1999-10-18 | 日本電気株式会社 | 三次元メモリモジュール及びそれを用いた半導体装置 |
| JPH10294423A (ja) * | 1997-04-17 | 1998-11-04 | Nec Corp | 半導体装置 |
| JP3564946B2 (ja) | 1997-06-09 | 2004-09-15 | 株式会社デンソー | フリップチップの実装構造 |
| EP1025587A4 (en) * | 1997-07-21 | 2000-10-04 | Aguila Technologies Inc | SEMICONDUCTOR FLIPCHIP PACK AND PRODUCTION METHOD THEREFOR |
| JPH1174312A (ja) * | 1997-08-28 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置およびはんだバンプの形成方法 |
| JP3230487B2 (ja) | 1998-04-20 | 2001-11-19 | 住友金属工業株式会社 | 三次元パッケージおよびその製造方法 |
| US6369444B1 (en) * | 1998-05-19 | 2002-04-09 | Agere Systems Guardian Corp. | Packaging silicon on silicon multichip modules |
| JP2000040713A (ja) | 1998-07-23 | 2000-02-08 | Citizen Watch Co Ltd | 半導体パッケージの製造方法 |
| JP3201353B2 (ja) * | 1998-08-04 | 2001-08-20 | 日本電気株式会社 | 半導体装置とその製造方法 |
| US6133634A (en) * | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
| TW434767B (en) * | 1998-09-05 | 2001-05-16 | Via Tech Inc | Package architecture of ball grid array integrated circuit device |
| WO2000049656A1 (fr) * | 1999-02-17 | 2000-08-24 | Hitachi, Ltd. | Dispositif semi-conducteur et procede de fabrication associe |
| US6444563B1 (en) * | 1999-02-22 | 2002-09-03 | Motorlla, Inc. | Method and apparatus for extending fatigue life of solder joints in a semiconductor device |
| US6034425A (en) * | 1999-03-17 | 2000-03-07 | Chipmos Technologies Inc. | Flat multiple-chip module micro ball grid array packaging |
| US6023097A (en) * | 1999-03-17 | 2000-02-08 | Chipmos Technologies, Inc. | Stacked multiple-chip module micro ball grid array packaging |
| JP2001015633A (ja) | 1999-06-29 | 2001-01-19 | Hitachi Ltd | 半導体装置 |
| TW417839U (en) * | 1999-07-30 | 2001-01-01 | Shen Ming Tung | Stacked memory module structure and multi-layered stacked memory module structure using the same |
| US6122171A (en) * | 1999-07-30 | 2000-09-19 | Micron Technology, Inc. | Heat sink chip package and method of making |
| TW415056B (en) * | 1999-08-05 | 2000-12-11 | Siliconware Precision Industries Co Ltd | Multi-chip packaging structure |
| JP2001156212A (ja) * | 1999-09-16 | 2001-06-08 | Nec Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP3668074B2 (ja) | 1999-10-07 | 2005-07-06 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
| JP3798597B2 (ja) | 1999-11-30 | 2006-07-19 | 富士通株式会社 | 半導体装置 |
| JP3881488B2 (ja) * | 1999-12-13 | 2007-02-14 | 株式会社東芝 | 回路モジュールの冷却装置およびこの冷却装置を有する電子機器 |
| US6369448B1 (en) * | 2000-01-21 | 2002-04-09 | Lsi Logic Corporation | Vertically integrated flip chip semiconductor package |
| US6396116B1 (en) * | 2000-02-25 | 2002-05-28 | Agilent Technologies, Inc. | Integrated circuit packaging for optical sensor devices |
| US6731009B1 (en) * | 2000-03-20 | 2004-05-04 | Cypress Semiconductor Corporation | Multi-die assembly |
| EP1189282A4 (en) * | 2000-03-21 | 2006-02-15 | Mitsubishi Electric Corp | SEMICONDUCTOR ARRANGEMENT, METHOD FOR THE PRODUCTION OF ELECTRONIC SWITCHING, ELECTRONIC SWITCHING, AND PORTABLE INFORMATION TERMINAL |
| JP2001339011A (ja) * | 2000-03-24 | 2001-12-07 | Shinko Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7247932B1 (en) * | 2000-05-19 | 2007-07-24 | Megica Corporation | Chip package with capacitor |
| JP2001352035A (ja) * | 2000-06-07 | 2001-12-21 | Sony Corp | 多層半導体装置の組立治具及び多層半導体装置の製造方法 |
| US6461881B1 (en) * | 2000-06-08 | 2002-10-08 | Micron Technology, Inc. | Stereolithographic method and apparatus for fabricating spacers for semiconductor devices and resulting structures |
| JP2002057273A (ja) | 2000-08-07 | 2002-02-22 | Orient Semiconductor Electronics Ltd | 集積回路パッケージ用積み重ねダイセット |
| JP2002134650A (ja) * | 2000-10-23 | 2002-05-10 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JP4451559B2 (ja) | 2000-10-26 | 2010-04-14 | パナソニック株式会社 | 半導体装置およびその製造方法 |
| US6734539B2 (en) * | 2000-12-27 | 2004-05-11 | Lucent Technologies Inc. | Stacked module package |
| KR20020065045A (ko) * | 2001-02-05 | 2002-08-13 | 삼성전자 주식회사 | 확장 패드들을 포함하는 반도체 칩 패키지 |
| JP3854819B2 (ja) | 2001-04-27 | 2006-12-06 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP4629912B2 (ja) | 2001-05-25 | 2011-02-09 | 富士通セミコンダクター株式会社 | はんだバンプの形成方法 |
| US6586684B2 (en) * | 2001-06-29 | 2003-07-01 | Intel Corporation | Circuit housing clamp and method of manufacture therefor |
| US6686225B2 (en) * | 2001-07-27 | 2004-02-03 | Texas Instruments Incorporated | Method of separating semiconductor dies from a wafer |
| US6787916B2 (en) * | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
| KR20030029743A (ko) * | 2001-10-10 | 2003-04-16 | 삼성전자주식회사 | 플랙서블한 이중 배선기판을 이용한 적층 패키지 |
| JP3866591B2 (ja) * | 2001-10-29 | 2007-01-10 | 富士通株式会社 | 電極間接続構造体の形成方法および電極間接続構造体 |
| KR20030044255A (ko) * | 2001-11-29 | 2003-06-09 | 한국전자통신연구원 | 플립칩 본딩 광모듈 패키지 및 그 패키징 방법 |
| JP2003218150A (ja) * | 2002-01-23 | 2003-07-31 | Fujitsu Media Device Kk | モジュール部品 |
| JP2003318361A (ja) * | 2002-04-19 | 2003-11-07 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6903458B1 (en) * | 2002-06-20 | 2005-06-07 | Richard J. Nathan | Embedded carrier for an integrated circuit chip |
| JP4072020B2 (ja) * | 2002-08-09 | 2008-04-02 | 日本電波工業株式会社 | 表面実装水晶発振器 |
| JP2004079923A (ja) | 2002-08-22 | 2004-03-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| US6654250B1 (en) * | 2002-09-25 | 2003-11-25 | International Business Machines Corporation | Low-stress compressive heatsink structure |
| JP2004179232A (ja) * | 2002-11-25 | 2004-06-24 | Seiko Epson Corp | 半導体装置及びその製造方法並びに電子機器 |
| US6750549B1 (en) * | 2002-12-31 | 2004-06-15 | Intel Corporation | Variable pad diameter on the land side for improving the co-planarity of ball grid array packages |
| JP4475875B2 (ja) | 2003-02-26 | 2010-06-09 | イビデン株式会社 | プリント配線板 |
| JP3917946B2 (ja) | 2003-03-11 | 2007-05-23 | 富士通株式会社 | 積層型半導体装置 |
| JP4096774B2 (ja) | 2003-03-24 | 2008-06-04 | セイコーエプソン株式会社 | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 |
| US20040262368A1 (en) * | 2003-06-26 | 2004-12-30 | Haw Tan Tzyy | Ball grid array solder joint reliability |
-
2003
- 2003-03-24 JP JP2003081221A patent/JP4096774B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-19 CN CNA2008100854035A patent/CN101241906A/zh active Pending
- 2004-03-19 US US10/805,499 patent/US7091619B2/en not_active Expired - Lifetime
- 2004-03-19 CN CNB2004100301876A patent/CN100380660C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101241906A (zh) | 2008-08-13 |
| US7091619B2 (en) | 2006-08-15 |
| CN100380660C (zh) | 2008-04-09 |
| CN1532931A (zh) | 2004-09-29 |
| US20040222510A1 (en) | 2004-11-11 |
| JP2004289002A (ja) | 2004-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4096774B2 (ja) | 半導体装置、電子デバイス、電子機器、半導体装置の製造方法及び電子デバイスの製造方法 | |
| US6479321B2 (en) | One-step semiconductor stack packaging method | |
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| US20040222508A1 (en) | Semiconductor device, electronic device, electronic apparatus, method of manufacturing semiconductor device, and method of manufacturing electronic device | |
| US20050006784A1 (en) | Semiconductor device, electronic device, electronic apparatus, and method of manufacturing semiconductor device | |
| JP2001217388A (ja) | 電子装置およびその製造方法 | |
| JP2004349495A (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
| US20040227236A1 (en) | Semiconductor device, electronic device, electronic apparatus, and methods for manufacturing carrier substrate, semiconductor device, and electronic device | |
| US20090102049A1 (en) | Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method | |
| JP4069771B2 (ja) | 半導体装置、電子機器および半導体装置の製造方法 | |
| JP3891123B2 (ja) | 半導体装置、電子デバイス、電子機器、及び半導体装置の製造方法 | |
| JP3786103B2 (ja) | 半導体装置、電子デバイス、電子機器および半導体装置の製造方法 | |
| US20070020812A1 (en) | Circuit board structure integrated with semiconductor chip and method of fabricating the same | |
| US7276800B2 (en) | Carrying structure of electronic components | |
| JP2005340450A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| TW550717B (en) | Improvement of flip-chip package | |
| JP3710003B2 (ja) | 実装基板及び実装基板の製造方法 | |
| JPH118474A (ja) | 多層基板の製造方法 | |
| JP2768315B2 (ja) | 半導体装置 | |
| CN100361301C (zh) | 多芯片半导体封装件及其制法 | |
| JP3611463B2 (ja) | 電子部品の製造方法 | |
| JP2004335604A (ja) | 半導体装置の製造方法および電子デバイスの製造方法 | |
| JP3623641B2 (ja) | 半導体装置 | |
| CN114551256B (zh) | 一种基于柔性基板的三维堆叠封装方法 | |
| KR102785840B1 (ko) | 반도체 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040817 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040817 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060725 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061204 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080303 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4096774 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110321 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120321 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130321 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140321 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |