JP4134728B2 - Instantaneous voltage drop detection circuit and instantaneous voltage drop compensator using this circuit - Google Patents
Instantaneous voltage drop detection circuit and instantaneous voltage drop compensator using this circuit Download PDFInfo
- Publication number
- JP4134728B2 JP4134728B2 JP2003001089A JP2003001089A JP4134728B2 JP 4134728 B2 JP4134728 B2 JP 4134728B2 JP 2003001089 A JP2003001089 A JP 2003001089A JP 2003001089 A JP2003001089 A JP 2003001089A JP 4134728 B2 JP4134728 B2 JP 4134728B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- voltage drop
- value
- instantaneous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Inverter Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、系統電圧の瞬時電圧低下を検出し、所定以上の電圧低下になったことを検出して、警報を発生する瞬時電圧低下検出及び不足電圧補償を行う補償装置に関するものである。
【0002】
【従来の技術】
従来の瞬時電圧低下検出回路は、基準正弦波形と系統電圧の差分を計測し、その差分の積分値が設定値を超えたことで電圧低下の発生を検出していた。(例えば、特許文献1参照)。
【0003】
【特許文献1】
特開2000−55947号公報
【0004】
【発明が解決しようとする課題】
従来の瞬時電圧低下検出回路は、基準正弦波形と系統電圧の差分を観測し、その差分の積分値が設定値を超えたことをもって電圧低下の発生を検出するようになっている。このため、例えばゼロクロスに向う付近で電圧低下が発生した場合には、所定の電圧低下率が生じているにもかかわらず基準正弦波形と系統電圧波形の差分が小さいので、電圧低下が発生する位相角によって検出時間に差異が生じることになる。また、判定基準電圧を僅かに下回る電圧低下が発生した場合は、差分の積分の上昇時間を必要とし少なくとも1/4周期の検出時間遅れが発生する。このため、瞬時電圧低下補償装置など不足電圧を補償しようとする装置においてはその補償開始動作が遅れ、被補償装置の動作に支障をきたすという課題があった。
【0005】
この発明は、かかる課題を解決するためになされたものであり、電圧低下が発生する位相、電圧低下の度合い、電圧低下発生の系統電圧位相角にかかわらず、瞬時に電圧低下検出の判定ができる電圧低下検出回路とこれを用いた瞬時電圧低下補償装置の提供を目的としている。
【0006】
【課題を解決するための手段】
この発明に係る瞬時電圧低下検出回路は、交流電力系統の電圧信号を90度進相させて余弦電圧信号を得る進相手段と、この系統電圧信号及び余弦電圧信号を同時にサンプリングして量子化された系統電圧信号と余弦電圧信号の比率及び正負符号からサンプリングを実施した位相角度を特定する位相角度特定手段と、特定された位相角度に対応して量子化済の系統電圧信号と余弦電圧信号から爾後の算定基本となる一方を選択して選択された系統電圧信号または余弦電圧信号の当該位相角度の逆正弦値または逆余弦値の利得係数を得る利得係数設定手段と、判定の基準電圧値を設定する基準設定手段とを備え、選択した算定基本の系統電圧信号または余弦電圧信号に利得係数を乗算して推定電圧波高値を求め、この推定電圧波高値と基準電圧値との比較により推定電圧波高値<基準電圧値のとき瞬時電圧低下検出信号を出力するようにしたものである。
【0007】
また、交流電力系統と負荷の間に接続され瞬時電圧低下を補う電圧を生成する電圧補償手段と、この電圧補償手段と並列に設けられたスイッチと、このスイッチの開閉を制御するスイッチ制御手段とを備え、上記瞬時電圧低下検出回路からの瞬時電圧低下検出信号により電圧補償手段の起動とスイッチ開離の始動をするようにしたものである。
【0008】
【発明の実施の形態】
実施の形態1.
図1はこの発明の実施の形態1の瞬時電圧低下検出回路及び瞬時電圧低下補償装置の構成図、図2はこの発明の実施の形態1における動作を説明する波形面図、図3はこの発明のサンプリング位相角の特定と該当位相角における推定電圧波高値への利得係数を示す変換テーブルの図である。本発明の実施の形態1の瞬時電圧低下検出回路及び瞬時電圧低下補償装置を図1〜図3により説明する。
図1において、監視対象の交流電力系統1の電圧は変圧器2により計測処理可能な電圧に変換され、変圧器2の二次電圧は電圧低下検出回路10へ入力される。電圧低下検出回路10においては進相回路11及び同期・周期検出回路12へ変圧器2の二次電圧が入力される。進相回路11では電力系統1の系統電圧信号(Vsin)を微分要素により90度位相を進めて余弦電圧信号(Vcos)にする。
【0009】
同期・周期検出回路12は系統電圧信号(Vsin)の周期検出と同期判定を行い、その信号によりサンプリングタイミング回路13からサンプリングパルスを発生させる。サンプリングタイミング回路13からのサンプリングパルスによりサンプリング回路14は系統電圧信号(Vsin)及び余弦電圧信号(Vcos)をA/D変換し、双方のサンプリング値として量子化された系統電圧信号(Vsin*)とその余弦電圧信号(Vcos*)を同時に得る。
【0010】
同時にサンプリングされた系統電圧信号(Vsin*)及び余弦電圧信号(Vcos*)は位相角特定回路15に入力され、両信号の比率(Vsin*/Vcos*)の値を算出する。この算出された比率は位相角信号(Vph)として位相区間検出回路16と利得係数設定回路17に送られる。ここで(Vsin*/Vcos*)の算出に当たり、位相角が90度と270度においてVcos*の値は“0”となり演算不能になるため、前後の位相角の値より大きい有限の値に固定することによって演算を可能にしている。
【0011】
位相区間検出回路16は位相角信号(Vph)の正負符号およびその数値の大きさから図3の変換テーブルに示すようにサンプリングが実施された位相角度を特定して、位相角が0〜45度、45〜135度、135〜225度、225〜315度、315〜360度の5種類の位相区間に対応して位相区間信号(Vpsw)を発生する。この位相区間信号(Vpsw)は位相角信号(Vph)の位相角度に応じて“1”または“0”の信号であり、この信号を受ける信号切替回路18は位相区間信号(Vpsw)の値が“1”の場合は、余弦電圧信号(Vcos*)を選択し、値が“0”の場合は系統電圧信号(Vsin*)を選択して選択されたサンプリング値を利得増幅回路19ヘ送る。
【0012】
上記のサンプリングの位相角特定に比率を(Vsin*/Vcos*)の値を用いたが、(Vcos*/Vsin*)の値を使用しても可能である。この場合の位相区間と正負号は異なるが、三角関数の関係から対応するものを設定すればよい。
【0013】
利得係数設定回路17へ位相角特定回路15からの位相角信号(Vph)が入力され、その値(位相角度が特定される)に応じて図3の変換テーブルに示すように利得係数(Vpg)を選択して利得増幅器19に送る。利得増幅器19は、信号切替回路18からの選択信号(Vsw=Vsin*またはVcos*の一方)を利得係数(Vpg)でもって増幅し、電力系統1の交流電圧の最大値に相当する推定電圧波高値(Vx)を算出して出力する。
【0014】
利得係数(Vpg)の算出は系統電圧(Vsin)の位相に応じて系統電圧信号の正弦波分(Vsin*)とその余弦波分(Vcos*)のうち信号値の大きい方の値を基に利得を算出するようにして、増幅利得が無限大あるいは非常に大きい値になることを回避している。
【0015】
ここで、利得係数(Vpg)とは正弦波あるいは余弦波の特定の位相角度φにおいて、その正弦値または余弦値から最大値を逆算する変換係数であり、(1/Sinφ)または(1/Cosφ)の絶対値から算定されるものである。また、推定電圧波高値(Vx)はサンプリング時の位相角度φから時間経過により正弦波あるいは余弦波が最大値となるときの最大電圧値を算出推定したものである。
説明を分り易くするために図3の変換テーブルを用いたが、これらのテーブルで扱うものは三角関数であり、三角関数算式からCPUでプログラム演算処理させることも可能である。
【0016】
利得増幅回路19からの推定電圧波高値(Vx)は比較回路21に入力され、比較回路21は基準設定回路23に予め設定されている電圧低下を判定するための基準設定値(Vr)と推定電圧波高値(Vx)とを比較する。
そして、基準設定値(Vr)>推定電圧波高値(Vx)のときは判定信号(Vy)に“1”を出力し、基準設定値(Vr)<推定電圧波高値(Vx)のときは判定信号(Vy)に“0”を出力する。判定信号(Vy)はサンプリングタイミング毎に出力されるが、判定信号(Vy)は値が“1”または“0”により性質がことなるので、“1”のときを瞬低発生信号(Vy1)、“0”のときを正常電圧信号(Vy0)として以下に説明する。
【0017】
系統電圧が正常のときは判定設定値(Vr)<推定電圧波高値(Vx)であり、比較回路21からの判定信号(Vy)は正常電圧信号(Vy0)が連続出力されるが、判定設定値(Vr)>推定電圧波高値(Vx)の状態が発生すると、そのサンプリングタイミングで瞬低発生信号(Vy1)が出力される。そして、判定設定値(Vr)<推定電圧波高値(Vx)に復帰したときはそのサンプリングタイミングから正常電圧信号(Vy0)が出力される。
系統電圧(Vsin)が所定の電圧値以上を維持している間は推定電圧波高値(Vx)はその最大値に相当する値が算出され、電圧低下検出信号(Vz)は電圧正常として“0”を出力している。これは後述の電圧復帰信号と同じである。
【0018】
判定信号(Vy)が入力される電圧低下判定部22において正常電圧信号(Vy0)が所定サンプリング数(所定時間)以上継続した場合は、瞬時電圧低下の発生検出として電圧低下検出信号に“1”(Vz1)の出力をする。また、判定信号(Vy)に正常電圧信号(Vy0)が入力されると電圧低下検出信号は“0”となり、これを電圧復帰信号(Vz0)として出力する。この電圧復帰信号(Vz0)の出力判定は低電圧状態から正常電圧信号(Vy0)が所定数以上継続した場合に出力するようになっている。
これによって、系統からのスパイク性ノイズおよび本回路内で発生する短時間のグリッジパルスによる誤動作を防止するようになっている。
【0019】
以上のように、この発明の瞬時電圧低下検出回路10では、いかなる位相(サンプリング位相)で電圧低下が生じた場合でも、この電圧低下信号(Vz)の“1”を検出することでその位相における電圧変動を捕らえて推定電圧波高値(Vx)演算から瞬時に電圧低下を検出することができる。
【0020】
実施の形態2.
次に、上記の瞬時電圧低下検出回路を利用した瞬時電圧低下補償装置について説明する。図1において、10〜23は上記実施の形態1と同じものである。
電圧補償装置30は電力系統1の電圧低下時に補充電圧をバッテリー電源等から生成する電圧補償インバータ31が設けられ、この電圧補償インバータ31はインバータ制御部32により制御される。電圧補償インバータ31が不要のときにバイパス導通させるスイッチ33が並列に設けられている。そして、このスイッチ33はスイッチ制御部34により開閉制御される。
インバータ制御部32およびスイッチ制御部34へは電圧低下判定部22からの電圧低下検出信号(Vz)と、比較回路21からの判定信号(Vy)とがそれぞれ入力される。
【0021】
電力系統1の電圧が正常範囲では比較回路21からは正常電圧信号(Vy0)、電圧低下判定部22からの電圧低下検出信号(Vz)は電圧復帰信号(Vz0)であり、スイッチ33は閉路されて電圧補償インバータ31は作動しない状態であり、負荷への電力供給はスイッチ33を通じてなされる。
電力系統1に瞬時電圧低下が生じると、そのサンプリングタイミングに対応して比較回路21から瞬低発生信号(Vy1)がスイッチ制御部34とインバータ制御部32へ出力される。この最初の瞬低発生信号(Vy1)はスイッチ33及び電圧補償インバータ31の起動予告信号になる。
【0022】
瞬低発生信号(Vy1)が所定サンプリング数(所定時間)以上継続した場合に、電圧低下判定部22から瞬時電圧低下発生と検出として電圧低下検出信号(Vz1)が出力されるので、この電圧低下検出信号(Vz1)を受けてスイッチ33は開離され、起動予告信号により作動状態になっている電圧補償インバータ31が電圧低下を補って負荷へ安定電圧供給をする。
【0023】
電力系統1が電圧低下から正常電圧に復帰すると、比較回路21から正常電圧信号(Vy0)がスイッチ制御部34とインバータ制御部32へ出力される。この正常電圧信号(Vy0)即ち復帰信号によりスイッチ制御部34はスイッチ33を閉路して、電圧低下判定部22からの電圧低下検出信号(Vz)の“0”とスイッチ33のバイパス回路の導通が確認とによりインバータ制御部32は電圧補償インバータ31の作動を停止する。
【0024】
また、比較回路21のからの瞬低発生信号(Vy1)が電圧低下判定部22における所定サンプリング数に達しない非常に短時間の電圧低下では、瞬低発生信号(Vy1)がスイッチ制御部34とインバータ制御部32へ入力されて、スイッチ33及び電圧補償インバータ31の起動予告となる。しかし、電圧低下判定部22の電圧低下検出信号(Vz1)が出力される前に電力系統1の電圧復旧により、正常電圧信号(Vy0)が入力される。この再度の正常電圧信号(Vy0)は復帰信号となり予告が解除され正常に復帰する。
【0025】
特に、スイッチ33は機械的な動作を伴うので応答に遅れが生じる。上記の瞬時電圧低下補償装置はで、比較回路21のからの瞬低発生信号(Vy1)の起動予告で作動開始準備させることで瞬時電圧低下に高速に対応して電圧補償することができる。
【0026】
実施の形態3.
上記実施の形態1では、予め定める基準電圧をもとに系統電圧の電圧値が所定値以下になったことを判定して電圧低下信号を発信していたが、用途によっては、電圧低下発生前の系統電圧実績を基準にした判定が有効である。
また、系統電圧値は電源からの距離、負荷の状態により多少変動するのが常である。従って、変動する系統電圧に対応する推定電圧波高値(Vx)と上記の基準設定回路23に予め所定値に設定された基準設定値(Vr)とするのではなく、瞬時電圧低下の基準を電圧低下率(例えば%表示)にして設定するほうが容易で分りやすい。
【0027】
図4はこの実施の形態3を説明する構成図であり、実施の形態2で説明と同符号は同様のものである。図において、時限積分回路3は系統電圧を比較的長い時定数(例えば10秒)でもって系統電圧の平均電圧値(Vsm)を得る。平均電圧値(Vsm)はA/D変換器24でデジタル変換され、判定基準演算部25に入力される。判定基準演算部25は%基準設定部26から設定される%設定値(例えば80〜100%)と平均電圧値(Vsm)とから算出した基準設定値(Vr)を比較回路21へ与える。電圧低下検出回路10からの推定電圧波高値(Vx)と基準設定値(Vr)の比較判定は前述のとおりであり説明を省略する。
【0028】
次に、判定基準演算部25の演算内容について説明する。時限積分回路3からの系統電圧の平均電圧値(Vsm)は波形の単純平均値であり、下式により波形の波高値にして、さらに%設定値を加味して基準設定値(Vr)にする。
基準設定値(Vr)=(Vsm)・(π/2)・(%設定値)
【0029】
低電圧の判定基準を電力系統1の実勢電圧を時限積分回路3にて得て、許容電圧低下率を%基準設定部26から%値(80〜100%)で設定するようにしたので、電力系統1の実勢電圧に対するパーセント率を基準として瞬時低電圧検出信号の出力、または瞬時電圧低下補償装置を作動させることができる。以上のように判定基準の設定が容易となる。
【0030】
実施の形態4.
図5はこの実施の形態4を説明する構成図であり、実施の形態2で説明と同符号は同様のものである。図において、公称電圧基準器4は電力系統1の公称電圧(一般には実効値電圧)に相当する電位を持つ。そして公称電圧基準器4の電位(Vk)を電圧変換回路5において時限積分回路3の出力である平均電圧の同質レベルに変換する。これは実効値に係数(0.727)を乗じて平均値にすることである。
そして、比率演算回路6にて「公称基準電圧値/系統電圧平均値(Vsm)」の演算結果の比率を増幅利得として系統電圧を増幅器7で増幅して電圧低下検出回路10への入力信号(Vs)を得る。算式で示すと、
(Vs)=(Vsin)x(0.727Vk)/(Vsm)=K・(Vk)・(Vsin)/(Vsm)
となり、この結果、電圧低下検出回路10の入力信号(Vs)は公称電圧(Vk)を基準として正規化された系統電圧信号が入力されることになる。
【0031】
また、基準設定部23へは公称電圧値と許容電圧低下率(80〜100%)とを設定して、この両者の乗算結果を基準設定値(Vr)として比較回路21へ入力する。その後の動作は実施の形態1で説明した通りである。
【0032】
以上のように、公称電圧基準器4を用いて、系統電圧値を正規化して電圧判定できるので、%設定で許容電圧低下率を設定することができる。また、基準電圧設定にCPUに負担がかかるA/D変換器を用いないので瞬時低電圧検出の高速化に効果を奏する。
【0033】
なお、上記説明では、サンプリング時に得られる電圧から推定電圧波高値にし、判定の基準も波高値相当の基準電圧値にして比較しているが、波高値にとらわれず、比較する双方を同じ性質である実効値、平均値であっても同等の効果を奏することは自明である。
【0034】
【発明の効果】
以上説明したように、この発明の瞬時電圧低下検出回路は、いかなる位相で瞬時電圧低下が生じた場合でも、電圧低下した位相角度を特定してそのときの電圧波高値を演算推定して、設定されている基準設定値との比較により、推定電圧波高値<基準電圧値のとき電圧低下検出信号を出力するようにしてたるので、瞬時電圧低下に遅れがなく瞬時電圧低下を検出することができる。
【0035】
また、上記の瞬時電圧低下検出回路からのサンプリングタイミングでの電圧低下検出信号で電圧補償インバータ及び電圧補償インバータへの切替のスイッチ制御を起動させることで瞬時電圧低下に対して素早く電圧補償をすることができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1の瞬時電圧低下検出回路及び実施の形態2の瞬時電圧低下補償装置の構成図である。
【図2】 この発明の動作を説明する波形面図である。
【図3】 この発明のサンプリング位相角の特定と該当位相角における推定電圧波高値への利得係数を示す変換テーブルの図である。
【図4】 この発明の実施の形態3の瞬時電圧低下検出回路及び瞬時電圧低下補償装置の構成図である。
【図5】 この発明の実施の形態4の瞬時電圧低下検出回路及び瞬時電圧低下補償装置の構成図である。
【符号の説明】
1 電力系統3 時限積分回路、 4 公称電圧基準器、
6 比率演算回路、7 増幅器、10 電圧低下検出回路、
11 進相回路、12 同期・周期検出回路、14 サンプリング回路、
15 位相角特定回路、16 位相区間検出回路、
17 利得係数設定回路、19 利得増幅回路、21 比較回路、
22 電圧低下判定部、23 基準設定回路、24 A/D変換器、
25 判定基準演算部、26 %基準設定部、30 電圧補償装置、
31 電圧補償インバータ、32 インバータ制御部、33 スイッチ、
34 スイッチ制御部。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a compensation device that detects an instantaneous voltage drop of a system voltage, detects that the voltage drop is equal to or greater than a predetermined value, and performs an instantaneous voltage drop detection and an undervoltage compensation to generate an alarm.
[0002]
[Prior art]
The conventional instantaneous voltage drop detection circuit measures the difference between the reference sine waveform and the system voltage, and detects the occurrence of the voltage drop when the integrated value of the difference exceeds the set value. (For example, refer to Patent Document 1).
[0003]
[Patent Document 1]
JP 2000-55947 A
[Problems to be solved by the invention]
The conventional instantaneous voltage drop detection circuit observes the difference between the reference sine waveform and the system voltage, and detects the occurrence of a voltage drop when the integrated value of the difference exceeds a set value. For this reason, for example, when a voltage drop occurs in the vicinity of the zero cross, the difference between the reference sine waveform and the system voltage waveform is small in spite of a predetermined voltage drop rate. The detection time differs depending on the angle. In addition, when a voltage drop slightly lower than the determination reference voltage occurs, an increase time of integration of the difference is required, and a detection time delay of at least 1/4 cycle occurs. For this reason, in a device that tries to compensate for an undervoltage such as an instantaneous voltage drop compensation device, there is a problem that the compensation start operation is delayed and the operation of the compensated device is hindered.
[0005]
The present invention has been made in order to solve such a problem, and voltage drop detection can be determined instantaneously regardless of the phase at which the voltage drop occurs, the degree of voltage drop, and the system voltage phase angle at which the voltage drop occurs. An object of the present invention is to provide a voltage drop detection circuit and an instantaneous voltage drop compensation device using the same.
[0006]
[Means for Solving the Problems]
The instantaneous voltage drop detection circuit according to the present invention includes a phase advance means for obtaining a cosine voltage signal by advancing the voltage signal of the AC power system by 90 degrees, and the system voltage signal and the cosine voltage signal are simultaneously sampled and quantized. From the ratio of the system voltage signal and the cosine voltage signal and the phase angle specifying means for specifying the phase angle sampled from the sign and the quantized system voltage signal and the cosine voltage signal corresponding to the specified phase angle A gain coefficient setting means for obtaining a gain coefficient of the inverse sine value or inverse cosine value of the phase angle of the selected system voltage signal or cosine voltage signal by selecting one of the basic calculation bases, and a reference voltage value for determination A reference setting means for setting, and the estimated voltage peak value and the reference voltage are obtained by multiplying the selected calculation-system voltage signal or cosine voltage signal by a gain coefficient to obtain an estimated voltage peak value. When the estimated voltage peak value <the reference voltage value by comparison with those which is adapted to output an instantaneous voltage drop detection signal.
[0007]
A voltage compensation unit that is connected between the AC power system and the load and generates a voltage that compensates for an instantaneous voltage drop; a switch provided in parallel with the voltage compensation unit; and a switch control unit that controls opening and closing of the switch; The voltage compensation means is activated and the switch is opened by an instantaneous voltage drop detection signal from the instantaneous voltage drop detection circuit.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a block diagram of an instantaneous voltage drop detection circuit and an instantaneous voltage drop compensation device according to
In FIG. 1, the voltage of the
[0009]
The synchronization /
[0010]
The simultaneously sampled system voltage signal (Vsin *) and cosine voltage signal (Vcos *) are input to the phase
[0011]
The phase interval detection circuit 16 specifies the phase angle at which sampling is performed as shown in the conversion table of FIG. 3 from the sign of the phase angle signal (Vph) and the magnitude of the numerical value, and the phase angle is 0 to 45 degrees. Phase interval signals (Vpsw) are generated corresponding to five types of phase intervals of 45 to 135 degrees, 135 to 225 degrees, 225 to 315 degrees, and 315 to 360 degrees. This phase interval signal (Vpsw) is a signal of “1” or “0” depending on the phase angle of the phase angle signal (Vph), and the
[0012]
Although the value of (Vsin * / Vcos *) is used for specifying the phase angle of the above sampling, it is also possible to use the value of (Vcos * / Vsin *). In this case, the phase interval and the positive / negative sign are different, but a corresponding one may be set from the relation of the trigonometric function.
[0013]
The phase angle signal (Vph) from the phase
[0014]
The gain coefficient (Vpg) is calculated based on the larger value of the sine wave (Vsin *) and cosine wave (Vcos *) of the system voltage signal according to the phase of the system voltage (Vsin). By calculating the gain, it is avoided that the amplification gain becomes an infinite or very large value.
[0015]
Here, the gain coefficient (Vpg) is a conversion coefficient for back-calculating the maximum value from the sine value or cosine value at a specific phase angle φ of the sine wave or cosine wave, and is (1 / Sinφ) or (1 / Cosφ ) Is calculated from the absolute value. The estimated voltage peak value (Vx) is obtained by calculating and estimating the maximum voltage value when the sine wave or cosine wave becomes the maximum value over time from the phase angle φ at the time of sampling.
Although the conversion tables in FIG. 3 are used for easy understanding, these tables deal with trigonometric functions, and it is possible to perform program calculation processing by the CPU from trigonometric functions.
[0016]
The estimated voltage peak value (Vx) from the
When the reference set value (Vr)> the estimated voltage peak value (Vx), “1” is output to the determination signal (Vy), and when the reference set value (Vr) <the estimated voltage peak value (Vx), the determination is made. “0” is output to the signal (Vy). The judgment signal (Vy) is output at every sampling timing, but the nature of the judgment signal (Vy) varies depending on the value “1” or “0”. , “0” will be described below as a normal voltage signal (Vy0).
[0017]
When the system voltage is normal, the judgment set value (Vr) <estimated voltage peak value (Vx), and the judgment signal (Vy) from the
While the system voltage (Vsin) is maintained above the predetermined voltage value, the estimated voltage peak value (Vx) is calculated as the maximum value, and the voltage drop detection signal (Vz) is “0” as normal voltage. "Is output. This is the same as a voltage return signal described later.
[0018]
When the normal voltage signal (Vy0) continues for a predetermined number of samplings (predetermined time) in the voltage
This prevents malfunctions due to spike noise from the system and short glitch pulses generated in the circuit.
[0019]
As described above, in the instantaneous voltage
[0020]
Next, an instantaneous voltage drop compensator using the above instantaneous voltage drop detection circuit will be described. In FIG. 1, 10 to 23 are the same as those in the first embodiment.
The
A voltage drop detection signal (Vz) from the voltage
[0021]
When the voltage of the
When an instantaneous voltage drop occurs in the
[0022]
When the voltage drop generation signal (Vy1) continues for a predetermined number of samplings (predetermined time) or more, the voltage drop detection unit (22) outputs a voltage drop detection signal (Vz1) as an instantaneous voltage drop occurrence and detection. In response to the detection signal (Vz1), the
[0023]
When the
[0024]
Further, when the voltage drop occurrence signal (Vy1) from the
[0025]
In particular, since the
[0026]
In the first embodiment, the voltage drop signal is transmitted by determining that the voltage value of the system voltage has become a predetermined value or less based on a predetermined reference voltage. Judgment based on the actual system voltage is effective.
Further, the system voltage value usually varies somewhat depending on the distance from the power source and the state of the load. Therefore, instead of using the estimated voltage peak value (Vx) corresponding to the fluctuating system voltage and the reference setting value (Vr) set in advance in the
[0027]
FIG. 4 is a block diagram for explaining the third embodiment. The same reference numerals as those used in the second embodiment are the same. In the figure, the
[0028]
Next, the calculation contents of the determination
Standard set value (Vr) = (Vsm) · (π / 2) · (% set value)
[0029]
Since the actual voltage of the
[0030]
Embodiment 4 FIG.
FIG. 5 is a block diagram for explaining the fourth embodiment. The same reference numerals as those used in the second embodiment are the same. In the figure, the nominal voltage reference device 4 has a potential corresponding to the nominal voltage (generally effective value voltage) of the
Then, the
(Vs) = (Vsin) x (0.727Vk) / (Vsm) = K · (Vk) · (Vsin) / (Vsm)
As a result, the system voltage signal normalized with respect to the nominal voltage (Vk) is input to the input signal (Vs) of the voltage
[0031]
In addition, a nominal voltage value and an allowable voltage drop rate (80 to 100%) are set in the
[0032]
As described above, since the voltage can be determined by normalizing the system voltage value using the nominal voltage reference device 4, the allowable voltage reduction rate can be set by% setting. In addition, since an A / D converter that imposes a burden on the CPU for setting the reference voltage is not used, it is effective in increasing the speed of instantaneous low voltage detection.
[0033]
In the above description, the estimated voltage peak value is obtained from the voltage obtained at the time of sampling, and the determination reference is also set to a reference voltage value corresponding to the peak value. It is obvious that even if it is a certain effective value and average value, the same effect can be obtained.
[0034]
【The invention's effect】
As described above, the instantaneous voltage drop detection circuit according to the present invention sets the phase angle where the voltage has dropped and calculates and estimates the voltage peak value at that time, regardless of the phase at which the instantaneous voltage drop occurs. Compared with the reference set value, the voltage drop detection signal is output when the estimated voltage peak value <the reference voltage value, so the instantaneous voltage drop can be detected without delay in the instantaneous voltage drop. .
[0035]
In addition, the voltage compensation inverter and the switch control for switching to the voltage compensation inverter are activated by the voltage drop detection signal at the sampling timing from the above instantaneous voltage drop detection circuit to quickly compensate the voltage against the instantaneous voltage drop. Can do.
[Brief description of the drawings]
FIG. 1 is a configuration diagram of an instantaneous voltage drop detection circuit according to a first embodiment of the present invention and an instantaneous voltage drop compensation device according to a second embodiment.
FIG. 2 is a waveform diagram illustrating the operation of the present invention.
FIG. 3 is a conversion table showing the specification of the sampling phase angle and the gain coefficient to the estimated voltage peak value at the corresponding phase angle according to the present invention.
FIG. 4 is a configuration diagram of an instantaneous voltage drop detection circuit and an instantaneous voltage drop compensation device according to
FIG. 5 is a configuration diagram of an instantaneous voltage drop detection circuit and an instantaneous voltage drop compensation device according to Embodiment 4 of the present invention;
[Explanation of symbols]
1
6 ratio calculation circuit, 7 amplifier, 10 voltage drop detection circuit,
11 phase advance circuit, 12 synchronization / period detection circuit, 14 sampling circuit,
15 phase angle specifying circuit, 16 phase interval detection circuit,
17 gain coefficient setting circuit, 19 gain amplification circuit, 21 comparison circuit,
22 voltage drop determination unit, 23 reference setting circuit, 24 A / D converter,
25 judgment criterion calculation unit, 26% standard setting unit, 30 voltage compensation device,
31 voltage compensation inverter, 32 inverter control unit, 33 switch,
34 Switch control unit.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003001089A JP4134728B2 (en) | 2003-01-07 | 2003-01-07 | Instantaneous voltage drop detection circuit and instantaneous voltage drop compensator using this circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003001089A JP4134728B2 (en) | 2003-01-07 | 2003-01-07 | Instantaneous voltage drop detection circuit and instantaneous voltage drop compensator using this circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004212275A JP2004212275A (en) | 2004-07-29 |
| JP4134728B2 true JP4134728B2 (en) | 2008-08-20 |
Family
ID=32819203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003001089A Expired - Fee Related JP4134728B2 (en) | 2003-01-07 | 2003-01-07 | Instantaneous voltage drop detection circuit and instantaneous voltage drop compensator using this circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4134728B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4297863B2 (en) * | 2004-11-01 | 2009-07-15 | Tdkラムダ株式会社 | Power failure detection device, power supply switching device, uninterruptible power supply device, and power failure detection program |
| JP4677242B2 (en) * | 2005-02-01 | 2011-04-27 | 中国電力株式会社 | Instantaneous voltage drop compensation device |
-
2003
- 2003-01-07 JP JP2003001089A patent/JP4134728B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004212275A (en) | 2004-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9970968B2 (en) | Method and device for monitoring the state of a network | |
| US10331094B2 (en) | Periodic external disturbance suppression control device | |
| TWI604697B (en) | Phase-locked loop method for a utility parallel system | |
| JP2016082655A (en) | Phase-locked loop, power conversion device and phase synchronization method | |
| JP4134728B2 (en) | Instantaneous voltage drop detection circuit and instantaneous voltage drop compensator using this circuit | |
| Zhao et al. | Limit-cycle based auto-tuning system for digitally controlled low-power SMPS | |
| EP3349091A1 (en) | Power conditioner and method for controlling power conditioner | |
| De Gussemé et al. | Digital control of boost PFC converters operating in both continuous and discontinuous conduction mode | |
| US20090154042A1 (en) | Over current protection method and device | |
| JP3972226B2 (en) | Voltage drop detection circuit | |
| Garcea et al. | Digital auto-tuning system for inductor current sensing in VRM applications | |
| KR20130090199A (en) | Phase fail detection apparatus | |
| Montero-Hernandez et al. | A fast detection algorithm suitable for mitigation of numerous power quality disturbances | |
| JPH07325636A (en) | Automatic power factor adjusting device and digital amount conversion method of alternating current electricity amount | |
| US20020039027A1 (en) | Dynamically periodical detecting method and detector | |
| JP3099377B2 (en) | Power calculation method and protection relay using the method | |
| KR100375019B1 (en) | Phase estimating method for PWM rectifier and its apparatus | |
| JP4191582B2 (en) | AC voltage drop detection device | |
| KR101013082B1 (en) | Phase and Frequency Detectors for Converter Control | |
| JP2002084678A (en) | Instantaneous voltage drop remedying device | |
| JP5238358B2 (en) | AC power measuring device, AC power measuring method, and single-phase AC / DC converter | |
| KR100620760B1 (en) | Grid Voltage Phase Detection Device Using Virtual Two-Phase | |
| CN112701904A (en) | PFC control method and device, electronic equipment and storage medium | |
| CN100471020C (en) | Method of Dead Zone Compensation in Pulse Width Modulation Variable Frequency Power Supply | |
| JP3393036B2 (en) | Control device for PWM converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040712 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |