JP4140456B2 - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法 Download PDFInfo
- Publication number
- JP4140456B2 JP4140456B2 JP2003171781A JP2003171781A JP4140456B2 JP 4140456 B2 JP4140456 B2 JP 4140456B2 JP 2003171781 A JP2003171781 A JP 2003171781A JP 2003171781 A JP2003171781 A JP 2003171781A JP 4140456 B2 JP4140456 B2 JP 4140456B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- concentration
- sige
- constant
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 89
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 121
- 238000000034 method Methods 0.000 claims description 51
- 238000005530 etching Methods 0.000 claims description 17
- 239000002253 acid Substances 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 238000004140 cleaning Methods 0.000 description 34
- 238000005498 polishing Methods 0.000 description 23
- 230000003746 surface roughness Effects 0.000 description 22
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 229910052732 germanium Inorganic materials 0.000 description 8
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910017604 nitric acid Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 239000008119 colloidal silica Substances 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000010419 fine particle Substances 0.000 description 2
- 239000006260 foam Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001095 inductively coupled plasma mass spectrometry Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920005749 polyurethane resin Polymers 0.000 description 2
- 238000004439 roughness measurement Methods 0.000 description 2
- 238000004506 ultrasonic cleaning Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Weting (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高速ＭＯＳＦＥＴ等に用いられる歪みＳｉ層を有する半導体基板の製造方法に関する。
【０００２】
【従来の技術】
近年、Ｓｉ基板上にＳｉＧｅ層を介してエピタキシャル成長した歪みＳｉ層をチャネル領域に用いた高速のＭＯＳＦＥＴ、ＭＯＤＦＥＴ、ＨＥＭＴが提案されている。この歪みＳｉ−ＦＥＴでは、Ｓｉに比べて格子定数の大きいＳｉＧｅによりＳｉ層に引っ張り歪みが生じる。そのためＳｉのバンド構造が変化して縮退が解けてキャリア移動度が高まる。したがって、この歪みＳｉ層をチャネル領域として用いることにより、通常のＳｉ層に比べて約１．３〜８倍程度の高速化が可能になる。
また、プロセスとしてＣＺ法による通常のＳｉ基板を基板として使用でき、従来のＣＭＯＳ工程で高速ＣＭＯＳを実現可能にするものである。
【０００３】
ＦＥＴのチャネル領域として要望される歪みＳｉ層を有する半導体基板は、Ｓｉ基板上に格子定数の大きいＳｉＧｅ層をエピタキシャル成長し、ＳｉＧｅ層の上に薄いＳｉ層をエピタキシャル成長して作製する。Ｓｉ基板上に形成されるＳｉＧｅ層はＧｅ濃度が最大３０％にもなるため、Ｓｉ基板とＳｉＧｅ層との格子定数の違いによってミスフィット転位が発生してしまい、結晶性に問題を生じていた。そのため、ＳｉＧｅのＧｅ組成比を一定の緩い傾斜で増加させたバッファ層を用いる方法や、Ｇｅ組成比を階段状に変化させたバッファ層を用いる方法、Ｇｅ組成比を超格子状に変化させたバッファ層を用いる方法及びＳｉのオフカットウェーハを用いてＧｅ組成比を一定の傾斜で変化させたバッファ層を用いる方法等が提案されている。
Ｇｅ組成比を一定の緩い傾斜で増加させたバッファ層を用いる場合等では、発生した転位のため、転位線の分布を反映したクロスハッチと呼ばれる格子状の段差を有する凹凸が発生してしまい、この凹凸はデバイス製造工程のフォトリソグラフィ工程で問題となるため、従来は、通常のＳｉ同様の研磨工程を用いて研磨が行われていた。しかしながら、成膜されたＳｉＧｅ層は、貫通転位密度や表面ラフネスがデバイス及び製造プロセスとして要望されるレベルには及ばない状態であった。特に、上記クロスハッチは全面に均等な凹凸を生じるのではなく、およそ数μｍ周期で数十ｎｍの大きな凹凸を呈するものであり、このような凹凸は、通常のＳｉ同様の研磨では除去することができなかった。
【０００４】
この問題を解決する方策として、本出願人は、Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させた半導体基板の製造方法であって、前記Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長する成膜工程と、該成膜工程後に前記ＳｉＧｅ層上面を酸化させて酸化膜を形成する酸化膜形成工程と、該酸化膜形成工程後に前記酸化膜をエッチングにより除去する酸化膜除去工程とを有することを特徴とする半導体基板の製造方法を開示している（例えば、特許文献１参照。）。特許文献１に示される方法では、酸化過程で表面粗さが改善され、酸化膜の除去により良好な表面ラフネスのＳｉＧｅ層表面を有する基板を得ることができる。さらに、このＳｉＧｅ層上に歪みＳｉ層を形成すれば、表面ラフネスの小さな良質な歪みＳｉ層が得られ、例えば歪みＳｉ層をチャネル領域とするＭＯＳＦＥＴ等を用いた集積回路用として好適な半導体基板を得ることができる。
【０００５】
【特許文献１】
特開２００３−１０９９０１号公報（特許請求の範囲請求項１）
【０００６】
【発明が解決しようとする課題】
一方、上記ＳｉＧｅ層や歪みＳｉ層をエピタキシャル成長させる工程では、エピタキシャル成長に必要なプロセスガスが表面だけでなく裏面にも回り込んでしまい、裏面外周部や面取り部にＳｉＧｅエピタキシャル層を堆積してしまう問題があった。この裏面外周部や面取り部に形成されたＳｉＧｅエピタキシャル層を除去しないと、後に続くデバイス工程での生産ラインにＧｅ汚染をもたらしてしまうため、十分な除去が必要であった。
【０００７】
本発明の目的は、表面ラフネスを低減し得る半導体基板の製造方法を提供することにある。
本発明の別の目的は、エピタキシャル成長により基板裏面及び面取り面に形成されるＳｉＧｅエピタキシャル層を除去することができる半導体基板の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に係る発明は、図１（ａ）〜図１（ｆ）に示すように、Ｓｉ単結晶基板１１又はＳＯＩ基板１８上にＧｅ濃度が厚さとともに増加するＳｉＧｅ濃度傾斜層１２を形成する第１工程と、ＳｉＧｅ濃度傾斜層１２上にＧｅ濃度が一定であるＳｉＧｅ濃度一定層１３を形成する第２工程と、ＳｉＧｅ濃度一定層１３上に歪みＳｉ層１４を形成する第３工程とを含む半導体基板の製造方法の改良である。その特徴ある構成は、第２工程が、所定の厚さを有するＳｉＧｅ濃度一定層１３を形成する工程と、ＳｉＧｅ濃度一定層１３を平坦化処理する工程と、少なくとも平坦化処理により減少したＳｉＧｅ濃度一定層の厚さの分、再びＳｉＧｅ濃度一定層１３ａを形成する工程とを含み、減少したＳｉＧｅ濃度一定層の厚さの分だけ平坦化処理後に形成されるＳｉＧｅ濃度一定層 (13a) のＧｅ濃度は、ＳｉＧｅ濃度一定層 (13) におけるＧｅ濃度と異なるシリコン１００ｍｏｌ％に対して１０ｍｏｌ％〜５０ｍｏｌ％の範囲内の一定の濃度であるところにある。
請求項１に係る発明では、このように上記工程を経ることにより、ミスフィット転位を起因とする歪みＳｉ層の表面ラフネスが低減される。
【０００９】
請求項２に係る発明は、請求項１に係る発明であって、ＳｉＧｅ濃度一定層１３の平坦化処理がＣＭＰ加工により施される製造方法である。
請求項３に係る発明は、請求項１に係る発明であって、ＳｉＧｅ濃度一定層１３ｂ上に歪みＳｉ層１４を形成する工程に続いて、基板１１の裏面及び面取り面に形成されたエピタキシャル層を除去する工程を更に含み、裏面及び面取り面のエピタキシャル層の除去が酸エッチングにより施される製造方法である。
請求項３に係る発明では、基板１１の裏面及び面取り面に形成されたエピタキシャル層を除去する工程を更に含むことで、裏面及び面取り面における残留ゲルマニウム濃度が更に低減する。
【００１０】
【発明の実施の形態】
次に本発明の第１の実施の形態を図面に基づいて説明する。
先ず、Ｓｉ単結晶基板１１を用意し、この基板１１上にＧｅ濃度が厚さとともに増加するＳｉＧｅ濃度傾斜層１２を形成する（第１工程；図１（ａ）及び（ｂ））。このＳｉＧｅ濃度傾斜層１２は減圧ＣＶＤ法を用いてエピタキシャル成長させることにより形成される。減圧ＣＶＤ法による形成は、キャリアガスとしてＨ2を、ソースガスとしてＳｉＨ4及びＧｅＨ4をそれぞれ用い、基板上に形成されるＳｉＧｅ層の成長に応じてＧｅＨ4の流量割合を徐々に増加させることで得られる。形成されるＳｉＧｅ濃度傾斜層１２の厚さは、０．５〜１０μｍ、好ましくは１．０〜３μｍである。ＳｉＧｅ濃度傾斜層中のゲルマニウム濃度の上限はシリコン１００ｍｏｌ％に対して１００ｍｏｌ％に規定される。このうち、より好ましくは１０ｍｏｌ％〜５０ｍｏｌ％の範囲内に規定される。
【００１１】
次いで、ＳｉＧｅ濃度傾斜層１２の上にＧｅ濃度が一定であるＳｉＧｅ濃度一定層１３を形成する（第２工程）。
ＳｉＧｅ濃度一定層１３を形成する工程では、前述した減圧ＣＶＤ法を用い、ソースガスであるＳｉＨ4及びＧｅＨ4の流量比を所望の割合、具体的にはＳｉＧｅ濃度傾斜層１２の最表層におけるＳｉＧｅ割合と同様の割合となるように流量比を固定してＳｉＧｅ層を形成することにより、濃度一定のＳｉＧｅ層が得られる。
【００１２】
本発明の特徴ある構成は、この第２工程が、所定の厚さを有するＳｉＧｅ濃度一定層１３を形成する工程（図１（ｃ））と、このＳｉＧｅ濃度一定層１３を平坦化処理する工程（図１（ｄ））と、少なくとも平坦化処理により減少したＳｉＧｅ濃度一定層の厚さの分、再びＳｉＧｅ濃度一定層１３ａを形成する工程（図１（ｅ））とを含むところにある。
【００１３】
ＳｉＧｅ濃度一定層１３を平坦化処理する工程はＣＭＰ研磨により施される。ＣＭＰによる研磨条件としては、研磨速度が０．７５〜１．３２ｍ／ｓ、研磨荷重が１．７６×１０4〜２．３５×１０4Ｐａ（１８０〜２４０ｇｆ／ｃｍ2）、研磨時間が３〜１０分間、スラリー流量が０．２〜０．４Ｌ／分である。このうち特に好ましい条件は研磨速度が０．９５ｍ／秒、研磨荷重が１．９６×１０4Ｐａ（２００ｇｆ／ｃｍ2）、研磨時間が３分間、スラリー流量が０．２Ｌ／分である。研磨布にはポリウレタン樹脂発泡体を、研磨剤は平均粒径３０〜４０ｎｍの超高純度コロイダルシリカを主成分とし、ｐＨ１０．５〜１１．０に調整したスラリーを使用する。ＣＭＰによる平坦化処理は、片面研磨機、両面研磨機のどちらを利用しても同様の成果が得られる。このＳｉＧｅ濃度一定層１３の平坦化処理により、ミスフィット転位を起因とする表面ラフネスの低減が図られる。
【００１４】
更に平坦化処理を終えた後のＳｉＧｅ濃度一定層１３をオゾン水と希ＨＦ水とで洗浄する。この洗浄はスピン洗浄法により行われる。スピン洗浄法は基板を水平に置き、この基板を高速で回転させながら、基板に洗浄液を供給して表面に付着している金属不純物を除去する方法である。本発明ではオゾン水と希ＨＦ水をＳｉＧｅ濃度一定層１３表面に交互に供給して、ＳｉＧｅ濃度一定層１３に付着している金属不純物を除去している。このスピン洗浄法により、ＳｉＧｅ濃度一定層１３表面を均一に洗浄することができる。オゾン水と希フッ酸水を用いた洗浄は各基板間のＧｅ汚染の転写を防止するため、枚葉洗浄処理で行われる。スピン洗浄法の最後はオゾン水によるメガソニック洗浄を行う。メガソニック洗浄とは、米国ＲＣＡ社が開発した超音波洗浄方法であり、１ＭＨｚ近傍の極超音波を被洗浄物に液中で照射する方法である。メガヘルツ（ＭＨｚ）洗浄ともいわれる。従来一般的に洗浄に使われていた超音波洗浄の周波数は、２０ｋＨｚ〜１００ｋＨｚ程度であり、周波数が低いとキャビテーションの発生が起こりやすく、被洗浄物にダメージが入りやすい。また、１μｍ以下の微細なパーティクルの除去が十分に行われない。一方、メガソニック洗浄のように１ＭＨｚ程度まで周波数を上げるとキャビテーションしきい値が上昇してダメージが発生し難くなるとともに微細なパーティクルの除去効果も高められるメリットを有する。洗浄槽の底部に振動板を配置したものはバッチ洗浄装置に用いられ、ノズル内部に振動板を設けて液を吐出しながら音波を重畳させるものは枚葉洗浄に用いられる。本発明では、スピン洗浄による洗浄を説明したが、このスピン洗浄にブラシスクラブ等の物理洗浄を併用しても良い。スピン洗浄した後は、基板を回転させて高速回転による遠心力を利用して、基板上に残留する水分を振り切って乾燥させる。
【００１５】
ＳｉＧｅ濃度一定層１３を洗浄した後、少なくとも平坦化処理により減少したＳｉＧｅ濃度一定層の厚さの分、再びＳｉＧｅ濃度一定層１３ａを形成する（図１（ｅ））。このＳｉＧｅ濃度一定層１３ａの形成は、前述した減圧ＣＶＤ法を用い、ソースガスであるＳｉＨ4及びＧｅＨ4の流量比を所望の割合に固定してＳｉＧｅ層を形成することで、濃度一定の層が得られる。なお、ＳｉＧｅ濃度一定層１３ａのゲルマニウム濃度は、シリコン１００ｍｏｌ％に対して１０ｍｏｌ％〜５０ｍｏｌ％の範囲内で、ＳｉＧｅ濃度一定層１３のゲルマニウム濃度と異なる。
【００１６】
次に、ＳｉＧｅ濃度一定層１３ａ上に歪みＳｉ層１４を形成する（第３工程；図１（ｆ））。歪みＳｉ層１４は減圧ＣＶＤ法を用いてエピタキシャル成長させることにより形成される。減圧ＣＶＤ法による形成は、キャリアガスとしてＨ2を、ソースガスとしてＳｉＨ4を用い、単結晶Ｓｉ層を形成する方法と同様の方法によりエピタキシャル成長させる。エピタキシャル成長するＳｉはＳｉＧｅ濃度一定層の格子定数に倣うように成長するため、形成されるＳｉ層は、格子定数が通常の単結晶Ｓｉに比べて大きく引っ張られて歪んだ構造となる。形成される歪みＳｉ層１４の厚さは、５〜５０ｎｍ、好ましくは１５〜２５ｎｍである。
【００１７】
このように上記工程を経ることにより、ミスフィット転位を起因とする歪みＳｉ層の表面ラフネスが低減される。更に、基板の裏面及び面取り面に形成されるＳｉＧｅエピタキシャル層を除去できる。なお、本実施の形態ではＳｉ単結晶基板を用いて説明したが、図２に示すようにＳｉ単結晶基板１１上に埋込み酸化膜層１６を介して活性Ｓｉ層１７が形成されたＳＯＩ基板１８を用いて歪みＳｉ層を有する半導体基板を作製してもよい。
【００１８】
次に、本発明の第２の実施の形態を説明する。この実施の形態では、次の点が上述した実施の形態と相違する。即ち、ＳｉＧｅ濃度一定層１３ａ上に歪みＳｉ層１４を形成する工程に続いて、基板の裏面及び面取り面に形成されたエピタキシャル層を除去する工程を含むところにある。
この本実施の形態では、ＳｉＧｅ濃度一定層１３を形成した後に、ＳｉＧｅ濃度一定層１３を平坦化処理する。この平坦化処理は第１の実施の形態における平坦化処理と同様の手法により行われる。続いてＳｉＧｅ濃度一定層１３をオゾン水と希ＨＦ水とで洗浄する。この洗浄も前述した洗浄方法と同様の手法により行われる。次に、ＳｉＧｅ濃度一定層１３を洗浄した後、少なくとも平坦化処理により減少したＳｉＧｅ濃度一定層の厚さの分、再びＳｉＧｅ濃度一定層１３ａを形成し、続いてＳｉＧｅ濃度一定層１３ａ上に歪みＳｉ層１４を形成する。
【００１９】
半導体基板の裏面及び面取り面にはＳｉＧｅ濃度傾斜層、ＳｉＧｅ濃度一定層や歪みＳｉ層をエピタキシャル成長により形成する際に、反応ガスが基板の裏面及び面取り面にまで回り込んで裏面及び面取り面にエピタキシャル層が形成されている。このため本第２の実施の形態では、ＳｉＧｅ濃度一定層１３ａ上に歪みＳｉ層１４を形成する工程に続いて、裏面及び面取り面に形成されたエピタキシャル層を除去する。
基板の裏面及び面取り面に形成されたエピタキシャル層の除去は、酸エッチングにより施される。酸エッチング溶液はフッ酸及び硝酸の混合溶液が好適である。フッ酸と硝酸の混合割合はＨＦ：ＨＮＯ3＝１：４〜１０、特に好ましくは１：５である。酸エッチングによるエピタキシャル層の除去は、先ず基板を無接触搬送装置により搬送し、基板裏面が表面側となるように向きを反転させる。次いで、基板を高速で回転させ、エッチング液を供給する揺動ノズルから１Ｌ／ｍｉｎの流量で酸エッチング液を基板裏面へと供給する。基板裏面に供給された酸エッチング液は、基板の高速回転による遠心力によって基板外側に向かって均一に流れるため、基板裏面及び面取り面は均一なエッチングが施される。この酸エッチングによる基板裏面及び面取り面に形成されたエピタキシャル層の取り代はエピタキシャル層を積んだ分だけである。
【００２０】
酸エッチング処理を終えた後は、基板裏面を純水によりリンス洗浄を施す。酸エッチングの供給を終えた基板に純水を供給する揺動ノズルから純水を供給する。リンス洗浄は１０秒程度施すことで基板裏面に残留するエッチング液を除去できる。リンス洗浄により基板上に残留する水分は、基板を高速で回転させることで生じる遠心力を利用することで、基板上に残留する水分を振り切って乾燥させる。このスピン乾燥を３０秒程度施すことで基板裏面は十分に乾燥される。本第２の実施の形態により、本第１の実施の形態に比べて裏面及び面取り面における残留ゲルマニウム濃度が更に低減する。
【００２１】
【実施例】
次に本発明の実施例を説明する。
＜実施例１＞
先ず、単結晶シリコン基板を用意し、この基板上にＧｅ濃度が厚さとともに増加するＳｉＧｅ濃度傾斜層をエピタキシャル成長により厚さ２μｍ形成した。このＳｉＧｅ濃度傾斜層の最表層におけるＧｅ濃度をＳｉ濃度１００ｍｏｌ％に対して２０ｍｏｌ％とした。次いで、このＳｉＧｅ濃度傾斜層の上にＳｉ濃度１００ｍｏｌ％に対してＧｅ濃度が２０ｍｏｌ％一定のＳｉＧｅ濃度一定層をエピタキシャル成長により厚さ１μｍ形成した。ＳｉＧｅ濃度一定層表面を光学式表面粗さ測定装置（Ｗｙｋｏ；Ｖｅｅｃｏ社製）を用いてＳｉＧｅ濃度一定層表面の任意の２０μｍ□の領域を測定した。図３に基板表面の表面ラフネス像を示す。図３より明らかなように、ＳｉＧｅ濃度一定層表面には大きな凹凸が多数形成されていることが判る。
次に、ＳｉＧｅ濃度一定層の表面をＣＭＰ研磨を用いて平坦化処理した。ＣＭＰ研磨条件としては、研磨速度を０．９５ｍ／秒、研磨荷重を２．４５×１０4Ｐａ（２５０ｇｆ／ｃｍ2）、研磨時間を５分間、スラリー流量を０．２Ｌ／ｍｉｎとした。研磨布にはポリウレタン樹脂発泡体を、研磨剤は平均粒径３０〜４０ｎｍの超高純度コロイダルシリカを主成分とし、ｐＨ１０．５〜１１．０に調整したスラリーを使用した。ＣＭＰ研磨した後の基板表面に枚葉洗浄処理によるオゾン水と希ＨＦ水のスピン洗浄を施し、洗浄の最後はオゾン水によるメガソニック洗浄とした。スピン洗浄後は、基板上に残留する水分をスピン乾燥し、高速回転による遠心力を利用して、基板上に残留する水分を振り切って乾燥させた。このＣＭＰ研磨及び洗浄を施すことでＳｉＧｅ濃度一定層の厚さが０．５μｍ消費され、ＳｉＧｅ濃度一定層の厚さは０．５μｍとなった。
【００２２】
次に、基板表面を平坦化処理及び洗浄して減少したＳｉＧｅ濃度一定層の厚さ０．５μｍの分だけ再びＳｉＧｅ濃度一定層をエピタキシャル成長により形成し、更にＳｉＧｅ濃度一定層上に歪みＳｉ層をエピタキシャル成長により２０ｎｍ形成して半導体基板を得た。得られた半導体基板の歪みＳｉ層表面を光学式表面粗さ測定装置を用いて歪みＳｉ層表面の任意の２０μｍ□の領域を測定した。図４に基板表面の表面ラフネス像を示す。図４より明らかなように、前述した図３に示す平坦化処理前の表面ラフネス像に比べて表面クロスハッチが低減されているのが判る。また、基板各位置における平坦化処理を施す前のＳｉＧｅ濃度一定層表面における表面ラフネスＲmsと、得られた半導体基板の歪みＳｉ層表面における表面ラフネスＲmsを図５に示す。図５より明らかなように平坦化処理前のＳｉＧｅ濃度一定層の表面ラフネスＲmsは４ｎｍ程度であったが、平坦化処理を施した後に形成した歪みＳｉ層表面の表面ラフネスＲmsは０．８ｎｍ未満にまで低減されていた。
次に、基板の裏面及び面取り面に形成されたエピタキシャル層を酸エッチングを用いて除去した。エッチング溶液にはフッ酸及び硝酸を含む混合溶液を用い、フッ酸と硝酸の混合割合はＨＦ：ＨＮＯ3＝１：５とした。
【００２３】
＜比較例１＞
実施例１と同様に、単結晶シリコン基板上にＳｉＧｅ濃度傾斜層をエピタキシャル成長により厚さ３μｍ形成し、ＳｉＧｅ濃度傾斜層の上にＳｉ濃度１００ｍｏｌ％に対してＧｅ濃度が２０ｍｏｌ％一定のＳｉＧｅ濃度一定層をエピタキシャル成長により厚さ２μｍ形成した。ＳｉＧｅ濃度一定層の表面を実施例１と同様にＣＭＰ研磨を用いて平坦化処理した。次に、ＳｉＧｅ濃度一定層上に歪みＳｉ層をエピタキシャル成長により２０ｎｍ形成して半導体基板を得た。
【００２４】
＜比較評価１＞
実施例１及び比較例１でそれぞれ得られた半導体基板の裏面をＩＣＰ−ＭＳにより測定し、裏面に残存する金属濃度を測定した。ＩＣＰ−ＭＳによる測定結果を表１に示す。
【００２５】
【表１】
【００２６】
表１より明らかなように、比較例１における裏面に残留するゲルマニウム濃度は５．３×１０10ａｔｏｍｓ／ｃｍ2程度であった。これに対して本発明の製造方法を施した実施例１における裏面に残留するゲルマニウム濃度は０．５×１０10ａｔｏｍｓ／ｃｍ2未満となっており、平坦化処理に続いてエッチングを施すことで基板裏面におけるゲルマニウム濃度がより低減することが判る。
【００２７】
【発明の効果】
以上述べたように、本発明による半導体基板の製造方法は、Ｓｉ単結晶基板又はＳＯＩ基板上にＧｅ濃度が厚さとともに増加するＳｉＧｅ濃度傾斜層を形成する第１工程と、ＳｉＧｅ濃度傾斜層上にＧｅ濃度が一定であるＳｉＧｅ濃度一定層を形成する第２工程と、ＳｉＧｅ濃度一定層上に歪みＳｉ層を形成する第３工程とを含む方法の改良であり、その特徴ある構成は、第２工程が、所定の厚さを有するＳｉＧｅ濃度一定層１３を形成する工程と、ＳｉＧｅ濃度一定層を平坦化処理する工程と、少なくとも平坦化処理により減少したＳｉＧｅ濃度一定層の厚さの分、再びＳｉＧｅ濃度一定層を形成する工程とを含み、減少したＳｉＧｅ濃度一定層の厚さの分だけ平坦化処理後に形成されるＳｉＧｅ濃度一定層 (13a) のＧｅ濃度は、ＳｉＧｅ濃度一定層 (13) におけるＧｅ濃度と異なるシリコン１００ｍｏｌ％に対して１０ｍｏｌ％〜５０ｍｏｌ％の範囲内の一定の濃度であるところにある。
このように上記工程を経ることにより、ミスフィット転位を起因とする歪みＳｉ層の表面ラフネスが低減される。更に、基板の裏面及び面取り面に形成されたエピタキシャル層を酸エッチングにより除去する工程を更に含むことで、基板の裏面及び面取り面に形成されるＳｉＧｅエピタキシャル層を除去できる。
【図面の簡単な説明】
【図１】 本発明の半導体基板の製造方法における各工程を示す断面図。
【図２】 本発明の製造方法により得られるＳＯＩ基板上に歪みＳｉ層を形成した半導体基板の断面図。
【図３】 平坦化処理を施す前のＳｉＧｅ濃度一定層表面における光学式表面粗さ測定画像を示す図。
【図４】 歪みＳｉ層表面の光学式表面粗さ測定画像を示す図。
【図５】 平坦化処理を施す前のＳｉＧｅ濃度一定層表面における表面ラフネスＲmsと、本発明の製造方法により得られた半導体基板の歪みＳｉ層表面における表面ラフネスＲmsを示す図。
【符号の説明】
１１ Ｓｉ単結晶基板
１２ ＳｉＧｅ濃度傾斜層
１３ ＳｉＧｅ濃度一定層
１４ 歪みＳｉ層
１６ 埋込み酸化膜層
１７ 活性Ｓｉ層
１８ ＳＯＩ基板
【発明の属する技術分野】
本発明は、高速ＭＯＳＦＥＴ等に用いられる歪みＳｉ層を有する半導体基板の製造方法に関する。
【０００２】
【従来の技術】
近年、Ｓｉ基板上にＳｉＧｅ層を介してエピタキシャル成長した歪みＳｉ層をチャネル領域に用いた高速のＭＯＳＦＥＴ、ＭＯＤＦＥＴ、ＨＥＭＴが提案されている。この歪みＳｉ−ＦＥＴでは、Ｓｉに比べて格子定数の大きいＳｉＧｅによりＳｉ層に引っ張り歪みが生じる。そのためＳｉのバンド構造が変化して縮退が解けてキャリア移動度が高まる。したがって、この歪みＳｉ層をチャネル領域として用いることにより、通常のＳｉ層に比べて約１．３〜８倍程度の高速化が可能になる。
また、プロセスとしてＣＺ法による通常のＳｉ基板を基板として使用でき、従来のＣＭＯＳ工程で高速ＣＭＯＳを実現可能にするものである。
【０００３】
ＦＥＴのチャネル領域として要望される歪みＳｉ層を有する半導体基板は、Ｓｉ基板上に格子定数の大きいＳｉＧｅ層をエピタキシャル成長し、ＳｉＧｅ層の上に薄いＳｉ層をエピタキシャル成長して作製する。Ｓｉ基板上に形成されるＳｉＧｅ層はＧｅ濃度が最大３０％にもなるため、Ｓｉ基板とＳｉＧｅ層との格子定数の違いによってミスフィット転位が発生してしまい、結晶性に問題を生じていた。そのため、ＳｉＧｅのＧｅ組成比を一定の緩い傾斜で増加させたバッファ層を用いる方法や、Ｇｅ組成比を階段状に変化させたバッファ層を用いる方法、Ｇｅ組成比を超格子状に変化させたバッファ層を用いる方法及びＳｉのオフカットウェーハを用いてＧｅ組成比を一定の傾斜で変化させたバッファ層を用いる方法等が提案されている。
Ｇｅ組成比を一定の緩い傾斜で増加させたバッファ層を用いる場合等では、発生した転位のため、転位線の分布を反映したクロスハッチと呼ばれる格子状の段差を有する凹凸が発生してしまい、この凹凸はデバイス製造工程のフォトリソグラフィ工程で問題となるため、従来は、通常のＳｉ同様の研磨工程を用いて研磨が行われていた。しかしながら、成膜されたＳｉＧｅ層は、貫通転位密度や表面ラフネスがデバイス及び製造プロセスとして要望されるレベルには及ばない状態であった。特に、上記クロスハッチは全面に均等な凹凸を生じるのではなく、およそ数μｍ周期で数十ｎｍの大きな凹凸を呈するものであり、このような凹凸は、通常のＳｉ同様の研磨では除去することができなかった。
【０００４】
この問題を解決する方策として、本出願人は、Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長させた半導体基板の製造方法であって、前記Ｓｉ基板上にＳｉＧｅ層をエピタキシャル成長する成膜工程と、該成膜工程後に前記ＳｉＧｅ層上面を酸化させて酸化膜を形成する酸化膜形成工程と、該酸化膜形成工程後に前記酸化膜をエッチングにより除去する酸化膜除去工程とを有することを特徴とする半導体基板の製造方法を開示している（例えば、特許文献１参照。）。特許文献１に示される方法では、酸化過程で表面粗さが改善され、酸化膜の除去により良好な表面ラフネスのＳｉＧｅ層表面を有する基板を得ることができる。さらに、このＳｉＧｅ層上に歪みＳｉ層を形成すれば、表面ラフネスの小さな良質な歪みＳｉ層が得られ、例えば歪みＳｉ層をチャネル領域とするＭＯＳＦＥＴ等を用いた集積回路用として好適な半導体基板を得ることができる。
【０００５】
【特許文献１】
特開２００３−１０９９０１号公報（特許請求の範囲請求項１）
【０００６】
【発明が解決しようとする課題】
一方、上記ＳｉＧｅ層や歪みＳｉ層をエピタキシャル成長させる工程では、エピタキシャル成長に必要なプロセスガスが表面だけでなく裏面にも回り込んでしまい、裏面外周部や面取り部にＳｉＧｅエピタキシャル層を堆積してしまう問題があった。この裏面外周部や面取り部に形成されたＳｉＧｅエピタキシャル層を除去しないと、後に続くデバイス工程での生産ラインにＧｅ汚染をもたらしてしまうため、十分な除去が必要であった。
【０００７】
本発明の目的は、表面ラフネスを低減し得る半導体基板の製造方法を提供することにある。
本発明の別の目的は、エピタキシャル成長により基板裏面及び面取り面に形成されるＳｉＧｅエピタキシャル層を除去することができる半導体基板の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に係る発明は、図１（ａ）〜図１（ｆ）に示すように、Ｓｉ単結晶基板１１又はＳＯＩ基板１８上にＧｅ濃度が厚さとともに増加するＳｉＧｅ濃度傾斜層１２を形成する第１工程と、ＳｉＧｅ濃度傾斜層１２上にＧｅ濃度が一定であるＳｉＧｅ濃度一定層１３を形成する第２工程と、ＳｉＧｅ濃度一定層１３上に歪みＳｉ層１４を形成する第３工程とを含む半導体基板の製造方法の改良である。その特徴ある構成は、第２工程が、所定の厚さを有するＳｉＧｅ濃度一定層１３を形成する工程と、ＳｉＧｅ濃度一定層１３を平坦化処理する工程と、少なくとも平坦化処理により減少したＳｉＧｅ濃度一定層の厚さの分、再びＳｉＧｅ濃度一定層１３ａを形成する工程とを含み、減少したＳｉＧｅ濃度一定層の厚さの分だけ平坦化処理後に形成されるＳｉＧｅ濃度一定層 (13a) のＧｅ濃度は、ＳｉＧｅ濃度一定層 (13) におけるＧｅ濃度と異なるシリコン１００ｍｏｌ％に対して１０ｍｏｌ％〜５０ｍｏｌ％の範囲内の一定の濃度であるところにある。
請求項１に係る発明では、このように上記工程を経ることにより、ミスフィット転位を起因とする歪みＳｉ層の表面ラフネスが低減される。
【０００９】
請求項２に係る発明は、請求項１に係る発明であって、ＳｉＧｅ濃度一定層１３の平坦化処理がＣＭＰ加工により施される製造方法である。
請求項３に係る発明は、請求項１に係る発明であって、ＳｉＧｅ濃度一定層１３ｂ上に歪みＳｉ層１４を形成する工程に続いて、基板１１の裏面及び面取り面に形成されたエピタキシャル層を除去する工程を更に含み、裏面及び面取り面のエピタキシャル層の除去が酸エッチングにより施される製造方法である。
請求項３に係る発明では、基板１１の裏面及び面取り面に形成されたエピタキシャル層を除去する工程を更に含むことで、裏面及び面取り面における残留ゲルマニウム濃度が更に低減する。
【００１０】
【発明の実施の形態】
次に本発明の第１の実施の形態を図面に基づいて説明する。
先ず、Ｓｉ単結晶基板１１を用意し、この基板１１上にＧｅ濃度が厚さとともに増加するＳｉＧｅ濃度傾斜層１２を形成する（第１工程；図１（ａ）及び（ｂ））。このＳｉＧｅ濃度傾斜層１２は減圧ＣＶＤ法を用いてエピタキシャル成長させることにより形成される。減圧ＣＶＤ法による形成は、キャリアガスとしてＨ2を、ソースガスとしてＳｉＨ4及びＧｅＨ4をそれぞれ用い、基板上に形成されるＳｉＧｅ層の成長に応じてＧｅＨ4の流量割合を徐々に増加させることで得られる。形成されるＳｉＧｅ濃度傾斜層１２の厚さは、０．５〜１０μｍ、好ましくは１．０〜３μｍである。ＳｉＧｅ濃度傾斜層中のゲルマニウム濃度の上限はシリコン１００ｍｏｌ％に対して１００ｍｏｌ％に規定される。このうち、より好ましくは１０ｍｏｌ％〜５０ｍｏｌ％の範囲内に規定される。
【００１１】
次いで、ＳｉＧｅ濃度傾斜層１２の上にＧｅ濃度が一定であるＳｉＧｅ濃度一定層１３を形成する（第２工程）。
ＳｉＧｅ濃度一定層１３を形成する工程では、前述した減圧ＣＶＤ法を用い、ソースガスであるＳｉＨ4及びＧｅＨ4の流量比を所望の割合、具体的にはＳｉＧｅ濃度傾斜層１２の最表層におけるＳｉＧｅ割合と同様の割合となるように流量比を固定してＳｉＧｅ層を形成することにより、濃度一定のＳｉＧｅ層が得られる。
【００１２】
本発明の特徴ある構成は、この第２工程が、所定の厚さを有するＳｉＧｅ濃度一定層１３を形成する工程（図１（ｃ））と、このＳｉＧｅ濃度一定層１３を平坦化処理する工程（図１（ｄ））と、少なくとも平坦化処理により減少したＳｉＧｅ濃度一定層の厚さの分、再びＳｉＧｅ濃度一定層１３ａを形成する工程（図１（ｅ））とを含むところにある。
【００１３】
ＳｉＧｅ濃度一定層１３を平坦化処理する工程はＣＭＰ研磨により施される。ＣＭＰによる研磨条件としては、研磨速度が０．７５〜１．３２ｍ／ｓ、研磨荷重が１．７６×１０4〜２．３５×１０4Ｐａ（１８０〜２４０ｇｆ／ｃｍ2）、研磨時間が３〜１０分間、スラリー流量が０．２〜０．４Ｌ／分である。このうち特に好ましい条件は研磨速度が０．９５ｍ／秒、研磨荷重が１．９６×１０4Ｐａ（２００ｇｆ／ｃｍ2）、研磨時間が３分間、スラリー流量が０．２Ｌ／分である。研磨布にはポリウレタン樹脂発泡体を、研磨剤は平均粒径３０〜４０ｎｍの超高純度コロイダルシリカを主成分とし、ｐＨ１０．５〜１１．０に調整したスラリーを使用する。ＣＭＰによる平坦化処理は、片面研磨機、両面研磨機のどちらを利用しても同様の成果が得られる。このＳｉＧｅ濃度一定層１３の平坦化処理により、ミスフィット転位を起因とする表面ラフネスの低減が図られる。
【００１４】
更に平坦化処理を終えた後のＳｉＧｅ濃度一定層１３をオゾン水と希ＨＦ水とで洗浄する。この洗浄はスピン洗浄法により行われる。スピン洗浄法は基板を水平に置き、この基板を高速で回転させながら、基板に洗浄液を供給して表面に付着している金属不純物を除去する方法である。本発明ではオゾン水と希ＨＦ水をＳｉＧｅ濃度一定層１３表面に交互に供給して、ＳｉＧｅ濃度一定層１３に付着している金属不純物を除去している。このスピン洗浄法により、ＳｉＧｅ濃度一定層１３表面を均一に洗浄することができる。オゾン水と希フッ酸水を用いた洗浄は各基板間のＧｅ汚染の転写を防止するため、枚葉洗浄処理で行われる。スピン洗浄法の最後はオゾン水によるメガソニック洗浄を行う。メガソニック洗浄とは、米国ＲＣＡ社が開発した超音波洗浄方法であり、１ＭＨｚ近傍の極超音波を被洗浄物に液中で照射する方法である。メガヘルツ（ＭＨｚ）洗浄ともいわれる。従来一般的に洗浄に使われていた超音波洗浄の周波数は、２０ｋＨｚ〜１００ｋＨｚ程度であり、周波数が低いとキャビテーションの発生が起こりやすく、被洗浄物にダメージが入りやすい。また、１μｍ以下の微細なパーティクルの除去が十分に行われない。一方、メガソニック洗浄のように１ＭＨｚ程度まで周波数を上げるとキャビテーションしきい値が上昇してダメージが発生し難くなるとともに微細なパーティクルの除去効果も高められるメリットを有する。洗浄槽の底部に振動板を配置したものはバッチ洗浄装置に用いられ、ノズル内部に振動板を設けて液を吐出しながら音波を重畳させるものは枚葉洗浄に用いられる。本発明では、スピン洗浄による洗浄を説明したが、このスピン洗浄にブラシスクラブ等の物理洗浄を併用しても良い。スピン洗浄した後は、基板を回転させて高速回転による遠心力を利用して、基板上に残留する水分を振り切って乾燥させる。
【００１５】
ＳｉＧｅ濃度一定層１３を洗浄した後、少なくとも平坦化処理により減少したＳｉＧｅ濃度一定層の厚さの分、再びＳｉＧｅ濃度一定層１３ａを形成する（図１（ｅ））。このＳｉＧｅ濃度一定層１３ａの形成は、前述した減圧ＣＶＤ法を用い、ソースガスであるＳｉＨ4及びＧｅＨ4の流量比を所望の割合に固定してＳｉＧｅ層を形成することで、濃度一定の層が得られる。なお、ＳｉＧｅ濃度一定層１３ａのゲルマニウム濃度は、シリコン１００ｍｏｌ％に対して１０ｍｏｌ％〜５０ｍｏｌ％の範囲内で、ＳｉＧｅ濃度一定層１３のゲルマニウム濃度と異なる。
【００１６】
次に、ＳｉＧｅ濃度一定層１３ａ上に歪みＳｉ層１４を形成する（第３工程；図１（ｆ））。歪みＳｉ層１４は減圧ＣＶＤ法を用いてエピタキシャル成長させることにより形成される。減圧ＣＶＤ法による形成は、キャリアガスとしてＨ2を、ソースガスとしてＳｉＨ4を用い、単結晶Ｓｉ層を形成する方法と同様の方法によりエピタキシャル成長させる。エピタキシャル成長するＳｉはＳｉＧｅ濃度一定層の格子定数に倣うように成長するため、形成されるＳｉ層は、格子定数が通常の単結晶Ｓｉに比べて大きく引っ張られて歪んだ構造となる。形成される歪みＳｉ層１４の厚さは、５〜５０ｎｍ、好ましくは１５〜２５ｎｍである。
【００１７】
このように上記工程を経ることにより、ミスフィット転位を起因とする歪みＳｉ層の表面ラフネスが低減される。更に、基板の裏面及び面取り面に形成されるＳｉＧｅエピタキシャル層を除去できる。なお、本実施の形態ではＳｉ単結晶基板を用いて説明したが、図２に示すようにＳｉ単結晶基板１１上に埋込み酸化膜層１６を介して活性Ｓｉ層１７が形成されたＳＯＩ基板１８を用いて歪みＳｉ層を有する半導体基板を作製してもよい。
【００１８】
次に、本発明の第２の実施の形態を説明する。この実施の形態では、次の点が上述した実施の形態と相違する。即ち、ＳｉＧｅ濃度一定層１３ａ上に歪みＳｉ層１４を形成する工程に続いて、基板の裏面及び面取り面に形成されたエピタキシャル層を除去する工程を含むところにある。
この本実施の形態では、ＳｉＧｅ濃度一定層１３を形成した後に、ＳｉＧｅ濃度一定層１３を平坦化処理する。この平坦化処理は第１の実施の形態における平坦化処理と同様の手法により行われる。続いてＳｉＧｅ濃度一定層１３をオゾン水と希ＨＦ水とで洗浄する。この洗浄も前述した洗浄方法と同様の手法により行われる。次に、ＳｉＧｅ濃度一定層１３を洗浄した後、少なくとも平坦化処理により減少したＳｉＧｅ濃度一定層の厚さの分、再びＳｉＧｅ濃度一定層１３ａを形成し、続いてＳｉＧｅ濃度一定層１３ａ上に歪みＳｉ層１４を形成する。
【００１９】
半導体基板の裏面及び面取り面にはＳｉＧｅ濃度傾斜層、ＳｉＧｅ濃度一定層や歪みＳｉ層をエピタキシャル成長により形成する際に、反応ガスが基板の裏面及び面取り面にまで回り込んで裏面及び面取り面にエピタキシャル層が形成されている。このため本第２の実施の形態では、ＳｉＧｅ濃度一定層１３ａ上に歪みＳｉ層１４を形成する工程に続いて、裏面及び面取り面に形成されたエピタキシャル層を除去する。
基板の裏面及び面取り面に形成されたエピタキシャル層の除去は、酸エッチングにより施される。酸エッチング溶液はフッ酸及び硝酸の混合溶液が好適である。フッ酸と硝酸の混合割合はＨＦ：ＨＮＯ3＝１：４〜１０、特に好ましくは１：５である。酸エッチングによるエピタキシャル層の除去は、先ず基板を無接触搬送装置により搬送し、基板裏面が表面側となるように向きを反転させる。次いで、基板を高速で回転させ、エッチング液を供給する揺動ノズルから１Ｌ／ｍｉｎの流量で酸エッチング液を基板裏面へと供給する。基板裏面に供給された酸エッチング液は、基板の高速回転による遠心力によって基板外側に向かって均一に流れるため、基板裏面及び面取り面は均一なエッチングが施される。この酸エッチングによる基板裏面及び面取り面に形成されたエピタキシャル層の取り代はエピタキシャル層を積んだ分だけである。
【００２０】
酸エッチング処理を終えた後は、基板裏面を純水によりリンス洗浄を施す。酸エッチングの供給を終えた基板に純水を供給する揺動ノズルから純水を供給する。リンス洗浄は１０秒程度施すことで基板裏面に残留するエッチング液を除去できる。リンス洗浄により基板上に残留する水分は、基板を高速で回転させることで生じる遠心力を利用することで、基板上に残留する水分を振り切って乾燥させる。このスピン乾燥を３０秒程度施すことで基板裏面は十分に乾燥される。本第２の実施の形態により、本第１の実施の形態に比べて裏面及び面取り面における残留ゲルマニウム濃度が更に低減する。
【００２１】
【実施例】
次に本発明の実施例を説明する。
＜実施例１＞
先ず、単結晶シリコン基板を用意し、この基板上にＧｅ濃度が厚さとともに増加するＳｉＧｅ濃度傾斜層をエピタキシャル成長により厚さ２μｍ形成した。このＳｉＧｅ濃度傾斜層の最表層におけるＧｅ濃度をＳｉ濃度１００ｍｏｌ％に対して２０ｍｏｌ％とした。次いで、このＳｉＧｅ濃度傾斜層の上にＳｉ濃度１００ｍｏｌ％に対してＧｅ濃度が２０ｍｏｌ％一定のＳｉＧｅ濃度一定層をエピタキシャル成長により厚さ１μｍ形成した。ＳｉＧｅ濃度一定層表面を光学式表面粗さ測定装置（Ｗｙｋｏ；Ｖｅｅｃｏ社製）を用いてＳｉＧｅ濃度一定層表面の任意の２０μｍ□の領域を測定した。図３に基板表面の表面ラフネス像を示す。図３より明らかなように、ＳｉＧｅ濃度一定層表面には大きな凹凸が多数形成されていることが判る。
次に、ＳｉＧｅ濃度一定層の表面をＣＭＰ研磨を用いて平坦化処理した。ＣＭＰ研磨条件としては、研磨速度を０．９５ｍ／秒、研磨荷重を２．４５×１０4Ｐａ（２５０ｇｆ／ｃｍ2）、研磨時間を５分間、スラリー流量を０．２Ｌ／ｍｉｎとした。研磨布にはポリウレタン樹脂発泡体を、研磨剤は平均粒径３０〜４０ｎｍの超高純度コロイダルシリカを主成分とし、ｐＨ１０．５〜１１．０に調整したスラリーを使用した。ＣＭＰ研磨した後の基板表面に枚葉洗浄処理によるオゾン水と希ＨＦ水のスピン洗浄を施し、洗浄の最後はオゾン水によるメガソニック洗浄とした。スピン洗浄後は、基板上に残留する水分をスピン乾燥し、高速回転による遠心力を利用して、基板上に残留する水分を振り切って乾燥させた。このＣＭＰ研磨及び洗浄を施すことでＳｉＧｅ濃度一定層の厚さが０．５μｍ消費され、ＳｉＧｅ濃度一定層の厚さは０．５μｍとなった。
【００２２】
次に、基板表面を平坦化処理及び洗浄して減少したＳｉＧｅ濃度一定層の厚さ０．５μｍの分だけ再びＳｉＧｅ濃度一定層をエピタキシャル成長により形成し、更にＳｉＧｅ濃度一定層上に歪みＳｉ層をエピタキシャル成長により２０ｎｍ形成して半導体基板を得た。得られた半導体基板の歪みＳｉ層表面を光学式表面粗さ測定装置を用いて歪みＳｉ層表面の任意の２０μｍ□の領域を測定した。図４に基板表面の表面ラフネス像を示す。図４より明らかなように、前述した図３に示す平坦化処理前の表面ラフネス像に比べて表面クロスハッチが低減されているのが判る。また、基板各位置における平坦化処理を施す前のＳｉＧｅ濃度一定層表面における表面ラフネスＲmsと、得られた半導体基板の歪みＳｉ層表面における表面ラフネスＲmsを図５に示す。図５より明らかなように平坦化処理前のＳｉＧｅ濃度一定層の表面ラフネスＲmsは４ｎｍ程度であったが、平坦化処理を施した後に形成した歪みＳｉ層表面の表面ラフネスＲmsは０．８ｎｍ未満にまで低減されていた。
次に、基板の裏面及び面取り面に形成されたエピタキシャル層を酸エッチングを用いて除去した。エッチング溶液にはフッ酸及び硝酸を含む混合溶液を用い、フッ酸と硝酸の混合割合はＨＦ：ＨＮＯ3＝１：５とした。
【００２３】
＜比較例１＞
実施例１と同様に、単結晶シリコン基板上にＳｉＧｅ濃度傾斜層をエピタキシャル成長により厚さ３μｍ形成し、ＳｉＧｅ濃度傾斜層の上にＳｉ濃度１００ｍｏｌ％に対してＧｅ濃度が２０ｍｏｌ％一定のＳｉＧｅ濃度一定層をエピタキシャル成長により厚さ２μｍ形成した。ＳｉＧｅ濃度一定層の表面を実施例１と同様にＣＭＰ研磨を用いて平坦化処理した。次に、ＳｉＧｅ濃度一定層上に歪みＳｉ層をエピタキシャル成長により２０ｎｍ形成して半導体基板を得た。
【００２４】
＜比較評価１＞
実施例１及び比較例１でそれぞれ得られた半導体基板の裏面をＩＣＰ−ＭＳにより測定し、裏面に残存する金属濃度を測定した。ＩＣＰ−ＭＳによる測定結果を表１に示す。
【００２５】
【表１】
表１より明らかなように、比較例１における裏面に残留するゲルマニウム濃度は５．３×１０10ａｔｏｍｓ／ｃｍ2程度であった。これに対して本発明の製造方法を施した実施例１における裏面に残留するゲルマニウム濃度は０．５×１０10ａｔｏｍｓ／ｃｍ2未満となっており、平坦化処理に続いてエッチングを施すことで基板裏面におけるゲルマニウム濃度がより低減することが判る。
【００２７】
【発明の効果】
以上述べたように、本発明による半導体基板の製造方法は、Ｓｉ単結晶基板又はＳＯＩ基板上にＧｅ濃度が厚さとともに増加するＳｉＧｅ濃度傾斜層を形成する第１工程と、ＳｉＧｅ濃度傾斜層上にＧｅ濃度が一定であるＳｉＧｅ濃度一定層を形成する第２工程と、ＳｉＧｅ濃度一定層上に歪みＳｉ層を形成する第３工程とを含む方法の改良であり、その特徴ある構成は、第２工程が、所定の厚さを有するＳｉＧｅ濃度一定層１３を形成する工程と、ＳｉＧｅ濃度一定層を平坦化処理する工程と、少なくとも平坦化処理により減少したＳｉＧｅ濃度一定層の厚さの分、再びＳｉＧｅ濃度一定層を形成する工程とを含み、減少したＳｉＧｅ濃度一定層の厚さの分だけ平坦化処理後に形成されるＳｉＧｅ濃度一定層 (13a) のＧｅ濃度は、ＳｉＧｅ濃度一定層 (13) におけるＧｅ濃度と異なるシリコン１００ｍｏｌ％に対して１０ｍｏｌ％〜５０ｍｏｌ％の範囲内の一定の濃度であるところにある。
このように上記工程を経ることにより、ミスフィット転位を起因とする歪みＳｉ層の表面ラフネスが低減される。更に、基板の裏面及び面取り面に形成されたエピタキシャル層を酸エッチングにより除去する工程を更に含むことで、基板の裏面及び面取り面に形成されるＳｉＧｅエピタキシャル層を除去できる。
【図面の簡単な説明】
【図１】 本発明の半導体基板の製造方法における各工程を示す断面図。
【図２】 本発明の製造方法により得られるＳＯＩ基板上に歪みＳｉ層を形成した半導体基板の断面図。
【図３】 平坦化処理を施す前のＳｉＧｅ濃度一定層表面における光学式表面粗さ測定画像を示す図。
【図４】 歪みＳｉ層表面の光学式表面粗さ測定画像を示す図。
【図５】 平坦化処理を施す前のＳｉＧｅ濃度一定層表面における表面ラフネスＲmsと、本発明の製造方法により得られた半導体基板の歪みＳｉ層表面における表面ラフネスＲmsを示す図。
【符号の説明】
１１ Ｓｉ単結晶基板
１２ ＳｉＧｅ濃度傾斜層
１３ ＳｉＧｅ濃度一定層
１４ 歪みＳｉ層
１６ 埋込み酸化膜層
１７ 活性Ｓｉ層
１８ ＳＯＩ基板
Claims (3)
- Ｓｉ単結晶基板(11)又はＳＯＩ基板(18)上にＧｅ濃度が厚さとともに増加するＳｉＧｅ濃度傾斜層(12)を形成する第１工程と、前記ＳｉＧｅ濃度傾斜層上にＧｅ濃度が一定であるＳｉＧｅ濃度一定層(13)を形成する第２工程と、前記ＳｉＧｅ濃度一定層(13)上に歪みＳｉ層(14)を形成する第３工程とを含む半導体基板の製造方法において、
前記第２工程が、所定の厚さを有するＳｉＧｅ濃度一定層(13)を形成する工程と、前記ＳｉＧｅ濃度一定層(13)を平坦化処理する工程と、少なくとも前記平坦化処理により減少したＳｉＧｅ濃度一定層の厚さの分、再びＳｉＧｅ濃度一定層(13a)を形成する工程とを含み、
減少したＳｉＧｅ濃度一定層の厚さの分だけ平坦化処理後に形成されるＳｉＧｅ濃度一定層 (13a) のＧｅ濃度は、前記ＳｉＧｅ濃度一定層 (13) におけるＧｅ濃度と異なるシリコン１００ｍｏｌ％に対して１０ｍｏｌ％〜５０ｍｏｌ％の範囲内の一定の濃度であること
を特徴とする半導体基板の製造方法。 - 平坦化処理がＣＭＰ加工により施される請求項１記載の製造方法。
- ＳｉＧｅ濃度一定層(13a)上に歪みＳｉ層(14)を形成する工程に続いて、基板(11)の裏面及び面取り面に形成されたエピタキシャル層を除去する工程を更に含み、
前記裏面及び面取り面のエピタキシャル層の除去が酸エッチングにより施される請求項１記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171781A JP4140456B2 (ja) | 2003-06-17 | 2003-06-17 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171781A JP4140456B2 (ja) | 2003-06-17 | 2003-06-17 | 半導体基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005011865A JP2005011865A (ja) | 2005-01-13 |
| JP4140456B2 true JP4140456B2 (ja) | 2008-08-27 |
Family
ID=34096128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003171781A Expired - Fee Related JP4140456B2 (ja) | 2003-06-17 | 2003-06-17 | 半導体基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4140456B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4867225B2 (ja) * | 2005-07-27 | 2012-02-01 | セイコーエプソン株式会社 | 半導体基板の製造方法及び、半導体装置の製造方法 |
| JP2007036134A (ja) | 2005-07-29 | 2007-02-08 | Toshiba Corp | 半導体ウェーハ及び半導体装置の製造方法 |
| JP2025168938A (ja) * | 2024-04-30 | 2025-11-12 | 信越半導体株式会社 | ＳｉＧｅ基板の製造方法 |
| WO2026083713A1 (ja) * | 2024-10-18 | 2026-04-23 | 信越半導体株式会社 | シリコン基板上にＳｉＧｅ層を有する基板及びその作製方法 |
-
2003
- 2003-06-17 JP JP2003171781A patent/JP4140456B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005011865A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101558474B (zh) | 应变硅基板的制造方法 | |
| CN107533953B (zh) | 具有可控膜应力的在硅衬底上沉积电荷捕获多晶硅膜的方法 | |
| US6899762B2 (en) | Epitaxially coated semiconductor wafer and process for producing it | |
| EP0975012A2 (en) | Porous silicon with uniform pore size distribution | |
| JP2004311526A (ja) | 半導体基板およびその製造方法 | |
| JP4240403B2 (ja) | エピタキシャルウェーハの製造方法 | |
| US6767840B1 (en) | Wafer processing apparatus, wafer processing method, and semiconductor substrate fabrication method | |
| JP2004103946A (ja) | 基板及びその製造方法 | |
| JP4162211B2 (ja) | シリコンウエハの洗浄方法および洗浄されたシリコンウエハ | |
| KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
| KR20020017910A (ko) | 재생웨이퍼를 반도체웨이퍼로 변환시키는 방법 | |
| CN100550312C (zh) | 多层基板的洗涤方法及基板的贴合方法、以及贴合晶片的制造方法 | |
| JP4140456B2 (ja) | 半導体基板の製造方法 | |
| JP4158610B2 (ja) | 半導体基板の製造方法 | |
| JP2007234952A (ja) | 化合物半導体基板の表面処理方法、化合物半導体の製造方法、化合物半導体基板、および半導体ウエハ | |
| JP7515591B2 (ja) | Ｓｏｉ構造から酸化膜を除去する方法およびｓｏｉ構造を準備する方法 | |
| JP4182818B2 (ja) | 半導体基板の製造方法 | |
| Glenn Jr et al. | Fully planar method for creating adjacent ‘‘self‐isolating’’silicon‐on‐insulator and epitaxial layers by epitaxial lateral overgrowth | |
| JP4165057B2 (ja) | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ | |
| JP2000211997A (ja) | エピタキシャルウェ―ハの製造方法 | |
| JP3473654B2 (ja) | 半導体鏡面ウェーハの製造方法 | |
| KR101032564B1 (ko) | 접합 웨이퍼의 제조 방법 | |
| TW202607823A (zh) | 控制用於絕緣體上半導體結構中之處置結構平坦度之方法 | |
| TW202603862A (zh) | SiGe基板的製造方法 | |
| JP5449381B2 (ja) | エピタキシャル成長用ＣｄＴｅ系半導体基板、基板の保管方法及びエピタキシャル成長方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051117 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080520 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080602 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110620 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4140456 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120620 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130620 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |