Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4191000B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP4191000B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4191000B2
JP4191000B2 JP2003347265A JP2003347265A JP4191000B2 JP 4191000 B2 JP4191000 B2 JP 4191000B2 JP 2003347265 A JP2003347265 A JP 2003347265A JP 2003347265 A JP2003347265 A JP 2003347265A JP 4191000 B2 JP4191000 B2 JP 4191000B2
Authority
JP
Japan
Prior art keywords
layer
type region
silicon layer
refractory metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003347265A
Other languages
English (en)
Other versions
JP2005116693A (ja
Inventor
哲也 田桑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2003347265A priority Critical patent/JP4191000B2/ja
Priority to TW093130218A priority patent/TWI242802B/zh
Priority to KR1020040079688A priority patent/KR100685205B1/ko
Priority to US10/959,213 priority patent/US7078747B2/en
Priority to CNB2004100834141A priority patent/CN100382316C/zh
Publication of JP2005116693A publication Critical patent/JP2005116693A/ja
Application granted granted Critical
Publication of JP4191000B2 publication Critical patent/JP4191000B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01354—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/663—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a silicide layer contacting the layer of silicon, e.g. polycide gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/50—Alloying conductive materials with semiconductor bodies

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、デュアルゲート（Dual Gates）電極構造を有する半導体装置及びその製造方法に関し、特に、デバイスの動作速度の低下を抑える低抵抗ゲート電極を有する半導体装置及びその製造方法に関する。
大規模集積回路（ＬＳＩ）等では、デバイスの動作速度を向上させ、且つ製造工程における高温熱処理に耐える耐熱性を有するゲート電極として、ゲート酸化膜上に多結晶シリコン層を薄く形成し、この多結晶シリコン層上に、タングステン（Ｗ）層等の、電気抵抗の低い高融点金属層を形成する構造が知られている。
多結晶シリコン層上に直接に高融点金属層を形成すると、高温の熱処理に際して高融点金属層と多結晶シリコン層とが反応して、高融点金属層と多結晶シリコン層との間にタングステンシリサイド（ＷＳｉ2）等の高融点金属シリサイド層が形成される。高融点金属シリサイド層は、電気抵抗が比較的高いため、デバイスの高速動作のためには、高融点金属シリサイド層の形成を抑えることが望まれる。特許文献１には、高融点金属層と多結晶シリコン層との間にタングステンナイトライド（ＷＮ）層等の高融点金属ナイトライド層を形成して、高温熱処理時のシリサイド反応を抑える技術が記載されている。
しかし、多結晶シリコン層上に直接に高融点金属ナイトライド層を形成した状態で熱処理を行うと、高融点金属ナイトライド層が多結晶シリコン層のＳｉと強く反応して、厚い高融点金属シリサイド・ナイトライド層が形成される。高融点金属シリサイド・ナイトライドは、良好なバリア性を有するものの、組成もしくは積層膜の構成によっては高抵抗になることがあり、高融点金属シリサイド・ナイトライド層の膜厚が厚くなると、低抵抗のゲート電極構造は望めない。
そこで、本発明者は、特許文献２において、多結晶シリコン層と高融点金属ナイトライド層との間に抵抗値の比較的小さな高融点金属シリサイド層を介在させ、且つ積層された多結晶シリコン層、高融点金属シリサイド層、高融点金属ナイトライド層、及び高融点金属層に対して一体的に熱処理を行うことにより、高融点金属シリサイド・ナイトライド層を薄く形成し、低抵抗のゲート電極構造を得ることを提案している。
特開平１１−２３３４５１号公報 特開２００３−１６３３４８号公報（段落００２４〜００４８）
本発明者は、特許文献２に記載のゲート電極について更に研究を行い、特許文献２の発明を、相互に隣接するＮ型領域及びＰ型領域を有する多結晶シリコン層を備えた、デュアルゲート電極構造を有する半導体装置に適用した場合には、界面抵抗の上昇、及びゲート換算膜厚の増加等の問題が発生することを発見した。
上記問題は、高融点金属シリサイド層中の不純物の拡散係数は、シリコン中の拡散係数より３〜６桁程度大きいため、熱処理等によって、Ｎ型領域の多結晶シリコン層中のＮ型不純物及びＰ型領域の多結晶シリコン層中のＰ型不純物が、高融点金属シリサイド層中に吸い上げられ、相互拡散することに起因することが判明した。特にＰ型領域からＮ型領域に拡散する不純物の量は多く、ゲート電極の導電性を低下させる。
本発明は、上記に鑑み、デュアルゲート電極構造を有する半導体装置において、Ｎ型領域とＰ型領域との間のゲート電極中の不純物の相互拡散を抑えることによって、ゲート電極の導電率低下を抑制し、デバイスの動作速度の低下を抑える低抵抗ゲート電極を有する半導体装置及びその製造方法を提供することを目的とする。
上記目的を達成するために、本発明は、第１の態様において、半導体基板の主面に形成され、Ｎ型領域とＰ型領域とを有する不純物ドープシリコン層と、前記不純物ドープシリコン層の上に形成された高融点金属のシリサイド層と、を備え、
前記Ｎ型領域上の前記シリサイド層が連続層として形成され、前記Ｐ型領域上の前記シリサイド層が互いに離隔した複数の粒子として形成されていることを特徴とする半導体装置を提供する。
また、本発明は、第２の態様において、半導体基板の主面に形成され、Ｎ型領域とＰ型領域とを有する不純物ドープシリコン層と、前記不純物ドープシリコン層の上に順次形成された、高融点金属のシリサイド層、高融点金属のナイトライド層、及び高融点金属層と、を備え、
前記Ｎ型領域上の前記シリサイド層が連続層として形成され、前記Ｐ型領域上の前記シリサイド層が互いに離隔した複数の粒子として形成されていることを特徴とする半導体装置を提供する。
更に、本発明は、第３の態様において、ゲート電極が、
半導体基板の主面に形成され、Ｎ型領域とＰ型領域とを有する不純物ドープシリコン層と、前記不純物ドープシリコン層の上に順次形成された、高融点金属のシリサイド層、高融点金属のナイトライド層、及び高融点金属層と、を備え、
前記Ｎ型領域上の前記シリサイド層が連続層として形成され、前記Ｐ型領域上の前記シリサイド層が互いに離隔した複数の粒子から形成されていることを特徴とする半導体装置を提供する。
本発明は、第４の態様において、半導体基板に多結晶又はアモルファスからなるシリコン層を堆積する工程と、
前記シリコン層にＰ型不純物及びＮ型不純物を注入しＰ型領域及びＮ型領域を形成する工程と、
前記Ｎ型領域及びＰ型領域が形成されたシリコン層に、高融点金属のシリサイドを堆積し、前記Ｎ型領域上に連続したシリサイド層と、前記Ｐ型領域上に互いに離隔した複数の粒子からなるシリサイド層とを形成する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明は、第５の態様において、半導体基板に多結晶又はアモルファスからなるシリコン層を堆積する工程と、
前記シリコン層にＰ型不純物及びＮ型不純物を注入しＰ型領域及びＮ型領域を形成する工程と、
前記Ｎ型領域及びＰ型領域が形成されたシリコン層に、高融点金属のシリサイドを堆積し、前記Ｎ型領域上に連続したシリサイド層と、前記Ｐ型領域上に互いに離隔した複数の粒子からなるシリサイド層とを形成する工程と、
前記シリサイド層に、高融点金属のナイトライド層を堆積する工程と、
前記高融点金属のナイトライド層に高融点金属層を堆積する工程と、を含むことを特徴とする半導体装置の製造方法を提供する。
本発明に係る半導体装置によれば、Ｐ型領域のシリサイド層が不連続シリサイド層として形成されることにより、Ｎ型領域とＰ型領域との間の不純物の相互拡散を、物理的に抑制できる。従って、ポリシリコン層の導電率低下を抑制し、デバイスの動作速度の低下を抑える低抵抗シリサイド層を得ることができる。また、膜厚の上昇も抑制できるので、トランジスタ特性の劣化を抑え、良好なデバイス特性を得ることができる。
前記シリサイド層及び前記ナイトライド層を構成する高融点金属が、前記金属層と同じ高融点金属から構成されることも好ましい。本発明の好適な実施態様では、前記不連続シリサイド層が、５〜３０ｎｍの粒径を有する粒子状に形成される。不連続シリサイド層の粒子の径が５ｎｍ未満であると、個々の粒子の面積が小さくなり過ぎて、ゲート電極の良好な界面抵抗が得られない恐れがある。また、３０ｎｍを超えると、粒子の径が大きくなり過ぎて、不純物の相互拡散を抑制する効果が弱まる。
本発明の好適な実施態様では、前記不連続シリサイド層では、隣接する２つの粒子の間隔が、２〜８０ｎｍである。隣接する２つの不連続シリサイド層の粒子の間の間隔が２ｎｍ未満であると、隣接する粒子同士が接近し過ぎるため、不純物の相互拡散を抑制することが出来なくなる恐れがある。また、８０ｎｍを超えると、粒子が形成されない領域が広くなりすぎて、ゲート電極の良好な界面抵抗が得られない恐れがある。
本発明の好適な実施態様では、前記高融点金属が、タングステン（Ｗ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、又は、タンタル（Ｔａ）である。これらのうち、タングステンは耐酸化性が高いので、本発明のゲート電極に特に好適に適用できる。また、本発明の好適な実施態様では、前記多結晶シリコン層に導入された不純物がボロン（Ｂ）である。
本発明の好適な実施態様では、前記不連続シリサイド層に隣接して前記高融点金属のシリサイド・ナイトライド層を更に備える。低抵抗なシリサイド層の存在により、多結晶シリコン層と高融点金属層との間の界面抵抗を低減できると共に、高融点金属シリサイド・ナイトライド層を良好な拡散バリア層として機能させることができる。
本発明の好適な実施態様では、前記ゲート電極が、デュアルゲート構造に形成される。本発明の効果を奏する、デュアルゲート構造を有するゲート電極を得ることができる。
また、本発明に係る半導体装置の製造方法によれば、前記Ｐ型領域のシリコン層に、１×１０15/cm2〜５×１０15/cm2のドーズ量でＰ型不純物を注入し、且つ、前記Ｎ型領域における高融点金属のシリサイドの堆積膜厚が３〜１０ｎｍとなるように、前記Ｐ型領域とＮ型領域とで一様な堆積率で、高融点金属のシリサイドを前記シリコン層上に堆積することにより、上記本発明に係る半導体装置を形成する好適な製造方法を実現している。本発明の半導体装置の製造方法で、Ｐ型領域上に不連続シリサイド層が形成される理由については、Ｐ型領域中のＰ型不純物の影響により、Ｐ型領域上に形成される高融点金属のシリサイド層の核形成がされ易くなるためと推測される。
本発明の半導体製造における好適な実施態様では、前記堆積膜厚が５〜７ｎｍである。これにより、より好ましい不連続シリサイド層が得られる。また、前記シリコン層が、アモルファスシリコン層であり、前記高融点金属のシリサイド層の堆積工程の後に前記アモルファスシリコン層を多結晶シリコン層とする熱処理工程を備えることも好ましい。不連続シリサイド層は、多結晶シリコン層上よりもアモルファスシリコン層上に堆積することによって、より形成され易い。
前記高融点金属のシリサイド層が、３０〜１００Ｐａの圧力下で、化学気相成長（ＣＶＤ：Chemical Vapor Deposition）法によって堆積されることも好ましい。圧力が３０Ｐａ未満、或いは１００Ｐａを超える場合には、高融点金属のシリサイド層を堆積する適度な基板依存性が得られにくい。前記Ｐ型領域のシリコン層における不純物注入工程のドーズ量が３×１０15/cm2以上である。これにより、不純物の相互拡散を抑えるのに特に良好な構造の不連続シリサイド層が得られる。
特に、多結晶シリコン層の堆積膜厚が５〜７ｎｍで、且つ、Ｐ型領域のシリコン層への不純物注入工程のドーズ量が３×１０15/cm2以上であることにより、不連続シリサイド層を、隣接する２つの粒子の間隔が２〜８０ｎｍであり、且つ５〜３０ｎｍの粒径を有する粒子状に形成することができる。ここで、Ｐ型不純物のドーズ量を増やすことによって、隣接する２つの粒子の間隔を大きくすることができる。また、堆積膜厚を大きくすることによって、粒径を大きくすることができる。
本発明の好適な実施態様では、前記高融点金属が、タングステン（Ｗ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、又は、タンタル（Ｔａ）である。良好な上記効果が得られる。本発明の好適な実施態様では、前記Ｐ型不純物がボロン（Ｂ）である。
以下、図面を参照し、本発明に係る実施形態例に基づいて本発明を更に詳細に説明する。図１は、本発明の一実施形態例に係るゲート電極の構成を示す断面図である。ゲート電極１９は、表面の一部領域に酸化シリコン膜から成る素子分離絶縁膜１１が形成されたシリコン基板１０上に形成されている。シリコン基板１０の表面部分には、素子分離絶縁層１１を挟んで、Ｐウェル１０Ａ及びＮウェル１０Ｂが形成されている。Ｎウェル１０Ａにはリン（Ｐ）が、Ｐウェル１０Ｂにはボロン（Ｂ）がそれぞれドープされている。素子分離絶縁層１１上を除くシリコン基板１０上には、膜厚４ｎｍのゲート酸化膜１２が成膜されている。
素子分離絶縁層１１及びゲート酸化膜１２上には、順次に積層された、膜厚１００ｎｍの多結晶シリコン層１３、タングステンシリサイド（ＷＳｉ2）層１４、膜厚２ｎｍ〜５ｎｍのタングステンシリサイドナイトライド（ＷＳｉＮ）層１５、膜厚１０ｎｍのタングステンナイトライド（ＷＮ）層１６、膜厚８０ｎｍのタングステン（Ｗ）層１７、及び膜厚２００ｎｍの窒化シリコン（ＳｉＮ）層１８から成る積層構造が設けられている。ゲート電極１９の両側には、ＳｉＮ膜から成るサイドウォール２１が更に設けられている。
多結晶シリコン層１３は、Ｐウェル１０Ａ上及び素子分離絶縁層１１の一部領域上に形成され、Ｎ型ドーパントがドープされたＮ型領域１３Ａと、Ｎウェル１０Ｂ上及び素子分離絶縁層１１の一部領域上に形成され、Ｎ型領域１３Ａに隣接する、Ｐ型ドーパントがドープされたＰ型領域１３Ｂとから構成されている。Ｎ型領域１３Ａの多結晶シリコン層には、加速エネルギーが１０ＫｅＶでドーズ量が５×１０15/cm2のリンがドープされている。Ｐ型領域１３Ｂの多結晶シリコン層には、加速エネルギーが５ＫｅＶでドーズ量が、好ましくは１×１０15/cm2〜５×１０15/cm2の、より好ましくは３×１０15/cm2〜５×１０15/cm2のボロンがドープされている。
Ｎ型領域１３Ａの多結晶シリコン層上のＷＳｉ2層１４の好ましい膜厚は、３ｎｍ〜１０ｎｍ、より好ましい膜厚は、５ｎｍ〜７ｎｍである。また、Ｐ型領域１３Ｂの多結晶シリコン層上のＷＳｉ2層１４は、相互に離隔した複数の扁平状のＷＳｉ2粒子１４ａから構成され、Ｎ型領域１３Ａの多結晶シリコン層上のＷＳｉ2層１４の膜厚と同じ堆積膜厚を有する。Ｐ型領域１３Ｂの多結晶シリコン層中のボロンのドーズ量を３×１０15/cm2〜５×１０15/cm2に設定し、ＷＳｉ2層１４の膜厚を５ｎｍ〜７ｎｍに設定すると、ＷＳｉ2粒子１４ａは５ｎｍ〜３０ｎｍ程度の径を有し、各ＷＳｉ2粒子１４ａ間は２ｎｍ〜８０ｎｍ程度の間隔で離隔する。
ＷＳｉＮ層１５は、Ｐ型領域１３Ｂの多結晶シリコン層上でＷＳｉ2粒子１４ａが形成されていない部分では、Ｐ型領域１３Ｂの多結晶シリコン層に接して形成されている。
本実施形態例に係るゲート電極１９では、Ｐ型領域１３Ｂの多結晶シリコン層上に形成されたＷＳｉ2層１４が、相互に離隔した複数の扁平状のＷＳｉ2粒子１４ａから構成されることにより、Ｎ型領域１３Ａの多結晶シリコン中のリン及びＰ型領域１３Ｂの多結晶シリコン中のボロンが、ＷＳｉ2層１４を介して相互拡散することを、物理的に抑制できる。従って、Ｗ層１７と多結晶シリコン層１３間と間の界面抵抗の上昇を抑え、低抵抗のゲート電極を得ることができる。
図２（ａ）〜（ｄ）、図３（ｅ）〜（ｇ）は、上記実施形態例のゲート電極を形成する、本発明の一実施形態例に係るゲート電極の形成方法を段階的に示す断面図である。まず、トレンチ分離（ＳＴＩ）法を用い、シリコン基板１０の表面の一部領域に素子分離絶縁層１１を選択的に形成する。次に、図示しないレジストマスクを用い、シリコン基板１０にボロン（Ｂ+）をイオン注入することにより、シリコン基板１０の表面部分にＰウェル１０Ａを形成し、また、図示しない別のレジストマスクを用い、シリコン基板１０にリン（Ｐ＋）をイオン注入することにより、シリコン基板１０の別の表面部分にＮウェル１０Ｂを形成する（図２（ａ））。
次いで、シリコン基板１０をチャンバに収容し、水蒸気及び酸素ガスの雰囲気中下で、温度８５０℃で４時間熱処理することによって、素子分離絶縁膜１１上を除くシリコン基板１０上に、シリコン酸化膜から成る、膜厚４ｎｍのゲート酸化膜１２を形成する。続いて、ＣＶＤ法によって、素子分離絶縁膜１１上及びゲート酸化膜１２上に、ノンドープのアモルファスシリコン層１３ａを形成する（図２（ｂ））。アモルファスシリコン層１３ａは、同図中の破線で示すように、シリコンの成長を例えば３回に分け、３層の積層構造とする。この形成工程では、流量３０００sccmのモノシラン（ＳｉＨ4）を供給しながら、シリコン基板１０を収容した成長炉内の圧力を１００Ｐａに保ち、シリコン基板１０の温度を５８０℃に保持する。積層工程は例えば１時間程度である。
次いで、図示しないレジストマスクを用いて、アモルファスシリコン層１３ａに対して、加速エネルギーが１０ＫｅＶ、ドーズ量５×１０15/cm2でリン（Ｐ＋）をイオン注入し、Ｎ型領域１３Ａのアモルファスシリコン層を形成する。続いて、図示しないレジストマスクを用いて、アモルファスシリコン層に対して、加速エネルギーが５ＫｅＶ、ドーズ量１×１０15/cm2〜５×１０15/cm2でボロン（Ｂ+）をイオン注入し、Ｐ型領域１３Ｂのアモルファスシリコン層を形成する。ここで、加速エネルギーを適当に調節することにより、ボロンに代えて二フッ化ボロン（ＢＦ2 +）を、Ｐ型領域１３Ｂにイオン注入してもよい。この場合、ボロンの場合と比べて注入されるイオンの質量が大きくなるため、浅いイオン注入が制御しやすくなる。
続いて、フッ酸（ＨＦ）と過酸化水素水（Ｈ2Ｏ2）との混合液を用いて、アモルファスシリコン層を洗浄し、表面の自然酸化層等を除去する（図２（ｃ））。
次に、図２（ｄ）に示すように、ＣＶＤ法を用いて、アモルファスシリコン層１３ａ上に堆積膜厚が３ｎｍ〜１０ｎｍのＷＳｉ2を堆積する。この堆積時には、真空槽に流量が２００sccmのジクロロシラン（ＳｉＨ2Ｃｌ2）と、流量２sccmの六フッ化タングステン（ＷＦ6）とをそれぞれ供給し、真空槽内の圧力を３０〜１００Ｐａ程度に保ちつつ、真空槽に収容したシリコン基板１０を５５０℃で３０秒間反応させる。
この堆積工程では、前述のＰ型領域１３Ｂの形成工程において、Ｐ型領域１３Ｂのアモルファスシリコン層にドーズ量が１×１０15/cm2〜５×１０15/cm2のボロンをイオン注入し、且つ堆積膜厚が３ｎｍ〜１０ｎｍのＷＳｉ2を堆積したことにより、Ｐ型領域１３Ｂのアモルファスシリコン層上に相互に離隔する複数のＷＳｉ2粒子１４ａが形成される。Ｎ型領域１３Ａのアモルファスシリコン層上には、均一な膜厚のＷＳｉ2層が形成される。
ここで、ボロンのドーズ量が増えるほど、Ｐ型領域１３Ａのアモルファスシリコン層上に形成されるＷＳｉ2粒子１４ａ間の距離が大きくなる。好ましくは、ボロンのドーズ量を３×１０15/cm2〜５×１０15/cm2に設定する。また、ＷＳｉ2の堆積膜厚の値を大きくするほど個々のＷＳｉ2粒子１４ａの径が大きくなる。好ましくは、ＷＳｉ2の堆積膜厚を５ｎｍ〜７ｎｍに設定する。
より好ましいＷＳｉ2粒子１４ａを形成する態様としては、Ｐ型領域１３Ｂのアモルファスシリコン層に３×１０15/cm2〜５×１０15/cm2のボロンをイオン注入し、堆積膜厚が５ｎｍ〜７ｎｍのＷＳｉ2を堆積する。これによって、５ｎｍ〜３０ｎｍ程度の径を有し、且つ２ｎｍ〜８０ｎｍ程度の距離で離隔するＷＳｉ2粒子１４ａを形成することができる。
更に、成長炉内の圧力を高めることによって、ＷＳｉ2層を堆積する際の基板依存性が高まる。好ましくは、９０Ｐａ程度に設定する。また、多結晶シリコン層ではなく、アモルファスシリコン層１３ａ上にＷＳｉ2粒子１４ａの堆積を行うことにより、ＷＳｉ2粒子１４ａの形成をより容易とすることができる。このためには、アモルファスシリコン層１３ａを多結晶シリコン層１３に形成する熱処理を、後述するように、ＷＳｉ2層１４の堆積後に行う。
蛍光Ｘ線（ＸＲＦ：X-ray fluorescence）を用いて、Ｐ型領域１３Ｂのアモルファスシリコン層上に実際に形成されたＷ原子の量を計量し、ＷＳｉ2膜の膜厚に換算したところ、Ｎ型領域１３Ａのアモルファスシリコン層上に形成されたＷＳｉ2層１４の膜厚と同じであった。
続いて、ＷＳｉ2層１４に含まれ易い残留ガスの弊害を無くするために、脱ガス熱処理を行う。脱ガス熱処理では、チャンバ内にアルゴン（Ａｒ）ガス、窒素（Ｎ2）ガス、又はアンモニア（ＮＨ3）ガスを供給しつつ、ＲＴＡ（Rapid Thermal Annealing）法を用いて、シリコン基板１０に対し温度が８３０℃で処理時間が３０秒の熱処理を行う。
上記熱処理によって、アモルファスシリコン層１３ａが多結晶化し、多結晶シリコン層１３が形成される。アモルファスシリコン層１３ａが３層に積層されているので、多結晶シリコン層１３は相互に結晶方向が異なる３層構造として形成される。このため、後の工程でアモルファスシリコン層１３ａ上に成膜するＷ層１７にそのＷ層１７中のＷ原子がシリコン基板１０方向に拡散する現象を抑えるストッパ層としての機能を持たせることができる。アモルファスシリコン層１３ａを多結晶シリコン層１３に形成するには、ＲＴＡ法による熱処理の温度を７００℃以上、処理時間を３０秒以上とする。しかし、温度が高くなり過ぎると、多結晶シリコン層１３からボロンが抜けて、多結晶シリコン層１３中のボロン濃度が低下するので、温度が９５０℃で処理時間が１０秒を上限とするのが好ましい。
次いで、ＷＮ層１６及びＷ層１７のスパッタ前処理を行う。まず、フッ酸（ＨＦ）を用いて、ＷＳｉ2層１４の表面を３０秒間洗浄し、自然酸化層等を除去する。この処理は、熱酸化層換算で、１ｎｍ程度のエッチング時間とする。続いて、図３（ｅ）に示すように、フッ酸で表面を洗浄したＷＳｉ2層１４上、及びＷＳｉ2粒子１４ａ間の隙間から露出した多結晶シリコン層１３上に、膜厚１０ｎｍのＷＮ層１６と、膜厚８０ｎｍのＷ層１７とを順次に形成する。ＷＮ層１６及びＷ層１７は、ＣＶＤ法やスパッタ法を用いて成膜できるが、本実施形態例ではスパッタ法を用いて成膜する。また、ＷＮ膜における窒素（Ｎ）に対するＷ比は、１．７程度とした。
次いで、ＣＶＤ法によって、Ｗ層１７上に膜厚２００ｎｍのＳｉＮ膜１８を形成する。更に、図示しないレジスト膜を塗布し、ゲート電極配線用のレジストパターニングを行い、ドライエッチングによってＳｉＮ層１８をエッチングマスクに加工する（図３（ｆ））。続いて、レジスト膜の除去及び洗浄処理の後に、エッチングマスクを用いて、Ｗ層１７、ＷＮ層１６、ＷＳｉ2層１４、及び多結晶シリコン層１３を選択的にドライエッチングし、ゲート電極１９に形成する（図３（ｇ））。
ドライエッチングの際に、ゲート酸化膜１２における破線円Ａで示すゲート電極端部との接触部分が損傷を受けるので、ドライエッチングに後続して、プロファイルを改善するために熱処理を行う。プロファイル改善の熱処理では、水素ガス、水蒸気及び窒素ガスを導入したチャンバ内にシリコン基板１０を収容し、このシリコン基板１０を７５０〜９００℃に加熱し、選択的にシリコン及びゲート酸化膜を酸化して、ドライエッチングによる損傷部分を修復する。
上記熱酸化を１時間以上行って、多結晶シリコン層１３の両側面に、膜厚５ｎｍの側面酸化膜２０を形成する。この側面酸化膜２０形成時の熱処理によって、ＷＳｉ2層１４とＷＮ層１６との間には、膜厚５ｎｍ以下のタングステンシリサイド・ナイトライド（ＷＳｉＮ）層１４が形成される。ＷＳｉＮ層１５の膜厚が５ｎｍを超えると、ＷＳｉＮ層１４自体の電気抵抗が増大することにより、ＷＮ層１６／アモルファスシリコン層１３ａ間の界面抵抗が高くなる。
次いで、ゲート電極１９の全体に膜厚４０ｎｍの窒化シリコン膜を成膜した後、エッチバックによってゲート電極１９の側面に、図１に示したサイドウォール２１を形成する。更に、シリコン基板１０の所定領域を図示しないレジスト膜で被覆し、サイドウォール２１を含むゲート電極１９をマスクとして、シリコン基板１０への不純物の注入を行う。これにより、ゲート電極１９に対応して、図示しない、高濃度不純物を含むソース拡散層及びドレイン拡散層を形成することができる。
引き続き、ＲＴＡ法によって、９００〜１１００℃の熱処理を１０秒間行い、ソース拡散層及びドレイン拡散層内の不純物をそれぞれ活性化させる。この不純物活性時の温度や処理時間により、ＷＳｉ2層１４とＷＮ層１６との間に既に形成されていたＷＳｉＮ層１５が更に成長する。
本実施形態例のゲート電極１９の形成方法によれば、Ｐ型領域１３Ｂのアモルファスシリコン層にドーズ量が１×１０15/cm2〜５×１０15/cm2でボロンをイオン注入し、Ｐ型領域１３Ｂのアモルファスシリコン層上に堆積膜厚が３ｎｍ〜１０ｎｍのＷＳｉ2を堆積することにより、Ｐ型領域１３Ｂのアモルファスシリコン層上に相互に離隔する複数のＷＳｉ2粒子１４ａを形成し、上記本実施形態例に係るゲート電極１９を形成することが出来る。
また、より好ましい態様として、Ｐ型領域１３Ｂのアモルファスシリコン層にドーズ量が３×１０15/cm2〜５×１０15/cm2のボロンをイオン注入し、堆積膜厚が５ｎｍ〜７ｎｍのＷＳｉ2を堆積することによって、５ｎｍ〜３０ｎｍ程度の径を有し、且つ２ｎｍ〜８０ｎｍ程度の距離で離隔するＷＳｉ2粒子１４ａを形成することが出来る。
図４及び図５に、上記実施形態例のゲート電極の形成方法に従い、Ｐ型領域１３Ｂのアモルファスシリコン層上に実際に形成されたＷＳｉ2粒子１４ａのＳＥＭ写真を示す。これらは、何れもＷＳｉ2層１４を堆積した直後の様子を示している。図４（ａ）〜（ｅ）は、ＷＳｉ2層１４の堆積膜厚を５ｎｍとして、Ｐ型領域１３Ｂのアモルファスシリコン層中へのボロンのドーズ量を、１〜５×１０15/cm2と変化させたものである。図５（ａ）〜（ｅ）は、ＷＳｉ2層１４の堆積膜厚を７ｎｍとして、Ｐ型領域１３Ｂのアモルファスシリコン層中へのボロンのドーズ量を、１〜５×１０15/cm2と変化させたものである。図４及び図５中には、０．１μｍの長さを示す目盛りを示した。
これらの図から、Ｐ型領域１３Ｂのアモルファスシリコン層中へのボロンのドーズ量が増えるほど、ＷＳｉ2粒子間の間隔が大きくなっていることが判る。また、ＷＳｉ2層１４の堆積膜厚が５ｎｍよりも７ｎｍの方が、個々のＷＳｉ2粒子の径が大きくなっていることが判る。
また、４端子のプローブを用いて、Ｐ型領域１３Ｂのアモルファスシリコン層上のＷＳｉ2層１４のシート抵抗を測定したところ、図４（ｂ）〜（ｅ）、及び、図５（ｃ）〜（ｅ）に示したＷＳｉ2層１４では十分に高いシート抵抗が観察され、若しくは、オープンとなっていた。図４（ａ）、及び、図５（ａ）、（ｂ）に示したＷＳｉ2層１４では低いシート抵抗が観察された。これによって、図４（ｂ）〜（ｅ）、及び、図５（ｃ）〜（ｅ）に示したＷＳｉ2層１４では、個々のＷＳｉ2粒子１４ａが不連続となり、本発明の半導体装置の効果を得ることができるものと判断できる。一方、図４（ａ）、及び、図５（ａ）、（ｂ）に示したＷＳｉ2層１４は、個々のＷＳｉ2粒子１４ａの不連続性が十分に確保されていないものと判断できる。尚、４端子のプローブは、各プローブが相互に１ｍｍの間隔で離隔したものである。また、図４（ｂ）〜（ｅ）、及び、図５（ｃ）〜（ｅ）では、ＳＥＭ写真の目視により、各ＷＳｉ2粒子の径が５ｎｍ〜３０ｎｍ程度で、ＷＳｉ2粒子間の間隔が２ｎｍ〜８０ｎｍ程度である。
本実施形態例のゲート電極１９で、ＷＮ層１６／ＷＳｉ2層１４間の界面抵抗が従来構造に比して低くなることが、以下の界面抵抗評価法で確認することが出来た。図６に界面抵抗測定状態の一例を模式的に示した。界面抵抗評価法では、同図に示すように、本発明を適用したゲート電極１９を用意し、ゲート電極１９の高融点金属（Ｗ）を含む部分を一部除去して、例えば１×１μｍ2の面積の界面抵抗測定面２２を形成する。
実際の測定では、界面抵抗測定面２２を挟むように、Ｗ層１７上に、電圧印加端子２３と電位差測定端子２４とをプローバ２５を介して設け、電圧印加端子２３に電圧を印加して電流を流しつつ、２つの電位差測定端子２４を介して電圧をモニターした。この際に得た電圧電流から、界面抵抗を算出した。
測定の結果を図７及び図８にそれぞれ示す。図７は本発明に係るゲート電極１９を用いた場合の測定結果、図８はＰ型領域１３Ｂの多結晶シリコン層上にも均一な膜厚を有するＷＳｉ2層を形成した従来型のゲート電極を用いた場合の測定結果をそれぞれ示す。両図における横軸は、界面抵抗測定面に実際に印加される電位、つまり差動電位［Ｖ］としてゲート電極１９に印加される電位を示す。縦軸は、界面抵抗測定面を貫通する貫通電流［μＡ］とゲート電極の界面抵抗［Ω／μｍ2］とを示している。
図８のグラフａに示すように、従来型のゲート電極では、差動電位が小さくなるほど界面抵抗が高く、界面抵抗の電圧依存性が大きいことが判る。これに伴って同図のグラフｂに示すように、電流も非線形性を示している。また、界面抵抗は差動電位が０．１Ｖにおいて８ＫΩ程度を示している。これに対して、本発明に係るゲート電極１９では、図５のグラフａに示すように、界面抵抗の電圧依存性が少なく、これに伴って、同図のグラフｂに示す差動電位に対する電流が線形に近くなっている。また、界面抵抗が大幅に低減し、差動電位が０．１Ｖにおいて１ＫΩ程度を示している。このように、本発明を適用することにより、ゲート電極をより低電圧で動作させることが可能となる。
図９に、本発明に係るゲート電極１９について、ＷＳｉ2粒子のサイズとゲート電極の界面抵抗との相関について示す。同図における横軸はＰ型領域１３Ｂの多結晶シリコン層の１辺の長さ［μｍ］を、縦軸は差動電位０．１Ｖにおける界面抵抗［Ω／μｍ2］を示す。５つのグラフは、実施形態例のゲート電極の形成方法に従って形成されたゲート電極について、ＷＳｉ2層１４の堆積膜厚を５ｎｍとし、Ｐ型領域１３Ｂの多結晶シリコン層中のボロンのドーズ量を、それぞれ、１〜５×１０15/cm2と変化させた場合の界面抵抗を示す。グラフの各プロットは２０個程度の試料について測定した値の平均値を示している。
本発明では、ゲート電極の形成工程において、ＷＳｉ2粒子１４ａの間の隙間で、Ｐ型領域１３Ｂの多結晶シリコン層とＷＮ層１６とが接する。従って、Ｐ型領域１３Ｂの多結晶シリコン層１３とＷＮ層１６とが反応して、厚いＷＳｉＮ層１５が生成されて、ゲート電極の界面抵抗が大きくなる問題が発生することが懸念された。しかし、同図に示す実験結果によれば、このような問題は発生しておらず、Ｐ型領域１３Ｂの多結晶シリコン層中のボロンのドーズ量が高くなり、ＷＳｉ2粒子１４ａの間の間隔が大きくなるほど界面抵抗が小さくなる傾向を示していることが判る。この理由については、Ｐ型領域１３Ｂの多結晶シリコン層上でＷＳｉ2粒子１４ａが形成された、低抵抗な領域が電気抵抗を支配しているためと推測される。
以上、本発明をその好適な実施形態例に基づいて説明したが、本発明に係る半導体装置及びその製造方法は、上記実施形態例の構成にのみ限定されるものではなく、上記実施形態例の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。
本発明は、デュアルゲート電極構造を有するゲート電極に適用できる。
実施形態例のゲート電極の構成を示す断面図である。 図２（ａ）〜（ｄ）は、実施形態例のゲート電極の形成方法を段階的に示す断面図である。 図３（ｅ）〜（ｇ）は、実施形態例のゲート電極の形成方法を段階的に示す、図２に後続する段階の断面図である。 図４（ａ）〜（ｅ）は、それぞれ、Ｐ型領域のアモルファスシリコン層中のボロンのドーズ量別に、堆積膜厚が５ｎｍで形成されたＷＳｉ2粒子の様子を示すＳＥＭ写真である。 図５（ａ）〜（ｅ）は、それぞれ、Ｐ型領域のアモルファスシリコン層中のボロンのドーズ量別に、堆積膜厚が７ｎｍで形成されたＷＳｉ2粒子の様子を示すＳＥＭ写真である。 界面抵抗測定状態の一例を模式的に示す図である。 本発明に係るゲート電極における、電流及び界面抵抗と差動電位との関係を示すグラフである。 従来のゲート電極における、電流及び界面抵抗と差動電位との関係を示すグラフである。 本発明に係るゲート電極における、界面抵抗とゲートサイズとの関係を、Ｐ型領域の多結晶シリコン層中のボロンのドープ量別に示すグラフである。
符号の説明
１０：シリコン基板
１０Ａ：Ｐウェル
１０Ｂ：Ｎウェル
１１：素子分離絶縁層
１２：ゲート酸化膜
１３：多結晶シリコン層
１３Ａ：Ｎ型領域
１３Ｂ：Ｐ型領域
１３ａ：アモルファスシリコン層
１４：ＷＳｉ2層
１４ａ：ＷＳｉ2粒子
１５：ＷＳｉＮ層
１６：ＷＮ層
１７：Ｗ層
１８：ＳｉＮ層
１９：ゲート電極
２０：側面酸化膜
２１：サイドウォール

Claims (16)

  1. ゲート電極が、
    半導体基板の主面に形成され、Ｎ型領域とＰ型領域とを有する不純物ドープシリコン層と、前記不純物ドープシリコン層の上に順次形成された、高融点金属のシリサイド層、高融点金属のナイトライド層、及び高融点金属層と、を備え、
    前記Ｎ型領域上の前記シリサイド層が連続層として形成され、前記Ｐ型領域上の前記シリサイド層が互いに離隔した複数の粒子から形成されていることを特徴とする半導体装置。
  2. 前記ゲート電極が、デュアルゲート構造である、請求項１に記載の半導体装置。
  3. 前記不純物ドープシリコン層が、多結晶又はアモルファスである、請求項１または２に記載の半導体装置。
  4. 前記シリサイド層及び前記ナイトライド層を構成する高融点金属が、前記高融点金属層と同じ高融点金属から構成される、請求項１〜３の何れか一に記載の半導体装置。
  5. 前記Ｐ型領域上のシリサイド層が、５〜３０ｎｍの粒径を有する粒子状に形成される、請求項１〜４の何れか一に記載の半導体装置。
  6. 前記Ｐ型領域上のシリサイド層では、隣接する２つの粒子の間隔が、２〜８０ｎｍである、請求項５に記載の半導体装置。
  7. 前記高融点金属が、タングステン（Ｗ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、又は、タンタル（Ｔａ）である、請求項１〜６の何れか一に記載の半導体装置。
  8. 前記不純物ドープシリコン層に導入された不純物がボロン（Ｂ）である、請求項１〜７の何れか一に記載の半導体装置。
  9. 半導体基板の主面にゲート電極を備える半導体装置の製造方法であって、
    半導体基板に多結晶又はアモルファスからなるシリコン層を堆積する工程と、
    前記シリコン層にＰ型不純物及びＮ型不純物を注入しＰ型領域及びＮ型領域を形成する工程と、
    前記Ｎ型領域及びＰ型領域が形成されたシリコン層に、高融点金属のシリサイドを堆積し、前記Ｎ型領域上に連続したシリサイド層と、前記Ｐ型領域上に互いに離隔した複数の粒子からなるシリサイド層とを形成する工程と、
    前記シリサイド層に、高融点金属のナイトライド層を堆積する工程と、
    前記高融点金属のナイトライド層に高融点金属層を堆積する工程と、を含むことを特徴とする半導体装置の製造方法。
  10. １×１０１５／ｃｍ２〜５×１０１５／ｃｍ２のドーズ量でＰ型不純物を前記シリコン層に注入することで前記Ｐ型領域を形成し、
    前記Ｎ型領域が形成されたシリコン層における前記高融点金属のシリサイドの堆積膜厚が３〜１０ｎｍである、請求項９に記載の半導体装置の製造方法。
  11. 前記堆積膜厚が５〜７ｎｍである、請求項１０に記載の半導体装置の製造方法。
  12. 前記シリコン層が、アモルファスシリコン層であり、前記高融点金属のシリサイド層の堆積工程の後に前記アモルファスシリコン層を多結晶シリコン層とする熱処理工程を備える、請求項９〜１１の何れか一に記載の半導体装置の製造方法。
  13. 前記高融点金属のシリサイド層が、３０〜１００Ｐａの圧力下で堆積される、請求項９〜１２の何れか一に記載の半導体装置の製造方法。
  14. 前記Ｐ型領域のシリコン層における不純物注入工程のドーズ量が３×１０１５／ｃｍ２以上である、請求項９〜１３の何れか一に記載の半導体装置の製造方法。
  15. 前記高融点金属が、タングステン（Ｗ）、コバルト（Ｃｏ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、又は、タンタル（Ｔａ）である、請求項９〜１４の何れか一に記載の半導体装置の製造方法。
  16. 前記Ｐ型不純物がボロン（Ｂ）である、請求項９〜１５の何れか一に記載の半導体装置の製造方法。
JP2003347265A 2003-10-06 2003-10-06 半導体装置及びその製造方法 Expired - Fee Related JP4191000B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003347265A JP4191000B2 (ja) 2003-10-06 2003-10-06 半導体装置及びその製造方法
TW093130218A TWI242802B (en) 2003-10-06 2004-10-06 Semiconductor device having a HMP metal gate
KR1020040079688A KR100685205B1 (ko) 2003-10-06 2004-10-06 고융점 금속 게이트를 갖는 반도체 장치 및 그 제조 방법
US10/959,213 US7078747B2 (en) 2003-10-06 2004-10-06 Semiconductor device having a HMP metal gate
CNB2004100834141A CN100382316C (zh) 2003-10-06 2004-10-08 具有高熔点金属栅的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003347265A JP4191000B2 (ja) 2003-10-06 2003-10-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005116693A JP2005116693A (ja) 2005-04-28
JP4191000B2 true JP4191000B2 (ja) 2008-12-03

Family

ID=34386398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003347265A Expired - Fee Related JP4191000B2 (ja) 2003-10-06 2003-10-06 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7078747B2 (ja)
JP (1) JP4191000B2 (ja)
KR (1) KR100685205B1 (ja)
CN (1) CN100382316C (ja)
TW (1) TWI242802B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3781666B2 (ja) * 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造
JP4690120B2 (ja) 2005-06-21 2011-06-01 エルピーダメモリ株式会社 半導体装置及びその製造方法
KR100654358B1 (ko) 2005-08-10 2006-12-08 삼성전자주식회사 반도체 집적 회로 장치와 그 제조 방법
KR100689679B1 (ko) * 2005-09-22 2007-03-09 주식회사 하이닉스반도체 반도체 소자 제조 방법
EP1801067A3 (en) * 2005-12-21 2012-05-09 Imec Method for forming silicon germanium layers at low temperatures for controlling stress gradient
KR100733448B1 (ko) * 2006-02-17 2007-06-29 주식회사 하이닉스반도체 반도체 소자의 게이트 전극, 이중 게이트 전극 및 이중게이트 전극을 구비한 반도체 소자
JP4899085B2 (ja) 2006-03-03 2012-03-21 富士通セミコンダクター株式会社 半導体装置およびその製造方法
WO2008053008A2 (en) * 2006-10-31 2008-05-08 Interuniversitair Microelektronica Centrum (Imec) Method for manufacturing a micromachined device
US7675119B2 (en) 2006-12-25 2010-03-09 Elpida Memory, Inc. Semiconductor device and manufacturing method thereof
CN101211768B (zh) * 2006-12-25 2010-12-22 中芯国际集成电路制造(上海)有限公司 栅极电极及其形成方法
DE102007045074B4 (de) 2006-12-27 2009-06-18 Hynix Semiconductor Inc., Ichon Halbleiterbauelement mit Gatestapelstruktur
KR100844940B1 (ko) * 2006-12-27 2008-07-09 주식회사 하이닉스반도체 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법
KR100935719B1 (ko) * 2007-04-12 2010-01-08 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 형성방법
KR100940264B1 (ko) 2007-10-05 2010-02-04 주식회사 하이닉스반도체 반도체 소자의 듀얼 게이트 제조방법
US8981565B2 (en) * 2012-03-23 2015-03-17 International Business Machines Corporation Techniques to form uniform and stable silicide
KR20130116099A (ko) * 2012-04-13 2013-10-23 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10755926B2 (en) * 2017-11-20 2020-08-25 International Business Machines Corporation Patterning directly on an amorphous silicon hardmask

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316336A (ja) * 1995-05-18 1996-11-29 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法
JPH1093077A (ja) * 1996-09-19 1998-04-10 Sony Corp 半導体装置とその製造方法
JPH11233451A (ja) 1997-10-07 1999-08-27 Texas Instr Inc <Ti> 安定した低抵抗のポリ・メタル・ゲート電極を製造するためのｃｖｄに基くプロセス
JP3781666B2 (ja) 2001-11-29 2006-05-31 エルピーダメモリ株式会社 ゲート電極の形成方法及びゲート電極構造

Also Published As

Publication number Publication date
CN100382316C (zh) 2008-04-16
KR20050033494A (ko) 2005-04-12
KR100685205B1 (ko) 2007-02-22
CN1610115A (zh) 2005-04-27
TW200515497A (en) 2005-05-01
JP2005116693A (ja) 2005-04-28
US20050073011A1 (en) 2005-04-07
TWI242802B (en) 2005-11-01
US7078747B2 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
JP4191000B2 (ja) 半導体装置及びその製造方法
JP3781666B2 (ja) ゲート電極の形成方法及びゲート電極構造
TWI413252B (zh) A wiring structure, a thin film transistor substrate, a method of manufacturing the same, and a display device
CN1329967C (zh) 镍－自对准硅化物工艺和利用该工艺制造半导体器件的方法
JP5286664B2 (ja) 半導体装置の製造方法
WO2003079444A1 (fr) Dispositif a semi-conducteurs et procede de fabrication
KR101278119B1 (ko) 콘택트 형성 방법, 반도체 장치의 제조 방법, 및 반도체 장치
KR100755121B1 (ko) 전극구조체의 형성방법 및 반도체장치의 제조방법
CN101136328A (zh) 半导体器件的栅极及其形成方法
JPH0794731A (ja) 半導体装置及びその製造方法
JPH05243555A (ja) 半導体装置及びその製造方法
TW200419680A (en) Nitride and polysilicon interface with titanium layer
JP2007158065A (ja) 半導体装置の製造方法および半導体装置
JP2008192661A (ja) 半導体装置の製造方法
JP4280871B2 (ja) 絶縁膜積層体、絶縁膜積層体の製造方法、半導体装置及び半導体装置の製造方法
JP3976577B2 (ja) ゲート電極の製造方法
JP4690120B2 (ja) 半導体装置及びその製造方法
JP2008071775A (ja) 半導体装置
US6482737B2 (en) Fabrication method of implanting silicon-ions into the silicon substrate
KR100414229B1 (ko) 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법
CN101499488B (zh) 半导体器件及其制造方法
JP3765968B2 (ja) 電極構造体の形成方法及び半導体装置の製造方法
JP4102709B2 (ja) 半導体装置の製造方法
TW466693B (en) Manufacture method of metal salicide
JP2004363257A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110926

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120926

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130926

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees