JP4239641B2

JP4239641B2 - Electronic component manufacturing method and electronic component obtained by the method

Info

Publication number: JP4239641B2
Application number: JP2003083738A
Authority: JP
Inventors: 亮一岡田; 仁青木
Original assignee: Sumitomo Bakelite Co Ltd
Current assignee: Sumitomo Bakelite Co Ltd
Priority date: 2002-03-27
Filing date: 2003-03-25
Publication date: 2009-03-18
Anticipated expiration: 2023-03-25
Also published as: JP2004006745A

Description

【０００１】
【発明の属する技術分野】
本発明は、電子部品の製造方法及びその方法で得られた電子部品に関するものである。
【０００２】
【従来の技術】
近年の電子機器の高機能化並びに軽薄短小化の要求に伴い、電子部品の高密度集積化、さらには高密度実装化が進んできており、これらの電子機器に使用される半導体パッケージは、従来にも増して、益々、小型化かつ多ピン化が進んできている。
【０００３】
従来の回路基板は、プリント配線板と呼ばれ、ガラス繊維の織布にエポキシ樹脂を含浸させた積層板からなる、ガラスエポキシ板に貼り付けられた銅箔をパターニングした後、複数枚重ねて積層接着し、ドリルで貫通穴を開けて、この穴の壁面に銅めっきを行ってビアホールを形成し、層間の電気接続を行った配線基板の使用が主流であった。しかし、搭載部品の小型化、高密度化が進み、上記の配線基板では配線密度が不足して、部品の搭載に問題が生じるようになってきている。
【０００４】
このような背景により、近年、ビルドアップ多層配線板が採用されている。ビルドアップ多層配線板は、樹脂のみで構成される絶縁層と、導体とを積み重ねながら成形される。ビアホール形成方法としては、従来のドリル加工に代わって、レーザー法、プラズマ法、フォト法等多岐にわたり、小径のビアホールを自由に配置することで、高密度化を達成するものである。層間接続部としては、ブライドビア（ＢｌｉｎｄＶｉａ）やバリードビア（ＢｕｒｉｅｄＶｉａ：ビアホールを導電体で充填した構造）等があり、ビアの上にビアを形成するスタックドビアが可能な、バリードビアが特に注目されている。バリードビアとしては、ビアホールをめっきで充填する方法と、導電性ペースト等で充填する場合とに分けられる。
【０００５】
例えば、基板のそりを無くし層間のビアホール接続を確実に行うことを目的とし、絶縁シートの少なくとも片面に配線パターンを有し、絶縁シートの表裏面を貫通して導電性のビアホールを有し、そのビアホールと電気的に接続された表裏面の任意の場所に、接続用電極を設けた回路基板（フィルム回路）どうしを、絶縁層（接着剤層）を介して複数枚積層した構造の多層回路基板であって、前記複数の互いに隣接する回路基板どうしを結合する絶縁層を、１００〜３００℃の温度に加熱すると粘度が１０００ポアズ以下に低下し、前記温度域に１０分放置すると少なくとも７０〜８０％が硬化する、熱硬化性接着剤の硬化層で構成してなる多層回路基板がある（例えば、特許文献１参照。）。この多層回路基板によると、層間接続部の高密度化を図ることができ、接続用電極としてＳｎ−Ｐｂはんだ等、Ｓｎを主成分とする合金を用いて３００℃以下の温度で、電気的な接続を行ったり、接続用電極表面にＡｕやＳｎ等を形成しＡｕ−Ｓｎ合金等で接続を試みたりしているが、Ｓｎを主成分とする合金での接続では、Ｓｎ表面を清浄化していないため金属間の濡れ性が悪く、接合が十分に形成されないという問題点がある。
【０００６】
また、フィルム回路を接着剤層を介して複数枚積層する際に、少なくとも１０ｋｇ／ｃｍ²以上、好ましくは２００〜３００ｋｇ／ｃｍ²の圧力を印加して熱圧着するため、余剰な接着剤層がフィルム回路からフローアウトするため、次のような問題点があった。
（１）余剰な接着剤の硬化物が、積層して得られた多層回路基板の周辺部に付着するだけでなく、多層回路基板の表面に回り込み、不良となってしまう。
（２）圧力の印加により、接続用電極に接続する部分の配線パターンが窪み、配線パターンにうねりが生じてしまう。
【０００７】
【特許文献１】
特開平１１−２０４９３９号
【０００８】
【発明が解決しようとする課題】
本発明は、多層配線板における層間接続のこのような現状の問題点に鑑み、確実に層間接続でき、かつ、余剰な接着剤層のフローアウトや配線パターンのうねりが発生しない多層配線板の製造方法およびそれにより得られる多層配線板を提供することを目的とする。
【０００９】
【課題を解決するための手段】
即ち、本発明は、
（１）（Ａ）先端表面に半田層又は半田バンプが形成された電気的接続用導体部Ｉを有する電子部材と、（Ｂ）前記電気的接続用導体部Ｉに対応して配設された電気的接続用導体部ＩＩを有する被接続電子部材を、接着剤層を介して半田接合させてなる電子部品の製造方法であって、少なくとも前記半田層又は半田バンプを前記接着剤層と接触させ、略無加圧の状態で、該半田層又は半田バンプを形成する半田の融点以上の温度に加熱して、半田層又は半田バンプが加熱により凸形状になろうとする際に、半田層又は半田バンプ頂点付近の接着剤層を排除しつつ、同心円状に半田が濡れ広がって前記電気的接続用導体部ＩＩと半田接合することにより、半田接続部を得ることを特徴とする電子部品の製造方法、（２）電子部品が多層配線板であって、（Ａ）電子部材が、配線パターンと、該配線パターン上に形成された導体ポストからなる電気的接続用導体部Ｉと、該導体ポストの先端表面に形成された半田層を有する接続層であり、かつ（Ｂ）被接続電子部材が、前記導体ポストに対応して配設された層間接続用ランドからなる電気的接続用導体部ＩＩを有する被接続層である第１項に記載の電子部品の製造方法、
（３）接着剤層が、半田層又は半田バンプの半田溶融前には半田層又は半田バンプと被接続電子部材とが非接触に保たれ、かつ、半田溶融時には溶融した半田層又は半田バンプと被接続電子部材とが接触する厚みに形成されていることを特徴とする第１項または第２項のいずれかに記載の電子部品の製造方法、
（４）半田層又は半田バンプ先端面が、あらかじめ平板により加圧され半田層又は半田バンプの厚みが接着剤層の厚みよりも薄くなるように加工されていることを特徴とする第１項ないし第３項のいずれか１項に記載の電子部品の製造方法、
（５）平板がシリコンウエハーの平滑面である第４項に記載の電子部品の製造方法。
（６）導体ポストが、半田層を形成する半田と同じ半田からなる第２項ないし第５項のいずれか１項に記載の電子部品の製造方法、
（７）接着剤層が、表面清浄化機能を有する接着剤からなる第１項ないし第６項のいずれか１項に記載の電子部品の製造方法、
（８）第１項ないし第７項のいずれか１項に記載の電子部品の製造方法で得られたことを特徴とする電子部品、
を提供するものである。
【００１０】
【発明の実施の形態】
この本発明の電子部品の製造方法においては、具体的には、以下に示す２つの態様を挙げることができる。すなわち、第１の態様は、前記（Ａ）電子部材が、配線パターンと、該配線パターン上に形成された導体ポストIと、該導体ポストの先端表面に形成された半田層を有する接続層であり、かつ前記（Ｂ）被接続電子部材が、上記導体ポストとの層間接続用ランドIIを有する被接続層である、多層配線板の製造方法であり、第２の態様は、前記（Ａ）電子部材が、主面に配設された外部接続用の端子Ｉと、該端子Ｉの先端表面に形成された半田バンプを有する半導体素子であり、かつ前記（Ｂ）被接続電子部材が、上記端子Ｉに対応して配設された外部接続用の端子IIを表面に有する配線基板である、半導体装置の製造方法である。
【００１１】
以下、図面を参照して本発明の実施形態について説明するが、本発明はこれによって何ら限定されるものではない。まず、第１の態様の多層配線板の製造方法について、添付図面に従って説明する。図１は、本発明の実施形態である多層配線板の製造方法の例を説明するための図で、図１（ｇ）は得られる多層配線板の構造を示す断面図である。
【００１２】
本発明の多層配線板の製造方法としては、まず、金属箔１０１と絶縁層１０２からなる２層構造体を用意し、絶縁層１０２にビアホール１０３を形成する（図１（ａ））。２層構造体は、金属箔１０１上に樹脂ワニスを印刷、カーテンコート、バーコート等の方法で直接塗布することにより得ることができる。さらには、市販の樹脂付銅箔（例えば、ポリイミド付銅箔）のような２層構造体を用意しても良い。また、２層構造体は、ガラスエポキシ両面銅張積層板の一方の銅箔を全面エッチングして得ることもできる。
【００１３】
ビアホール１０３の形成方法は、この製造方法に適する方法であればどのような方法でも良く、レーザー、プラズマによるドライエッチング、ケミカルエッチング等が挙げられる。レーザーとしては、炭酸ガスレーザー、紫外線レーザー、エキシマレーザー等を使用することができる。絶縁層１０２がガラスエポキシのように補強繊維を含む場合には、樹脂とガラスクロスを貫通してビアホール１０３を形成することができる炭酸ガスレーザーを使用することが好ましい。絶縁層１０２がポリイミド等の補強繊維を含まない場合には、より微細なビアホール１０３を形成できる紫外線レーザーを使用することが好ましい。また、絶縁層１０２を感光性樹脂とした場合には、絶縁層１０２を選択的に感光し、現像することでビアホール１０３を形成することもできる。
【００１４】
次に、金属箔１０１を電解めっき用リード（給電用電極）として、電解めっきにより、導体ポスト１０４をビアホール１０３内に形成し、続いて、導体ポスト１０４の先端表面に、半田層１０５を形成する（図１（ｂ））。電解めっきにより導体ポスト１０４を形成すれば、導体ポスト１０４の先端の形状を自由に制御することができ、導体ポストは、絶縁層１０２の表層面と同じか、もしくは、表層面より突出していることが望ましい。表層面より導体ポストを突出させることで、導体ポスト先端に形成された半田が溶融し補強構造を形成した半田接合が得られるからである。
【００１５】
導体ポスト１０４の材質としては、この製造方法に適するものであればどのようなものでも良く、例えば、銅、ニッケル、金、錫、銀、パラジウム等が挙げられる。特に、銅を用いることで、低抵抗で安定した導体ポスト１０４が得られる。
【００１６】
半田層１０５の形成方法としては、無電解めっきにより形成する方法、金属箔１０１を電解めっき用リード（給電用電極）として電解めっきにより形成する方法、半田を含有するペーストを印刷する方法が挙げられる。印刷による方法では、印刷用マスクを導体ポスト１０４に対して精度良く位置合せする必要があるが、無電解めっきや電解めっきによる方法では、導体ポスト１０４の先端表面以外に半田層１０５が形成されることがないため、導体ポスト１０４の微細化・高密度化にも対応しやすい。特に、電解めっきによる方法では、無電解めっきによる方法よりも、めっき可能な金属が多種多様であり、また薬液の管理も容易であるため、非常に好適である。
【００１７】
半田層１０５の材質としては、ＳｎやＩｎ、もしくはＳｎ、Ａｇ、Ｃｕ、Ｚｎ、Ｂｉ、Ｐｄ、Ｓｂ、Ｐｂ、Ｉｎ、Ａｕの少なくとも二種からなる半田を使用することが好ましい。より好ましくは、環境に優しいＰｂフリー半田である。
【００１８】
次に、金属箔１０１を選択的にエッチングすることにより、配線パターン１０６を形成して、接続層１１０を得る（図１（ｃ））。続いて、絶縁層１０２の表面に接着剤層１０８を形成する（図１（ｄ））。接着剤層１０８の形成は、使用する樹脂に応じて適した方法で良く、樹脂ワニスを印刷、カーテンコート、バーコート等の方法で直接塗布したり、ドライフィルムタイプの樹脂を真空ラミネート、真空プレス等の方法で積層する方法が挙げられる。接着剤層１０８の機能としては、金属の表面清浄化機能と接着機能の２機能を有することがより好ましい。なお、図１（ｄ）では、絶縁層１０２の表面に接着剤層１０８を形成する例を示したが、図１（ｅ）に示す前記導体ポスト１０４に対応して配設された層間接続用ランド１０７を有する被接続層１２０の表面に接着剤層１０８を形成しても構わない。もちろん、絶縁層１０２と被接続層１２０の両表面に形成しても構わない。
【００１９】
次に、接続層１１０と被接続層１２０とを位置合わせする（図１（ｅ））。位置合わせは、接続層１１０および被接続層１２０に、予め形成されている位置決めマークを、画像認識装置により読み取り位置合わせする方法、位置合わせ用のピン等で位置合わせする方法等を用いることができる。
【００２０】
次に、接着剤層１０８と、接続層１１０および被接続層１２０とを密着させる（図１（ｆ））。密着させる方法としては、例えば、真空プレスまたは加圧式真空ラミネータを用いて、加熱・加圧することにより、接着剤層１０８を軟化させる方法が挙げられる。上記工程においては、半田層１０５と層間接続用ランド１０７とが非接触に保たれていることが好ましい。
【００２１】
次いで、接続層１１０と被接続層１２０とを、略無加圧の状態で、半田層１０５を構成する半田の融点以上の温度に加熱して、半田を溶融させるとともに、半田接合させる（図１（ｇ））。最後に、接着剤層１０８の硬化、ソルダーレジスト形成、個片化等の所望の工程を経て、本発明の多層配線板１３０を得る。
【００２２】
続いて、本発明による多層配線板の製造方法における半田接合の詳細について、図２を用いて説明する。図２は、半田接合時の加熱前後の半田層１０５の形状を示す断面図である。加熱前の半田層１０５は、めっきにより形成されたままの形状であるが、加熱後の半田層１０５ａは、溶融半田の表面張力により凸形状、更には最安定なドーム形状になる。加熱前の半田層１０５と加熱後の半田層１０５ａの高さの差、すなわち、半田溶融前後の半田層の高さ変動は、図２に示す通りである。図１（ｆ）〜（ｇ）の工程においては、このような半田溶融前後の半田層の高さ変動を利用して、半田接合を実現できる。
【００２３】
まず、半田層１０５の先端が層間接続用ランド１０７に対して非接触となるように、半田層１０５の厚みや、接着剤層１０８の厚みを調整しておく（図１（ｆ））。続いて、略無加圧の状態で加熱して、半田層１０５の半田を溶融させ、溶融半田の表面張力により凸形状になろうとする時に、溶融半田の頂点が層間接続用ランドに点接触するとともに、その接触点から同心円状に半田が濡れ広がって半田接合が実現される（図１（ｇ））。すなわち、接着剤層１０８を、加熱前には半田層１０５と層間接続用ランド１０７とが非接触に保たれ、かつ、加熱時には溶融した半田層１０５と層間接続用ランド１０７とが接触する厚みに形成しておくことが、特に好ましい。これにより、加熱前の半田層１０５が加熱により凸形状になろうとする際に、半田層１０５頂点付近の接着剤層１０８を排除しつつ、同心円状に半田が濡れ広がって層間接続用ランド１０７と半田接合するため、半田接合部に接着剤残り（いわゆる、樹脂噛み）が発生せず、良好な半田接合部を得ることができる。さらには、略無加圧の状態で半田接合を行うため、接着剤層１０８のフローアウトが殆ど発生せず、多層配線板１３０の表面に回り込んだりすることがない。
【００２４】
半田溶融前後の半田層の高さ変動は、半田層１０５の厚みに影響するが、半田層１０５の厚みが厚ければ、それだけ半田溶融前後の半田層の高さ変動が大きくなるため、接着剤層１０８の厚みを決定してから、半田層１０５の厚みを決めれば良い。あるいは、半田層１０５の厚みを決定してから、それに見合う接着剤層１０８の厚みを決めても良い。さらには、多層配線板１３０の総厚みの制限から各層の接着剤層１０８の厚みが制限される場合もあるので、それらも総合して決定すれば良い。
【００２５】
なお、上記においては、接着剤層１０８を、加熱前には半田層１０５と層間接続用ランド１０７とが非接触に保たれるような厚みに形成しておく例を示したが、半田接合部の樹脂噛みが多少許容される場合などにおいては、多少接触するような接着剤層１０８の厚みとしても構わない。その場合も本発明に含まれる。
【００２６】
半田層１０５は、接着剤層が形成される前に、たとえば、シリコンウエハーのような平板を押し当て加圧して、突起している半田層１０５の先端面を平坦化してもよい。平坦化することで、半田層の高さ変動が大きくなるため、接着剤層を薄くすることができる利点がある。また、たとえば、電解めっき法などにより形成された半田層であって、電流密度の差によって生じる面内半田層厚みの分布がある場合、平坦化することで面内の半田層１０５の厚みを均一にすることができるため、半田層上の接着剤厚みを均一にすることができる。
【００２７】
通常、電解めっきまたは無電解めっきにより得られた半田層１０５は、半田を構成する各金属が結晶として析出しただけであり、半田として有効に機能させるためには、半田層１０５にフラックスを塗布してリフローさせる方法がある。このように半田層１０５をリフローさせた後、接続層１１０と被接続層１２０とを熱圧着することが好ましいが、リフローおよびフラックス洗浄の工程が増えるだけでなく、フラックスの洗浄不良（フラックス残渣）の心配があり、この方法を採用するのは得策ではない。本発明においては、接着剤層１０８に、半田層１０５の半田の溶融に必要な表面清浄化機能を有する接着剤を用いることにより、半田層１０５の半田は加熱工程により溶融することができ、また、洗浄工程を必要としないため、特に好ましい。接着剤層１０８は、半田の融点以上の温度での加熱に伴って粘度が低下していくが、軟化した接着剤層１０８中で半田層１０５を溶融させることで、半田層の凸形状の形成と半田接合を可能にする。このときの粘度は５０Ｐａ・ｓ以下であることが好ましい。５０Ｐａ・ｓより高いと、半田層１０５の凸形状の形成、ならびに、層間接続用ランド１０７と接触、および、半田のぬれ広がりを阻害して、十分な半田接合が行われない恐れがある。
【００２８】
本発明における最も重要な点は、半田溶融及び半田接合の工程において、半田溶融前後の半田層の高さ変動により層間接続を行うものであり、更には、被積層物に余剰な圧力をかけずに、樹脂のフローアウトがなく、良好な半田接合部を得ることである。従って、略無加圧の状態とは、熱盤プレス等によるプレス圧力＝０の状態のみに限定しているのではない。すなわち、半田溶融前後の半田層の高さを変動させ層間接続が可能で、かつ、接着剤層のフローアウトが発生しない程度の圧力の状態は、本発明に含まれる。
本発明による多層配線板の製造方法においては、略無加圧の状態で積層されることにより、良好な半田接合部が得られ、フローアウトが発生しないばかりでなく、半田接合部（導体ポスト１０４の部分）付近に局所的な圧力印加がないため、配線パターン１０６のうねりが発生しない。
【００２９】
実際に略無加圧の状態を得る方法としては、例えば、図１（ｆ）に示すような接着剤層と、接続層及び被接続層とを密着させた被積層物を熱盤プレスの間に挟み込み、被積層物に圧力が略かからないように熱盤プレスを制御する方法（熱盤プレス間での圧力開放状態）が挙げられる。熱盤プレスの制御方法としては、圧力センサーで被積層物にかかる圧力を測定し、略無加圧となるように熱盤プレスの間隔（上盤と下盤の間隔）を制御する方法や、油圧プレスの場合には、圧力センサーで被積層物にかかる圧力を測定し、略無加圧となるように油圧を制御する方法などがある。また、接着剤層と、接続層及び被接続層とを密着させた後、被積層物を熱盤プレス間に挟み込み、加熱前の状態において略無加圧となるように（余剰の圧力を掛けないように）熱盤プレスの間隔を調整し、その間隔を変えることなく（間隔を固定した状態で）、加熱する方法もある。この場合、加熱することで被積層物が厚み方向に膨張するが、熱盤プレスの間隔が固定されているため、被積層物に厚み方向膨張分の圧力が加わることになるが、この程度の圧力上昇では接着剤層のフローアウトは発生せず、半田溶融前後の半田層の高さ変動による層間接続が可能である。従って、このような熱盤プレスの制御方法も本発明に含まれる。熱盤プレスを利用することの特徴は、上盤と下盤の間に挟むことで、上盤と下盤から被積層物に熱が加わるため、被積層物の厚み方向の温度勾配が小さくなることである。
【００３０】
略無加圧の状態の他の例としては、圧力開放状態が挙げられる。被積層物をリフロー炉に通すような場合、被積層物は外部から圧力がかからない状態（圧力開放状態）であり、そのような状態で熱をかけることができる。また、被積層物を単に熱盤上に設置し、熱盤を昇温させることで、圧力開放状態を得ることもできる。あるいは、被積層物を単にオーブン内に入れることで、圧力開放状態を得ることもできる。
以上のように、略無加圧の状態とは、圧力開放状態、熱盤プレス間での圧力開放状態、リフロー炉内での圧力開放状態、熱盤上での圧力開放状態、オーブン内での圧力開放状態、熱盤プレス間での間隔固定状態などが挙げられる。
【００３１】
以上の工程により、層間接続用ランド１０７と導体ポスト１０４とを半田層１０５にて半田接合し、各層間を接着剤層１０８にて接着した多層配線板１３０を得ることができる。なお、図１（ｇ）では、被接続層１２０に対して接続層１１０を１層のみ積層した例を示したが、図１（ｇ）で得られた多層配線板１３０の上にさらにもう１層または２層以上積層して、より層数の多い多層配線板を得ることもできる。また、そのような複数層の積層を逐次（逐次積層）行っても良いし、一括積層を行っても良い。
【００３２】
図３（ａ）〜（ｂ）は、本発明の多層配線板の製造方法に用いる接続層１１０の他の例を示す断面図である。接続層３１０ａ，３１０ｂが接続層１１０と異なるのは、導体ポスト１０４および半田層１０５の構成である。接続層３１０ａにおいては、導体ポスト３０４が絶縁層の表層面から突出しない構造になっているものである。接続層３１０ｂについては、導体ポスト３０４そのものが半田から構成されるものである。いずれの接続層３１０ａ，３１０ｂの積層方法も、基本的には接続層１１０の場合と同様であり、これらの構造も本発明に含まれるものとする。
【００３３】
次に、第２の態様の半導体装置の製造方法について、添付図面に従って説明する。
この半導体装置の製造方法は、好ましくは半導体フリップチップを、ノンフローアンダーフィル方式で配線基板に実装する方法であって、第５図は、本発明の第２の実施形態である半導体装置の製造方法の例を説明するための工程図で、第５図（ｄ）は得られた半導体装置の構造を示す断面図である。
本発明の半導体装置の製造方法としては、まず外部接続用の端子II５０２を有する配線基板５０１上に、接着剤層５０３を設ける（第５図（ａ））。次いで、主面に配設された外部接続用の端子Ｉ５０５の先端表面に形成された半田バンプ５０６を有する半導体素子（好ましくは半導体フリップチップ）５０４を、接着剤層５０３上に貼り付ける（第５図（ｂ））。このとき、半導体フリップチップの主面に形成された半田バンプ５０６は、フォトリソグラフィーと電解半田めっきなどによって形成された半田バンプの場合、リフローにより球形状にすることが一般的であるが、本発明においては、リフロー前の形状でも半田接続を行うことができる。あるいは、球形状の半田バンプを平滑な平板などによってプレスすることでフラットニング処理されていることが好ましい。ただ、半田溶融時に高さ変動するような形状であれば何ら制限するところは無い。さらに、接着剤層５０３は、あらかじめ半田バンプが形成された半導体素子側に形成しても何ら問題は無い。
次に半田バンプ５０６を形成する半田の融点以上の温度に加熱し、半田バンプ５０６を溶融させる。接着剤層５０３に表面清浄化機能を有する樹脂を用いることにより、半田バンプ５０６は表面の酸化膜が還元され、溶融状態となる。この際、半田溶融前後の半田層の高さ変動を利用して、半田接合をさせるが、詳細は本発明の第１の態様で述べたとおりであるので省略する。この際、接着剤層５０３の粘度は５０Ｐａ・ｓ以下であることが好ましい。さらに加熱して接着剤層５０３を硬化させて半導体素子５０４と配線基板５０１とを接着させる（第５図（ｄ））。
このようにして、配線基板上に、半導体素子（好ましくは半導体フリップチップ）がノンフローアンダーフィル方式で実装された信頼性の高い半導体装置を得ることができる。
【００３４】
本発明において接着剤層１０８を形成する接着剤は、半田表面や被接続金属表面に存在する酸化膜の除去機能や、酸化膜の還元機能などを示す表面清浄化機能を有し絶縁信頼性の高い性能を有するものであることが、より好ましい。半田の加熱溶融工程において、半田表面と層間接続用ランドを、接着剤層と接触させることで、接着剤の表面清浄化機能により、半田層の表面の酸化膜が還元されて溶融し、溶融半田の表面張力により、半田層の凸形状を形成することができ、また、層間接続用ランドを形成する金属表面を清浄化することができる。両表面を清浄化することで、半田が非接合表面に接触したとき、被接合表面に対して濡れ拡がろうとする力が働き、半田接合部における接着剤層が排除される。これより、接着剤層を用いた半田接合には、樹脂残りが発生しにくく、且つその電気的接続信頼性は高いものとなる。
【００３５】
本発明に用いる前記好ましい接着剤としては、例えば、少なくとも１つ以上のフェノール性水酸基を有する樹脂と、その硬化剤として作用する樹脂の組み合わせからなる樹脂組成物が挙げられる。
【００３６】
本発明において接着剤に用いる少なくとも１つ以上のフェノール性水酸基を有する樹脂としては、フェノールノボラック樹脂、アルキルフェノールノボラック樹脂、レゾール樹脂、および、ポリビニルフェノール樹脂から選ばれるのが好ましく、これらの１種以上を用いることができる。また、フェノールフタリン、２，４−ジヒドロキシ安息香酸、２，５−ジヒドロキシ安息香酸なども好ましい。
【００３７】
本発明において接着剤に用いるフェノール性水酸基を有する樹脂の、硬化剤として作用する樹脂としては、エポキシ樹脂やイソシアネート樹脂等が用いられる。具体的にはいずれも、ビスフェノール系、フェノールノボラック系、アルキルフェノールノボラック系、ビフェノール系、ナフトール系やレソルシノール系等のフェノールベースの樹脂や、脂肪族、環状脂肪族や不飽和脂肪族等の骨格をベースとして変性されたエポキシ化合物やイソシアネート化合物が挙げられる。
【００３８】
フェノール性水酸基を有する樹脂は、接着剤中に、５ｗｔ％以上８０ｗｔ％以下で含まれることが好ましい。５重量％未満であると、金属表面を清浄化する作用が低下し、半田接合できなくなる恐れがある。また、８０重量％より多いと、十分な硬化物が得られず、接合強度と信頼性が低下する恐れがある。フェノール性水酸基を有する樹脂の硬化剤として作用する樹脂の配合量は、例えば、エポキシ基当量またはイソシアネート基当量が、少なくともフェノール性水酸基を有する樹脂のヒドロキシル基当量に対し０．５倍以上、１．５倍以下が好ましいが、良好な金属接合性と硬化物物性が得られる場合はこの限りではない。また、接着剤には、上記成分の他に、無機充填材、硬化触媒、着色料、消泡剤、難燃剤、カップリング剤等の各種添加剤や、溶剤を添加しても良い。
【００３９】
【実施例】
以下、実施例により更に具体的に説明するが、本発明はこれによって何ら限定されるものではない。
【００４０】
実施例
＜接着剤ワニスの調合＞
クレゾールノボラック樹脂（住友デュレズ(株)製，ＰＲ−ＨＦ−３）１０６ｇと、フェノールフタリン（東京化成製）１０５ｇと、ジアリルビスフェノールＡ型エポキシ樹脂（日本化薬(株)製、ＲＥ−８１０ＮＭ）４５０ｇとを、メチルエチルケトン１６５ｇに溶解し、接着剤ワニスを作製した。
【００４１】
＜多層配線板の製造＞
銅箔（金属箔１０１、厚み１８μｍ）、ポリイミド樹脂絶縁層（絶縁層１０２、厚み２５μｍ）からなるフレキシブルプリント配線用基板（住友ベークライト製、Ａ１フレキ）のポリイミド樹脂絶縁層にＵＶ−ＹＡＧレーザーを用いて、トップ径：４５μｍ、ボトム径が３５μｍのビアホール（ビアホール１０３）を１６００個形成した。ビアホール内部およびビアホール周辺部を過マンガン酸樹脂エッチング液にて清浄化した後、裏面の銅箔を電解めっき用リード（給電用電極）として電解銅めっきを行ってビアホールを銅で充填し、銅ポスト（導体ポスト１０４）を形成した。ここで、銅ポストの直径が４５μｍとなるよう、電解銅めっきの時間を調整した。次に、銅ポストの表面に、Ｓｎ−Ａｇ半田層（半田層１０５）を電解めっきによって５μｍの厚みで形成した。なお、半田層の先端表面の絶縁層表面から突出している高さは、１０μｍであった。次に、銅箔を選択的にエッチングして、配線パターン（配線パターン１０６）を形成した。以上の工程により、接続層（接続層１１０）を得ることができた。
【００４２】
次に、得られた接続層に対して、バーコートにより、上記で得た接着剤ワニスを、絶縁層の表面、すなわちＳｎ−Ａｇ半田層が形成された面に塗布後、８０℃で２０分乾燥し、１５μｍ厚の接着剤層（接着剤層１０８）を形成した。
【００４３】
一方、厚み１２μｍ銅箔が両面に形成されたＦＲ−５相当のガラスエポキシ両面銅張積層板（住友ベークライト製、ＥＬＣ）を用い、銅箔表面に配線パターン（図示せず）および層間接続用ランドを選択的に金めっきし、さらに金めっきをエッチングレジストとして銅箔をエッチングして、配線パターンと層間接続用ランド（層間接続用ランド１０７）を形成し、被接続層（被接続層１２０）を得ることができた。層間接続用ランドは、位置合わせ許容誤差を考慮して、２００μｍ径とした。
【００４４】
次に、上述の工程により得られた接続層（２層分）と被接続層（１層分）に予め形成されている位置決めマークを画像認識装置により読み取り、両者を位置合わせし、１００℃の温度で仮圧着して接続層（２層分）と、被接続層（１層分）とを密着させ、３層分の積層体を得た。仮圧着したサンプルを断面観察したところ、半田層と層間接続用ランドとは非接触であり、約５μｍ程度の間隙（接着剤層）があった。
【００４５】
最後に、仮圧着したサンプルを、熱盤プレスを用いて、略無加圧の状態で、半田の融点（２１９℃）以上に加熱して多層配線板を得た。このときの、温度および圧力のプロファイル（条件▲１▼）を図４（ａ）に示した。ここで用いた真空プレスは、圧力センサーで被積層物にかかる圧力を測定し、略無加圧となるように熱盤プレスの間隔（上盤と下盤の間隔）を制御する機構を有するものである。
【００４６】
比較例
仮圧着工程までは、実施例と同様の操作で行い、仮圧着したサンプルを、加熱とほぼ同時に加圧し、更に加熱加圧を続けて本圧着して多層配線板を得た。このときの、温度および圧力のプロファイル（条件▲２▼）を図４（ｂ）に示した。
【００４７】
＜半田接合部の観察と接合強度測定＞
条件▲１▼および条件▲２▼で、積層されて得られた多層配線板の接続層側の配線パターンを回路厚み分だけエッチングした後、接続層および被接続層の界面、すなわち、接着剤層の界面で両者を引き剥がすと、導体ポストと絶縁層が、その界面で引き剥がされ、半田接合した導体ポストが被接続層の層間接続用ランドに転写した形で残される。この導体ポストを、万能ボンドテスター（デイジ社製、２４００ＰＣ）を用いてシェア強度を測定した結果を表１に示す。
【００４８】
＜金属接合部断面観察＞
上記で得られた多層配線板の金属接合部（半田接合部）の断面を電子顕微鏡（ＳＥＭ）により観察し、金属接合状態を評価した。その結果をまとめて表１に示した。
【００４９】
【表１】

【００５０】
まず、接合強度について比較すると、比較例の導体ポストシェア強度の平均値は１バンプあたり２８ｇであったのに対して、実施例の導体ポストシェア強度はバンプあたり３９ｇで、約１．４倍の強度を示した。このことから、仮圧着後に半田層の融点温度以上に加熱して半田接合させる工程、すなわち、本発明の優位性は明白である。また、断面観察から、接合部に接着剤層を介在することなく接合していることも確認されたことから、凸形状に変形しようとする半田層が、その頂点と被接合面が接触して、その接触点から接着剤を排除しながら同心円状に半田が濡れ広がったことが示唆され、これからも本発明の優位性は明白である。さらに、断面観察から、実施例においては配線パターンのうねりが観察されず、比較例においては、３層のうち、中央の層（２層目）の配線パターンの半田接合部（導体ポストにより圧力がかかる部分）にうねりが生じていた。また、実施例においては、接着剤層のフローアウトが殆ど見られず、比較例においては、接着剤層のフローアウトが見られた。これらのことからも、本発明の優位性は明白である。
【００５１】
【発明の効果】
本発明によれば、確実に層間接続でき、かつ、余剰な接着剤層のフローアウトや配線パターンのうねりが発生しない多層配線板の製造方法を提供でき、それにより得られる多層配線板は電子部品の高密度集積化や、高密度実装化に対応することができる。
【図面の簡単な説明】
【図１】本発明の実施形態による多層配線板の製造方法の例を示す断面図である。
【図２】本発明に用いる半田溶融前後の半田層の高さ変動を説明するための断面図である。
【図３】本発明の多層配線板の製造方法に用いる接続層の他の例を示す断面図である。
【図４】実施例および比較例の加熱加圧条件を示す図である。
【図５】本発明の実施形態による半導体装置の製造方法の例を示す断面図である。
【符号の説明】
１０１金属箔
１０２絶縁層
１０３ビアホール
１０４、３０４導体ポスト
１０５、１０５ａ、３０５半田層
１０６配線パターン
１０７層間接続用ランド
１０８、５０３接着剤層
１１０、３１０ａ、３１０ｂ接続層
１２０被接続層
１３０多層配線板
５０１配線基板
５０２外部接続用の端子II
５０４半導体素子
５０５外部接続用の端子Ｉ
５０６半田バンプ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic component manufacturing method and an electronic component obtained by the method.
[0002]
[Prior art]
In recent years, with the demand for higher functionality and lighter, thinner and smaller electronic devices, high-density integration and further high-density mounting of electronic components have progressed. Semiconductor packages used in these electronic devices have been In addition, the miniaturization and the increase in the number of pins are progressing.
[0003]
A conventional circuit board is called a printed wiring board, and is made of a laminated board made by impregnating a glass fiber woven fabric with an epoxy resin. After patterning the copper foil attached to the glass epoxy board, a plurality of sheets are laminated and laminated. Bonding, drilling a through hole with a drill, copper plating was performed on the wall surface of the hole to form a via hole, and the use of a wiring board with electrical connection between layers was the mainstream. However, with the progress of miniaturization and high density of mounted components, the above wiring board has insufficient wiring density, and problems have arisen in mounting components.
[0004]
Against this background, in recent years, build-up multilayer wiring boards have been adopted. The build-up multilayer wiring board is molded while stacking an insulating layer made of only resin and a conductor. As a method for forming a via hole, a wide range of methods such as a laser method, a plasma method, and a photo method can be used instead of the conventional drilling process, and a high-density can be achieved by freely arranging small diameter via holes. Examples of the interlayer connection include a buried via and a buried via (Buried Via: a structure in which a via hole is filled with a conductor), and a buried via capable of forming a via on the via is particularly noticed. Yes. Burred vias can be divided into a method of filling via holes with plating and a case of filling with conductive paste or the like.
[0005]
For example, for the purpose of eliminating the warp of the substrate and reliably connecting the via holes between the layers, the insulating sheet has a wiring pattern on at least one side, and has conductive via holes penetrating the front and back surfaces of the insulating sheet. Multi-layer circuit board with a structure in which a plurality of circuit boards (film circuits) provided with connection electrodes are stacked via insulating layers (adhesive layers) at arbitrary locations on the front and back surfaces that are electrically connected to via holes The viscosity of the insulating layer that joins the circuit boards adjacent to each other decreases to 1000 poise or less when heated to a temperature of 100 to 300 ° C., and at least 70 to 80 when left in the temperature range for 10 minutes. There is a multilayer circuit board composed of a cured layer of a thermosetting adhesive that cures in% (see, for example, Patent Document 1). According to this multilayer circuit board, it is possible to increase the density of the interlayer connection portion, and use an alloy containing Sn as a main component, such as Sn—Pb solder, as an electrode for connection at a temperature of 300 ° C. or lower. Connection is made, or Au or Sn is formed on the surface of the connection electrode and connection is attempted with an Au-Sn alloy or the like. However, in the connection with an alloy containing Sn as a main component, the Sn surface is cleaned. Therefore, there is a problem in that the wettability between metals is poor and a sufficient bond is not formed.
[0006]
Further, when a plurality of film circuits are laminated via an adhesive layer, at least 10 kg / cm ² Or more, preferably 200 to 300 kg / cm ² Since the excess pressure-sensitive adhesive layer flows out of the film circuit due to the thermocompression bonding by applying the pressure, there are the following problems.
(1) The cured product of excess adhesive not only adheres to the peripheral portion of the multilayer circuit board obtained by stacking, but also wraps around the surface of the multilayer circuit board and becomes defective.
(2) By the application of pressure, the wiring pattern of the portion connected to the connection electrode is depressed, and the wiring pattern is wavy.
[0007]
[Patent Document 1]
JP-A-11-204939
[0008]
[Problems to be solved by the invention]
In view of such a current problem of interlayer connection in a multilayer wiring board, the present invention can manufacture a multilayer wiring board that can reliably connect the interlayer and that does not cause excessive adhesive layer flow-out or wiring pattern undulation. It is an object to provide a method and a multilayer wiring board obtained thereby.
[0009]
[Means for Solving the Problems]
That is, the present invention
(1) (A) an electronic member having an electrical connection conductor I having a solder layer or solder bump formed on the tip surface, and (B) disposed corresponding to the electrical connection conductor I An electronic component manufacturing method in which an electronic member to be connected having a conductor part for electrical connection II is soldered via an adhesive layer, wherein at least the solder layer or solder bump is brought into contact with the adhesive layer. , With almost no pressure applied, The solder layer or solder bump is heated to a temperature equal to or higher than the melting point of the solder to form a solder layer Alternatively, when the solder bumps become convex by heating, the solder is spread concentrically while the solder layer or the adhesive layer near the apex of the solder bumps is eliminated, and the electrical connection conductor II is soldered to the solder bumps. Do (2) The electronic component is a multilayer wiring board, and (A) the electronic member is formed on the wiring pattern and the wiring pattern. A connecting layer having a conductor part I for electrical connection composed of a conductive post and a solder layer formed on the tip surface of the conductive post, and (B) a connected electronic member corresponding to the conductive post. The method of manufacturing an electronic component according to item 1, which is a connected layer having an electrically connecting conductor portion II composed of an arranged interlayer connecting land,
(3) Before the solder of the adhesive layer or solder bump is melted, the solder layer or solder bump and the connected electronic member are kept in non-contact, and when the solder is melted, the molten solder layer or solder bump and connected electronic are The method of manufacturing an electronic component according to any one of the first and second items, wherein the electronic component is formed to have a thickness in contact with a member.
( 4 The solder layer or the solder bump front end surface is pressed in advance by a flat plate and processed so that the thickness of the solder layer or solder bump is thinner than the thickness of the adhesive layer. 3 Any of the terms 1 item A method for manufacturing the electronic component according to claim 1,
( 5 ) The flat plate is the smooth surface of the silicon wafer. 4 The manufacturing method of the electronic component of description.
( 6 2) to 2nd item, wherein the conductor post is made of the same solder as the solder forming the solder layer. 5 Any of the terms 1 item A method for manufacturing the electronic component according to claim 1,
( 7 The first to the second items, wherein the adhesive layer is made of an adhesive having a surface cleaning function. 6 Any of the terms 1 item A method for manufacturing the electronic component according to claim 1,
( 8 1) to 1st 7 Any of the terms 1 item An electronic component obtained by the method for manufacturing an electronic component described in 1.
Is to provide.
[0010]
DETAILED DESCRIPTION OF THE INVENTION
In the method for manufacturing an electronic component of the present invention, specifically, the following two modes can be mentioned. That is, in the first aspect, the electronic member (A) is a connection layer having a wiring pattern, a conductor post I formed on the wiring pattern, and a solder layer formed on the tip surface of the conductor post. And (B) a method for manufacturing a multilayer wiring board, wherein the (B) connected electronic member is a connected layer having an interlayer connection land II with the conductor post, and the second aspect is the method (A) The electronic member is a semiconductor element having a terminal I for external connection disposed on the main surface and a solder bump formed on the front end surface of the terminal I, and the (B) connected electronic member is the above This is a method for manufacturing a semiconductor device, which is a wiring board having on the surface a terminal II for external connection arranged corresponding to the terminal I.
[0011]
Hereinafter, embodiments of the present invention will be described with reference to the drawings, but the present invention is not limited thereto. First, the manufacturing method of the multilayer wiring board of a 1st aspect is demonstrated according to an accompanying drawing. FIG. 1 is a view for explaining an example of a method for manufacturing a multilayer wiring board according to an embodiment of the present invention, and FIG. 1 (g) is a cross-sectional view showing the structure of the resulting multilayer wiring board.
[0012]
As a method for manufacturing a multilayer wiring board of the present invention, first, a two-layer structure comprising a metal foil 101 and an insulating layer 102 is prepared, and a via hole 103 is formed in the insulating layer 102 (FIG. 1A). The two-layer structure can be obtained by directly applying a resin varnish on the metal foil 101 by a method such as printing, curtain coating, or bar coating. Furthermore, a two-layer structure such as a commercially available copper foil with resin (for example, copper foil with polyimide) may be prepared. The two-layer structure can also be obtained by etching one copper foil of the glass epoxy double-sided copper-clad laminate.
[0013]
Any method may be used for forming the via hole 103 as long as it is suitable for this manufacturing method, and examples thereof include dry etching using laser and plasma, chemical etching, and the like. As the laser, a carbon dioxide laser, an ultraviolet laser, an excimer laser, or the like can be used. When the insulating layer 102 includes a reinforcing fiber such as glass epoxy, it is preferable to use a carbon dioxide gas laser that can penetrate the resin and the glass cloth to form the via hole 103. When the insulating layer 102 does not include a reinforcing fiber such as polyimide, it is preferable to use an ultraviolet laser that can form a finer via hole 103. In the case where the insulating layer 102 is made of a photosensitive resin, the via hole 103 can be formed by selectively exposing and developing the insulating layer 102.
[0014]
Next, the conductive post 104 is formed in the via hole 103 by electrolytic plating using the metal foil 101 as an electrolytic plating lead (feeding electrode), and subsequently, the solder layer 105 is formed on the front end surface of the conductive post 104. (FIG. 1 (b)). If the conductor post 104 is formed by electrolytic plating, the shape of the tip of the conductor post 104 can be freely controlled, and the conductor post should be the same as the surface layer surface of the insulating layer 102 or protrude from the surface layer surface. Is desirable. This is because by making the conductor post project from the surface layer surface, the solder formed at the tip of the conductor post is melted and a solder joint in which a reinforcing structure is formed is obtained.
[0015]
The material of the conductor post 104 may be any material suitable for this manufacturing method, and examples thereof include copper, nickel, gold, tin, silver, and palladium. In particular, by using copper, a stable conductor post 104 can be obtained with low resistance.
[0016]
Examples of the method for forming the solder layer 105 include a method of forming by electroless plating, a method of forming the metal foil 101 as an electroplating lead (power supply electrode) by electrolytic plating, and a method of printing a paste containing solder. . In the printing method, it is necessary to align the printing mask with respect to the conductor post 104 with high accuracy. However, in the method using electroless plating or electrolytic plating, the solder layer 105 is formed in addition to the tip surface of the conductor post 104. Therefore, the conductor posts 104 can be easily miniaturized and densified. In particular, the electrolytic plating method is very suitable because the metal that can be plated is more diverse and the chemical solution can be easily managed than the electroless plating method.
[0017]
As a material of the solder layer 105, it is preferable to use Sn or In, or solder composed of at least two of Sn, Ag, Cu, Zn, Bi, Pd, Sb, Pb, In, and Au. More preferably, it is an environmentally friendly Pb-free solder.
[0018]
Next, the metal foil 101 is selectively etched to form a wiring pattern 106 to obtain a connection layer 110 (FIG. 1C). Subsequently, an adhesive layer 108 is formed on the surface of the insulating layer 102 (FIG. 1D). The adhesive layer 108 can be formed by a method suitable for the resin to be used, such as direct application of a resin varnish by printing, curtain coating, bar coating, etc., or vacuum lamination or vacuum pressing of a dry film type resin. The method of laminating | stacking by the method of these etc. is mentioned. As a function of the adhesive layer 108, it is more preferable to have two functions of a metal surface cleaning function and an adhesion function. Although FIG. 1D shows an example in which the adhesive layer 108 is formed on the surface of the insulating layer 102, the interlayer connection disposed corresponding to the conductor post 104 shown in FIG. The adhesive layer 108 may be formed on the surface of the connected layer 120 having the lands 107. Needless to say, it may be formed on both surfaces of the insulating layer 102 and the connected layer 120.
[0019]
Next, the connecting layer 110 and the connected layer 120 are aligned (FIG. 1E). The alignment can be performed by a method of reading and aligning positioning marks formed in advance on the connection layer 110 and the connected layer 120 with an image recognition device, a method of aligning with a positioning pin, or the like. .
[0020]
Next, the adhesive layer 108 is closely adhered to the connection layer 110 and the connected layer 120 (FIG. 1F). Examples of the close contact method include a method of softening the adhesive layer 108 by heating and pressurizing using a vacuum press or a pressure type vacuum laminator. In the above process, it is preferable that the solder layer 105 and the interlayer connection land 107 are kept in non-contact.
[0021]
Next, the connection layer 110 and the connection target layer 120 are heated to a temperature equal to or higher than the melting point of the solder constituting the solder layer 105 in a substantially non-pressurized state, thereby melting the solder and soldering (FIG. 1). (G)). Finally, the multilayer wiring board 130 of the present invention is obtained through desired steps such as curing of the adhesive layer 108, solder resist formation, and singulation.
[0022]
Next, details of solder bonding in the method for manufacturing a multilayer wiring board according to the present invention will be described with reference to FIG. FIG. 2 is a cross-sectional view showing the shape of the solder layer 105 before and after heating during solder bonding. The solder layer 105 before heating has a shape as it is formed by plating, but the solder layer 105a after heating has a convex shape and further the most stable dome shape due to the surface tension of the molten solder. The difference in height between the solder layer 105 before heating and the solder layer 105a after heating, that is, the height fluctuation of the solder layer before and after melting the solder is as shown in FIG. In the steps of FIGS. 1F to 1G, solder bonding can be realized by utilizing such a change in the height of the solder layer before and after melting the solder.
[0023]
First, the thickness of the solder layer 105 and the thickness of the adhesive layer 108 are adjusted so that the tip of the solder layer 105 is not in contact with the interlayer connection land 107 (FIG. 1 (f)). Subsequently, heating is performed in a substantially non-pressurized state to melt the solder of the solder layer 105, and when the molten solder tries to have a convex shape due to the surface tension of the molten solder, the vertex of the molten solder makes point contact with the interlayer connection land. At the same time, the solder wets and spreads concentrically from the contact point to realize solder bonding (FIG. 1 (g)). That is, the adhesive layer 108 has a thickness that keeps the solder layer 105 and the interlayer connection land 107 in non-contact before heating, and contacts the melted solder layer 105 and the interlayer connection land 107 during heating. It is particularly preferable to form it. As a result, when the solder layer 105 before heating becomes convex by heating, the solder spreads concentrically and eliminates the adhesive layer 108 near the top of the solder layer 105 so that the interlayer connection land 107 and Since solder bonding is performed, no adhesive residue (so-called resin biting) occurs in the solder bonding portion, and a good solder bonding portion can be obtained. Furthermore, since solder bonding is performed in a substantially non-pressurized state, the adhesive layer 108 hardly flows out and does not wrap around the surface of the multilayer wiring board 130.
[0024]
The variation in the height of the solder layer before and after melting the solder affects the thickness of the solder layer 105. However, the thicker the solder layer 105, the larger the variation in the height of the solder layer before and after melting the solder. The thickness of the solder layer 105 may be determined after the thickness of the layer 108 is determined. Alternatively, after determining the thickness of the solder layer 105, the thickness of the adhesive layer 108 corresponding to the thickness may be determined. Furthermore, since the thickness of the adhesive layer 108 of each layer may be limited due to the limitation of the total thickness of the multilayer wiring board 130, these may be determined collectively.
[0025]
In the above description, the adhesive layer 108 is formed in such a thickness that the solder layer 105 and the interlayer connection land 107 are kept in a non-contact state before heating. In the case where the resin biting is allowed to some extent, the thickness of the adhesive layer 108 may be a little in contact. Such a case is also included in the present invention.
[0026]
Before the adhesive layer is formed, the solder layer 105 may be pressed against a flat plate such as a silicon wafer to flatten the tip end surface of the protruding solder layer 105. By flattening, there is an advantage that the adhesive layer can be thinned because the height variation of the solder layer becomes large. Further, for example, when the solder layer is formed by electrolytic plating or the like and has an in-plane solder layer thickness distribution caused by a difference in current density, the thickness of the in-plane solder layer 105 is made uniform by flattening. Therefore, the thickness of the adhesive on the solder layer can be made uniform.
[0027]
Normally, the solder layer 105 obtained by electroplating or electroless plating is only the metal constituting the solder deposited as crystals. In order to function effectively as solder, a flux is applied to the solder layer 105. There is a way to reflow. After reflowing the solder layer 105 in this manner, it is preferable to thermocompression the connection layer 110 and the connected layer 120. However, not only the reflow and flux cleaning steps are increased, but also flux cleaning failure (flux residue). It is not a good idea to adopt this method. In the present invention, by using an adhesive having a surface cleaning function necessary for melting the solder of the solder layer 105, the solder of the solder layer 105 can be melted by a heating process. This is particularly preferable because it does not require a washing step. The adhesive layer 108 decreases in viscosity as it is heated at a temperature equal to or higher than the melting point of the solder, but the solder layer 105 is melted in the softened adhesive layer 108 to form a convex shape of the solder layer. And solder joints. The viscosity at this time is preferably 50 Pa · s or less. If it is higher than 50 Pa · s, the formation of the convex shape of the solder layer 105, the contact with the interlayer connection land 107, and the spread of the wetting of the solder are hindered, and there is a possibility that sufficient solder bonding is not performed.
[0028]
The most important point in the present invention is to perform interlayer connection by solder layer height fluctuations before and after solder melting in the solder melting and soldering process, and further, without applying excessive pressure to the stack. In addition, there is no resin flow-out and a good solder joint is obtained. Therefore, the substantially non-pressurized state is not limited to a state where the press pressure = 0 by a hot platen press or the like. That is, the present invention includes a pressure state that allows interlayer connection by changing the height of the solder layer before and after solder melting and does not cause flow-out of the adhesive layer.
In the method for manufacturing a multilayer wiring board according to the present invention, by laminating in a substantially non-pressurized state, a good solder joint is obtained, and not only the flow-out does not occur, but also the solder joint (conductor post 104). Since there is no local pressure application in the vicinity of (), the wiring pattern 106 does not swell.
[0029]
As a method of actually obtaining a substantially non-pressurized state, for example, a laminate in which an adhesive layer, a connection layer and a connection layer as shown in FIG. And a method of controlling the hot platen press so that pressure is not applied to the object to be laminated (pressure release state between the hot platen presses). As a control method of the hot platen press, a pressure sensor is used to measure the pressure applied to the object to be stacked, and the hot platen press interval (the interval between the upper plate and the lower plate) is controlled so as to be almost no pressure, In the case of a hydraulic press, there is a method in which the pressure applied to the object to be laminated is measured with a pressure sensor, and the hydraulic pressure is controlled so that there is almost no pressure. Further, after the adhesive layer, the connection layer and the connection layer are brought into close contact with each other, the object to be laminated is sandwiched between hot platen presses so that there is almost no pressure in the state before heating (an excessive pressure is applied). There is also a method of heating without adjusting the interval of the hot platen press (with the interval fixed) so that the interval of the hot platen press is adjusted. In this case, the laminate expands in the thickness direction by heating, but since the interval between the hot platen presses is fixed, pressure is applied to the laminate in the thickness direction. When the pressure rises, no flow-out of the adhesive layer occurs, and interlayer connection is possible due to the fluctuation of the solder layer height before and after melting the solder. Therefore, such a control method of the hot platen press is also included in the present invention. The feature of using a hot platen press is that it is sandwiched between the upper plate and the lower plate, and heat is applied from the upper plate and the lower plate to the stack, so the temperature gradient in the thickness direction of the stack is reduced. That is.
[0030]
Another example of the substantially non-pressurized state is a pressure release state. When the laminate is passed through a reflow furnace, the laminate is in a state where no pressure is applied from the outside (pressure release state), and heat can be applied in such a state. Moreover, a pressure release state can also be obtained by simply placing the stack on the hot platen and raising the temperature of the hot platen. Alternatively, the pressure release state can also be obtained by simply placing the stack in an oven.
As described above, the almost non-pressurized state is the pressure release state, the pressure release state between the hot platen presses, the pressure release state in the reflow furnace, the pressure release state on the hot platen, Examples include a pressure release state and a fixed interval state between hot platen presses.
[0031]
Through the above steps, the multilayer wiring board 130 in which the interlayer connection lands 107 and the conductor posts 104 are solder-bonded by the solder layer 105 and the respective layers are bonded by the adhesive layer 108 can be obtained. FIG. 1G shows an example in which only one connection layer 110 is stacked on the connection layer 120, but another one is formed on the multilayer wiring board 130 obtained in FIG. A multilayer wiring board having a larger number of layers can be obtained by laminating two or more layers. Moreover, such a lamination of a plurality of layers may be performed sequentially (sequential lamination), or batch lamination may be performed.
[0032]
3A to 3B are cross-sectional views showing another example of the connection layer 110 used in the method for manufacturing a multilayer wiring board of the present invention. The connection layers 310 a and 310 b are different from the connection layer 110 in the configuration of the conductor post 104 and the solder layer 105. The connection layer 310a has a structure in which the conductor post 304 does not protrude from the surface of the insulating layer. For the connection layer 310b, the conductor post 304 itself is made of solder. The method of laminating any of the connection layers 310a and 310b is basically the same as that of the connection layer 110, and these structures are also included in the present invention.
[0033]
Next, a method for manufacturing the semiconductor device according to the second aspect will be described with reference to the accompanying drawings.
This method for manufacturing a semiconductor device is preferably a method for mounting a semiconductor flip chip on a wiring board by a non-flow underfill method, and FIG. 5 shows the method for manufacturing a semiconductor device according to the second embodiment of the present invention. FIG. 5D is a cross-sectional view showing the structure of the obtained semiconductor device, which is a process diagram for explaining an example of the method.
In the method for manufacturing a semiconductor device of the present invention, first, an adhesive layer 503 is provided on a wiring board 501 having a terminal II502 for external connection (FIG. 5 (a)). Next, a semiconductor element (preferably a semiconductor flip chip) 504 having a solder bump 506 formed on the front end surface of the external connection terminal I505 disposed on the main surface is attached on the adhesive layer 503 (fifth). (B). At this time, the solder bump 506 formed on the main surface of the semiconductor flip chip is generally formed into a spherical shape by reflow in the case of a solder bump formed by photolithography and electrolytic solder plating. In this case, solder connection can be performed even in a shape before reflow. Or it is preferable that the flattening process is carried out by pressing a spherical solder bump with a smooth flat plate. However, there is no limit as long as the shape changes in height when the solder is melted. Further, there is no problem even if the adhesive layer 503 is formed on the semiconductor element side where solder bumps are formed in advance.
Next, the solder bump 506 is heated to a temperature equal to or higher than the melting point of the solder for forming the solder bump 506 to melt the solder bump 506. By using a resin having a surface cleaning function for the adhesive layer 503, the oxide film on the surface of the solder bump 506 is reduced to be in a molten state. At this time, the solder layer is joined by utilizing the variation in the height of the solder layer before and after the solder is melted, but the details are omitted as described in the first aspect of the present invention. At this time, the viscosity of the adhesive layer 503 is preferably 50 Pa · s or less. Further, the adhesive layer 503 is cured by heating to bond the semiconductor element 504 and the wiring board 501 (FIG. 5 (d)).
In this manner, a highly reliable semiconductor device in which a semiconductor element (preferably a semiconductor flip chip) is mounted on a wiring board by a non-flow underfill method can be obtained.
[0034]
In the present invention, the adhesive forming the adhesive layer 108 has a surface cleaning function that exhibits a function of removing an oxide film present on the surface of a solder or a surface of a metal to be connected, a function of reducing the oxide film, and the like. It is more preferable to have high performance. In the heating and melting process of the solder, the solder surface and the interlayer connection land are brought into contact with the adhesive layer, and the surface cleaning function of the adhesive reduces and melts the oxide film on the surface of the solder layer. Due to the surface tension, the convex shape of the solder layer can be formed, and the metal surface forming the interlayer connection land can be cleaned. By cleaning both surfaces, when the solder comes into contact with the non-bonded surface, a force that wets and spreads on the surface to be bonded works, and the adhesive layer at the solder bonded portion is eliminated. As a result, in the solder joint using the adhesive layer, resin residue hardly occurs and the electrical connection reliability is high.
[0035]
Examples of the preferable adhesive used in the present invention include a resin composition comprising a combination of a resin having at least one phenolic hydroxyl group and a resin acting as a curing agent.
[0036]
The resin having at least one phenolic hydroxyl group used for the adhesive in the present invention is preferably selected from a phenol novolac resin, an alkylphenol novolac resin, a resole resin, and a polyvinylphenol resin. Can be used. Further, phenolphthaline, 2,4-dihydroxybenzoic acid, 2,5-dihydroxybenzoic acid and the like are also preferable.
[0037]
In the present invention, an epoxy resin, an isocyanate resin, or the like is used as a resin that acts as a curing agent of the resin having a phenolic hydroxyl group used for the adhesive. Specifically, all are based on phenolic resins such as bisphenol, phenol novolac, alkylphenol novolac, biphenol, naphthol and resorcinol, and skeletons such as aliphatic, cycloaliphatic and unsaturated aliphatic. And modified epoxy compounds and isocyanate compounds.
[0038]
The resin having a phenolic hydroxyl group is preferably contained in the adhesive at 5 wt% or more and 80 wt% or less. If it is less than 5% by weight, the effect of cleaning the metal surface is lowered, and there is a possibility that soldering cannot be performed. On the other hand, if it is more than 80% by weight, a sufficient cured product cannot be obtained, and the bonding strength and reliability may be lowered. The compounding amount of the resin acting as a curing agent for the resin having a phenolic hydroxyl group is, for example, at least 0.5 times the epoxy group equivalent or isocyanate group equivalent of the hydroxyl group equivalent of the resin having a phenolic hydroxyl group. Although 5 times or less is preferable, it is not this limitation when favorable metal bondability and hardened | cured material property are obtained. Moreover, you may add various additives, such as an inorganic filler, a curing catalyst, a coloring agent, an antifoamer, a flame retardant, a coupling agent, and a solvent other than the said component to an adhesive agent.
[0039]
【Example】
Hereinafter, the present invention will be described more specifically with reference to examples, but the present invention is not limited thereto.
[0040]
Example
<Preparation of adhesive varnish>
106 g of cresol novolak resin (manufactured by Sumitomo Durez Co., Ltd., PR-HF-3), 105 g of phenolphthalin (manufactured by Tokyo Chemical Industry), and diallyl bisphenol A type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., RE-810NM) 450 g was dissolved in 165 g of methyl ethyl ketone to prepare an adhesive varnish.
[0041]
<Manufacture of multilayer wiring boards>
A UV-YAG laser is used for a polyimide resin insulating layer of a flexible printed wiring board (Sumitomo Bakelite, A1 flexible) made of copper foil (metal foil 101, thickness 18 μm) and polyimide resin insulating layer (insulating layer 102, thickness 25 μm). Thus, 1600 via holes (via holes 103) having a top diameter of 45 μm and a bottom diameter of 35 μm were formed. After cleaning the inside of the via hole and the periphery of the via hole with a permanganate resin etchant, electrolytic copper plating is performed using the copper foil on the back surface as a lead for electrolytic plating (power supply electrode), and the via hole is filled with copper. (Conductor post 104) was formed. Here, the electrolytic copper plating time was adjusted so that the diameter of the copper post was 45 μm. Next, an Sn—Ag solder layer (solder layer 105) was formed on the surface of the copper post with a thickness of 5 μm by electrolytic plating. In addition, the height which protrudes from the insulating layer surface of the front-end | tip surface of a solder layer was 10 micrometers. Next, the copper foil was selectively etched to form a wiring pattern (wiring pattern 106). Through the above steps, the connection layer (connection layer 110) was obtained.
[0042]
Next, after applying the adhesive varnish obtained above to the surface of the insulating layer, that is, the surface on which the Sn-Ag solder layer is formed, by bar coating on the obtained connection layer, 20 minutes at 80 ° C. It dried and formed the 15-micrometer-thick adhesive layer (adhesive layer 108).
[0043]
On the other hand, a glass epoxy double-sided copper-clad laminate (ELC) equivalent to FR-5 in which a 12 μm-thick copper foil is formed on both sides, a wiring pattern (not shown) and an interlayer connection land on the surface of the copper foil Are selectively plated with gold, and the copper foil is further etched using gold plating as an etching resist to form a wiring pattern and an interlayer connection land (interlayer connection land 107), and a connected layer (connected layer 120) is formed. I was able to get it. The interlayer connection land has a diameter of 200 μm in consideration of an alignment tolerance.
[0044]
Next, a positioning mark formed in advance in the connection layer (for two layers) and the layer to be connected (for one layer) obtained by the above-described process is read by an image recognition device, and both are aligned, The connection layer (for two layers) and the layer to be connected (for one layer) were brought into close contact with each other by temperature to obtain a laminate of three layers. When the cross-sectional observation of the temporarily bonded sample was performed, the solder layer and the interlayer connection land were not in contact with each other, and there was a gap (adhesive layer) of about 5 μm.
[0045]
Finally, the temporarily crimped sample was heated to a temperature equal to or higher than the melting point of solder (219 ° C.) in a substantially non-pressurized state using a hot platen press to obtain a multilayer wiring board. The temperature and pressure profile (condition (1)) at this time is shown in FIG. The vacuum press used here has a mechanism that measures the pressure applied to the stack with a pressure sensor and controls the interval between the hot platen presses (the interval between the upper and lower plates) so that no pressure is applied. It is.
[0046]
Comparative example
Until the temporary press-bonding step, the same operation as in the example was performed, and the temporarily press-bonded sample was pressed almost simultaneously with heating, and further subjected to main press-bonding by continuing the heating and pressurization to obtain a multilayer wiring board. The temperature and pressure profile (condition (2)) at this time is shown in FIG.
[0047]
<Observation of solder joint and measurement of joint strength>
After etching the wiring pattern on the connection layer side of the multilayer wiring board obtained by lamination under the conditions (1) and (2) by the circuit thickness, the interface between the connection layer and the connected layer, that is, the adhesive layer When the two are peeled off at the interface, the conductor post and the insulating layer are peeled off at the interface, and the solder post-bonded conductor post is transferred to the interlayer connection land of the connected layer. Table 1 shows the results of measuring the shear strength of this conductor post using a universal bond tester (manufactured by Daisy Corporation, 2400PC).
[0048]
<Metal joint cross-section observation>
The cross section of the metal joint (solder joint) of the multilayer wiring board obtained above was observed with an electron microscope (SEM) to evaluate the metal joint state. The results are summarized in Table 1.
[0049]
[Table 1]

[0050]
First, when comparing the bonding strength, the average value of the conductor post shear strength of the comparative example was 28 g per bump, whereas the conductor post shear strength of the example was 39 g per bump, which was about 1.4 times. Intensity was shown. From this, it is obvious that the pre-bonding process is performed at a temperature equal to or higher than the melting point of the solder layer for solder bonding, that is, the superiority of the present invention. In addition, it was confirmed from the cross-sectional observation that the bonding portion was joined without an adhesive layer interposed therebetween, so that the solder layer to be deformed into a convex shape was in contact with the vertex and the surface to be joined. It is suggested that the solder spreads concentrically while removing the adhesive from the contact point, and the superiority of the present invention is clear from this. Furthermore, from the cross-sectional observation, no waviness of the wiring pattern is observed in the example, and in the comparative example, the solder joint portion of the wiring pattern of the central layer (second layer) out of the three layers (pressure is applied by the conductor post). There was a swell in this part. In the examples, almost no flow-out of the adhesive layer was observed, and in the comparative example, the flow-out of the adhesive layer was observed. From these facts, the advantages of the present invention are clear.
[0051]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the multilayer wiring board which can be reliably connected between layers, and does not generate | occur | produce the flow-out of an excessive adhesive bond layer or a wiring pattern, and the multilayer wiring board obtained by that can be provided as an electronic component It is possible to cope with high density integration and high density mounting.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing an example of a method for manufacturing a multilayer wiring board according to an embodiment of the present invention.
FIG. 2 is a cross-sectional view for explaining the height variation of the solder layer before and after melting the solder used in the present invention.
FIG. 3 is a cross-sectional view showing another example of a connection layer used in the method for manufacturing a multilayer wiring board according to the present invention.
FIG. 4 is a diagram showing heating and pressing conditions of examples and comparative examples.
FIG. 5 is a cross-sectional view showing an example of a method of manufacturing a semiconductor device according to an embodiment of the present invention.
[Explanation of symbols]
101 metal foil
102 Insulating layer
103 Beer Hall
104, 304 Conductor post
105, 105a, 305 Solder layer
106 Wiring pattern
107 Land for interlayer connection
108,503 Adhesive layer
110, 310a, 310b Connection layer
120 Connected layer
130 Multilayer wiring board
501 Wiring board
502 Terminal II for external connection
504 Semiconductor device
505 Terminal I for external connection
506 Solder bump

Claims

(A) an electronic member having an electrical connection conductor portion I having a solder layer or solder bump formed on the tip surface; and (B) an electrical connection disposed corresponding to the electrical connection conductor portion I. to be connected electronic member having an iodine conductor portion II, a manufacturing method of an electronic component formed by solder bonding through an adhesive layer, in contact with the adhesive layer at least the solder layer or the solder bump, Ryakuna When the solder layer or solder bump is heated to a temperature equal to or higher than the melting point of the solder that forms the solder layer or solder bump in a pressurized state, A method of manufacturing an electronic component, wherein a solder connection portion is obtained by removing the adhesive layer and concentrically soldering and spreading solder to the electrical connection conductor portion II .

The electronic component is a multi-layer wiring board, and (A) an electronic member is formed on the front end surface of the conductor post, and a conductor portion I for electrical connection composed of a wiring pattern and a conductor post formed on the wiring pattern. A connection layer having a solder layer formed, and (B) the connection target layer having an electrically connecting conductor portion II in which the connected electronic member is composed of an interlayer connection land disposed corresponding to the conductor post. The method of manufacturing an electronic component according to claim 1.

Before the solder of the adhesive layer or solder bump is melted, the solder layer or solder bump and the connected electronic member are kept in non-contact, and when the solder is melted, the molten solder layer or solder bump and connected electronic are 3. The method of manufacturing an electronic component according to claim 1, wherein the electronic component is formed to have a thickness in contact with a member.

The solder layer or the solder bump tip surface, either the thickness of the pressurized solder layer or the solder bumps of claims 1, characterized in that it is processed to be thinner than the thickness of the adhesive layer 3 in advance by flat method of manufacturing an electronic component according to any one of claims.

The method of manufacturing an electronic component according to claim 4 , wherein the flat plate is a smooth surface of a silicon wafer.

Conductor post, method for manufacturing the electronic component according to any one of claims 2-5 made of the same solder as the solder forming the solder layer.

Adhesive layer, method for manufacturing the electronic component according to any one of claims 1 to 6 made of adhesive having a surface cleaning function.

Electronic component, characterized in that obtained by the production process of an electronic component according to any one of claims 1 to 7.